CN103605397B - 电压跟随电路 - Google Patents
电压跟随电路 Download PDFInfo
- Publication number
- CN103605397B CN103605397B CN201310594087.5A CN201310594087A CN103605397B CN 103605397 B CN103605397 B CN 103605397B CN 201310594087 A CN201310594087 A CN 201310594087A CN 103605397 B CN103605397 B CN 103605397B
- Authority
- CN
- China
- Prior art keywords
- nmos tube
- pmos
- operational amplifier
- input end
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Amplifiers (AREA)
Abstract
本发明涉及一种电压跟随电路。该电压跟随电路包括：失调校准电路和可编程运算放大器；所述失调校准电路对所述可编程运算放大器的第一输入端的电压和第二输入端的电压进行比较，根据比较结果输出调整信号；所述可编程运算放大器根据所述调整信号调整所述可编程运算放大器的第二输入端的电压，以减小所述可编程运算放大器的失配电压。
Description
技术领域
本发明涉及电路技术领域，尤其涉及一种电压跟随电路。
背景技术
随着电路技术领域的发展，互补金属氧化物半导体（ComplementaryMetalOxideSemiconductor，CMOS）电路变得越来越盛行，其原因在于：一、CMOS工艺容易不断缩减尺寸，使得CMOS工艺下电路面积容易随工艺尺寸减小而减小，从而具有更低成本的优势；二、与双极型器件相比，CMOS器件具有较低的栅极输入电流，通常可以忽略栅极输入电流，而双极型器件需要较大的基极电流，对低功耗电路应用不利。但CMOS电路与双极型电路相比，其失配电压(offsetvoltage)较大，通常CMOS器件的失配电压高达10mV到50mV，而双极型器件的失配电压仅为1mV到5mV。
图1为一种电压跟随器电路的结构图，如果运算放大器OPA用CMOS器件实现，一般都存在较大的失配电压，由于运算放大器OPA的输入对金属-氧化层-半导体-场效应晶体管（Metal-Oxide-SemiconductorField-EffectTransistor,MOSFET，以下简称MOS管）的不匹配和输入级的负载电流镜的不匹配，会产生等效在运算放大器OPA的输入端的失配电压，即OPA的第一输入端和第二输入端之间的电压存在一个随机的失配电压。
发明内容
有鉴于此，本发明提供一种电压跟随电路，可有效减小电压跟随电路中的运算放大器的输入端的适配电压。
第一方面，本发明实施例提供一种电压跟随电路，该电压跟随电路包括：失调校准电路和可编程运算放大器；
所述失调校准电路对所述可编程运算放大器的第一输入端的电压和第二输入端的电压进行比较，根据比较结果输出调整信号；
所述可编程运算放大器根据所述调整信号调整所述可编程运算放大器的第二输入端的电压，以减小所述可编程运算放大器的失配电压。
进一步地，所述失调校准电路包括：第一比较电路，第二比较电路和信号输出逻辑电路；所述第一比较电路用于判断所述可编程运算放大器的第一输入端的电压是否大于第二输入端的电压与预先设定的第一误差电压阈值的和；所述第二比较电路用于判断所述可编程运算放大器的第一输入端的电压是否小于第二输入端的电压与预先设定的第二误差电压阈值的差；当所述可编程运算放大器的第一输入端的电压大于第二输入端的电压与预先设定的第一误差电压阈值的和时，所述信号输出逻辑电路调整其输出的调整信号以将所述可编程运算放大器的第二输入端的电压增大；当所述可编程运算放大器的第一输入端的电压小于第二输入端的电压与预先设定的第二误差电压阈值的差时，所述信号输出逻辑电路调整其输出的调整信号以将所述可编程运算放大器的第二输入端的电压减小；当所述可编程运算放大器的第一输入端的电压不大于第二输入端的电压与预先设定的第一误差电压阈值的和，且所述可编程运算放大器的第一输入端的电压不小于第二输入端的电压与预先设定的第二误差电压阈值的差时，所述可编程运算放大器根据所述信号输出逻辑电路输出的调整信号保持所述可编程运算放大器的第二输入端的电压不变。
进一步地，所述第一比较电路包括：第一开关，第二开关，第三开关，第一运算放大器，第一电容，第一反相器，第二反相器，第一D触发器和第一电压源；其中，所述第一开关的第一端与所述可编程运算放大器的第一输入端相连，所述第二开关的第一端与所述第一电压源的正极相连，所述第一电压源的负极与所述可编程运算放大器的第二输入端相连，所述第一开关的第二端和第二开关的第二端分别与所述第一运算放大器的第一输入端相连，所述第一运算放大器的第二输入端分别与第一电容的第一端和第三开关的第一端相连，所述第三开关的第二端与所述第一运算放大器的输出端相连，所述第一运算放大器的输出端还与所述第一反相器的输入端相连，所述第一反相器的输出端与所述第二反相器的输入端相连，所述第二反相器的输出端与所述第一D触发器的输入端相连，所述第一D触发器的第一输出端与所述信号输出逻辑电路的第一输入端相连；所述第二比较电路包括：第四开关，第五开关，第六开关，第二运算放大器，第二电容，第三反相器，第四反相器，第二D触发器和第二电压源；其中，所述第四开关的第一端与所述第二电压源的正极相连，所述第二电压源的负极与所述可编程运算放大器的第一输入端相连，所述第五开关的第一端与所述可编程运算放大器的第二输入端相连，所述第四开关的第二端和第五开关的第二端分别与所述第二运算放大器的第一输入端相连，所述第二运算放大器的第二输入端分别与第二电容的第一端和第六开关的第一端相连，所述第六开关的第二端与所述第二运算放大器的输出端相连，所述第二运算放大器的输出端还与所述第三反相器的输入端相连，所述第三反相器的输出端与所述第四反相器的输入端相连，所述第四反相器的输出端与所述第二D触发器的输入端相连，所述第二D触发器的第一输出端与所述信号输出逻辑电路的第二输入端相连；其中，所述第二开关，第三开关，第五开关和第六开关由第一时钟输出的信号进行控制，所述第一开关和第四开关由所述第一时钟输出的信号经过第五反相器后输出的信号进行控制，所述第一D触发器和第二D触发器由第二时钟输出的信号进行控制。
进一步地，所述可编程运算放大器包括：第一PMOS管和第二PMOS管；电流镜，所述电流镜包括第一NMOS管和第二NMOS管；所述第一PMOS管与第一NMOS管串联，所述第一PMOS管的漏极与第一NMOS管的栅极相连，所述第二PMOS管与第二NMOS管串联；至少一组与所述第二PMOS管并联的PMOS管组，所述PMOS管组的数量与所述失调校准电路输出的调整信号数相同，所述PMOS管组中漏极与第二PMOS管漏极相连的PMOS管的栅极与所述失调校准电路的调整信号输出端相连；第三NMOS管，所述第三NMOS管的栅极与所述第二PMOS管的漏极相连；其中，所述第一PMOS管的栅极为所述可编程运算放大器的第一输入端，所述第二PMOS管的栅极为所述可编程运算放大器的第二输入端，所述第三NMOS管的漏极为所述可编程运算放大器的输出端。
进一步地，所述PMOS管组包括两个串联的PMOS管，所述PMOS管组中漏极与第二PMOS管漏极相连的PMOS管的栅极与所述第二PMOS管的栅极相连。
进一步地，所述可编程运算放大器包括：第一PMOS管和第二PMOS管；电流镜，所述电流镜包括第一NMOS管和第二NMOS管；所述第一PMOS管与第一NMOS管串联，所述第一PMOS管的漏极与第一NMOS管的栅极相连，所述第二PMOS管与第二NMOS管串联；至少一组与所述第一PMOS管并联的PMOS管组，所述PMOS管组的数量与所述失调校准电路输出的调整信号数相同，所述PMOS管组中源极与第一PMOS管源极相连的PMOS管的栅极与所述失调校准电路的调整信号输出端相连；第三NMOS管，所述第三NMOS管的栅极与所述第二PMOS管的漏极相连；其中，所述第一PMOS管的栅极为所述可编程运算放大器的第一输入端，所述第二PMOS管的栅极为所述可编程运算放大器的第二输入端，所述第三NMOS管的漏极为所述可编程运算放大器的输出端。
进一步地，所述PMOS管组包括两个串联的PMOS管，所述PMOS管组中漏极与第一PMOS管源极相连的PMOS管的栅极与所述第一PMOS的管栅极相连。
进一步地，所述可编程运算放大器包括：第一PMOS管和第二PMOS管；电流镜，所述电流镜包括第一NMOS管和第二NMOS管；所述第一PMOS管与第一NMOS管串联，所述第一PMOS管的漏极与第一NMOS管的栅极相连，所述第二PMOS管与第二NMOS管串联；至少一组与所述第一NMOS管并联的NMOS管组，所述NMOS管组的数量与所述失调校准电路输出的调整信号数相同，所述NMOS管组中漏极与第一NMOS管漏极相连的NMOS管的栅极与所述失调校准电路的调整信号输出端相连；第三NMOS管，所述第三NMOS管的栅极与所述第二PMOS管的漏极相连；其中，所述第一PMOS管的栅极为所述可编程运算放大器的第一输入端，所述第二PMOS管的栅极为所述可编程运算放大器的第二输入端，所述第三NMOS管的漏极为所述可编程运算放大器的输出端。
进一步地，所述NMOS管组包括两个串联的NMOS管，所述NMOS管组中源极与第一NMOS管源极相连的NMOS管的栅极与所述第一NMOS管的栅极相连。
进一步地，所述可编程运算放大器包括：第一PMOS管和第二PMOS管；电流镜，所述电流镜包括第一NMOS管和第二NMOS管；所述第一PMOS管与第一NMOS管串联，所述第一PMOS管的漏极与第一NMOS管的栅极相连，所述第二PMOS管与第二NMOS管串联；至少一组与所述第二NMOS管并联的NMOS管组，所述NMOS管组的数量与所述失调校准电路输出的信号数相同，所述NMOS管组中漏极与第二NMOS管漏极相连的NMOS管的栅极与所述失调校准电路的信号输出端相连；第三NMOS管，所述第三NMOS管的栅极与所述第二PMOS管的漏极相连；其中，所述第一PMOS管的栅极为所述可编程运算放大器的第一输入端，所述第二PMOS管的栅极为所述可编程运算放大器的第二输入端，所述第三NMOS管的漏极为所述可编程运算放大器的输出端。
进一步地，所述NMOS管组包括两个串联的NMOS管，所述NMOS管组中源极与第二NMOS管源极相连的NMOS管的栅极与所述第二NMOS管栅极相连。
进一步地，所述可编程运算放大器包括：第一PMOS管和第二PMOS管；电流镜，所述电流镜包括第一NMOS管和第二NMOS管；所述第一PMOS管与第一NMOS管串联，所述第一PMOS管的漏极与第一NMOS管的栅极相连，所述第二PMOS管与第二NMOS管串联；第三NMOS管，所述第三NMOS管的栅极与所述第二PMOS管的漏极相连；至少一组与所述第三NMOS管并联的NMOS管组，所述NMOS管组的数量与所述失调校准电路输出的调整信号数相同，所述NMOS管组中漏极与第三NMOS管漏极相连的NMOS管的栅极与所述失调校准电路的调整信号输出端相连；其中，所述第一PMOS管的栅极为所述可编程运算放大器的第一输入端，所述第二PMOS管的栅极为所述可编程运算放大器的第二输入端，所述第三NMOS管的漏极为所述可编程运算放大器的输出端。
进一步地，所述NMOS管组包括两个串联的NMOS管，所述NMOS管组中源极与第三NMOS管源极相连的NMOS管的栅极与所述第三NMOS管栅极相连。
进一步地，所述可编程运算放大器包括：第一PMOS管和第二PMOS管；电流镜，所述电流镜包括第一NMOS管和第二NMOS管；所述第一PMOS管与第一NMOS管串联，所述第一PMOS管的漏极与第一NMOS管的栅极相连，所述第二PMOS管与第二NMOS管串联；所述第一PMOS管的源极与所述第二PMOS管的源极之间串联有电阻串，所述电阻串中的每个电阻上并联一个PMOS管，所述电阻串中的电阻数量与所述失调校准电路输出的调整信号数相同，并联在所述电阻串中的每个电阻上的PMOS管的栅极与所述失调校准电路的调整信号输出端相连；第三NMOS管，所述第三NMOS管的栅极与所述第二PMOS管的漏极相连；其中，所述第一PMOS管的栅极为所述可编程运算放大器的第一输入端，所述第二PMOS管的栅极为所述可编程运算放大器的第二输入端，所述第三NMOS管的漏极为所述可编程运算放大器的输出端。
通过本发明实施例提供电压跟随电路，该电压跟随电路包括的失调校准电路对该电压跟随电路包括的可编程运算放大器的第一输入端的电压和第二输入端的电压进行比较，根据比较结果输出调整信号，该可编程运算放大器根据调整信号调整该可编程运算放大器的第二输入端的电压，以将该可编程运算放大器的失配电压控制在较小的范围之内。
附图说明
图1为现有技术中的一种电压跟随电路的结构图；
图2为本发明实施例提供的一种电压跟随电路的结构图；
图3为本发明实施例提供的一种失调校准电路的结构示意图；
图4为本发明实施例提供的第一种可编程运算放大器的结构示意图；
图5为本发明实施例提供的第二种可编程运算放大器的结构示意图；
图6为本发明实施例提供的第三种可编程运算放大器的结构示意图；
图7为本发明实施例提供的第四种可编程运算放大器的结构示意图；
图8为本发明实施例提供的第五种可编程运算放大器的结构示意图；
图9为本发明实施例提供的第六种可编程运算放大器的结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
图2为本发明实施例提供的一种电压跟随电路的结构示意图。如图2所示，该电压跟随电路包括：失调校准电路210和可编程运算放大器OP1。
失调校准电路210的输入端分别与可编程运算放大器OP1第一输入端和第二输入端相连，可编程运算放大器OP1的第二输入端与可编程运算放大器OP1的输出端相连。
其中，失调校准电路210对可编程运算放大器OP1的第一输入端的电压VP和第二输入端的电压VN进行比较，根据比较结果输出调整信号D0～Dn-1；
可编程运算放大器OP1根据调整信号D0～Dn-1调整可编程运算放大器OP1的第二输入端的电压VN，以减小可编程运算放大器OP1的失配电压Vos，Vos=VP-VN。
具体的，失调校准电路210根据可编程运算放大器OP1的第一输入端的电压VP和第二输入端的电压VN产生一个n位数字信号，即调整信号D0～Dn-1，其中Dn-1为最高位，D0为最低位。可编程运算放大器OP1根据调整信号D0～Dn-1调节其第二输入端的电压VN。失调校准电路210每次检测到VP>VN+Ve1（其中，Ve1为预先设定的第一误差电压值，该Ve1≥0）时，失调校准电路210输出的调整信号D0～Dn-1被加一，则可编程运算放大器OP1将第二输入端的电压VN增大，使第二输入端的电压VN升高更接近第一输入端的电压VP电压，从而减小正失配电压＋Vos。失调校准电路210每次检测到VP<VN-Ve2时（其中，Ve2为预先设定的第二误差电压值，该Ve2≥0），失调校准电路210输出的调整信号D0～Dn-1被减一，则可编程运算放大器OP1将第二输入端的电压VN减小，使第二输入端的电压VN降低更接近第一输入端的电压VP，从而减小负失配电压-Vos。当失调校准电路210每次检测到VN-Ve2<VP<VN+Ve1时，失调校准电路210输出的调整信号D0～Dn-1维持不变，表示失配电压Vos已经被校准到可接受范围，则可编程运算放大器OP1保持第二输入端的电压VN不变，从而维持失配电压Vos不变，这时的失配电压Vos满足:-Ve2<Vos<Ve1。当预先设定的第一误差电压阈值Ve1和第二误差电压阈值Ve2足够小时，则失配电压Vos被限制在足够小的范围内。
可选地，失调校准电路210具体实现方式如图3所示。失调校准电路210包括：第一比较电路211，第二比较电路212和信号输出逻辑电路213。
第一比较电路211用于判断可编程运算放大器OP1的第一输入端的电压VP是否大于第二输入端的电压VN与预先设定的第一误差电压阈值Ve1的和。
第二比较电路212用于比较可编程运算放大器OP1的第一输入端的电压VP是否小于第二输入端的电压VN与预先设定的第二误差电压阈值Ve2的差。
当可编程运算放大器OP1的第一输入端的电压VP大于第二输入端的电压VN与预先设定的第一误差电压阈值Ve1的和时，可编程运算放大器OP1根据信号输出逻辑电路213输出的调整信号D0～Dn-1将可编程运算放大器OP1的第二输入端的电压VN增大；当可编程运算放大器OP1的第一输入端的电压VP小于第二输入端的电压VN与预先设定的第二误差电压阈值Ve2的差时，可编程运算放大器OP1根据信号输出逻辑电路213输出的调整信号D0～Dn-1将可编程运算放大器OP1的第二输入端的电压VN减小；当可编程运算放大器OP1的第一输入端的电压VP不大于第二输入端的电压VN与预先设定的第一误差电压阈值Ve1的和，且可编程运算放大器OP1的第一输入端的电压VP不小于第二输入端的电压VN与预先设定的第二误差电压阈值Ve2的差时，可编程运算放大器OP1根据信号输出逻辑电路213输出的调整信号D0～Dn-1保持可编程运算放大器OP1的第二输入端的电压VN不变。
其中，第一比较电路211包括：第一开关S1，第二开关S2，第三开关S3，第一运算放大器OP2，第一电容C1，第一反相器INV1，第二反相器INV2，第一D触发器ffdf1和第一电压源U1；其中，第一开关S1的第一端与可编程运算放大器OP1的第一输入端相连，第二开关S2的第一端与第一电压源U1的正极相连，第一电压源U1的负极与可编程运算放大器OP1的第二输入端相连，第一开关S1的第二端和第二开关S2的第二端分别与第一运算放大器OP2的第一输入端相连，第一运算放大器OP2的第二输入端分别与第一电容C1的第一端和第三开关S3的第一端相连，第三开关S3的第二端与第一运算放大器OP2的输出端相连，第一运算放大器OP2的输出端还与第一反相器INV1的输入端相连，第一反相器INV1的输出端与第二反相器INV2的输入端相连，第二反相器INV2的输出端与第一D触发器ffdf1的输入端相连，第一D触发器ffdf1的第一输出端与信号输出逻辑电路213的第一输入端相连。
第二比较电路212包括：第四开关S4，第五开关S5，第六开关S6，第二运算放大器OP3，第二电容C2，第三反相器INV3，第四反相器INV4，第二D触发器ffdf2和第二电压源U2；其中，第四开关S4的第一端与第二电压源U2的正极相连，第二电压源U2的负极与可编程运算放大器OP1的第一输入端相连，第五开关S5的第一端与可编程运算放大器OP1的第二输入端相连，第四开关S4的第二端和第五开关S5的第二端分别与第二运算放大器OP3的第一输入端相连，第二运算放大器OP3的第二输入端分别与第二电容C2的第一端和第六开关S6的第一端相连，第六开关S6的第二端与第二运算放大器OP3的输出端相连，第二运算放大器OP3的输出端还与第三反相器INV3的输入端相连，第三反相器INV3的输出端与第四反相器INV4的输入端相连，第四反相器INV4的输出端与第二D触发器ffdf2的输入端相连，所述第二D触发器ffdf2的第一输出端与信号输出逻辑电路213的第二输入端相连；
其中，第二开关S2，第三开关S3，第五开关S5和第六开关S6由第一时钟CLK1输出的信号进行控制，第一开关S1和第二开关S2由第一时钟CLK1的输出的信号的反相信号进行控制，其中，控制第一开关S1的信号为第一时钟CLK1输出的信号经过第五反相器INV5后输出的信号，控制第二开关S2的信号为第一时钟CLK1输出的信号经过反相器INV6输出的信号。第一D触发器ffdf1和第二D触发器ffdf2由第二时钟CLK2输出的信号进行控制。
具体的，第一比较电路211为比较VP与VN+Ve1电压的比较电路，其中，第一电压源U1用于提供Ve1，Ve1≥0。当VP大于VN+Ve1时，第一比较电路211的输出电压VH输出高电平；当VP不大于VN+Ve1时，VH输出低电平。当第一时钟CLK1输出高电平时，第二开关S2和第三开关S3导通，VN被连接到第一运算放大器OP2的第一输入端，第一运算放大器OP2的输出端被连接至第一运算放大器OP2的负相输入端，此时VN和第一运算放大器OP2的失配电压Vos1被存储在第一电容C1上，则第一电容C1上的电压为VN+Ve1-Vos1。当第一时钟CLK1输出低电平时，第一开关S1导通，第二开关S2和第三开关S3被关断，此时第一运算放大器OP2工作在比较状态，比较VP和第一电容C1上的电压（VN+Ve1-Vos1)，第一运算放大器OP2的失配电压Vos1是不变的，所以比较VP和（VN+Ve1-Vos1)的实际效果为比较VP和VN+Ve1。比较结果由第一D触发器ffdf1锁存到输出VH。其中，第二时钟CLK2输出的信号的下降沿需比第一时钟CLK1输出的信号的反相信号的下降沿提前一段时间,例如100nS，也可以为其他时间，只要满足第二时钟CLK2输出的信号的下降沿需比第一时钟CLK1输出的信号的反相信号的下降沿提前，且避免采样错误即可。
同理，第二比较电路212为比较VP+Ve2与VN（即，比较VP与VN-Ve2）的电路，其中，第二电压源U2用于提供Ve2，Ve2≥0。当VP+Ve2小于VN时（即VP小于VN-Ve2时），第二比较电路212的输出电压VL输出低电平；当VP+Ve2不小于VN时（即VP不小于VN-Ve2时），VL输出高电平。第二比较电路212的原理与第一比较电路211的原理相同，在此不再赘述。信号输出逻辑电路213在每个时钟下降沿检测一次VH和VL的电平，如果VH为高电平，则将输出的调整信号D0～Dn-1加1；如果VL为低平，则将输出的调整信号D0～Dn-1减1。如果VH为低电平且VL为高电平，则保持输出的调整信号D0～Dn-1不变。当然还可以通过时钟上升沿的方式检测VH和VL的电平。
需要说明的是，本发明实施例中的信号输出逻辑电路213可采用任何一种能够实现上述功能的逻辑电路实现，本发明实施例对此不做限制。
可选地，可编程运算放大器OP1的具体实现方式如图4所示。
可编程运算放大器OP1包括：
第一PMOS管MP1和第二PMOS管MP2；
电流镜，该电流镜包括第一NMOS管MN1和第二NMOS管MN2；
第一PMOS管MP1与第一NMOS管MN1串联,第一PMOS管MP1的漏极与第一NMOS管MN1的栅极相连，第二PMOS管MP2与第二NMOS管MN2串联；
至少一组与第二PMOS管MP2并联的PMOS管组，该PMOS管组包括两个串联的PMOS管，PMOS管组的数量与失调校准电路210输出的调整信号D0～Dn-1数相同，PMOS管组中源极与第二PMOS管MP2源极相连的PMOS管的栅极与失调校准电路210的调整信号输出端相连，PMOS管组中漏极与第二PMOS管MP2漏极相连的PMOS管的栅极与第二PMOS管MP2栅极相连；
第三NMOS管MN3，第三NMOS管MN3的栅极与第二PMOS管MP2的漏极相连；
其中，第一PMOS管MP1的栅极为可编程运算放大器OP1的第一输入端，第二PMOS管MP2的栅极为可编程运算放大器OP1的第二输入端，第三NMOS管MN3的漏极为可编程运算放大器OP1的输出端。
调整信号D0～Dn-1分别控制至少一组PMOS管组中的与源极与第二PMOS管MP2源极相连的PMOS管（即，MPS1～MPSn）的导通或截止来改变PMOS管MP21～MP2n中与第二PMOS管MP2并联的PMOS管的个数。PMOS管MP21～MP2n中并联到第二PMOS管MP2的PMOS管的个数越多，等效连接在可编程运算放大器OP1的第二输入端的晶体管宽长比越大，PMOS管MP21～MP2n中并联到第二PMOS管MP2的PMOS管的个数越少，等效连接在可编程运算放大器OP1的第二输入端的晶体管宽长比越小。也就是说，PMOS管MP21～MP2n中并联到第二PMOS管MP2的PMOS管的个数越多，可编程运算放大器OP1的输出端的电压VO越高，等效于可编程运算放大器OP1的第二输入端的电压VN越高，PMOS管MP21～MP2n中并联到第二PMOS管MP2的PMOS管的个数越少，可编程运算放大器OP1的输出端的电压VO越低，等效于可编程运算放大器OP1的第二输入端的电压VN越低。
可以理解的是，可以将PMOS管MPS1～MPSn省略，直接将调整信号D0～Dn-1接到PMOS管MP21～MP2n的栅极，以控制PMOS管MP21～MP2n中并联于第二PMOS管MP2的PMOS管的个数；或者将PMOS管MPS1～MPSn省略，将PMOS管MP21～MP2n中的PMOS并联一数字信号控制开关，调整信号D0～Dn-1控制数字信号控制开关，以控制PMOS管MP21～MP2n中并联于第二PMOS管MP2的PMOS管的个数。
可选地，可编程运算放大器OP1的具体实现方式如图5所示。
可编程运算放大器OP1包括：
第一PMOS管MP1和第二PMOS管MP2；
电流镜，该电流镜包括第一NMOS管MN1和第二NMOS管MN2；
第一PMOS管MP1与第一NMOS管MN1串联,第一PMOS管MP1的漏极与第一NMOS管MN1的栅极相连，第二PMOS管MP2与第二NMOS管MN2串联；
至少一组与第一PMOS管MP1并联的PMOS管组，该PMOS管组包括两个串联的PMOS管，PMOS管组的数量与失调校准电路210输出的调整信号D0～Dn-1数相同，PMOS管组中源极与第一PMOS管MP1源极相连的PMOS管的栅极与失调校准电路210的调整信号D0～Dn-1输出端相连，PMOS管组中漏极与第一PMOS管MP1漏极相连的PMOS管的栅极与第一PMOS管MP1的栅极相连；
第三NMOS管MN3，第三NMOS管MN3的栅极与第二PMOS管MP2的源极相连；
其中，第一PMOS管MP1的栅极为可编程运算放大器OP1的第一输入端，第二PMOS管MP2的栅极为可编程运算放大器OP1的第二输入端，第三NMOS管MN3的漏极为可编程运算放大器OP1的输出端。
调整信号D0～Dn-1分别控制至少一组PMOS管组中的与源极与第一PMOS管MP1源极相连的PMOS管（即，MPS1～MPSn）的导通或截止来改变PMOS管MP11～MP1n中与第一PMOS管MP1并联的PMOS管的个数。PMOS管MP11～MP1n中并联到第一PMOS管MP1的PMOS管的个数越多，等效连接在可编程运算放大器OP1的第二输入端的晶体管宽长比越大，PMOS管MP11～MP1n中并联到第一PMOS管MP1的PMOS管的个数越少，等效连接在可编程运算放大器OP1的第二输入端的晶体管宽长比越小。也就是说，PMOS管MP11～MP1n中并联到第一PMOS管MP1的PMOS管的个数越多，可编程运算放大器OP1的输出端的电压VO越高，等效于可编程运算放大器OP1的第二输入端的电压VN越高，PMOS管MP11～MP1n中并联到第一PMOS管MP1的PMOS管的个数越少，可编程运算放大器OP1的输出端的电压VO越低，等效于可编程运算放大器OP1的第二输入端的电压VN越低。
可以理解的是，可以将PMOS管MPS1～MPSn省略，直接将调整信号D0～Dn-1接到PMOS管MP11～MP1n的栅极，以控制PMOS管MP11～MP1n中并联于第一PMOS管MP1的PMOS管的个数；或者将PMOS管MPS1～MPSn省略，将PMOS管MP11～MP1n中的PMOS并联一数字信号控制开关，调整信号D0～Dn-1控制数字信号控制开关，以控制PMOS管MP11～MP1n中并联于第一PMOS管MP1的PMOS管的个数。
可选地，可编程运算放大器OP1的具体实现方式如图6所示。
可编程运算放大器OP1包括：
第一PMOS管MP1和第二PMOS管MP2；
电流镜，该电流镜包括第一NMOS管MN1和第二NMOS管MN2；
第一PMOS管MP1与第一NMOS管MN1串联,第一PMOS管MP1的源极与第一NMOS管MN1的栅极相连，第二PMOS管MP2与第二NMOS管MN2串联；
至少一组与第一NMOS管MN1并联的NMOS管组，该NMOS管组包括两个串联的NMOS管，NMOS管组的数量与失调校准电路210输出的调整信号D0～Dn-1数相同，NMOS管组中漏极与第一NMOS管MN1漏极相连的NMOS管的栅极与失调校准电路210的调整信号D0～Dn-1输出端相连，NMOS管组中源极与第一NMOS管MN1源极相连的NMOS管的栅极与第一NMOS管NM1的栅极相连；
第三NMOS管MN3，第三NMOS管MN3的栅极与第二PMOS管MP2的源极相连；
其中，第一PMOS管MP1的栅极为可编程运算放大器OP1的第一输入端，第二PMOS管MP2的栅极为可编程运算放大器OP1的第二输入端，第三NMOS管MN3的漏极为可编程运算放大器OP1的输出端。
调整信号D0～Dn-1分别控制至少一组NMOS管组中的与漏极与第一NMOS管MN1漏极相连的NMOS管（即，MNS1～MNSn）的导通或截止来改变NMOS管MN11～MN1n中与第一NMOS管MN1并联的NMOS管的个数。NMOS管MP11～MP1n中并联到第一NMOS管MN1的NMOS管的个数越多，等效连接在可编程运算放大器OP1的第二输入端的晶体管宽长比越大，NMOS管MN11～MN1n中并联到第一NMOS管MN1的NMOS管的个数越少，等效连接在可编程运算放大器OP1的第二输入端的晶体管宽长比越小。也就是说，NMOS管MN11～MN1n中并联到第一NMOS管MN1的NMOS管的个数越多，可编程运算放大器OP1的输出端的电压VO越高，等效于可编程运算放大器OP1的第二输入端的电压VN越高，NMOS管MN11～MN1n中并联到第一NMOS管MN1的NMOS管的个数越少，可编程运算放大器OP1的输出端的电压VO越低，等效于可编程运算放大器OP1的第二输入端的电压VN越低。
可以理解的是，可以将NMOS管MNS1～MNSn省略，直接将调整信号D0～Dn-1接到NMOS管MN11～MN1n的栅极，以控制NMOS管MN11～MN1n中并联于第一NMOS管MN1的NMOS管的个数；或者将NMOS管MNS1～MNSn省略，将NMOS管MN11～MN1n中的NMOS并联一数字信号控制开关，调整信号D0～Dn-1控制数字信号控制开关，以控制NMOS管MN11～MN1n中并联于第一NMOS管MN1的NMOS管的个数。
可选地，可编程运算放大器OP1的具体实现方式如图7所示。
可编程运算放大器OP1包括：
第一PMOS管MP1和第二PMOS管MP2；
电流镜，该电流镜包括第一NMOS管MN1和第二NMOS管MN2；
第一PMOS管MP1与第一NMOS管MN1串联,第一PMOS管MP1的漏极与第一NMOS管MN1的栅极相连，第二PMOS管MP2与第二NMOS管MN2串联；
至少一组与第二NMOS管MN2并联的NMOS管组，该NMOS管组包括两个串联的NMOS管，NMOS管组的数量与失调校准电路210输出的调整信号D0～Dn-1数相同，NMOS管组中漏极与第二NMOS管MN2漏极相连的NMOS管的栅极与失调校准电路210的调整信号D0～Dn-1输出端相连，NMOS管组中源极与第二NMOS管MN2源极相连的NMOS管的栅极与第二NMOS管NM2的栅极相连；
第三NMOS管MN3，第三NMOS管MN3的栅极与第二PMOS管MP2的漏极相连；
其中，第一PMOS管MP1的栅极为可编程运算放大器OP1的第一输入端，第二PMOS管MP2的栅极为可编程运算放大器OP1的第二输入端，第三NMOS管MN3的漏极为可编程运算放大器OP1的输出端。
调整信号D0～Dn-1分别控制至少一组NMOS管组中的与漏极与第二NMOS管MN2漏极相连的NMOS管（即，MNS1～MNSn）的导通或截止来改变NMOS管MN21～MN2n中与第二NMOS管MN2并联的NMOS管的个数。NMOS管MN21～MN2n中并联到第二NMOS管MN2的NMOS管的个数越多，等效连接在可编程运算放大器OP1的第二输入端的晶体管宽长比越大，NMOS管MN21～MN2n中并联到第二NMOS管MN2的NMOS管的个数越少，等效连接在可编程运算放大器OP1的第二输入端的晶体管宽长比越小。也就是说，NMOS管MN21～MN2n中并联到第二NMOS管MN2的NMOS管的个数越多，可编程运算放大器OP1的输出端的电压VO越高，等效于可编程运算放大器OP1的第二输入端的电压VN越高，NMOS管MN21～MN2n中并联到第二NMOS管MN2的NMOS管的个数越少，可编程运算放大器OP1的输出端的电压VO越低，等效于可编程运算放大器OP1的第二输入端的电压VN越低。
可以理解的是，可以将NMOS管MNS1～MNSn省略，直接将调整信号D0～Dn-1接到NMOS管MN21～MN2n的栅极，以控制NMOS管MN21～MN2n中并联于第二NMOS管MN2的NMOS管的个数；或者将NMOS管MNS1～MNSn省略，将NMOS管MN21～MN2n中的NMOS并联一数字信号控制开关，调整信号D0～Dn-1控制数字信号控制开关，以控制NMOS管MN21～MN2n中并联于第二NMOS管MN2的NMOS管的个数。
可选地，可编程运算放大器OP1的具体实现方式如图8所示。
可编程运算放大器OP1包括：
第一PMOS管MP1和第二PMOS管MP2；
电流镜，该电流镜包括第一NMOS管MN1和第二NMOS管MN2；
第一PMOS管MP1与第一NMOS管MN1串联,第一PMOS管MP1的漏极与第一NMOS管MN1的栅极相连，第二PMOS管MP2与第二NMOS管MN2串联；
第三NMOS管MN3，第三NMOS管MN3的栅极与第二PMOS管MP2的漏极相连；
至少一组与第三NMOS管MN3并联的NMOS管组，该NMOS管组包括两个串联的NMOS管，NMOS管组的数量与失调校准电路210输出的调整信号D0～Dn-1数相同，NMOS管组中漏极与第三NMOS管MN3漏极相连的NMOS管的栅极与失调校准电路210的调整信号D0～Dn-1输出端相连，NMOS管组中源极与第三NMOS管MN3源极相连的NMOS管的栅极与第三NMOS管MN3栅极相连；
其中，第一PMOS管MP1的栅极为可编程运算放大器OP1的第一输入端，第二PMOS管MP2的栅极为可编程运算放大器OP1的第二输入端，第三NMOS管MN3的漏极为可编程运算放大器OP1的输出端。
调整信号D0～Dn-1分别控制至少一组NMOS管组中的与漏极与第三NMOS管MN3漏极相连的NMOS管（即，MNS1～MNSn）的导通或截止来改变NMOS管MN31～MN3n中与第三NMOS管MN3并联的NMOS管的个数。NMOS管MN31～MN3n中并联到第三NMOS管MN3的NMOS管的个数越多，等效连接在可编程运算放大器OP1的第二输入端的晶体管宽长比越大，NMOS管MN31～MN3n中并联到第三NMOS管MN3的NMOS管的个数越少，等效连接在可编程运算放大器OP1的第二输入端的晶体管宽长比越小。也就是说，NMOS管MN31～MN3n中并联到第三NMOS管MN3的NMOS管的个数越多，可编程运算放大器OP1的输出端的电压VO越高，等效于可编程运算放大器OP1的第二输入端的电压VN越高，NMOS管MN31～MN3n中并联到第三NMOS管MN3的NMOS管的个数越少，可编程运算放大器OP1的输出端的电压VO越低，等效于可编程运算放大器OP1的第二输入端的电压VN越低。
可以理解的是，可以将NMOS管MNS1～MNSn省略，直接将调整信号D0～Dn-1接到NMOS管MN31～MN3n的栅极，以控制NMOS管MN31～MN3n中并联于第三NMOS管MN3的NMOS管的个数；或者将NMOS管MNS1～MNSn省略，将NMOS管MN31～MN3n中的NMOS并联一数字信号控制开关，调整信号D0～Dn-1控制数字信号控制开关，以控制NMOS管MN31～MN3n中并联于第三NMOS管MN3的NMOS管的个数。
可选地，可编程运算放大器OP1的具体实现方式如图9所示。
可编程运算放大器OP1包括：
第一PMOS管MP1和第二PMOS管MP2；
电流镜，该电流镜包括第一NMOS管MN1和第二NMOS管MN2；
第一PMOS管MP1与第一NMOS管MN1串联,第一PMOS管MP1的漏极与第一NMOS管MN1的栅极相连，第二PMOS管MP2与第二NMOS管MN2串联；
第一PMOS管MP1的源极与第二PMOS管MP2的源极之间串联有电阻串，该电阻串中的每个电阻上并联一个PMOS管，电阻串中的电阻数量与失调校准电路210输出的调整信号数相同，并联在电阻串中的每个电阻上的PMOS管的栅极与失调校准电路210的调整信号输出端相连；
第三NMOS管MN3，第三NMOS管MN3的栅极与第二PMOS管MP2的源极相连；
其中，第一PMOS管MP1的栅极为可编程运算放大器OP1的第一输入端，第二PMOS管MP2的栅极为可编程运算放大器OP1的第二输入端，第三NMOS管MN3的漏极为可编程运算放大器OP1的输出端。
调整信号D0～Dn-1分别控制PMOS管MPS1～MPSn的导通或截止来改变与第二PMOS管MP2串联的电阻串的电阻值。与第二PMOS管MP2串联的电阻串的电阻值越小，可编程运算放大器OP1的输出端的电压VO越高，等效于可编程运算放大器OP1的第二输入端的电压VN越高，与第二PMOS管MP2串联的电阻串的电阻值越大，可编程运算放大器OP1的输出端的电压VO越低，等效于可编程运算放大器OP1的第二输入端的电压VN越低。
可以理解的是，可以将电阻串省略，使PMOS管MPS1～MPSn直接与第二PMOS管MP2串联，用PMOS管MPS1～MPSn内的导通电阻代替电阻串。
另外，本例中仅以电源与第一PMOS管MP1的源极与电阻串的连接点相连为例进行说明，可以理解的是，电源也可以与第二PMOS管MP2的源极与电阻串的连接点相连。
通过本发明实施例提供电压跟随电路，该电压跟随电路包括的失调校准电路对该电压跟随电路包括的可编程运算放大器的第一输入端的电压和第二输入端的电压进行比较，根据比较结果输出调整信号，该可编程运算放大器根据调整信号调整该可编程运算放大器的第二输入端的电压，以减小该可编程运算放大器的失配电压。本发明实施例提供的电压跟随电路可以随着可编程运算放大器第一输入端的电压和/或第二输入端的电压的变化，随时调整第二输入端的电压，以将该可编程运算放大器的失配电压控制在很小的范围之内。
例如，随着可编程运算放大器使用时间的增加，外界温度的变化或其他外界物理因素的影响，现有技术中的电压跟随电路中的可编程运算放大器的失配电压可能会越来越大，而本发明实施例提供的电压跟随电路能够始终将可编程运算放大器的失配电压控制在较小的范围之内。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (13)
1.一种电压跟随电路，其特征在于，所述电压跟随电路包括：失调校准电路和可编程运算放大器；
所述失调校准电路对所述可编程运算放大器的第一输入端的电压和第二输入端的电压进行比较，根据比较结果输出调整信号；
所述可编程运算放大器根据所述调整信号调整所述可编程运算放大器的第二输入端的电压，以减小所述可编程运算放大器的失配电压；
所述失调校准电路包括：第一比较电路，第二比较电路和信号输出逻辑电路；
所述第一比较电路用于判断所述可编程运算放大器的第一输入端的电压是否大于第二输入端的电压与预先设定的第一误差电压阈值的和；
所述第二比较电路用于判断所述可编程运算放大器的第一输入端的电压是否小于第二输入端的电压与预先设定的第二误差电压阈值的差；
当所述可编程运算放大器的第一输入端的电压大于第二输入端的电压与预先设定的第一误差电压阈值的和时，所述信号输出逻辑电路调整其输出的调整信号以将所述可编程运算放大器的第二输入端的电压增大；
当所述可编程运算放大器的第一输入端的电压小于第二输入端的电压与预先设定的第二误差电压阈值的差时，所述信号输出逻辑电路调整其输出的调整信号以将所述可编程运算放大器的第二输入端的电压减小；
当所述可编程运算放大器的第一输入端的电压不大于第二输入端的电压与预先设定的第一误差电压阈值的和，且所述可编程运算放大器的第一输入端的电压不小于第二输入端的电压与预先设定的第二误差电压阈值的差时，所述可编程运算放大器根据所述信号输出逻辑电路输出的调整信号保持所述可编程运算放大器的第二输入端的电压不变。
2.根据权利要求1所述的电压跟随电路，其特征在于，所述第一比较电路包括：第一开关，第二开关，第三开关，第一运算放大器，第一电容，第一反相器，第二反相器，第一D触发器和第一电压源；
其中，所述第一开关的第一端与所述可编程运算放大器的第一输入端相连，所述第二开关的第一端与所述第一电压源的正极相连，所述第一电压源的负极与所述可编程运算放大器的第二输入端相连，所述第一开关的第二端和第二开关的第二端分别与所述第一运算放大器的第一输入端相连，所述第一运算放大器的第二输入端分别与第一电容的第一端和第三开关的第一端相连，所述第一电容的第二端接地，所述第三开关的第二端与所述第一运算放大器的输出端相连，所述第一运算放大器的输出端还与所述第一反相器的输入端相连，所述第一反相器的输出端与所述第二反相器的输入端相连，所述第二反相器的输出端与所述第一D触发器的输入端相连，所述第一D触发器的第一输出端与所述信号输出逻辑电路的第一输入端相连；
所述第二比较电路包括：第四开关，第五开关，第六开关，第二运算放大器，第二电容，第三反相器，第四反相器，第二D触发器和第二电压源；
其中，所述第四开关的第一端与所述第二电压源的正极相连，所述第二电压源的负极与所述可编程运算放大器的第一输入端相连，所述第五开关的第一端与所述可编程运算放大器的第二输入端相连，所述第四开关的第二端和第五开关的第二端分别与所述第二运算放大器的第一输入端相连，所述第二运算放大器的第二输入端分别与第二电容的第一端和第六开关的第一端相连，所述第二电容的第二端接地，所述第六开关的第二端与所述第二运算放大器的输出端相连，所述第二运算放大器的输出端还与所述第三反相器的输入端相连，所述第三反相器的输出端与所述第四反相器的输入端相连，所述第四反相器的输出端与所述第二D触发器的输入端相连，所述第二D触发器的第一输出端与所述信号输出逻辑电路的第二输入端相连；
其中，所述第二开关，第三开关，第五开关和第六开关由第一时钟输出的信号进行控制，所述第一开关和第四开关由所述第一时钟输出的信号经过第五反相器后输出的信号进行控制，所述第一D触发器和第二D触发器由第二时钟输出的信号进行控制。
3.根据权利要求1-2中任一所述的电压跟随电路，其特征在于，所述可编程运算放大器包括：
第一PMOS管和第二PMOS管；
电流镜，所述电流镜包括第一NMOS管和第二NMOS管；
所述第一PMOS管与第一NMOS管串联，所述第一PMOS管的漏极与第一NMOS管的栅极相连，所述第二PMOS管与第二NMOS管串联；
至少一组与所述第二PMOS管并联的PMOS管组，所述PMOS管组的数量与所述失调校准电路输出的调整信号数相同，所述PMOS管组中源极与第二PMOS管源极相连的PMOS管的栅极与所述失调校准电路的调整信号输出端相连；
第三NMOS管，所述第三NMOS管的栅极与所述第二PMOS管的漏极相连；
其中，所述第一PMOS管的栅极为所述可编程运算放大器的第一输入端，所述第二PMOS管的栅极为所述可编程运算放大器的第二输入端，所述第三NMOS管的漏极为所述可编程运算放大器的输出端。
4.根据权利要求3所述的电压跟随电路，其特征在于，所述PMOS管组包括两个串联的PMOS管，所述PMOS管组中漏极与第二PMOS管漏极相连的PMOS管的栅极与所述第二PMOS管的栅极相连。
5.根据权利要求1-2中任一所述的电压跟随电路，其特征在于，所述可编程运算放大器包括：
第一PMOS管和第二PMOS管；
电流镜，所述电流镜包括第一NMOS管和第二NMOS管；
所述第一PMOS管与第一NMOS管串联，所述第一PMOS管的漏极与第一NMOS管的栅极相连，所述第二PMOS管与第二NMOS管串联；
至少一组与所述第一PMOS管并联的PMOS管组，所述PMOS管组的数量与所述失调校准电路输出的调整信号数相同，所述PMOS管组中源极与第一PMOS管源极相连的PMOS管的栅极与所述失调校准电路的调整信号输出端相连；
第三NMOS管，所述第三NMOS管的栅极与所述第二PMOS管的漏极相连；
其中，所述第一PMOS管的栅极为所述可编程运算放大器的第一输入端，所述第二PMOS管的栅极为所述可编程运算放大器的第二输入端，所述第三NMOS管的漏极为所述可编程运算放大器的输出端。
6.根据权利要求5所述的电压跟随电路，其特征在于，所述PMOS管组包括两个串联的PMOS管，所述PMOS管组中漏极与第一PMOS管漏极相连的PMOS管的栅极与第一PMOS管的栅极相连。
7.根据权利要求1-2中任一所述的电压跟随电路，其特征在于，所述可编程运算放大器包括：
第一PMOS管和第二PMOS管；
电流镜，所述电流镜包括第一NMOS管和第二NMOS管；
所述第一PMOS管与第一NMOS管串联，所述第一PMOS管的漏极与第一NMOS管的栅极相连，所述第二PMOS管与第二NMOS管串联；
至少一组与所述第一NMOS管并联的NMOS管组，所述NMOS管组的数量与所述失调校准电路输出的调整信号数相同，所述NMOS管组中漏极与第一NMOS管漏极相连的NMOS管的栅极与所述失调校准电路的调整信号输出端相连；
第三NMOS管，所述第三NMOS管的栅极与所述第二PMOS管的漏极相连；
其中，所述第一PMOS管的栅极为所述可编程运算放大器的第一输入端，所述第二PMOS管的栅极为所述可编程运算放大器的第二输入端，所述第三NMOS管的漏极为所述可编程运算放大器的输出端。
8.根据权利要求7所述的电压跟随电路，其特征在于，所述NMOS管组包括两个串联的NMOS管，所述NMOS管组中源极与第一NMOS管源极相连的NMOS管的栅极与所述第一NMOS管的栅极相连。
9.根据权利要求1-2中任一所述的电压跟随电路，其特征在于，所述可编程运算放大器包括：
第一PMOS管和第二PMOS管；
电流镜，所述电流镜包括第一NMOS管和第二NMOS管；
所述第一PMOS管与第一NMOS管串联，所述第一PMOS管的漏极与第一NMOS管的栅极相连，所述第二PMOS管与第二NMOS管串联；
至少一组与所述第二NMOS管并联的NMOS管组，所述NMOS管组的数量与所述失调校准电路输出的信号数相同，所述NMOS管组中漏极与第二NMOS管漏极相连的NMOS管的栅极与所述失调校准电路的信号输出端相连；
第三NMOS管，所述第三NMOS管的栅极与所述第二PMOS管的漏极相连；
其中，所述第一PMOS管的栅极为所述可编程运算放大器的第一输入端，所述第二PMOS管的栅极为所述可编程运算放大器的第二输入端，所述第三NMOS管的漏极为所述可编程运算放大器的输出端。
10.根据权利要求9所述的电压跟随电路，其特征在于，所述NMOS管组包括两个串联的NMOS管，所述NMOS管组中源极与第二NMOS管源极相连的NMOS管的栅极与所述第二NMOS管栅极相连。
11.根据权利要求1-2中任一所述的电压跟随电路，其特征在于，所述可编程运算放大器包括：
第一PMOS管和第二PMOS管；
电流镜，所述电流镜包括第一NMOS管和第二NMOS管；
所述第一PMOS管与第一NMOS管串联，所述第一PMOS管的漏极与第一NMOS管的栅极相连，所述第二PMOS管与第二NMOS管串联；
第三NMOS管，所述第三NMOS管的栅极与所述第二PMOS管的漏极相连；
至少一组与所述第三NMOS管并联的NMOS管组，所述NMOS管组的数量与所述失调校准电路输出的调整信号数相同，所述NMOS管组中漏极与第三NMOS管漏极相连的NMOS管的栅极与所述失调校准电路的调整信号输出端相连；
其中，所述第一PMOS管的栅极为所述可编程运算放大器的第一输入端，所述第二PMOS管的栅极为所述可编程运算放大器的第二输入端，所述第三NMOS管的漏极为所述可编程运算放大器的输出端。
12.根据权利要求11所述的电压跟随电路，其特征在于，所述NMOS管组包括两个串联的NMOS管，所述NMOS管组中源极与第三NMOS管源极相连的NMOS管的栅极与所述第三NMOS管栅极相连。
13.根据权利要求1-2中任一所述的电压跟随电路，其特征在于，所述可编程运算放大器包括：
第一PMOS管和第二PMOS管；
电流镜，所述电流镜包括第一NMOS管和第二NMOS管；
所述第一PMOS管与第一NMOS管串联，所述第一PMOS管的漏极与第一NMOS管的栅极相连，所述第二PMOS管与第二NMOS管串联；
所述第一PMOS管的源极与所述第二PMOS管的源极之间串联有电阻串，所述电阻串中的每个电阻上并联一个PMOS管，所述电阻串中的电阻数量与所述失调校准电路输出的调整信号数相同，并联在所述电阻串中的每个电阻上的PMOS管的栅极与所述失调校准电路的调整信号输出端相连；
第三NMOS管，所述第三NMOS管的栅极与所述第二PMOS管的漏极相连；
其中，所述第一PMOS管的栅极为所述可编程运算放大器的第一输入端，所述第二PMOS管的栅极为所述可编程运算放大器的第二输入端，所述第三NMOS管的漏极为所述可编程运算放大器的输出端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310594087.5A CN103605397B (zh) | 2013-11-21 | 2013-11-21 | 电压跟随电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310594087.5A CN103605397B (zh) | 2013-11-21 | 2013-11-21 | 电压跟随电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103605397A CN103605397A (zh) | 2014-02-26 |
| CN103605397B true CN103605397B (zh) | 2016-03-30 |
Family
ID=50123632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310594087.5A Active CN103605397B (zh) | 2013-11-21 | 2013-11-21 | 电压跟随电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103605397B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105824349A (zh) * | 2016-05-26 | 2016-08-03 | 上海巨微集成电路有限公司 | 自校准带隙基准电路、带隙基准电压自校准系统和方法 |
| CN107346960B (zh) * | 2017-06-15 | 2020-07-07 | 西安华泰半导体科技有限公司 | 一种基于调节有源负载的低失调运算放大器 |
| CN110100219B (zh) | 2017-11-28 | 2021-09-10 | 深圳市汇顶科技股份有限公司 | 稳压器以及电源 |
| CN108712800B (zh) * | 2018-06-27 | 2023-11-28 | 四川易冲科技有限公司 | N位数字校准误差放大电路、led驱动电路及其误差放大失调电压补偿方法 |
| CN113098510B (zh) * | 2019-12-23 | 2024-04-26 | 华润微集成电路(无锡)有限公司 | 实现消除失调功能的采样保持电路结构 |
| CN114826308B (zh) * | 2022-06-29 | 2022-09-16 | 苏州华芯微电子股份有限公司 | 无线接收芯片及接收机 |
| CN115542987B (zh) * | 2022-08-30 | 2023-06-06 | 北京思凌科半导体技术有限公司 | Ldo电路、ldo电路控制方法及集成电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101083451A (zh) * | 2006-05-31 | 2007-12-05 | 中国科学院微电子研究所 | 一种数字自动校准运放失调电压电路及其方法 |
| CN101119105A (zh) * | 2006-08-04 | 2008-02-06 | 夏普株式会社 | 失调校正和噪声检测装置及方法、半导体装置和显示装置 |
| CN203588106U (zh) * | 2013-11-21 | 2014-05-07 | 无锡中星微电子有限公司 | 改进的电压跟随电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3514111B2 (ja) * | 1997-07-09 | 2004-03-31 | 株式会社デンソー | オフセット電圧補正回路 |
| US20020113586A1 (en) * | 2001-02-22 | 2002-08-22 | Ho Edward Shan-Wei | Method and apparatus for offset correction |
-
2013
- 2013-11-21 CN CN201310594087.5A patent/CN103605397B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101083451A (zh) * | 2006-05-31 | 2007-12-05 | 中国科学院微电子研究所 | 一种数字自动校准运放失调电压电路及其方法 |
| CN101119105A (zh) * | 2006-08-04 | 2008-02-06 | 夏普株式会社 | 失调校正和噪声检测装置及方法、半导体装置和显示装置 |
| CN203588106U (zh) * | 2013-11-21 | 2014-05-07 | 无锡中星微电子有限公司 | 改进的电压跟随电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103605397A (zh) | 2014-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103605397B (zh) | 电压跟随电路 | |
| CN102045041B (zh) | Rc振荡器及其实现方法 | |
| CN101621292B (zh) | 开关电容积分器 | |
| KR102105033B1 (ko) | 충방전 제어 회로, 충방전 제어 장치 및 배터리 장치 | |
| CN103701411A (zh) | 一种具有温度和工艺自补偿特性的cmos松弛振荡器 | |
| CN105610412A (zh) | 一种比较器及低功耗振荡器 | |
| CN102324912A (zh) | 电流控制振荡器 | |
| CN105897250A (zh) | 一种i/f转换电路 | |
| CN103560768A (zh) | 占空比调节电路 | |
| CN103066989A (zh) | 含有数字滤波功能的单电源电平移位电路 | |
| CN103532531A (zh) | 一种上电复位电路及方法 | |
| CN203588106U (zh) | 改进的电压跟随电路 | |
| CN102594299B (zh) | 一种方波发生器电路 | |
| CN103944554A (zh) | 一种电平转换电路及数模转换器 | |
| CN101335510B (zh) | 长时延迟电路 | |
| CN109510596A (zh) | 频率调节电路及cmos振荡器 | |
| CN108199701A (zh) | 一种高速的cmos传输门开关电路 | |
| CN203492007U (zh) | 一种高精度环形振荡器及其频率校准电路 | |
| CN203645628U (zh) | 一种自补偿式cmos松弛振荡装置 | |
| CN110190835B (zh) | 一种零失调比较器电路 | |
| CN204272075U (zh) | 自适应输入输出电路及其芯片 | |
| CN102324928B (zh) | 一种有源rc滤波器的频率校准电路 | |
| CN107422773B (zh) | 数字低压差稳压器 | |
| CN105425008A (zh) | 物联网高灵敏度磁性传感器采样电路 | |
| CN104299647A (zh) | 负压转换电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: A 530 building 214135 Jiangsu Province, Wuxi city Wuxi District Taihu international science and Technology Park Qingyuan Road 10 Applicant after: WUXI ZHONGGAN MICROELECTRONIC CO., LTD. Address before: A 530 building 214135 Jiangsu Province, Wuxi city Wuxi District Taihu international science and Technology Park Qingyuan Road 10 Applicant before: Wuxi Vimicro Co., Ltd. |
|
| COR | Change of bibliographic data | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |