CN109510596A - 频率调节电路及cmos振荡器 - Google Patents

Abstract

本申请提出一种频率调节电路及CMOS振荡器，涉及集成电路技术领域。该电路包括第一电压输出单元、第二电压输出单元、信号输入单元、比较单元及信号输出单元，第一电压输出单元与信号输入单元、信号输出单元电连接，第二电压输出单元与信号输出单元电连接，第一电压输出单元、第二电压输出单元、信号输出单元与比较单元电连接，第一电压输出单元在信号输入单元和信号输出单元的控制下输出电压值可调节的第一电压信号，第二电压输出单元在信号输出单元的控制下产生第二电压信号，比较单元依据第一电压信号和第二电压信号控制信号输出单元输出一对相位相反的输出信号，输出信号的频率通过第一电压信号来调节，以消除因制造工艺导致的频率偏差。

Description

频率调节电路及CMOS振荡器

技术领域

本发明涉及集成电路技术领域，具体而言，涉及一种频率调节电路及CMOS振荡器。

背景技术

CMOS振荡器是模拟集成电路中的一种常用电路模块，其作用是产生具有恒定频率的振荡信号输出，为芯片提供时钟信号，并且替代片外晶振。目前，CMOS振荡器的电路设计中，其输出频率由电路中的电阻值和电容值所决定，由于CMOS工艺制造的偏差，电阻和电容的值并不会精确等于设计值，存在一定偏差，使得CMOS振荡器的实际输出频率与设计值不一致。

发明内容

本发明实施例的目的在于提供一种频率调节电路及CMOS振荡器，以解决现有技术中CMOS振荡器的输出频率存在偏差的问题。

为了实现上述目的，本发明实施例采用的技术方案如下：

第一方面，本发明实施例提出一种频率调节电路，包括第一电压输出单元、第二电压输出单元、信号输入单元、比较单元及信号输出单元，所述第一电压输出单元与所述信号输入单元、所述信号输出单元均电连接，所述第二电压输出单元与所述信号输出单元电连接，所述第一电压输出单元、所述第二电压输出单元及所述信号输出单元均与所述比较单元电连接；所述第一电压输出单元用于在所述信号输入单元和所述信号输出单元的共同控制下输出电压值大小可调节的第一电压信号；所述第二电压输出单元用于在所述信号输出单元的控制下处于充电或放电状态，并对应产生第二电压信号；所述比较单元用于依据所述第一电压信号和所述第二电压信号控制所述信号输出单元输出一对相位相反的输出信号，其中，所述输出信号的频率通过所述第一电压信号进行调节。

第二方面，本发明实施例还提出一种CMOS振荡器，包括上述第一方面的频率调节电路。

相对现有技术，本发明实施例具有以下有益效果：

本发明实施例提供的频率调节电路及CMOS振荡器中，该频率调节电路包括第一电压输出单元、第二电压输出单元、信号输入单元、比较单元及信号输出单元，所述第一电压输出单元与所述信号输入单元、所述信号输出单元均电连接，所述第二电压输出单元与所述信号输出单元电连接，所述第一电压输出单元、所述第二电压输出单元及所述信号输出单元均与所述比较单元电连接，所述第一电压输出单元用于在所述信号输入单元和所述信号输出单元的共同控制下输出电压值大小可调节的第一电压信号，所述第二电压输出单元用于在所述信号输出单元的控制下处于充电或放电状态，并对应产生第二电压信号，所述比较单元用于依据所述第一电压信号和所述第二电压信号控制所述信号输出单元输出一对相位相反的输出信号，其中，所述输出信号的频率通过所述第一电压信号进行调节。在本申请中，由于第一电压输出单元输出的第一电压信号的电压值大小可以通过信号输入单元和信号输出单元进行调节，故当改变第一电压信号的电压值后，比较单元依据第一电压信号和第二电压信号控制信号输出单元输出信号的频率也会发生变化，从而实现输出频率可调节的技术效果，解决了因为工艺偏差造成CMOS振荡器的实际输出频率与设计频率不一致的问题，提高了输出频率的准确性。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1示出了现有技术中CMOS振荡器的电路结构示意图。

图2示出了本发明实施例所提供的频率调节电路的功能模块示意图。

图3示出了本发明实施例所提供的频率调节电路的一种电路结构示意图。

图4示出了本发明实施例所提供的信号频率调节电路的另一种电路结构示意图；

图5示出了本发明实施例所提供的信号频率调节电路的另一种电路结构示意图。

图标：100-频率调节电路；110-第一电压输出单元；120-第二电压输出单元；130-信号输入单元；140-比较单元；150-信号输出单元；112-变阻模块；1121-第一变阻模块；1122-第二变阻模块。

具体实施方式

下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本发明的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在实现本发明实施例的技术方案的过程中，本申请发明人发现：

现有技术中的CMOS振荡器的电路结构如图1所示，包括PMOS管M1、M2、M3，电流源Ip，开关S1、S2、S3、S4、S5、S6，电容C1、C2，电阻R1，反相器INV1，缓冲器BUF1及比较器CMP1，Vop和Von为CMOS振荡器的输出节点，当CMOS振荡器正常工作时，Vop输出一定频率的方波信号，Von为Vop的反相输出。

该CMOS振荡器的工作原理如下：PMOS管M1、M2、M3构成电流镜结构，PMOS管M2、M3的漏极电流I2、I3与PMOS管M1的漏极电流I1相等，I1由电流源Ip产生，即I1＝I2＝I3＝Ip。开关S1、S2、S3、S4、S5、S6在控制电压为高电平时断开，在控制电压为低电平时断开。整个电路正常工作时，会在P1状态和P2状态之间周期性地切换。

在P1状态时，输出节点Vop为高电平，Von为低电平，此时开关S2、S4、S5断开，S1、S3、S6断开，节点Va的电压为I2*R1，电容C2上端的节点电压由于开关S5闭合至地，其大小为0，I3对电容C1进行充电，使得节点Vb的电压满足：

t＝0表示电路刚切换到P1状态的时刻，此时电容C1上端的节点电压为0。当Vb的大小被充电至Va时，比较器CMP1的输出电压变为低电平信号，经过缓冲器BUF1后，Vop变为低电平，Von变为高电平，此时电路进入P2状态(即Vop为低电平，Von为高电平的状态)，P1状态的持续时间T1满足：

在P2状态，Vop为低电平，Von为高电平，此时开关S2、S4、S5断开，S1、S3、S6断开，节点Vb的电压为Vb＝I3*R1，C2被I2充电，与P1状态同理可得P2状态的持续时间T2满足：

由于电路在P1、P2状态之间不断切换，因此其输出信号Vop、Von的周期满足：

T＝T1+T2＝R1*(C1+C2)

通常，电路中C1和C2的大小相等，使得输出信号的占空比为50％,因此该电路可以输出具有一定频率Fo的信号，Fo满足：

由分析可知，现有技术中的CMOS振荡器具有以下缺点：1、其输出频率Fo由电路中的电阻R1和电容C1的值所决定，而在CMOS工艺中，由于制造工艺的偏差，电阻和电容的值并不会精确等于设计值，使得CMOS振荡器的实际输出频率与设计值不一致，存在一定的偏差，故该电路缺乏一个能够消除输出频率偏差的校准机制；2、为了达到50％的占空比，电容C1和电容C2大小需相等，从而需要将电容C1和电容C2精确匹配，这增加了电路设计的负担；此外，该电路需要C1、C2两个电容，从而占据较大的芯片面积；3、当图1所示的电路工作时，电容C1、C2均是从0电位开始充电，CMOS工艺中的电容具有非线性(尤其是MOS电容)，非线性的影响在0电位附近最大，会导致输出频率出现偏差。

基于对上述缺陷的研究，本发明实施例提出一种可对CMOS振荡器的输出频率进行调节的技术方案。需要说明的是，以上现有技术中的方案所存在的缺陷，均是发明人在经过实践并仔细研究后得出的结果，因此，上述问题的发现过程以及下文中本发明实施例针对上述问题所提出的解决方案，都应该是发明人在本发明过程中对本发明做出的贡献。下面，对本发明实施例提供的可对CMOS振荡器的输出频率进行调节的方案进行详细阐述。

请参照图2，为本发明实施例所提供的频率调节电路100的功能模块示意图。该频率调节电路100可以应用在CMOS振荡器中，用于调节CMOS振荡器的输出频率，以消除因制造工艺引起的频率偏差，提高CMOS振荡器的输出频率的准确性。该频率调节电路100包括第一电压输出单元110、第二电压输出单元120、信号输入单元130、比较单元140及信号输出单元150，所述第一电压输出单元110与所述信号输入单元130、所述信号输出单元150均电连接，所述第二电压输出单元120与所述信号输出单元150电连接，所述第一电压输出单元110、所述第二电压输出单元120及所述信号输出单元150均与所述比较单元140电连接。

所述第一电压输出单元110用于在所述信号输入单元130和所述信号输出单元150的共同控制下输出电压值大小可调节的第一电压信号，所述第二电压输出单元120用于在所述信号输出单元150的控制下处于充电或放电状态，并对应产生第二电压信号，所述比较单元140用于依据所述第一电压信号和所述第二电压信号控制所述信号输出单元150输出一对相位相反的输出信号，其中，所述输出信号的频率通过所述第一电压信号进行调节。

在本实施例中，该比较单元140通过比较第一电压信号和第二电压信号的大小，向信号输出单元150输出不同的控制信号，信号输出单元150根据该控制信号输出一对相位相反的输出信号。该第一电压信号的电压值大小在信号输入单元130和信号输出单元150的控制下进行调节，从而改变第二电压输出单元120处于充电状态或放电状态的时间。例如，当第一电压信号的电压值大于第二电压信号的电压值时，比较单元140输出的控制信号为高电平，第二电压输出单元120处于充电状态；当第二电压输出单元120充电至输出的第二电压信号的电压值大小与第一电压信号的电压值大小相同时，比较单元140输出的控制信号为低电平，第二电压输出单元120处于充电状态；当第一电压信号的电压值改变时，第二电压输出单元120的充、放电状态的保持时间也会发生改变，从而影响控制信号的输出频率，信号输出单元150根据该控制信号输出的一对相位相反的输出信号的频率也会相应发生变化，实现了输出信号频率的调节。

如图3所示，为该频率调节电路100的电路结构示意图。其中，所述第一电压输出单元110包括第一开关S1、第二开关S2、第一PMOS管M1、第一NMOS管M3和至少一个变阻模块112，所述第一PMOS管M1的源极与电源Vdd电连接，所述第一PMOS管M1的栅极与漏极电连接，所述第一NMOS管M3的源极接地，所述第一NMOS管M3的栅极与漏极电连接，所述变阻模块112电连接于所述第一PMOS管M1的漏极和所述第一NMOS管M3的漏极之间，所述变阻模块112还与所述信号输入单元130电连接，所述第一开关S1的一端与所述变阻模块112电连接，所述第一开关S1的另一端与所述第二开关S2的一端电连接，所述第二开关S2的另一端与所述第一NMOS管M3的漏极电连接，所述第一开关S1及所述第二开关S2还与所述信号输出单元150电连接，所述比较单元140的第一输入端电连接于所述第一开关S1的另一端与所述第二开关S2的一端之间(即节点Vx)。

信号输入单元130信号输入单元130信号输入单元130所述信号输入单元130的输入端Vin与所述变阻模块112接收相同的输入信号DF，所述信号输入单元130的输出端Vout与所述变阻模块112电连接。

在本实施例中，所述信号输入单元130用于调节所述变阻模块112的阻值，所述信号输出单元150用于通过所述一对相位相反的输出信号控制所述第一开关S1和所述第二开关S2中的其中一个闭合，另一个断开，使得该第一电压输出单元110在信号输入单元130和信号输出单元150的共同控制下能够向比较单元140的第一输入端输出电压值大小可调节的第一电压信号。例如，当信号输入单元130的输入端Vin的输入信号DF不同时，信号输入单元130的输出端Vout输出的信号也不同，变阻模块112在接收到不同的输入信号DF以及输出端Vout输出的不同信号时，其阻值也会相应发生变化，这样变阻模块112的阻值便可以随信号输入单元130的输入信号DF的变化而变化；该信号输出单元150输出的一对相位相反的输出信号分别为Vop、Von，第一开关S1的开闭状态受到Vop的控制，第二开关S2的开闭状态受到Von控制。当Vop为高电平、Von为低电平时，第一开关S1闭合，第二开关S2断开，节点Vx的电压(即上述的第一电压信号)会随着变阻模块112的阻值的变化而变化；当Vop为低电平、Von为高电平时，第一开关S1断开，第二开关S2闭合，节点Vx的电压为Vgs3(即第一NMOS管M3的栅源电压)。

所述第二电压输出单元120包括第九开关S9、第十开关S10、第二PMOS管M2、第二NMOS管M4及电容C1，所述第九开关S9与所述第十开关S10均与所述信号输出单元150电连接，所述第二PMOS管M2的源极与所述第一PMOS管M1的源极电连接，所述第二PMOS管M2的栅极与所述第一PMOS管M1的栅极电连接，所述第二PMOS管M2的漏极与所述第九开关S9的一端电连接，所述第九开关S9的另一端与所述第十开关S10的一端电连接，所述第十开关S10的另一端与所述第二NMOS管M4的漏极电连接，所述第二NMOS管M4的栅极与所述第一NMOS管M3的栅极电连接，所述第二NMOS管M4的源极接地，所述电容C1的一端与所述比较单元140的第二输入端电连接，并且电连接于所述第九开关S9的另一端与所述第十开关S10的一端之间，所述电容C1的另一端接地。

在本实施例中，第一PMOS管M1和第二PMOS管M2构成电流镜结构，第二NMOS管M3和第二NMOS管M4构成电流镜结构，第一PMOS管M1、第二PMOS管M2、第二NMOS管M3和第二NMOS管M4的尺寸一致，因此第二PMOS管M2和第二NMOS管M4的漏极电流I2、I3的大小都等于I1。

所述信号输出单元150用于通过所述一对相位相反的输出信号控制所述第九开关S9和所述第十开关S10中的其中一个闭合，另一个断开；当所述第九开关S9闭合且所述第十开关S10断开时，所述电容C1处于充电状态，当所述第九开关S9断开且所述第十开关S10闭合时，所述电容C1处于放电状态。例如，当Vop为高电平、Von为低电平时，第九开关S9闭合，第十开关S10断开，电容C1被I2充电；当Vop为低电平、Von为高电平时，第九开关S9断开，第十开关S10闭合，电容C1通过第二NMOS管M4放电。

所述信号输出单元150包括信号输入端、第一信号输出端和第二信号输出端，所述信号输入端与所述比较单元140的输出端电连接，所述第一信号输出端与所述第一开关S1、所述第九开关S9均电连接，所述第二信号输出端与所述第二开关S2、所述第十开关S10均电连接。所述信号输出单元150通过该第一信号输出端和第二信号输出端来输出一对相位相反的输出信号。

具体地，所述信号输出单元150可以包括缓冲器BUF1及第三反相器INV1，所述缓冲器BUF1的输入端及所述第三反相器INV1的输入端为上述信号输出单元150的信号输入端，所述BUF1缓冲器的输出端为上述信号输出单元150的第一信号输出端，所述第三反相器INV1的输出端为上述信号输出单元150的第二信号输出端。

在本实施例中，该比较单元140可以为比较器CMP1，其中，上述比较单元140的第一输入端即为比较器CMP1的正输入端，上述比较单元140的第二输入端即为比较器CMP1的负输入端。

如图4所示，该至少一个变阻模块112包括第一变阻模块1121、第二变阻模块1122，所述第一变阻模块1121包括第一电阻R1、第二电阻R2、第三开关S3、第四开关S4及第五开关S5，所述第二变阻模块1122包括第三电阻R3、第四电阻R4、第六开关S6、第七开关S7及第八开关S8，所述第一电阻R1、所述第二电阻R2、所述第三电阻R3及所述第四电阻R4串联于所述第一PMOS管M1的漏极和所述第一NMOS管M3的漏极之间，所述第三开关S3的一端电连接于第一电阻R1与所述第一PMOS管M1的漏极之间，所述第四开关S4的一端电连接于所述第一电阻R1与所述第二电阻R2之间，所述第三开关S3的另一端及所述第四开关S4的另一端均与所述第五开关S5的一端电连接；所述第六开关S6的一端电连接于第二电阻R2与所述第三电阻R3之间，所述第七开关S7的一端电连接于所述第三电阻R3与所述第四电阻R4之间，所述第六开关S6的另一端及所述第七开关S7的另一端均与所述第八开关S8的一端电连接，所述第五开关S5的另一端及所述第八开关S8的另一端均与所述第一开关S1的一端电连接。

该信号输入单元130包括第一反相器INV2和第二反相器INV3，所述第一反相器INV2的输入端与所述第四开关S4、所述第七开关S7接收相同的第一输入信号D1，所述第二反相器INV3的输入端与所述第八开关S8接收相同的第二输入信号D2，所述第一反相器INV2的输出端与所述第三开关S3、所述第六开关S6均电连接，所述第二反相器INV3的输出端与所述第五开关S5电连接。作为一种实施方式，可以将第一反相器INV2的输入端与第四开关S4、第七开关S7均电连接，以使第一反相器INV2的输入端、第四开关S4及第七开关S7能够接收相同的第一输入信号D1；同理，可以将第二反相器INV3的输入端与第八开关S8电连接，以使第二反相器INV3的输入端与第八开关S8能够接收相同的第二输入信号D2。

可以理解，该第一反相器INV2的输入端、第二反相器INV3的输入端共同构成上述信号输入单元130的输入端Vin，该第一反相器INV2的输出端、第二反相器INV3的输出端共同构成上述信号输入单元130的输出端Vout；该第一输入信号D1和第二输入信号D2构成上述的输入信号DF，即DF＝D2D1。

下面，以图4所示的频率调节电路100为例，对其调节频率的原理进行详细阐述。该第一PMOS管M1的漏极电流I1满足：

上式中，Vdd表示电源电压，Vsg1表示第一PMOS管M1的源栅电压，Vgs3表示第二NMOS管M3的栅源电压。

当该频率调节电路100工作时，会在P1、P2两个状态之间周期性地切换，其中，P1状态时，Vop为高电平，Von为低电平；P2状态时，Vop为低电平，Von为高电平。假设频率调节电路100刚好从P2状态切换至P1状态的时刻为t＝0，第一开关S1、第九开关S9闭合，假设第二反相器INV3的输入端接收的第二输入信号D2、第一反相器INV2的输入端接收的第一输入信号D1分别为0、1(即D2为低电平，D1为高电平，本实施例假定此为设计默认值)，此时由于第四开关S4、第五开关S5、第一开关S1闭合且第三开关S3、第八开关S8、第二开关S2断开，则在节点Vx与第二电阻R2的上端节点之间形成了一条通路，使得比较器CMP1的正输入端的电压与第二电阻R2的上端节点的电压相等，此时节点Vx的电压满足：

Vx＝I1*(R2+R3+R4)+Vgs3

此外，由于第九开关S9闭合，第十开关S10断开，故电容C1被I2充电，电容C1的上端节点的电压Vc(即比较器CMP1的负输入端的电压)满足：

上式中，V0为频率调节电路100刚从P2状态切换至P1状态时Vc的电压，其大小为V0＝Vgs3。当Vc的电压被充电至Vx时，比较器CMP1发生翻转，频率调节电路100从P1状态切换至P2状态，P1状态的持续时间T1满足：

如此，该频率调节电路100实现了输出一定频率的输出信号的功能。

当频率调节电路100切换至P2状态时，第九开关S9断开，第十开关S10闭合，电容C1通过第二NMOS管M4放电。由于第二开关S2闭合，第一开关S1断开，比较器CMP1的正输入端与第一NMOS管M3的漏极连通，因此Vx＝Vgs3。当Vc的电压被放电至节点Vx的电压时，比较器CMP1发生翻转，频率调节电路100的状态又切换至P1状态。此时P2状态的持续时间T2满足：

因此，该频率调节电路100的信号输出频率Fo满足：

在实际的电路设计中，当因工艺偏差使得CMOS振荡器的实际输出频率与设计值不同时，可以通过调节输入信号DF＝D2D1直接改变输出频率。例如，当实际输出频率较高时，可将D2D1从默认值“01”调至“00”，则当电路处于P1状态时，节点Vx的电压为(R1+R2+R3+R4)*I1+Vgs3，使得该频率调节电路100最终的输出频率Fo降低为：

同理，当实际输出频率较低时，可以增加D2D1的值至“10”、“11”，从而增加输出频率。

在实际应用中，当信号输入单元130中的反相器的数量为n时，则该频率调节电路100的输出频率可由信号输入单元130接收的二进制输入信号DF＝DnDn-1…D2D1进行调节，DF越大，则连接到比较器CMP1的正输入端的电阻值越小，比较器CMP1的正输入端接收的节点Vx的电压就越小，这样电容C1只需要更少的时间充电就可以达到节点Vx的电压，从而使频率调节电路100的输出频率增大；同理，DF越小，则连接到比较器CMP1的正输入端的电阻值越大，比较器CMP1的正输入端接收的节点Vx的电压就越大，这样电容C1需要更多的时间充电才能达到节点Vx的电压，从而使频率调节电路100的输出频率减小。

可以理解，图4所示的频率调节电路100的结构仅是信号输入单元130中的反相器数量n＝2的情况，在实践中，通过在信号输入单元130中增加反相器，同时在第一电压输出单元110中增加一定数量的电阻和开关，可以提高输出频率的调节精度。如图5所示，当n＝3时，该信号输入单元130中包括第一反相器INV2、第二反相器INV3及第四反相器INV4，该第一电压输出单元110在图4的基础上新增第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第十一开关S11、第十二开关S12、第十三开关S13、第十四开关S14、第十五开关S15、第十六开关S16、第十七开关S17及第十八开关S18，此时该第一变阻模块1121中包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7、第八开关S8及第十七开关S17，该第二变阻模块1122中包括第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第十一开关S11、第十二开关S12、第十三开关S13、第十四开关S14、第十五开关S15、第十六开关S16及第十八开关S18。其中，该频率调节电路100的输出频率可由信号输入单元130接收的二进制输入信号DF＝D3D2D1进行调节，例如，二进制输入信号DF＝D3D2D1＝“010”，当电路处于P1状态时，节点Vx与第三电阻R3的上端节点之间形成了一条通路，此时节点Vx的电压为(R3+R4+R5+R6+R7+R8)*I1+Vgs3，故该频率调节电路100的信号输出频率Fo满足：

若实践中发现电路的实际输出频率偏高，则可将D3D2D1从“010”减小至“001”、“000”，从而降低电路的信号输出频率。例如，将D3D2D1从“010”调至“001”，当电路处于P1状态时，节点Vx与第二电阻R2的上端节点之间形成了一条通路，此时节点Vx的电压为(R2+R3+R4+R5+R6+R7+R8)*I1+Vgs3，故该频率调节电路100的信号输出频率Fo满足：

同理，若实践中发现电路的实际输出频率偏低，则可将D3D2D1从“010”增加至“011”、“100”、“101”、“110”、“111”，从而增加电路的信号输出频率。例如，将D3D2D1从“010”调至“011”，当电路处于P1状态时，节点Vx与第四电阻R4的上端节点之间形成了一条通路，节点Vx的电压为(R4+R5+R6+R7+R8)*I1+Vgs3，故该频率调节电路100的信号输出频率Fo满足：

可见，本发明实施例所提供的频率调节电路100通过外部二进制控制信号DnDn-1…D2D1修正输出频率，消除了因为工艺偏差引起CMOS振荡器的输出频率与设计频率不一致的情况；该频率调节电路100中只需要一个电容C1，相较现有技术更为节省芯片面积；该电容C1充放电时的电压上下限分别为Vgs3、Vdd-Vsg1，相比现有技术能够避免电容C1因充放电电压接近电源或者地而具有非线性，使得电容C1工作在线性度较高的区间，从而提高了输出频率的精确性；此外，本发明实施例中的频率调节电路100不需要使用额外的电流源供电，从而进一步节省了芯片面积。

综上所述，本发明实施例提供的频率调节电路及CMOS振荡器中，该频率调节电路包括第一电压输出单元、第二电压输出单元、信号输入单元、比较单元及信号输出单元，所述第一电压输出单元与所述信号输入单元、所述信号输出单元均电连接，所述第二电压输出单元与所述信号输出单元电连接，所述第一电压输出单元、所述第二电压输出单元及所述信号输出单元均与所述比较单元电连接，所述第一电压输出单元用于在所述信号输入单元和所述信号输出单元的共同控制下输出电压值大小可调节的第一电压信号，所述第二电压输出单元用于在所述信号输出单元的控制下处于充电或放电状态，并对应产生第二电压信号，所述比较单元用于依据所述第一电压信号和所述第二电压信号控制所述信号输出单元输出一对相位相反的输出信号，其中，所述输出信号的频率通过所述第一电压信号进行调节。在本申请中，由于第一电压输出单元输出的第一电压信号的电压值大小可以通过信号输入单元和信号输出单元进行调节，故当改变第一电压信号的电压值后，比较单元依据第一电压信号和第二电压信号控制信号输出单元输出信号的频率也会发生变化，从而实现输出频率可调节的技术效果，解决了因为工艺偏差造成CMOS振荡器的实际输出频率与设计频率不一致的问题，提高了输出频率的准确性。

需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

Claims (10)

1.一种频率调节电路，其特征在于，包括第一电压输出单元、第二电压输出单元、信号输入单元、比较单元及信号输出单元，所述第一电压输出单元与所述信号输入单元、所述信号输出单元均电连接，所述第二电压输出单元与所述信号输出单元电连接，所述第一电压输出单元、所述第二电压输出单元及所述信号输出单元均与所述比较单元电连接；

所述第一电压输出单元用于在所述信号输入单元和所述信号输出单元的共同控制下输出电压值大小可调节的第一电压信号；

所述第二电压输出单元用于在所述信号输出单元的控制下处于充电或放电状态，并对应产生第二电压信号；

所述比较单元用于依据所述第一电压信号和所述第二电压信号控制所述信号输出单元输出一对相位相反的输出信号，其中，所述输出信号的频率通过所述第一电压信号进行调节。

2.如权利要求1所述的频率调节电路，其特征在于，所述第一电压输出单元包括至少一个变阻模块，所述信号输入单元的输入端与所述变阻模块接收相同的输入信号，所述信号输入单元的输出端与所述变阻模块电连接，所述信号输入单元用于调节所述变阻模块的阻值。

3.如权利要求2所述的频率调节电路，其特征在于，所述第一电压输出单元还包括第一开关、第二开关、第一PMOS管和第一NMOS管，所述第一PMOS管的源极与电源电连接，所述第一PMOS管的栅极与漏极电连接，所述第一NMOS管的源极接地，所述第一NMOS管的栅极与漏极电连接，所述变阻模块电连接于所述第一PMOS管的漏极和所述第一NMOS管的漏极之间，所述第一开关的一端与所述变阻模块电连接，所述第一开关的另一端与所述第二开关的一端电连接，所述第二开关的另一端与所述第一NMOS管的漏极电连接，所述第一开关及所述第二开关还与所述信号输出单元电连接，所述比较单元的第一输入端电连接于所述第一开关的另一端与所述第二开关的一端之间；

所述信号输出单元用于通过所述一对相位相反的输出信号控制所述第一开关和所述第二开关中的其中一个闭合，另一个断开。

4.如权利要求3所述的频率调节电路，其特征在于，所述至少一个变阻模块包括第一变阻模块、第二变阻模块，所述第一变阻模块包括第一电阻、第二电阻、第三开关、第四开关及第五开关，所述第二变阻模块包括第三电阻、第四电阻、第六开关、第七开关及第八开关，所述第一电阻、所述第二电阻、所述第三电阻及所述第四电阻串联于所述第一PMOS管的漏极和所述第一NMOS管的漏极之间，所述第三开关的一端电连接于第一电阻与所述第一PMOS管的漏极之间，所述第四开关的一端电连接于所述第一电阻与所述第二电阻之间，所述第三开关的另一端及所述第四开关的另一端均与所述第五开关的一端电连接；所述第六开关的一端电连接于第二电阻与所述第三电阻之间，所述第七开关的一端电连接于所述第三电阻与所述第四电阻之间，所述第六开关的另一端及所述第七开关的另一端均与所述第八开关的一端电连接，所述第五开关的另一端及所述第八开关的另一端均与所述第一开关的一端电连接。

5.如权利要求4所述的频率调节电路，其特征在于，所述信号输入单元包括第一反相器和第二反相器，所述第一反相器的输入端与所述第四开关、所述第七开关接收相同的第一输入信号，所述第二反相器的输入端与所述第八开关接收相同的第二输入信号，所述第一反相器的输出端与所述第三开关、所述第六开关均电连接，所述第二反相器的输出端与所述第五开关电连接。

6.如权利要求3所述的频率调节电路，其特征在于，所述第二电压输出单元包括第九开关、第十开关、第二PMOS管、第二NMOS管及电容，所述第九开关与所述第十开关均与所述信号输出单元电连接，所述第二PMOS管的源极与所述第一PMOS管的源极电连接，所述第二PMOS管的栅极与所述第一PMOS管的栅极电连接，所述第二PMOS管的漏极与所述第九开关的一端电连接，所述第九开关的另一端与所述第十开关的一端电连接，所述第十开关的另一端与所述第二NMOS管的漏极电连接，所述第二NMOS管的栅极与所述第一NMOS管的栅极电连接，所述第二NMOS管的源极接地，所述电容的一端与所述比较单元的第二输入端电连接，并且电连接于所述第九开关的另一端与所述第十开关的一端之间，所述电容的另一端接地；

所述信号输出单元用于通过所述一对相位相反的输出信号控制所述第九开关和所述第十开关中的其中一个闭合，另一个断开；当所述第九开关闭合且所述第十开关断开时，所述电容处于充电状态，当所述第九开关断开且所述第十开关闭合时，所述电容处于放电状态。

7.如权利要求6所述的频率调节电路，其特征在于，所述信号输出单元包括信号输入端、第一信号输出端和第二信号输出端，所述信号输入端与所述比较单元的输出端电连接，所述第一信号输出端与所述第一开关、所述第九开关均电连接，所述第二信号输出端与所述第二开关、所述第十开关均电连接。

8.如权利要求7所述的频率调节电路，其特征在于，所述信号输出单元包括缓冲器及第三反相器，所述缓冲器的输入端及所述第三反相器的输入端为所述信号输入端，所述缓冲器的输出端为所述第一信号输出端，所述第三反相器的输出端为所述第二信号输出端。

9.如权利要求1-8任一项所述的频率调节电路，其特征在于，所述比较单元为比较器。

10.一种CMOS振荡器，其特征在于，包括如权利要求1-8任一项所述的频率调节电路。