CN113098510B - 实现消除失调功能的采样保持电路结构 - Google Patents
实现消除失调功能的采样保持电路结构 Download PDFInfo
- Publication number
- CN113098510B CN113098510B CN201911335750.3A CN201911335750A CN113098510B CN 113098510 B CN113098510 B CN 113098510B CN 201911335750 A CN201911335750 A CN 201911335750A CN 113098510 B CN113098510 B CN 113098510B
- Authority
- CN
- China
- Prior art keywords
- inverter
- operational amplifier
- offset
- module
- transmission gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 claims abstract description 46
- 230000005540 biological transmission Effects 0.000 claims abstract description 30
- 239000003990 capacitor Substances 0.000 claims description 27
- 230000008030 elimination Effects 0.000 abstract description 5
- 238000003379 elimination reaction Methods 0.000 abstract description 5
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 12
- 101710170231 Antimicrobial peptide 2 Proteins 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 229920006227 ethylene-grafted-maleic anhydride Polymers 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 125000003345 AMP group Chemical group 0.000 description 1
- -1 Vin-Vos1 Proteins 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及一种实现消除失调功能的采样保持电路结构，包括运算放大器、第一CMOS传输门模块和失调消除模块，所述的运算放大器的正输入端接输入信号，输出端与第一CMOS传输门模块相连，且运算放大器的负输入端与输出端相连作为单位增益缓冲器，所述的失调消除模块的两端分别与所述的运算放大器的正输入端和CMOS传输门模块的输出端相连接，所述的失调消除模块用于消除运算放大器引入的失调电压的影响。采用本发明的实现消除失调功能的采样保持电路结构，消除了运算放大器的失调电压误差，减小了运算放大器设计的难度，同时降低了成本。本发明采用大尺寸的MP1和MN1以及最小尺寸的MP2和MN2，在满足快的采样速度的同时，也保证了整个模数转换器的精度。
Description
技术领域
本发明涉及集成电路领域，尤其涉及采样保持电路领域，具体是指一种实现消除失调功能的采样保持电路结构。
背景技术
现有技术的电路结构如图1所示，输入信号Vin接到运算放大器AMP1的正输入端，AMP1接成单位增益缓冲器形式，AMP1的输出端通过由PMOS管P1和NMOS管N1构成的CMOS传输门接到采样电容Cs上，CK1和CK2分别控制N1和P1的栅极，CK1与CK2为反相关系，CK1通过反相器I1产生CK2。
由于运算放大器AMP1存在失调电压，因此AMP1的输出端电压为Vin-Vos1，其中Vos1即为AMP1的失调电压，该电压值取决于运放的增益以及在工艺制造过程中器件的匹配性情况。在t1时刻，P1和N1均导通，采样阶段开始，输入信号通过AMP1对采样电容Cs充电，在t2时刻，Vout电压与AMP1输出电压值相同即Vin-Vos1，AMP1停止对Cs电容充电，在t3时刻，P1和N1均断开，采样结束，保持阶段开始，Cs上的电压被保持为电压Vh，Vh电压与Vin-Vos之间的差值v0即为沟道电荷注入和时钟馈通效应引入的误差，这误差值与P1和N1的尺寸相关，尺寸越大，误差越大，而通常希望快的采样速度，均会选择较大尺寸的P1和N1管，这将导致误差v0较大。
由于上述技术中，最终的采样电压值Vh与输入信号Vin之间的误差主要来源于两个：运算放大器AMP1的失调电压Vos1和CMOS开关导致的沟道电荷注入和时钟馈通效应引入的误差v0。其中Vos1与运算放大器AMP1的增益相关，增益越大，Vos1越小，但是AMP1的结构会设计的越复杂，成本也越大，同时由于Vos1还与工艺制造过程中器件的匹配性情况相关，所以Vos1是一个很难以控制的随机量。沟道电荷注入和时钟馈通效应引入的误差v0与CMOS开关的尺寸相关，而通常希望快的采样速度，均会选择较大尺寸的P1和N1管，这将导致v0较大。以上缺点将直接导致整个模数转换器的精度下降。
发明内容
本发明的目的是克服上述现有技术的缺点，并提供了一种满足精度高、误差小、适用范围广泛的实现消除失调功能的采样保持电路结构。
为了实现上述目的，本发明的实现消除失调功能的采样保持电路结构如下：
该实现消除失调功能的采样保持电路结构，其主要特点是，所述的电路结构包括运算放大器、第一CMOS传输门模块和失调消除模块，所述的运算放大器的正输入端接输入信号，输出端与第一CMOS传输门模块相连，且运算放大器的负输入端与输出端相连作为单位增益缓冲器，所述的失调消除模块的两端分别与所述的运算放大器的正输入端和CMOS传输门模块的输出端相连接，所述的失调消除模块用于消除运算放大器引入的失调电压的影响。
较佳地，所述的失调消除模块包括脉冲产生单元和第一反相器，所述的脉冲产生模块的输出端与第一反相器的输入端相连接；所述的失调消除模块还包括第二CMOS传输门单元，所述的第二CMOS传输门单元分别与输入信号端和输出信号端相连接。
较佳地，所述的第二CMOS传输门单元由第二PMOS管和第二NMOS管构成，所述的脉冲产生单元的输出信号和第一反相器的输出信号分别控制第二PMOS管的栅极和第二NMOS管的栅极。
较佳地，所述的脉冲产生单元由第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、二输入或非门、电阻和电容构成，所述的第二反相器与第三反相器串联，所述的第四反相器、电阻、第五反相器、第六反相器串联，所述的第四反相器的输入端与第三反相器的输出端相连接，所述的二输入或非门的第一输入端与第三反相器的输出端相连接，所述的二输入或非门的第二输入端与第五反相器的输出端相连接，所述的电容一端接于电阻和第五反相器之间，另一端接地。
较佳地，所述的电路结构还包括采样电容，所述的采样电容的一端与所述的第一CMOS传输门模块的输出端相连接，另一端接地。
较佳地，所述的CMOS传输门模块由第一PMOS管和第一NMOS管构成。
采用本发明的实现消除失调功能的采样保持电路结构，消除了运算放大器的失调电压误差，运算放大器采用最简单的结构，不需要大的增益，减小了运算放大器设计的难度，同时降低了成本。本发明避免了因为MP1和MN1的沟道电荷注入和时钟馈通效应引入误差的问题，因此根据采样速度的要求，可以采用大尺寸的MP1和MN1，也不会引入误差。本发明采用最小尺寸的MP2和MN2即可满足快的采样速度，由此，误差v02的值可以降到最低，在满足快的采样速度的同时，保证了整个模数转换器的精度。
附图说明
图1为现有技术的电路结构示意图。
图2为本发明的实现消除失调功能的采样保持电路结构的示意图。
图3为本发明的实现消除失调功能的采样保持电路结构的失调消除模块的一种实施例的内部结构的示意图。
图4为本发明的实现消除失调功能的采样保持电路结构的时序图。
具体实施方式
为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。
本发明的该实现消除失调功能的采样保持电路结构，其中包括运算放大器、第一CMOS传输门模块和失调消除模块，所述的运算放大器的正输入端接输入信号，输出端与第一CMOS传输门模块相连，且运算放大器的负输入端与输出端相连作为单位增益缓冲器，所述的失调消除模块的两端分别与所述的运算放大器的正输入端和CMOS传输门模块的输出端相连接，所述的失调消除模块用于消除运算放大器引入的失调电压的影响。
作为本发明的优选实施方式，所述的失调消除模块包括脉冲产生单元和第一反相器，所述的脉冲产生模块的输出端与第一反相器的输入端相连接；所述的失调消除模块还包括第二CMOS传输门单元，所述的第二CMOS传输门单元分别与输入信号端和输出信号端相连接。
作为本发明的优选实施方式，所述的第二CMOS传输门单元由第二PMOS管和第二NMOS管构成，所述的脉冲产生单元的输出信号和第一反相器的输出信号分别控制第二PMOS管的栅极和第二NMOS管的栅极。
作为本发明的优选实施方式，所述的脉冲产生单元由第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、二输入或非门、电阻和电容构成，所述的第二反相器与第三反相器串联，所述的第四反相器、电阻、第五反相器、第六反相器串联，所述的第四反相器的输入端与第三反相器的输出端相连接，所述的二输入或非门的第一输入端与第三反相器的输出端相连接，所述的二输入或非门的第二输入端与第五反相器的输出端相连接，所述的电容一端接于电阻和第五反相器之间，另一端接地。
作为本发明的优选实施方式，所述的电路结构还包括采样电容，所述的采样电容的一端与所述的第一CMOS传输门模块的输出端相连接，另一端接地。
作为本发明的优选实施方式，所述的CMOS传输门模块由第一PMOS管和第一NMOS管构成。
本发明的具体实施方式中，提出了一种可消除失调的采样保持电路，可以采用最简单的运算放大器结构，降低运放的设计难度，降低成本，并消除运算放大器引入的失调误差，同时将沟道电荷注入和时钟馈通效应引入的误差降到最低。
如图2所示，为本发明的电路结构，输入信号Vin接到运算放大器AMP2的正输入端，AMP2接成单位增益缓冲器形式，AMP2的输出端通过由PMOS管MP1和NMOS管MN1构成的CMOS传输门接到采样电容Cs上，SW1和SW2分别控制MP1和MN1的栅极，SW1与SW2为反相关系，SW1通过反相器I1产生SW2，同时Vin通过失调消除模块连接到采样电容Cs上。
本发明相比现有技术新增了失调消除模块，用于消除运算放大器AMP2引入的失调电压的影响。
如图3所示，为失调消除模块的一种实施例的内部结构的示意图，SW1信号通过脉冲产生模块产生信号SW3，SW3信号再通过反相器I10产生SW4信号，SW3和SW4分别控制NMOS管MN2和PMOS管MP2的栅极，由MN2和MP2组成的传输门连接了输入Vin和输出Vout。其中脉冲产生模块由反相器I3、I4、I5、I6、I7和两输入或非门I9以及电阻R1、电容C1组成，但实际上脉冲产生模块并不限于这一种电路结构。
图4为本发明电路结构的时序图。在t1时刻，MP1和MN1均导通，MP2和MN2均断开，采样阶段开始，输入信号通过AMP2对采样电容Cs充电；在t2时刻，采样电容Cs上电荷充满后，AMP2停止对Cs电容充电，Vout电压与AMP2输出电压值相同即Vin～Vos2，其中Vos2即为AMP2的失调电压；在t3时刻，MP1和MN1均断开，MP2和MN2均导通，采样微调阶段开始，输入信号Vin通过MP2和MN2组成的CMOS传输门对采样电容Cs上的电压进行调整，直到Cs上的电压值等于Vin；在t4时刻，MP1、MN1、MP2、MN2均断开，采样结束，保持阶段开始，Cs上的电压被保持为电压Vh2，Vh2电压与Vin之间的差值v02即为MP2和MN2沟道电荷注入和时钟馈通效应引入的误差，这误差值与MP2和MN2的尺寸相关，而这里，我们可以采用最小尺寸的MP2和MN2即可满足快的采样速度，因此，误差v02的值可以降到最低。
本发明中，t4与t3的时间间隔，可以通过脉冲产生模块来灵活调整，通常由于运放的失调电压比较小，所以时间间隔可以很短。实施过程中，t3与t1的间隔时间通常会比t4与t3的间隔时间大的多，因为整个采样过程，Cs大部分的电荷都是通过运算放大器AMP2和MP1及MN1组成的传输门来实现的，t3时刻～t4时刻的采样微调阶段的电荷转移量很少，需要调整的电压值仅为Vos2。
因此，运算放大器AMP2的失调电压Vos2，通过t4时刻～t5时刻的采样微调阶段被消除了，并且现有技术中由MP1和MN1的沟道电荷注入和时钟馈通效应引入的误差v01在本发明中也不会存在。本发明最终采样结束在t4时刻，最终保持在Cs上的电压值Vh2与输入信号Vin之间的差值v02即为MP2和MN2沟道电荷注入和时钟馈通效应引入的误差，这误差值与MP2和MN2的尺寸相关，而这里，由于Cs大部分的电荷都是通过运算放大器AMP2和MP1及MN1组成的传输门来实现的，t3时刻～t4时刻的采样微调阶段的电荷转移量很少，因此我们可以采用最小尺寸的MP2和MN2即可满足快的采样速度，由此，误差v02的值可以降到最低。
本发明的运算放大器AMP2可采用最简单的结构，不需要大的增益，减小了运算放大器设计的难度，同时降低了成本。根据采样速度的要求，本发明即使采用大尺寸的MP1和MN1，也不会引入误差。本发明采用最小尺寸的MP2和MN2即可满足快的采样速度，由此，误差可以降到最低，从而保证了整个模数转换器的精度。
采用本发明的实现消除失调功能的采样保持电路结构，消除了运算放大器的失调电压误差，运算放大器采用最简单的结构，不需要大的增益，减小了运算放大器设计的难度，同时降低了成本。本发明避免了因为MP1和MN1的沟道电荷注入和时钟馈通效应引入误差的问题，因此根据采样速度的要求，可以采用大尺寸的MP1和MN1，也不会引入误差。本发明采用最小尺寸的MP2和MN2即可满足快的采样速度，由此，误差v02的值可以降到最低，在满足快的采样速度的同时，保证了整个模数转换器的精度。
在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。
Claims (3)
1.一种实现消除失调功能的采样保持电路结构，其特征在于，所述的电路结构包括运算放大器、第一CMOS传输门模块和失调消除模块，所述的运算放大器的正输入端接输入信号，输出端与第一CMOS传输门模块相连，且运算放大器的负输入端与输出端相连作为单位增益缓冲器，所述的失调消除模块的两端分别与所述的运算放大器的正输入端和CMOS传输门模块的输出端相连接，所述的失调消除模块用于消除运算放大器引入的失调电压的影响；
所述的失调消除模块包括脉冲产生单元和第一反相器，所述的脉冲产生单元的输出端与第一反相器的输入端相连接；所述的失调消除模块还包括第二CMOS传输门单元，所述的第二CMOS传输门单元分别与输入信号端和输出信号端相连接；
所述的第二CMOS传输门单元由第二PMOS管和第二NMOS管构成，所述的脉冲产生单元的输出信号和第一反相器的输出信号分别控制第二PMOS管的栅极和第二NMOS管的栅极；
所述的脉冲产生单元由第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、二输入或非门、电阻和电容构成，所述的第二反相器与第三反相器串联，所述的第四反相器、电阻、第五反相器、第六反相器串联，所述的第四反相器的输入端与第三反相器的输出端相连接，所述的二输入或非门的第一输入端与第三反相器的输出端相连接，所述的二输入或非门的第二输入端与第五反相器的输出端相连接，所述的电容一端接于电阻和第五反相器之间，另一端接地。
2.根据权利要求1所述的实现消除失调功能的采样保持电路结构，其特征在于，所述的电路结构还包括采样电容，所述的采样电容的一端与所述的第一CMOS传输门模块的输出端相连接，另一端接地。
3.根据权利要求1所述的实现消除失调功能的采样保持电路结构，其特征在于，所述的CMOS传输门模块由第一PMOS管和第一NMOS管构成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911335750.3A CN113098510B (zh) | 2019-12-23 | 2019-12-23 | 实现消除失调功能的采样保持电路结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911335750.3A CN113098510B (zh) | 2019-12-23 | 2019-12-23 | 实现消除失调功能的采样保持电路结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113098510A CN113098510A (zh) | 2021-07-09 |
| CN113098510B true CN113098510B (zh) | 2024-04-26 |
Family
ID=76663853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911335750.3A Active CN113098510B (zh) | 2019-12-23 | 2019-12-23 | 实现消除失调功能的采样保持电路结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113098510B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114531752B (zh) * | 2022-01-11 | 2024-06-18 | 芜湖威尔芯半导体有限公司 | 一种快速响应pwm调光控制电路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011003123A (ja) * | 2009-06-22 | 2011-01-06 | Sharp Corp | 定電圧発生回路および液晶表示装置 |
| KR20120077430A (ko) * | 2010-12-30 | 2012-07-10 | (주)세미솔루션 | 스위치드 캐패시터 연산증폭기 |
| CN102946185A (zh) * | 2012-11-26 | 2013-02-27 | 电子科技大学 | 改善开关电源输出电压瞬态响应的控制电路 |
| CN103605397A (zh) * | 2013-11-21 | 2014-02-26 | 无锡中星微电子有限公司 | 电压跟随电路 |
| JP2014150340A (ja) * | 2013-01-31 | 2014-08-21 | Toppan Printing Co Ltd | Ｃｍｏｓ積分器 |
| CN106027010A (zh) * | 2016-05-10 | 2016-10-12 | 天津大学 | 应用于低速采样保持电路的低漏电模拟开关 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI469509B (zh) * | 2011-01-24 | 2015-01-11 | Novatek Microelectronics Corp | 運算放大器裝置 |
-
2019
- 2019-12-23 CN CN201911335750.3A patent/CN113098510B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011003123A (ja) * | 2009-06-22 | 2011-01-06 | Sharp Corp | 定電圧発生回路および液晶表示装置 |
| KR20120077430A (ko) * | 2010-12-30 | 2012-07-10 | (주)세미솔루션 | 스위치드 캐패시터 연산증폭기 |
| CN102946185A (zh) * | 2012-11-26 | 2013-02-27 | 电子科技大学 | 改善开关电源输出电压瞬态响应的控制电路 |
| JP2014150340A (ja) * | 2013-01-31 | 2014-08-21 | Toppan Printing Co Ltd | Ｃｍｏｓ積分器 |
| CN103605397A (zh) * | 2013-11-21 | 2014-02-26 | 无锡中星微电子有限公司 | 电压跟随电路 |
| CN106027010A (zh) * | 2016-05-10 | 2016-10-12 | 天津大学 | 应用于低速采样保持电路的低漏电模拟开关 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113098510A (zh) | 2021-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11152931B2 (en) | Input buffer | |
| US9774318B2 (en) | Ramp voltage generator and image sensing device including the same | |
| US9781368B2 (en) | Ramp voltage generator, image sensing device including the same and method for driving the image sensing device | |
| Louwsma et al. | A 1.35 GS/s, 10 b, 175 mW Time-Interleaved AD Converter in 0.13 µm CMOS | |
| US7180354B2 (en) | Receiver having full signal path differential offset cancellation capabilities | |
| CN111629161B (zh) | 比较器及包括该比较器的图像感测装置 | |
| US9571118B1 (en) | Pre-charge buffer for analog-to-digital converter | |
| US20140176239A1 (en) | Adaptive control mechanisms to control input and output common-mode voltages of differential amplifier circuits | |
| US7956652B2 (en) | Semiconductor integrated circuit | |
| US7332941B2 (en) | Analog switch circuit and sample-and-hold circuit including the same | |
| CN113098510B (zh) | 实现消除失调功能的采样保持电路结构 | |
| US11863165B2 (en) | Input buffer | |
| EP1899980A1 (en) | Sampled-data circuits using zero crossing detection | |
| US7907075B2 (en) | Semiconductor device | |
| JPH01303809A (ja) | アナログスイッチ回路 | |
| CN110535471B (zh) | 自举电路以及相关的模数转换电路 | |
| US8232904B2 (en) | Folding analog-to-digital converter | |
| US20070164888A1 (en) | Robust reference generation circuit for A/D converter | |
| JP2017195531A (ja) | スイッチトキャパシタ回路、δσａ／ｄコンバータ、ａ／ｄコンバータ集積回路 | |
| US7733254B2 (en) | Sample and hold circuit for a current mode pipelined analog-to-digital converter | |
| KR20160085262A (ko) | 비교 회로 | |
| TWI789101B (zh) | 前端取樣電路與訊號取樣方法 | |
| KR101295190B1 (ko) | 스위치드 캐패시터 연산증폭기 | |
| JPH08242168A (ja) | サンプルホールド回路およびそのアレイ装置 | |
| Khachikyan et al. | Precise duty cycle variation detection and self-calibration system for high-speed data links |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |