JP2014150340A - Cmos積分器 - Google Patents
Cmos積分器 Download PDFInfo
- Publication number
- JP2014150340A JP2014150340A JP2013016930A JP2013016930A JP2014150340A JP 2014150340 A JP2014150340 A JP 2014150340A JP 2013016930 A JP2013016930 A JP 2013016930A JP 2013016930 A JP2013016930 A JP 2013016930A JP 2014150340 A JP2014150340 A JP 2014150340A
- Authority
- JP
- Japan
- Prior art keywords
- cmos
- signal
- integrator
- transfer gate
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】二つのトランスファゲートSW2、SW3にはそれぞれ、トランスファゲートに印加する信号SWIN1、SWIN2の反転信号でON、OFFするダミーのトランスファゲートSW4、SW5が隣設され、ダミーのトランスファゲートの一端が抵抗R1の一端に接続されたことを特徴とする。
【選択図】図1
Description
((Vref+α)−Vref)/R1=d/dt(C1×(Vref−Vout))Vrefは、時間経過に対し一定である。
よって、 d/dt(Vout)=−α/(R1C1)
信号αがパルスで、大きさが時間経過に対して一定で、T1からの経過時間をtとして、tで積分すれば、初期状態がVout=Vrefであるから、
Vout=−(α/(R1C1))t+Vref ・・・(式1)
となる。図(b)に示すように、出力電圧はVrefから減少していく。
((Vref−α)−Vref)/R1=d/dt(C1×(Vref−Vout))よって、 d/dt(Vout)=α/(R1C1)
同様にtで積分すれば、初期状態がT2で、Vt2であることから、
Vout=(α/(R1C1))t+Vt2−(α/(R1C1))T2
=(α/(R1C1))t−2(α/(R1C1))T2+Vref・・(式2)
となる。図(b)に示すように、出力電圧はVrefに向かって上昇していく。時間経過
tが2×T2で、Vrefとなる。
ドAの電位ゆれを防ぐ手法が考えられるが、カップリングノイズを完全に防ぐ為には、大容量の安定化容量が必要となり、チップ面積が増大する。
二つの入力信号がそれぞれ別のスイッチを経由し共通の抵抗の一端に接続され、抵抗の他端はオペアンプの反転入力に入力し、反転入力からコンデンサを経由してオペアンプの出力に接続され、二つのスイッチはそれぞれ、NチャンネルMOSとPチャンネルMOSとを並列接続され、トランジスタのゲートに印加する信号でON、OFFするトランスファゲートで形成されたCMOS積分器において、
二つのトランスファゲートにはそれぞれ、トランスファゲートに印加する信号の反転信号でON、OFFするダミーのトランスファゲートが隣設され、ダミーのトランスファゲートの一端が抵抗の一端に接続されたことを特徴とするCMOS積分器としたものである。
コンデンサにはトランスファゲートによるスイッチが並列接続されたことを特徴とする請求項1に記載のCMOS積分器としたものである。
トランスファゲートと、それに隣接されたダミーのトランスファゲートとは同一形状で形成されたことを特徴とする請求項1または2に記載のCMOS積分器としたものである。
トランスファゲートと、それに隣接されたダミーのトランスファゲートとは、それぞれのゲートにD−Flip Flop回路の出力と反転出力とが接続され、クロック信号で同期し、D−Flip Flop回路のデータ入力信号でON、OFFすることを特徴とする請求項1〜3のいずれかに記載のCMOS積分器としたものである。
オペアンプの非反転入力には基準電圧が印加され、ひとつの入力信号は基準電圧に信号が加算され、他の入力信号は基準信号から信号を減算された信号であることを特徴とする請求項1〜4のいずれかに記載のCMOS積分器としたものである。
スイッチSW3に印加される信号SWIN2が、SWIN1と同様に高電圧から低電圧に変化し(図2(a)、(b)、(c))、OFFからONに変化した場合(立ち下り)、SW3のノードINAに対し、Cp、ノードA、Cnを経由してノードINBに高電圧が印加される。同時に、スイッチSW5には信号SWIN2が反転して信号SWIN2B印加され、低電圧から高電圧に変化し(立ち上り)、ONからOFFに切り替わり、SW5のノードINBに対し、Cn、ノードA、Cpを経由してノードINAに高電圧が印加される。すなわち、ノードAに対して同じタイミングで、スイッチSW3では立ち下がり、スイッチSW5では立ち上がる。これにより、スイッチSW3で発生するカップリングノイズと、スイッチSW5で発生するカップリングノイズとは相互で逆相となり、キャンセルされる。スイッチSW3に印加される信号SWIN2が、低電圧から高電圧に変化し(
図2(a)、(b)、(c))、ONからOFFに変化した場合(立ち上がり)も同様にして、カップリングノイズをキャンセルできる。
Vref・・・基準電圧
Vout・・・出力電圧
INP・・・非反転入力
INN・・・反転入力
VDD・・・電源電圧
VSS・・・接地
R1・・・抵抗
C1、C2・・・コンデンサ
Cn、Cp・・・寄生容量
SW1、SW2、SW3、SW4・・・スイッチ
SWIN1、SWIN2・・・ゲートに印加する信号
SWIN1B、SWIN2B・・・ゲートに印加する反転信号
Claims (5)
- 二つの入力信号がそれぞれ別のスイッチを経由し共通の抵抗の一端に接続され、抵抗の他端はオペアンプの反転入力に入力し、反転入力からコンデンサを経由してオペアンプの出力に接続され、二つのスイッチはそれぞれ、NチャンネルMOSとPチャンネルMOSとを並列接続され、トランジスタのゲートに印加する信号でON、OFFするトランスファゲートで形成されたCMOS積分器において、
二つのトランスファゲートにはそれぞれ、トランスファゲートに印加する信号の反転信号でON、OFFするダミーのトランスファゲートが隣設され、ダミーのトランスファゲートの一端が抵抗の一端に接続されたことを特徴とするCMOS積分器。 - コンデンサにはトランスファゲートによるスイッチが並列接続されたことを特徴とする請求項1に記載のCMOS積分器。
- トランスファゲートと、それに隣接されたダミーのトランスファゲートとは同一形状で形成されたことを特徴とする請求項1または2に記載のCMOS積分器。
- トランスファゲートと、それに隣接されたダミーのトランスファゲートとは、それぞれのゲートにD−Flip Flop回路の出力と反転出力とが接続され、クロック信号で同期し、D−Flip Flop回路のデータ入力信号でON、OFFすることを特徴とする請求項1〜3のいずれかに記載のCMOS積分器。
- オペアンプの非反転入力には基準電圧が印加され、ひとつの入力信号は基準電圧に信号が加算され、他の入力信号は基準信号から信号を減算された信号であることを特徴とする請求項1〜4のいずれかに記載のCMOS積分器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013016930A JP6179111B2 (ja) | 2013-01-31 | 2013-01-31 | Cmos積分器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013016930A JP6179111B2 (ja) | 2013-01-31 | 2013-01-31 | Cmos積分器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014150340A true JP2014150340A (ja) | 2014-08-21 |
JP6179111B2 JP6179111B2 (ja) | 2017-08-16 |
Family
ID=51573018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013016930A Active JP6179111B2 (ja) | 2013-01-31 | 2013-01-31 | Cmos積分器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6179111B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113098510A (zh) * | 2019-12-23 | 2021-07-09 | 华润微集成电路(无锡)有限公司 | 实现消除失调功能的采样保持电路结构 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58170119A (ja) * | 1982-03-31 | 1983-10-06 | Hitachi Ltd | 半導体アナログスイツチ |
JPS6057722A (ja) * | 1983-09-09 | 1985-04-03 | Hitachi Micro Comput Eng Ltd | GaAs疑似CMOSトランスフア−ゲ−ト |
JPH05243944A (ja) * | 1992-02-27 | 1993-09-21 | Nippondenso Co Ltd | 半導体スイッチング回路 |
JPH0621783A (ja) * | 1992-07-03 | 1994-01-28 | Fujitsu Ltd | 三角波発振回路及び制御方法 |
JP2005233698A (ja) * | 2004-02-18 | 2005-09-02 | Nec Corp | 半導体装置及びそれに用いる故障検出方法 |
JP2005260307A (ja) * | 2004-03-09 | 2005-09-22 | Sanyo Electric Co Ltd | 演算増幅器およびそれを用いたアナログデジタル変換器 |
JP2013031082A (ja) * | 2011-07-29 | 2013-02-07 | Denso Corp | V−f変換回路および電流検出装置 |
-
2013
- 2013-01-31 JP JP2013016930A patent/JP6179111B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58170119A (ja) * | 1982-03-31 | 1983-10-06 | Hitachi Ltd | 半導体アナログスイツチ |
JPS6057722A (ja) * | 1983-09-09 | 1985-04-03 | Hitachi Micro Comput Eng Ltd | GaAs疑似CMOSトランスフア−ゲ−ト |
JPH05243944A (ja) * | 1992-02-27 | 1993-09-21 | Nippondenso Co Ltd | 半導体スイッチング回路 |
JPH0621783A (ja) * | 1992-07-03 | 1994-01-28 | Fujitsu Ltd | 三角波発振回路及び制御方法 |
JP2005233698A (ja) * | 2004-02-18 | 2005-09-02 | Nec Corp | 半導体装置及びそれに用いる故障検出方法 |
JP2005260307A (ja) * | 2004-03-09 | 2005-09-22 | Sanyo Electric Co Ltd | 演算増幅器およびそれを用いたアナログデジタル変換器 |
JP2013031082A (ja) * | 2011-07-29 | 2013-02-07 | Denso Corp | V−f変換回路および電流検出装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113098510A (zh) * | 2019-12-23 | 2021-07-09 | 华润微集成电路(无锡)有限公司 | 实现消除失调功能的采样保持电路结构 |
CN113098510B (zh) * | 2019-12-23 | 2024-04-26 | 华润微集成电路(无锡)有限公司 | 实现消除失调功能的采样保持电路结构 |
Also Published As
Publication number | Publication date |
---|---|
JP6179111B2 (ja) | 2017-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9013212B2 (en) | Stress reduced cascoded CMOS output driver circuit | |
US7589583B2 (en) | Charge pump circuit | |
US20150008894A1 (en) | Dynamic start-up circuit for hysteretic loop switched-capacitor voltage regulator | |
WO2010050515A1 (ja) | 比較器及びアナログデジタル変換器 | |
US20110309889A1 (en) | Variable-capacitance device | |
US9876477B2 (en) | Operational amplifier circuit | |
US20140176222A1 (en) | Signal receiver and signal transmission apparatus | |
JP2018519510A (ja) | 電圧モニタ | |
JP5724663B2 (ja) | 遅延回路およびシステム | |
US7932764B2 (en) | Delay circuit with constant time delay independent of temperature variations | |
JP6673150B2 (ja) | 電圧検出回路 | |
JP2017079431A (ja) | 電圧比較回路 | |
JP6179111B2 (ja) | Cmos積分器 | |
JP6407902B2 (ja) | 発振回路 | |
US8604878B2 (en) | Folded cascode amplifier with an enhanced slew rate | |
US20140070851A1 (en) | Semiconductor device | |
KR20160020853A (ko) | 바디 바이어스 전압 생성기 및 이를 포함하는 시스템-온-칩 | |
JP6505624B2 (ja) | 降圧回路 | |
US20020175729A1 (en) | Differential CMOS controlled delay unit | |
JP7262202B2 (ja) | 半導体装置 | |
JP6730212B2 (ja) | ラッチ回路及びコンパレータ回路 | |
US20160241222A1 (en) | Comparison circuit | |
US8125274B2 (en) | Differential amplifier | |
US9154120B2 (en) | Electronic circuit | |
US8779850B2 (en) | Bootstrap circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170620 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170703 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6179111 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |