JPH0621783A - 三角波発振回路及び制御方法 - Google Patents
三角波発振回路及び制御方法Info
- Publication number
- JPH0621783A JPH0621783A JP4176755A JP17675592A JPH0621783A JP H0621783 A JPH0621783 A JP H0621783A JP 4176755 A JP4176755 A JP 4176755A JP 17675592 A JP17675592 A JP 17675592A JP H0621783 A JPH0621783 A JP H0621783A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- triangular wave
- input
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 三角波の信号を発振する三角波発振回路に関
し、特に発振する信号の周波数及び振幅を可変可能な三
角波発振回路に関し発振する信号の周波数及び振幅を可
変とした三角波を発振出力する三角波発振回路を提案す
ることを目的とする。 【構成】 複数の入力信号Ｓ1 ，…，Ｓn のいずれかを
スイッチ手段２で選択し、選択された入力信号を積分手
段３で積分して積分値信号ＳOUT として出力し、積分値
信号ＳOUT を制御手段４で所定値と比較してスイッチ手
段３の切換える制御信号Ｔ1 ，…，Ｔn を出力し、積分
値信号ＳOUT を三角波の出力信号として出力することに
より、入力信号Ｓ1 ，…，Ｓn の信号レベルに比例して
積分手段３から出力される積分値信号ＳOUT である出力
信号ＳOUT の変化速度を変化させることとなり、出力信
号ＳOUT の発振周波数を変化させると共に、スイッチ手
段２の入力信号Ｓ1 ，…，Ｓn の選択により出力信号Ｓ
OUT の出力振幅を制御する。
し、特に発振する信号の周波数及び振幅を可変可能な三
角波発振回路に関し発振する信号の周波数及び振幅を可
変とした三角波を発振出力する三角波発振回路を提案す
ることを目的とする。 【構成】 複数の入力信号Ｓ1 ，…，Ｓn のいずれかを
スイッチ手段２で選択し、選択された入力信号を積分手
段３で積分して積分値信号ＳOUT として出力し、積分値
信号ＳOUT を制御手段４で所定値と比較してスイッチ手
段３の切換える制御信号Ｔ1 ，…，Ｔn を出力し、積分
値信号ＳOUT を三角波の出力信号として出力することに
より、入力信号Ｓ1 ，…，Ｓn の信号レベルに比例して
積分手段３から出力される積分値信号ＳOUT である出力
信号ＳOUT の変化速度を変化させることとなり、出力信
号ＳOUT の発振周波数を変化させると共に、スイッチ手
段２の入力信号Ｓ1 ，…，Ｓn の選択により出力信号Ｓ
OUT の出力振幅を制御する。
Description
【０００１】
【産業上の利用分野】本発明は、三角波の信号を発振す
る三角波発振回路に関し、特に発振する信号の周波数及
び振幅を可変可能な三角波発振回路及び制御方法に関す
る。
る三角波発振回路に関し、特に発振する信号の周波数及
び振幅を可変可能な三角波発振回路及び制御方法に関す
る。
【０００２】
【従来の技術】従来、この種の信号発振回路として図１
１（Ａ）に示すものがあった。同図において従来の信号
発振回路は、三つのインバータ回路１０１〜１０３をリ
ング状に従属接続し、このインバータ回路１０１，１０
３の間に可変抵抗器１０６を直列に接続し、前記インバ
ータ１０１，１０２の間にコンデンサ１０４，１０５を
並列接続して構成され、前記可変抵抗器１０６の抵抗値
を制御する（入力電圧Ｖ DC）が入力端子から入力され、
この入力電圧ＶDCに基づいて前記インバータ回路１０２
から出力される出力信号（出力電圧Ｖout ）を出力端子
を介して出力するものである。前記可変抵抗器１０６
は、例えばＭＯＳＦＥＴとして構成した場合には入力端
子にゲートが接続されると共にインバータ回路１０１，
１０３間にソース，ドレインが接続され、ゲートに印加
される。入力電圧ＶDCに基づいてＭＯＳＦＥＲの内部抵
抗が可変に制御される。
１（Ａ）に示すものがあった。同図において従来の信号
発振回路は、三つのインバータ回路１０１〜１０３をリ
ング状に従属接続し、このインバータ回路１０１，１０
３の間に可変抵抗器１０６を直列に接続し、前記インバ
ータ１０１，１０２の間にコンデンサ１０４，１０５を
並列接続して構成され、前記可変抵抗器１０６の抵抗値
を制御する（入力電圧Ｖ DC）が入力端子から入力され、
この入力電圧ＶDCに基づいて前記インバータ回路１０２
から出力される出力信号（出力電圧Ｖout ）を出力端子
を介して出力するものである。前記可変抵抗器１０６
は、例えばＭＯＳＦＥＴとして構成した場合には入力端
子にゲートが接続されると共にインバータ回路１０１，
１０３間にソース，ドレインが接続され、ゲートに印加
される。入力電圧ＶDCに基づいてＭＯＳＦＥＲの内部抵
抗が可変に制御される。
【０００３】前記従来の信号発振回路はリング発振回路
と呼ばれ、入力電圧ＶDCの電圧値に対応した一定周期の
方形波を発振する。なお、このリング発振回路は３個の
インバータ回路を従属接続する構成としているが、他の
奇数個のインバータ回路で構成することもできる。
と呼ばれ、入力電圧ＶDCの電圧値に対応した一定周期の
方形波を発振する。なお、このリング発振回路は３個の
インバータ回路を従属接続する構成としているが、他の
奇数個のインバータ回路で構成することもできる。
【０００４】次に、前記構成に基づく従来回路の信号発
振動作を図１１（Ｂ）に基づいて説明する。入力端子か
ら入力される入力電圧ＶDCがＶ1 からＶ2 へ変化する
と、可変抵抗器１０６の内部抵抗がＲ2 からＲ1 へ変化
する。この可変抵抗器の抵抗値が変化することにより、
この変化した抵抗値Ｒ1 （又はＲ2 ）と前記コンデンサ
１０４，１０５の容量値Ｃ1 ，Ｃ2 とに基づく時定数に
より出力電圧Ｖout の周期を変化させ、この変化した周
期の方形波を発振する。この出力電圧Ｖout の周期は、
入力電圧ＶDCが高くなると短くなり、入力電圧ＶDCが低
くなると長くなる。
振動作を図１１（Ｂ）に基づいて説明する。入力端子か
ら入力される入力電圧ＶDCがＶ1 からＶ2 へ変化する
と、可変抵抗器１０６の内部抵抗がＲ2 からＲ1 へ変化
する。この可変抵抗器の抵抗値が変化することにより、
この変化した抵抗値Ｒ1 （又はＲ2 ）と前記コンデンサ
１０４，１０５の容量値Ｃ1 ，Ｃ2 とに基づく時定数に
より出力電圧Ｖout の周期を変化させ、この変化した周
期の方形波を発振する。この出力電圧Ｖout の周期は、
入力電圧ＶDCが高くなると短くなり、入力電圧ＶDCが低
くなると長くなる。
【０００５】
【発明が解決しようとする課題】従来の信号発振回路は
以上のように構成されていたことから、発振される方形
波の周期を変化させることができても、方形波の振幅を
変化させることができないという課題を有していた。ま
た、発振される方形波には高調波成分を多く含むことと
なり、例えばアナログ回路に適用した場合には、この高
調波成分が回路特性を悪化させることとなる。
以上のように構成されていたことから、発振される方形
波の周期を変化させることができても、方形波の振幅を
変化させることができないという課題を有していた。ま
た、発振される方形波には高調波成分を多く含むことと
なり、例えばアナログ回路に適用した場合には、この高
調波成分が回路特性を悪化させることとなる。
【０００６】本発明は、前記課題を解決するためになさ
れたもので、発振する信号の周波数及び振幅を可変とし
た三角波を発振出力する三角波発振回路を提案すること
を目的とする。
れたもので、発振する信号の周波数及び振幅を可変とし
た三角波を発振出力する三角波発振回路を提案すること
を目的とする。
【０００７】
【課題を解決するための手段】本発明に係る三角波発振
回路は、少なくとも二以上異なる入力信号（Ｓ1 ，…，
Ｓn ）が入力され、当該入力信号（Ｓ1 ，…，Ｓn ）の
いずれかを選択して出力するスイッチ手段（２）と、前
記出力される入力信号（Ｓ1 ，…，Ｓn ）を所定の時定
数に基づいて積分して積分値信号を出力する積分手段
（３）と、前記積分値信号を予め設定された所定値と比
較し、当該比較結果に基づいて前記スイッチ手段（２）
を切換える制御信号（Ｔ1 ，…，Ｔn ）を出力する制御
手段（４）とを備え、前記積分手段（３）から出力され
る積分値信号を三角波の出力信号（ＳOUT ）として発振
出力するものである。
回路は、少なくとも二以上異なる入力信号（Ｓ1 ，…，
Ｓn ）が入力され、当該入力信号（Ｓ1 ，…，Ｓn ）の
いずれかを選択して出力するスイッチ手段（２）と、前
記出力される入力信号（Ｓ1 ，…，Ｓn ）を所定の時定
数に基づいて積分して積分値信号を出力する積分手段
（３）と、前記積分値信号を予め設定された所定値と比
較し、当該比較結果に基づいて前記スイッチ手段（２）
を切換える制御信号（Ｔ1 ，…，Ｔn ）を出力する制御
手段（４）とを備え、前記積分手段（３）から出力され
る積分値信号を三角波の出力信号（ＳOUT ）として発振
出力するものである。
【０００８】他の本発明に係る三角波発振回路は、入力
信号（Ｓ）が入力され、当該入力信号（Ｓ）の極性を反
転させて反転入力信号（ＳＸ）を出力する極性反転手段
（１）と、前記入力信号（Ｓ）と反転入力信号（ＳＸ）
とを選択して出力するスイッチ手段（２０）と、前記出
力される入力信号（Ｓ）又は反転入力信号（ＳＸ）を所
定の時定数に基づいて積分して積分値信号を出力する積
分手段（３０）と、前記積分値信号を予め設定された所
定値と比較し、当該比較結果に基づいて前記スイッチ手
段（２０）を切替える制御信号（Ｔ＋，Ｔ−）を出力す
る制御手段（４０）とを備え、前記積分手段（３０）か
ら出力される積分値信号を三角波の出力信号（ＳOUT ）
として発振出力するものである。
信号（Ｓ）が入力され、当該入力信号（Ｓ）の極性を反
転させて反転入力信号（ＳＸ）を出力する極性反転手段
（１）と、前記入力信号（Ｓ）と反転入力信号（ＳＸ）
とを選択して出力するスイッチ手段（２０）と、前記出
力される入力信号（Ｓ）又は反転入力信号（ＳＸ）を所
定の時定数に基づいて積分して積分値信号を出力する積
分手段（３０）と、前記積分値信号を予め設定された所
定値と比較し、当該比較結果に基づいて前記スイッチ手
段（２０）を切替える制御信号（Ｔ＋，Ｔ−）を出力す
る制御手段（４０）とを備え、前記積分手段（３０）か
ら出力される積分値信号を三角波の出力信号（ＳOUT ）
として発振出力するものである。
【０００９】他の本発明に係る三角波発振制御方法は、
少なくとも二以上の異なる入力信号（Ｓ1 ，…，Ｓn ）
を入力し（ステップ１）、当該入力信号（Ｓ1 ，…，Ｓ
n ）のいずれかを制御信号（Ｔ1 ，…，Ｔn ）に基づい
て選択し（ステップ３）、前記選択される入力信号（Ｓ
1 ，…，Ｓn ）を所定の時定数に基づいて積分して積分
値信号を出力し（ステップ４）、前記積分値信号を予め
設定された所定値と比較し（ステップ５）、当該比較結
果に基づいて前記入力信号（Ｓ1 ，…，Ｓn ）のいずれ
かを選択する制御信号（Ｔ1 ，…，Ｔn ）として生成し
（ステップ６）、前記積分値信号を三角波の出力信号
（ＳOUT ）として発振出力するものである。
少なくとも二以上の異なる入力信号（Ｓ1 ，…，Ｓn ）
を入力し（ステップ１）、当該入力信号（Ｓ1 ，…，Ｓ
n ）のいずれかを制御信号（Ｔ1 ，…，Ｔn ）に基づい
て選択し（ステップ３）、前記選択される入力信号（Ｓ
1 ，…，Ｓn ）を所定の時定数に基づいて積分して積分
値信号を出力し（ステップ４）、前記積分値信号を予め
設定された所定値と比較し（ステップ５）、当該比較結
果に基づいて前記入力信号（Ｓ1 ，…，Ｓn ）のいずれ
かを選択する制御信号（Ｔ1 ，…，Ｔn ）として生成し
（ステップ６）、前記積分値信号を三角波の出力信号
（ＳOUT ）として発振出力するものである。
【００１０】他の本発明に係る三角波発振制御方法は、
入力信号（Ｓ）を入力し（ステップ１）、当該入力信号
（Ｓ）の極性を反転させて反転入力信号（ＳＸ）を出力
し（ステップ２）、前記入力信号（Ｓ）と反転入力信号
（ＳＸ）とを制御信号（Ｔ＋，Ｔ−）に基づいて選択し
（ステップ３）、前記出力される入力信号（Ｓ）又は反
転入力信号（ＳＸ）を所定の特定数に基づいて積分して
積分値信号を出力し（ステップ４）、前記積分値信号を
予め設定された所定値と比較し（ステップ５）、当該比
較結果に基づいて前記入力信号（Ｓ，ＳＸ）のいずれか
を選択する制御信号（Ｔ＋，Ｔ−）を生成し（ステップ
６）、前記積分値信号を三角波の出力信号（ＳOUT ）と
して発振出力するものである。
入力信号（Ｓ）を入力し（ステップ１）、当該入力信号
（Ｓ）の極性を反転させて反転入力信号（ＳＸ）を出力
し（ステップ２）、前記入力信号（Ｓ）と反転入力信号
（ＳＸ）とを制御信号（Ｔ＋，Ｔ−）に基づいて選択し
（ステップ３）、前記出力される入力信号（Ｓ）又は反
転入力信号（ＳＸ）を所定の特定数に基づいて積分して
積分値信号を出力し（ステップ４）、前記積分値信号を
予め設定された所定値と比較し（ステップ５）、当該比
較結果に基づいて前記入力信号（Ｓ，ＳＸ）のいずれか
を選択する制御信号（Ｔ＋，Ｔ−）を生成し（ステップ
６）、前記積分値信号を三角波の出力信号（ＳOUT ）と
して発振出力するものである。
【００１１】
【作用】本発明回路において、複数の入力信号のいずれ
かをスイッチ手段で選択し、選択された入力信号を積分
手段で積分して積分値信号として出力し、積分値信号を
制御手段で所定値と比較してスイッチ手段の切換える制
御信号を出力し、積分値信号を三角波の出力信号として
出力することにより、入力信号の信号レベルに比例して
積分手段から出力される積分値信号である出力信号の変
化速度を変化させることとなり、出力信号の発振周波数
を変化させると共に、スイッチ手段の入力信号の選択に
より出力信号の出力振幅を制御する。
かをスイッチ手段で選択し、選択された入力信号を積分
手段で積分して積分値信号として出力し、積分値信号を
制御手段で所定値と比較してスイッチ手段の切換える制
御信号を出力し、積分値信号を三角波の出力信号として
出力することにより、入力信号の信号レベルに比例して
積分手段から出力される積分値信号である出力信号の変
化速度を変化させることとなり、出力信号の発振周波数
を変化させると共に、スイッチ手段の入力信号の選択に
より出力信号の出力振幅を制御する。
【００１２】また、他の本発明回路において、スイッチ
手段の前段に入力信号の極性を反転させる極性反転手段
を設けることにより、直流成分の入力信号に基づいて積
分手段から出力される三角波の出力信号について発振周
波数を変化させると共に出力振幅を変化させて出力す
る。
手段の前段に入力信号の極性を反転させる極性反転手段
を設けることにより、直流成分の入力信号に基づいて積
分手段から出力される三角波の出力信号について発振周
波数を変化させると共に出力振幅を変化させて出力す
る。
【００１３】さらに、その他の本発明方法においては、
入力信号の入力、入力信号の選択、選択された入力信号
の積分、積分された積分値信号を所定値と比較及び比較
結果に基づいて入力信号を選択する制御信号の生成とい
う各ステップにより、入力信号に基づいて出力される三
角波の出力信号について発振周波数及び振幅を変化させ
て出力する。
入力信号の入力、入力信号の選択、選択された入力信号
の積分、積分された積分値信号を所定値と比較及び比較
結果に基づいて入力信号を選択する制御信号の生成とい
う各ステップにより、入力信号に基づいて出力される三
角波の出力信号について発振周波数及び振幅を変化させ
て出力する。
【００１４】
【実施例】ａ）本発明回路の一実施例 本実施例に係る三角波発振回路を図１、図２に基づいて
説明する。この図１は本実施例回路の原理構成ブロック
図、図２は図１に記載する回路の動作タイミングチャー
トを示す。
説明する。この図１は本実施例回路の原理構成ブロック
図、図２は図１に記載する回路の動作タイミングチャー
トを示す。
【００１５】前記各図において、本実施例回路は、少な
くとも二以上の異なる入力信号Ｓ1，…，Ｓn が入力さ
れ、当該入力信号Ｓ1 ，…，Ｓn のいずれかを選択して
出力するスイッチ手段２と、前記出力される入力信号Ｓ
1 ，…，Ｓn を所定の時定数に基づいて積分して積分値
信号を出力する積分手段３と、前記積分値信号を予め設
定された所定値と比較し、当該比較結果に基づいて前記
スイッチ手段２を切換える制御信号Ｔ1 ，…，Ｔn を出
力する制御手段４とを備え、前記積分手段３から出力さ
れる積分値信号を三角波の出力信号ＳOUT として発振出
力する構成である。
くとも二以上の異なる入力信号Ｓ1，…，Ｓn が入力さ
れ、当該入力信号Ｓ1 ，…，Ｓn のいずれかを選択して
出力するスイッチ手段２と、前記出力される入力信号Ｓ
1 ，…，Ｓn を所定の時定数に基づいて積分して積分値
信号を出力する積分手段３と、前記積分値信号を予め設
定された所定値と比較し、当該比較結果に基づいて前記
スイッチ手段２を切換える制御信号Ｔ1 ，…，Ｔn を出
力する制御手段４とを備え、前記積分手段３から出力さ
れる積分値信号を三角波の出力信号ＳOUT として発振出
力する構成である。
【００１６】まず、スイッチ手段２に複数の入力信号Ｓ
1 ，…，Ｓn が入力されると予め設定されたいずれかが
選択される。この場合には入力信号Ｓ1 が選択され積分
手段３に入力されて積分され、この積分値信号として三
角波の出力信号ＳOUT が出力端子から出力される。この
三角波の出力信号ＳOUT は制御手段４へも入力され、こ
の制御手段４が予め設定された所定値ＶR1〜ＶRMのいず
れかと比較して制御信号Ｔ1 ，…，Ｔn を生成する。こ
の制御信号Ｔ1 ，…，Ｔn に基づいて前記スイッチ手段
２が切換えられて他の入力信号Ｓ2 ，…，Ｓm のいずれ
かが選択されて積分手段３へ出力されることとなる。
1 ，…，Ｓn が入力されると予め設定されたいずれかが
選択される。この場合には入力信号Ｓ1 が選択され積分
手段３に入力されて積分され、この積分値信号として三
角波の出力信号ＳOUT が出力端子から出力される。この
三角波の出力信号ＳOUT は制御手段４へも入力され、こ
の制御手段４が予め設定された所定値ＶR1〜ＶRMのいず
れかと比較して制御信号Ｔ1 ，…，Ｔn を生成する。こ
の制御信号Ｔ1 ，…，Ｔn に基づいて前記スイッチ手段
２が切換えられて他の入力信号Ｓ2 ，…，Ｓm のいずれ
かが選択されて積分手段３へ出力されることとなる。
【００１７】この積分手段３に選択的に入力される入力
信号をＳIN、積分手段から出力される出力信号を
ＳOUT 、積分時間をｔ、初期値の入出力をＳINO 、Ｓ
OOTO、係数をｇとすると出力信号は次式のように表わさ
れる。
信号をＳIN、積分手段から出力される出力信号を
ＳOUT 、積分時間をｔ、初期値の入出力をＳINO 、Ｓ
OOTO、係数をｇとすると出力信号は次式のように表わさ
れる。
【００１８】 ＳOUT ＝−ｇ・（ＳIN−ＳOUT ）・ｔ＋ＳOUTO …（１） 前記式（１）において、ＳINO ＝ＳOUTO＝０，ｇ＞０と
した場合には図２に示すような入力信号ＳINと出力信号
ＳOUT との関係とする。同図において出力信号ＳOUT を
交流信号とするには選択された入力信号ＳINは入力信号
の初期値ＳINOより大の値と小の値とを繰返すような信
号でなくてはならない。このように、Ｓ INO より大の
値、小の値を各々正の値、負の値と表わし、正の値から
負の値へ、あるいは負の値から正の値へ信号を変換する
ことを極性を反転させると表わすことにする。
した場合には図２に示すような入力信号ＳINと出力信号
ＳOUT との関係とする。同図において出力信号ＳOUT を
交流信号とするには選択された入力信号ＳINは入力信号
の初期値ＳINOより大の値と小の値とを繰返すような信
号でなくてはならない。このように、Ｓ INO より大の
値、小の値を各々正の値、負の値と表わし、正の値から
負の値へ、あるいは負の値から正の値へ信号を変換する
ことを極性を反転させると表わすことにする。
【００１９】以上のようにして入力信号ＳINの信号レベ
ルに応じて出力信号ＳOUT の発振周波数を変化させるこ
とができることとなる。 ｂ）他の本発明回路の一実施例 本実施例に係る三角波発振回路を図３、図４に基づいて
説明する。この図３は本実施例回路の原理構成ブロック
図、図４は図３に記載する回路動作タイミングチャート
を示す。
ルに応じて出力信号ＳOUT の発振周波数を変化させるこ
とができることとなる。 ｂ）他の本発明回路の一実施例 本実施例に係る三角波発振回路を図３、図４に基づいて
説明する。この図３は本実施例回路の原理構成ブロック
図、図４は図３に記載する回路動作タイミングチャート
を示す。
【００２０】前記各図において本実施例回路は、値をと
る入力信号Ｓが入力され、当該入力信号Ｓの極性を反転
させて反転入力信号ＳＸを出力する極性反転手段１と、
前記入力信号Ｓと反転入力信号ＳＸとを選択して出力す
るスイッチ手段２０と、前記出力される入力信号Ｓ又は
反転入力信号ＳＸを所定の時定数に基づいて積分して積
分値信号を出力する積分手段３０と、前記積分値信号を
予め設定された所定値と比較し、当該比較結果に基づい
て前記スイッチ手段２０を切替える制御信号Ｔ＋，Ｔ−
を出力する制御手段４０とを備え、前記積分手段３０か
ら出力される積分値信号を三角波の出力信号ＳOUT とし
て発振出力する構成である。
る入力信号Ｓが入力され、当該入力信号Ｓの極性を反転
させて反転入力信号ＳＸを出力する極性反転手段１と、
前記入力信号Ｓと反転入力信号ＳＸとを選択して出力す
るスイッチ手段２０と、前記出力される入力信号Ｓ又は
反転入力信号ＳＸを所定の時定数に基づいて積分して積
分値信号を出力する積分手段３０と、前記積分値信号を
予め設定された所定値と比較し、当該比較結果に基づい
て前記スイッチ手段２０を切替える制御信号Ｔ＋，Ｔ−
を出力する制御手段４０とを備え、前記積分手段３０か
ら出力される積分値信号を三角波の出力信号ＳOUT とし
て発振出力する構成である。
【００２１】本実施例においては入力信号Ｓが単一の場
合であり、極性反転手段１で入力信号Ｓを反転して反転
入力信号ＳＸを生成する。この入力信号Ｓと反転入力信
号ＳＸとをスイッチ手段２０を介して各々交互に積分手
段３０へ出力する。この積分手段３０は前記入力及び反
転入力の各信号Ｓ，ＳＸを選択入力信号ＳINとして入力
し、この選択入力信号ＳINに基づいて積分演算を実行し
て三角波の積分値信号を出力信号ＳOUT として発振出力
する。
合であり、極性反転手段１で入力信号Ｓを反転して反転
入力信号ＳＸを生成する。この入力信号Ｓと反転入力信
号ＳＸとをスイッチ手段２０を介して各々交互に積分手
段３０へ出力する。この積分手段３０は前記入力及び反
転入力の各信号Ｓ，ＳＸを選択入力信号ＳINとして入力
し、この選択入力信号ＳINに基づいて積分演算を実行し
て三角波の積分値信号を出力信号ＳOUT として発振出力
する。
【００２２】前記出力される積分値信号ＳOUT は制御手
段４０に入力され、この制御手段４０が予め設定された
所定値ＶR1〜ＶRmと比較して制御信号Ｔ＋〜Ｔ−を生成
して前記スイッチ手段２０を切換え制御する。
段４０に入力され、この制御手段４０が予め設定された
所定値ＶR1〜ＶRmと比較して制御信号Ｔ＋〜Ｔ−を生成
して前記スイッチ手段２０を切換え制御する。
【００２３】このようにして図４に示す如く、入力信号
Ｓの信号レベルＶ1 ，Ｖ2 ，…，に応じて出力信号Ｖ
OUT の周波数及び振幅を変化させることができることと
なる。 ｃ）他の本発明回路の他の実施例 他の実施例に係る三角波発振回路を図５、図６に基づい
て説明する。この図５は本実施例回路の具体的回路構成
図、図６は図５記載する回路の動作タイミングチャート
を示す。
Ｓの信号レベルＶ1 ，Ｖ2 ，…，に応じて出力信号Ｖ
OUT の周波数及び振幅を変化させることができることと
なる。 ｃ）他の本発明回路の他の実施例 他の実施例に係る三角波発振回路を図５、図６に基づい
て説明する。この図５は本実施例回路の具体的回路構成
図、図６は図５記載する回路の動作タイミングチャート
を示す。
【００２４】この各図において、本実施例に係る三角波
発振回路は前記図３に記載する回路と同様に極性反転手
段１、スイッチ手段２０、積分手段３０及び制御手段４
０を備え、この各手段の内容を具体的な回路素子で構成
すると共に、入力信号Ｓを所定の電圧値ＶDCとして入力
する。
発振回路は前記図３に記載する回路と同様に極性反転手
段１、スイッチ手段２０、積分手段３０及び制御手段４
０を備え、この各手段の内容を具体的な回路素子で構成
すると共に、入力信号Ｓを所定の電圧値ＶDCとして入力
する。
【００２５】前記極性反転手段１は入力信号Ｓが入力さ
れる抵抗器１１と、この抵抗器１１が逆相入力端に接続
されると共に接地ＧＮＤが正相入力端に接続される演算
増幅回路１２と、フィードバック抵抗１３とを備えるも
のである。この入力信号Ｓが電圧値ＶDCとし、極性反転
手段１から反転出力信号をＳOUT1とすると、 ＳOUT1＝−ＶDC（＝ＶIN） …（２） となる。
れる抵抗器１１と、この抵抗器１１が逆相入力端に接続
されると共に接地ＧＮＤが正相入力端に接続される演算
増幅回路１２と、フィードバック抵抗１３とを備えるも
のである。この入力信号Ｓが電圧値ＶDCとし、極性反転
手段１から反転出力信号をＳOUT1とすると、 ＳOUT1＝−ＶDC（＝ＶIN） …（２） となる。
【００２６】前記積分手段３０は前段に接続される抵抗
器３１と、この抵抗器３１の後段側であって逆相入力端
に接続されると共に、接地ＧＮＤが正相入力端に接続さ
れる演算増幅回路３２と、この演算増幅回路３２のフィ
ードバック回路に挿入されたコンデンサ３４と、このコ
ンデンサ３４に並列に接続され、クロック信号ＣＬに基
づいて開閉制御されるスイッチ３３とを備える構成であ
る。
器３１と、この抵抗器３１の後段側であって逆相入力端
に接続されると共に、接地ＧＮＤが正相入力端に接続さ
れる演算増幅回路３２と、この演算増幅回路３２のフィ
ードバック回路に挿入されたコンデンサ３４と、このコ
ンデンサ３４に並列に接続され、クロック信号ＣＬに基
づいて開閉制御されるスイッチ３３とを備える構成であ
る。
【００２７】この積分手段３０へ入力される前記極性反
転手段１からの出力ＳOUT1が選択入力信号ＶINとして入
力され、積分値信号が出力信号ＶOUT として出力される
場合において、積分時間をｔ、初期値をＶOUTOとする
と、 ＶOUT ＝（−１／ＣＲ）・ＶIN・ｔ＋ＶOUTO …（３） となる。ここでＣはコンデンサ３４の容量値、Ｒは抵抗
器３１の抵抗値である。
転手段１からの出力ＳOUT1が選択入力信号ＶINとして入
力され、積分値信号が出力信号ＶOUT として出力される
場合において、積分時間をｔ、初期値をＶOUTOとする
と、 ＶOUT ＝（−１／ＣＲ）・ＶIN・ｔ＋ＶOUTO …（３） となる。ここでＣはコンデンサ３４の容量値、Ｒは抵抗
器３１の抵抗値である。
【００２８】前記制御手段４０は、前記出力信号ＶOUT
と正・負の各基準電圧ＶRP・ＶRNとを各々比較するコン
パレータ４１，４２と、この各コンパレータ４１，４２
の各出力について論理和を求めるＯＲ回路４３と、この
ＯＲ回路４３からの出力に基づいて制御信号Ｔ＋、Ｔ−
を構成するＤフリップフロップ４４とを備える構成であ
る。この制御手段４０への入力をＶOUT 、正の基準電圧
をＶRP負の基準電圧をＶRN、制御信号をＴ＋、Ｔ−とす
ると、 ＶOUT ＜ＶRPからＶRP＜ＶOUT となるとき、 Ｔ＋：０→１、Ｔ−：１→０ …（４） ＶRP＜ＶOUT からＶOUT ＜ＶRNとなるとき、 Ｔ＋：１→０、Ｔ−：０→１ …（５） となる。
と正・負の各基準電圧ＶRP・ＶRNとを各々比較するコン
パレータ４１，４２と、この各コンパレータ４１，４２
の各出力について論理和を求めるＯＲ回路４３と、この
ＯＲ回路４３からの出力に基づいて制御信号Ｔ＋、Ｔ−
を構成するＤフリップフロップ４４とを備える構成であ
る。この制御手段４０への入力をＶOUT 、正の基準電圧
をＶRP負の基準電圧をＶRN、制御信号をＴ＋、Ｔ−とす
ると、 ＶOUT ＜ＶRPからＶRP＜ＶOUT となるとき、 Ｔ＋：０→１、Ｔ−：１→０ …（４） ＶRP＜ＶOUT からＶOUT ＜ＶRNとなるとき、 Ｔ＋：１→０、Ｔ−：０→１ …（５） となる。
【００２９】まず、制御手段４０に初期状態としてリセ
ット信号ＣＬ＝１によって、 ＶOUT ＝０、Ｔ＋＝０、Ｔ−＝１ …（６） が与えられる場合を考える。
ット信号ＣＬ＝１によって、 ＶOUT ＝０、Ｔ＋＝０、Ｔ−＝１ …（６） が与えられる場合を考える。
【００３０】ここで、入力信号Ｓの電圧値をＶDC（＞
０）とすると、式（２）、（３）より、積分手段３０の
入力に−ＶDCが選択される。この入力によって積分手段
３０の出力は正電位方向へ増加する。
０）とすると、式（２）、（３）より、積分手段３０の
入力に−ＶDCが選択される。この入力によって積分手段
３０の出力は正電位方向へ増加する。
【００３１】ここで、ＶRP＜ＶOUT となるとき、式
（４）より、制御手段４０の出力はＴ＋＝１、Ｔ−＝０
となる。積分手段３０の入力はＶDCに切替わり、積分手
段３０の出力は負電位方向へ低下する。
（４）より、制御手段４０の出力はＴ＋＝１、Ｔ−＝０
となる。積分手段３０の入力はＶDCに切替わり、積分手
段３０の出力は負電位方向へ低下する。
【００３２】次に、ＶOUT ＜ＶRNとなるとき、式（５）
より、制御手段４０の出力はＴ＋＝０、Ｔ−＝１とな
り、再び積分手段４０の出力は正電位方向へ増加する。
以上を繰返して三角波の出力を得る。
より、制御手段４０の出力はＴ＋＝０、Ｔ−＝１とな
り、再び積分手段４０の出力は正電位方向へ増加する。
以上を繰返して三角波の出力を得る。
【００３３】式（３）から明らかなように、積分手段３
０の出力信号ＳOUT の電圧ＶOUT の周波数は入力信号の
電圧ＶDCによって可変出来る。また、抵抗器３１やコン
デンサー３４の各値を変化させても積分速度を可変出来
る。
０の出力信号ＳOUT の電圧ＶOUT の周波数は入力信号の
電圧ＶDCによって可変出来る。また、抵抗器３１やコン
デンサー３４の各値を変化させても積分速度を可変出来
る。
【００３４】なお、前記積分手段３０において、抵抗器
３１にＭＯＳＦＥＴを用い、コンデンサ３４に３端子コ
ンデンサを用いる構成といることもできる。このＭＯＳ
ＦＥＴのゲート端子への入力電圧値及び３端子コンデン
サの制御信号に基づいて抵抗値及び容量値を任意の値に
変化させて設定することにより、積分手段３０の時定数
が調整できることとなり、三角波の出力信号における周
波数及び振幅を変化させることができる。
３１にＭＯＳＦＥＴを用い、コンデンサ３４に３端子コ
ンデンサを用いる構成といることもできる。このＭＯＳ
ＦＥＴのゲート端子への入力電圧値及び３端子コンデン
サの制御信号に基づいて抵抗値及び容量値を任意の値に
変化させて設定することにより、積分手段３０の時定数
が調整できることとなり、三角波の出力信号における周
波数及び振幅を変化させることができる。
【００３５】さらに、前記制御手段４０において、正・
負の各基準電圧ＶRP・ＶRNを任意の値ＶRP1 、ＶRP2 、
…、ＶRN1 、ＶRN2 、…，とするこにより、三角波の振
幅を変化させることができる（図６のＶOUT を参照）。
負の各基準電圧ＶRP・ＶRNを任意の値ＶRP1 、ＶRP2 、
…、ＶRN1 、ＶRN2 、…，とするこにより、三角波の振
幅を変化させることができる（図６のＶOUT を参照）。
【００３６】ただ、この正・負の各基準電圧ＶRP・ＶRN
を変化させた場合には、同時に三角波の周波数も変化す
ることとなるため、周波数の変化を防止するためにＰＬ
Ｌ回路の一部として三角波発振回路を用いる構成とする
こともできる。
を変化させた場合には、同時に三角波の周波数も変化す
ることとなるため、周波数の変化を防止するためにＰＬ
Ｌ回路の一部として三角波発振回路を用いる構成とする
こともできる。
【００３７】ｄ）他の本発明回路のその他の実施例 その他の実施例に係る三角波発振回路を図７、図８に基
づいて説明する。この図７は本実施例回路の具体的回路
構成図、図８は図７に記載する回路動作タイミングチャ
ートを示す。
づいて説明する。この図７は本実施例回路の具体的回路
構成図、図８は図７に記載する回路動作タイミングチャ
ートを示す。
【００３８】本実施例に係る三角波発振回路は、前記図
３に記載する回路と同様に極性反転手段１０（図３の１
に相当）、スイッチ手段２００（２０に相当）、積分手
段３０及び制御手段４００（４０に相当）を備え、この
入力信号Ｓを所定の電流値Ｉ DCとして入力し、この電流
値ＩD の入力信号Ｓに基づいて前記各手段の内容を具体
的な回路素子で構成する。
３に記載する回路と同様に極性反転手段１０（図３の１
に相当）、スイッチ手段２００（２０に相当）、積分手
段３０及び制御手段４００（４０に相当）を備え、この
入力信号Ｓを所定の電流値Ｉ DCとして入力し、この電流
値ＩD の入力信号Ｓに基づいて前記各手段の内容を具体
的な回路素子で構成する。
【００３９】前記極性反転手段１０は、各々定電流源と
なるＭＯＳＦＥＴ１４，１５と、カレントミラー回路を
形成するＭＯＳＦＥＴ１６，１７とを備える構成であ
る。この極性反転手段１０へ入力される入力信号Ｓの電
流値ＩDCとし、この反転出力信号をＳOUT10 とすると、 ＳOUT10 ＝−ＩDC（＝ＩIN） …（７） となる。
なるＭＯＳＦＥＴ１４，１５と、カレントミラー回路を
形成するＭＯＳＦＥＴ１６，１７とを備える構成であ
る。この極性反転手段１０へ入力される入力信号Ｓの電
流値ＩDCとし、この反転出力信号をＳOUT10 とすると、 ＳOUT10 ＝−ＩDC（＝ＩIN） …（７） となる。
【００４０】前記積分手段３０は、前記図５に記載され
る他の実施例における積分手段と同様に、演算増幅回路
３２、コンデンサ３４及びスイッチ３３を備え、前記極
性反転手段１０から出力ＳOUT10 が選択入力信号ＩINと
して入力され、積分値信号が出力信号ＶOUT として出力
する。
る他の実施例における積分手段と同様に、演算増幅回路
３２、コンデンサ３４及びスイッチ３３を備え、前記極
性反転手段１０から出力ＳOUT10 が選択入力信号ＩINと
して入力され、積分値信号が出力信号ＶOUT として出力
する。
【００４１】ここで積分時間をｔ、初期値をＶOUTOとす
る、 ＶOUT ＝（−１／Ｃ）・ＩIN・ｔ＋ＶOUTO …（８） となる。
る、 ＶOUT ＝（−１／Ｃ）・ＩIN・ｔ＋ＶOUTO …（８） となる。
【００４２】前記制御手段４００は、Ｄフリップフロッ
プ４４とクロック発生回路４５とを備え、このクロック
発生回路４５のクロック信号ＣＬに基づいてＤフリップ
フロップ４４が制御信号Ｔ＋、Ｔ−を出力する。このク
ロック信号ＣＬの波形における立上がり時の周期毎に制
御信号Ｔ＋、Ｔ−を次のようにいずれかの出力を交互に
出力することとなる。
プ４４とクロック発生回路４５とを備え、このクロック
発生回路４５のクロック信号ＣＬに基づいてＤフリップ
フロップ４４が制御信号Ｔ＋、Ｔ−を出力する。このク
ロック信号ＣＬの波形における立上がり時の周期毎に制
御信号Ｔ＋、Ｔ−を次のようにいずれかの出力を交互に
出力することとなる。
【００４３】 Ｔ＋：０→１、Ｔ−：１→０ …（９） Ｔ＋：１→０、Ｔ−：０→１ …（１０） 前記式（７）、（８）より、式（９）の状態では入力信
号Ｓの電流ＩDC（＞０）に対して出力信号の電圧ＶOUT
は正電圧方向へ増加する。一方、式（１０）の状態では
出力信号の電圧ＶOUT は負電圧方向へ低下する。以上を
繰返し三角波の出力信号を得る。
号Ｓの電流ＩDC（＞０）に対して出力信号の電圧ＶOUT
は正電圧方向へ増加する。一方、式（１０）の状態では
出力信号の電圧ＶOUT は負電圧方向へ低下する。以上を
繰返し三角波の出力信号を得る。
【００４４】また、前記式（８）から明らかなように、
積分手段３０の出力信号の電圧ＶOU T の周波数は入力信
号の電流ＩDCによって可変出来る。さらに、コンデンサ
３４の値を変化させても積分速度を可変出来る。このと
き、例えば、コンデンサ３４は３端子コンデンサを用い
る構成とすることもできる。
積分手段３０の出力信号の電圧ＶOU T の周波数は入力信
号の電流ＩDCによって可変出来る。さらに、コンデンサ
３４の値を変化させても積分速度を可変出来る。このと
き、例えば、コンデンサ３４は３端子コンデンサを用い
る構成とすることもできる。
【００４５】さらに、図８から明らかなように、三角波
の振幅はクロック周期と積分速度の積に比例する。従っ
て、本実施例三角波発振過回路をＰＬＬ回路の一部とし
て用いると任意の周波数、振幅の三角波の制御が可能に
なる。
の振幅はクロック周期と積分速度の積に比例する。従っ
て、本実施例三角波発振過回路をＰＬＬ回路の一部とし
て用いると任意の周波数、振幅の三角波の制御が可能に
なる。
【００４６】これらの実施例に示される三角波発振回路
における三角波の周波数や振幅の制御手段は一例であ
り、何れの方法も実施例に限られるものではない。 ｅ）他の本発明方法の一実施例 図９は本実施例方法の動作フローチャートを示す。同図
において本実施例に係る三角波発振制御方法は、少なく
とも二以上の値をとる異なる入力信号Ｓ1 ，…，Ｓn を
入力し（ステップ１）、当該入力信号Ｓ1 ，…，Ｓn の
いずれかを制御信号Ｔ1 ，…，Ｔn に基づいて選択し
（ステップ３）、前記選択される入力信号Ｓ1 ，…，Ｓ
n を所定の時定数に基づいて積分して積分値信号を出力
し（ステップ４）、前記積分値信号を予め設定された所
定値と比較し（ステップ５）、当該比較結果に基づいて
前記入力信号Ｓ1 ，…，Ｓn のいずれかを選択する制御
信号Ｔ1 ，…，Ｔn として生成し（ステップ６）、前記
積分値信号を三角波の出力信号ＳOUT として発振出力す
るものである。
における三角波の周波数や振幅の制御手段は一例であ
り、何れの方法も実施例に限られるものではない。 ｅ）他の本発明方法の一実施例 図９は本実施例方法の動作フローチャートを示す。同図
において本実施例に係る三角波発振制御方法は、少なく
とも二以上の値をとる異なる入力信号Ｓ1 ，…，Ｓn を
入力し（ステップ１）、当該入力信号Ｓ1 ，…，Ｓn の
いずれかを制御信号Ｔ1 ，…，Ｔn に基づいて選択し
（ステップ３）、前記選択される入力信号Ｓ1 ，…，Ｓ
n を所定の時定数に基づいて積分して積分値信号を出力
し（ステップ４）、前記積分値信号を予め設定された所
定値と比較し（ステップ５）、当該比較結果に基づいて
前記入力信号Ｓ1 ，…，Ｓn のいずれかを選択する制御
信号Ｔ1 ，…，Ｔn として生成し（ステップ６）、前記
積分値信号を三角波の出力信号ＳOUT として発振出力す
るものである。
【００４７】さらに、図１０は他の本実施例方法の動作
フローチャートを示す。同図において本実施例に係る三
角波発振制御方法は、前記図９記載の方法と同様にステ
ップ１、ステップ３乃至ステップ６を備え、この構成に
加えステップ２を有する。すなわち、入力信号Ｓを入力
し（ステップ１）、当該入力信号Ｓの極性を反転させて
反転入力信号ＳＸを出力し（ステップ２）、前記入力信
号Ｓと反転入力信号ＳＸとを制御信号Ｔ＋，Ｔ−に基づ
いて選択し（ステップ３）、前記出力される入力信号Ｓ
又は反転入力信号ＳＸを所定の特定数に基づいて積分し
て積分値信号を出力し（ステップ４）、前記積分値信号
を予め設定された所定値と比較し（ステップ５）、当該
比較結果に基づいて前記入力信号Ｓ，ＳＸのいずれかを
選択する制御信号Ｔ＋，Ｔ−を生成し（ステップ６）、
前記積分値信号を三角波の出力信号ＳOUT として発振出
力するものである。
フローチャートを示す。同図において本実施例に係る三
角波発振制御方法は、前記図９記載の方法と同様にステ
ップ１、ステップ３乃至ステップ６を備え、この構成に
加えステップ２を有する。すなわち、入力信号Ｓを入力
し（ステップ１）、当該入力信号Ｓの極性を反転させて
反転入力信号ＳＸを出力し（ステップ２）、前記入力信
号Ｓと反転入力信号ＳＸとを制御信号Ｔ＋，Ｔ−に基づ
いて選択し（ステップ３）、前記出力される入力信号Ｓ
又は反転入力信号ＳＸを所定の特定数に基づいて積分し
て積分値信号を出力し（ステップ４）、前記積分値信号
を予め設定された所定値と比較し（ステップ５）、当該
比較結果に基づいて前記入力信号Ｓ，ＳＸのいずれかを
選択する制御信号Ｔ＋，Ｔ−を生成し（ステップ６）、
前記積分値信号を三角波の出力信号ＳOUT として発振出
力するものである。
【００４８】前記図９、１０に記載のいずれかの方法に
おいても、ステップ３で選択された入力信号を積分し
（ステップ４）、この積分値信号を予め設定された所定
値と比較して制御信号を出力する（ステップ５、６）。
おいても、ステップ３で選択された入力信号を積分し
（ステップ４）、この積分値信号を予め設定された所定
値と比較して制御信号を出力する（ステップ５、６）。
【００４９】このように入力信号の信号レベルに基づい
て出力される三角波の出力信号について発振周波数及び
振幅を変化させることとなる。なお、前記ステップ６に
おける制御信号の生成は予め設定された所定値を少なく
とも特定の信号値又は特定の経時値のいずれかとするこ
ともできる。
て出力される三角波の出力信号について発振周波数及び
振幅を変化させることとなる。なお、前記ステップ６に
おける制御信号の生成は予め設定された所定値を少なく
とも特定の信号値又は特定の経時値のいずれかとするこ
ともできる。
【００５０】また、前記各三角波発振制御方法は、入力
信号Ｓ又はＳ1 ，…，Ｓn としてＰＬＬ内で生成出力さ
れるＰＬＬ制御信号が入力され、前記積分演算結果とし
て出力される三角波の出力信号ＳOUT を前記ＰＬＬの位
相検出における位相差検出に用いることもできる。
信号Ｓ又はＳ1 ，…，Ｓn としてＰＬＬ内で生成出力さ
れるＰＬＬ制御信号が入力され、前記積分演算結果とし
て出力される三角波の出力信号ＳOUT を前記ＰＬＬの位
相検出における位相差検出に用いることもできる。
【００５１】さらに、前記各三角波発振制御方法は、各
ステップを数式によって表記したプリミティブとして構
成することもできる。この場合においてもＰＬＬ回路の
シミュレーションに用いると、各々のステップを回路素
子で機能記述した場合に比較して計算速度を向上させる
こととなる。
ステップを数式によって表記したプリミティブとして構
成することもできる。この場合においてもＰＬＬ回路の
シミュレーションに用いると、各々のステップを回路素
子で機能記述した場合に比較して計算速度を向上させる
こととなる。
【００５２】
【発明の効果】本発明について、複数の入力信号のいず
れかをスイッチ手段で選択し、選択された入力信号を積
分手段で積分して積分値信号として出力し、積分値信号
を制御手段で所定値と比較してスイッチ手段の切換える
制御信号を出力し、積分値信号を三角波の出力信号とし
て出力することにより、入力信号の信号レベルに比例し
て積分手段から出力される積分値信号である出力信号の
変化速度を変化させることとなり、出力信号の発振周波
数を変化させると共に、スイッチ手段の入力信号の選択
により出力信号の出力振幅を制御することができるとい
う効果を有する。
れかをスイッチ手段で選択し、選択された入力信号を積
分手段で積分して積分値信号として出力し、積分値信号
を制御手段で所定値と比較してスイッチ手段の切換える
制御信号を出力し、積分値信号を三角波の出力信号とし
て出力することにより、入力信号の信号レベルに比例し
て積分手段から出力される積分値信号である出力信号の
変化速度を変化させることとなり、出力信号の発振周波
数を変化させると共に、スイッチ手段の入力信号の選択
により出力信号の出力振幅を制御することができるとい
う効果を有する。
【００５３】また、他の本発明回路において、スイッチ
手段の前段に入力信号の極性を反転させる極性反転手段
を設けることにより、直流成分の入力信号に基づいて積
分手段から出力される三角波の出力信号について発振周
波数を変化させると共に出力振幅を変化させて出力する
という効果を有する。
手段の前段に入力信号の極性を反転させる極性反転手段
を設けることにより、直流成分の入力信号に基づいて積
分手段から出力される三角波の出力信号について発振周
波数を変化させると共に出力振幅を変化させて出力する
という効果を有する。
【００５４】さらに、その他の本発明方法においては、
入力信号の入力、入力信号の選択、選択された入力信号
の積分、積分された積分値信号を所定値と比較及び比較
結果に基づいて入力信号を選択する制御信号の生成とい
う各ステップにより、入力信号に基づいて出力される三
角波の出力信号について発振周波数及び振幅を変化させ
て出力するという効果を有する。
入力信号の入力、入力信号の選択、選択された入力信号
の積分、積分された積分値信号を所定値と比較及び比較
結果に基づいて入力信号を選択する制御信号の生成とい
う各ステップにより、入力信号に基づいて出力される三
角波の出力信号について発振周波数及び振幅を変化させ
て出力するという効果を有する。
【図１】本発明の一実施例に係る三角波発振回路の原理
ブロック構成図である。
ブロック構成図である。
【図２】図１に記載する実施例回路の動作タイミングチ
ャートである。
ャートである。
【図３】他の本発明の一実施例に係る三角波発振回路の
原理ブロック構成図である。
原理ブロック構成図である。
【図４】図３に記載する実施例回路の動作タイミングチ
ャートである。
ャートである。
【図５】他の本発明の一実施例に係る三角波発振回路の
具体的回路構成図である。
具体的回路構成図である。
【図６】図５に記載する実施例回路の動作タイミングチ
ャートである。
ャートである。
【図７】他の本発明のその他の実施例に係る三角波発振
回路の具体的回路構成図である。
回路の具体的回路構成図である。
【図８】図７に記載する実施例回路の動作タイミングチ
ャートである。
ャートである。
【図９】その他の発明の一実施例に係る三角波発振制御
方法の動作フローチャートである。
方法の動作フローチャートである。
【図１０】その他の発明の一実施例に係る三角波発振制
御方法の動作フローチャートである。
御方法の動作フローチャートである。
【図１１】従来の信号発振回路の回路構成図及び動作タ
イミングチャートである。
イミングチャートである。
１，１０…極性反転手段 ２，２０，２００…スイッチ手段 ３，３０…積分手段 ４，４０，４００…制御手段 １１，１３，３１…抵抗器 １２，３２…演算増幅回路 １４〜１７…ＭＯＳＦＥＴ ２１〜２４，３３…スイッチ ３４…コンデンサ ４１，４２…コンパレータ ４３…ＯＲ回路 ４４…Ｄフリップフロップ ４５…クロック発生回路
Claims (9)
- 【請求項１】 少なくとも二以上の異なる入力信号（Ｓ
1 ，…，Ｓn ）が入力され、当該入力信号（Ｓ1 ，…，
Ｓn ）のいずれかを選択して出力するスイッチ手段
（２）と、 前記出力される入力信号（Ｓ1 ，…，Ｓn ）を所定の時
定数に基づいて積分して積分値信号を出力する積分手段
（３）と、 前記積分値信号を予め設定された所定値と比較し、当該
比較結果に基づいて前記スイッチ手段（２）を切換える
制御信号（Ｔ1 ，…，Ｔn ）を出力する制御手段（４）
とを備え、 前記積分手段（３）から出力される積分値信号を三角波
の出力信号（ＳOUT ）として発振出力することを、 特徴とする三角波発振回路。 - 【請求項２】 入力信号（Ｓ）が入力され、当該入力信
号（Ｓ）の極性を反転させて反転入力信号（ＳＸ）を出
力する極性反転手段（１）と、 前記入力信号（Ｓ）と反転入力信号（ＳＸ）とを選択し
て出力するスイッチ手段（２０）と、 前記出力される入力信号（Ｓ）又は反転入力信号（Ｓ
Ｘ）を所定の時定数に基づいて積分して積分値信号を出
力する積分手段（３０）と、 前記積分値信号を予め設定された所定値と比較し、当該
比較結果に基づいて前記スイッチ手段（２０）を切替え
る制御信号（Ｔ＋，Ｔ−）を出力する制御手段（４０）
とを備え、 前記積分手段（３０）から出力される積分値信号を三角
波の出力信号（ＳOUT）として発振出力することを、 特徴とする三角波発振回路。 - 【請求項３】 前記請求項１又は２記載の三角波発振回
路において、 前記制御手段（４又は４０）は、予め設定された所定値
を少なくとも特定の信号値又は特定の経時値のいずれか
とすることを、 特徴とする三角波発振回路。 - 【請求項４】 前記請求項１ないし３のいずれかに記載
の三角波発振回路において、 前記入力信号（Ｓ又はＳ1 ，…，Ｓn ）としてＰＬＬ回
路から出力されるＰＬＬ制御信号が入力され、前記積分
手段（３又は３０）から出力される三角波の出力信号
（ＳOUT ）を前記ＰＬＬ回路の位相検出器に出力する電
圧制御発振器として構成することを、 特徴とする三角波発振回路。 - 【請求項５】 少なくとも二以上の異なる入力信号（Ｓ
1 ，…，Ｓn ）を入力し（ステップ１）、 当該入力信号（Ｓ1 ，…，Ｓn ）のいずれかを制御信号
（Ｔ1 ，…，Ｔn ）に基づいて選択し（ステップ３）、 前記選択される入力信号（Ｓ1 ，…，Ｓn ）を所定の時
定数に基づいて積分して積分値信号を出力し（ステップ
４）、 前記積分値信号を予め設定された所定値と比較し（ステ
ップ５）、 当該比較結果に基づいて前記入力信号（Ｓ1 ，…，
Ｓn ）のいずれかを選択する制御信号（Ｔ1 ，…，
Ｔn ）として生成し（ステップ６）、 前記積分値信号を三角波の出力信号（ＳOUT ）として発
振出力することを、 特徴とする三角波発振制御方法。 - 【請求項６】 入力信号（Ｓ）を入力し（ステップ
１）、 当該入力信号（Ｓ）の極性を反転させて反転入力信号
（ＳＸ）を出力し（ステップ２）、 前記入力信号（Ｓ）と反転入力信号（ＳＸ）とを制御信
号（Ｔ＋，Ｔ−）に基づいて選択し（ステップ３）、 前記出力される入力信号（Ｓ）又は反転入力信号（Ｓ
Ｘ）を所定の特定数に基づいて積分して積分値信号を出
力し（ステップ４）、 前記積分値信号を予め設定された所定値と比較し（ステ
ップ５）、 当該比較結果に基づいて前記入力信号（Ｓ，ＳＸ）のい
ずれかを選択する制御信号（Ｔ＋，Ｔ−）を生成し（ス
テップ６）、 前記積分値信号を三角波の出力信号（ＳOUT ）として発
振出力することを、 特徴とする三角波発振制御方法。 - 【請求項７】 前記請求項５又は６に記載の三角波発振
制御方法において、 前記制御信号（Ｔ1 ，…，Ｔn またはＴ＋，Ｔ−）の生
成は予め設定された所定値を少なくとも特定の信号値又
は特定の経時値のいずれかとすることを、 特徴とする三角波発振制御方法。 - 【請求項８】 前記請求項５ないし７にそれぞれ記載の
三角波発振制御方法において、 前記入力信号（Ｓ又はＳ1 ，…，Ｓn ）としてＰＬＬ内
で生成出力されるＰＬＬ制御信号が入力され、前記積分
演算結果として出力される三角波の出力信号（ＳOUT ）
を前記ＰＬＬの位相検出における位相差検出に用いるこ
とを、 特徴とする三角波発振制御方法。 - 【請求項９】 前記請求項５ないし８にそれぞれ記載の
三角波制御方法において、 各ステップを数式によって表記したプリミティブとして
構成したことを、 特徴とする三角波発振制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4176755A JPH0621783A (ja) | 1992-07-03 | 1992-07-03 | 三角波発振回路及び制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4176755A JPH0621783A (ja) | 1992-07-03 | 1992-07-03 | 三角波発振回路及び制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621783A true JPH0621783A (ja) | 1994-01-28 |
Family
ID=16019249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4176755A Pending JPH0621783A (ja) | 1992-07-03 | 1992-07-03 | 三角波発振回路及び制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621783A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002071814A1 (fr) * | 2001-03-01 | 2002-09-12 | Mitsubishi Denki Kabushiki Kaisha | Dispositif de commande d'une lampe a decharge |
| JP2014150340A (ja) * | 2013-01-31 | 2014-08-21 | Toppan Printing Co Ltd | Ｃｍｏｓ積分器 |
-
1992
- 1992-07-03 JP JP4176755A patent/JPH0621783A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002071814A1 (fr) * | 2001-03-01 | 2002-09-12 | Mitsubishi Denki Kabushiki Kaisha | Dispositif de commande d'une lampe a decharge |
| JP2014150340A (ja) * | 2013-01-31 | 2014-08-21 | Toppan Printing Co Ltd | Ｃｍｏｓ積分器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2877205B2 (ja) | ２相ノンオーバラップ信号生成回路 | |
| US6509771B1 (en) | Enhanced operational frequency for a precise and programmable duty cycle generator | |
| JPH10224186A (ja) | 電圧制御発振器 | |
| JPH05111241A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2006050310A (ja) | 多相三角波発振回路及びそれを用いたスイッチングレギュレータ | |
| JPH0621783A (ja) | 三角波発振回路及び制御方法 | |
| EP0641078A1 (en) | Ring oscillator circuit for VCO | |
| JPH07245555A (ja) | 電圧／周波数変換装置 | |
| EP0664502A2 (en) | Oscillating circuit | |
| JP3345209B2 (ja) | 逓倍回路 | |
| JP2979934B2 (ja) | ディジタル温度補償発振器 | |
| JP2002171165A (ja) | Ｐｌｌ回路 | |
| WO2002015382A2 (en) | Oscillator having reduced sensitivity to supply voltage changes | |
| JPH05183341A (ja) | 正弦波発生回路 | |
| JPH11274902A (ja) | 波形成形回路 | |
| JP2002186275A (ja) | 波形形成回路 | |
| JPS5934720A (ja) | 電圧制御発振回路 | |
| JPH0850521A (ja) | マイクロコンピュータのクロック発振回路 | |
| JP2914352B2 (ja) | 位相シフト回路 | |
| JPS6243368B2 (ja) | ||
| JPH01126822A (ja) | プログラマブル入力回路 | |
| JPH08242170A (ja) | Ａ／ｄ変換器 | |
| JPS63294012A (ja) | ヒステリシス回路 | |
| JPH03127507A (ja) | 可変周波数発振器 | |
| JPS5843298Y2 (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021203 |