JP2914352B2 - 位相シフト回路 - Google Patents
位相シフト回路Info
- Publication number
- JP2914352B2 JP2914352B2 JP9146247A JP14624797A JP2914352B2 JP 2914352 B2 JP2914352 B2 JP 2914352B2 JP 9146247 A JP9146247 A JP 9146247A JP 14624797 A JP14624797 A JP 14624797A JP 2914352 B2 JP2914352 B2 JP 2914352B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- constant current
- phase shift
- output
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＰＷＭ方式ブリッジ
制御装置に関し、特に磁気ディスク装置等に使用するセ
ンサレス・ブラシレス・モータ（以下モータと称する）
のＰＷＭ方式ブリッジ駆動装置における、モータの逆起
電圧信号の位相シフト回路に関する。
制御装置に関し、特に磁気ディスク装置等に使用するセ
ンサレス・ブラシレス・モータ（以下モータと称する）
のＰＷＭ方式ブリッジ駆動装置における、モータの逆起
電圧信号の位相シフト回路に関する。
【０００２】
【従来の技術】図４は、この種の位相シフト回路の従来
例を用いるＰＷＭ方式ブリッジ駆動装置の構成を示す。
例を用いるＰＷＭ方式ブリッジ駆動装置の構成を示す。
【０００３】位相シフト回路２８は抵抗とコンデンサで
構成された１次遅れフィルタで構成され、モータ逆起電
圧検出回路１はコンパレータ回路より構成されている。
この位相シフト回路２８は、１次ローパス・フィルタの
位相遅れ特性を利用することにより必要な位相遅れを得
ている。また、モータ端子電圧に重畳しているＰＷＭ信
号による高周波成分は１次ローパスフィルタにより十分
減衰されるため、次段の逆起電圧検出回路１の出力信号
Ｋを論理回路２５で論理合成することによりモータ２７
を駆動する出力回路２６の出力相切り替えタイミングと
して利用することが可能であった。
構成された１次遅れフィルタで構成され、モータ逆起電
圧検出回路１はコンパレータ回路より構成されている。
この位相シフト回路２８は、１次ローパス・フィルタの
位相遅れ特性を利用することにより必要な位相遅れを得
ている。また、モータ端子電圧に重畳しているＰＷＭ信
号による高周波成分は１次ローパスフィルタにより十分
減衰されるため、次段の逆起電圧検出回路１の出力信号
Ｋを論理回路２５で論理合成することによりモータ２７
を駆動する出力回路２６の出力相切り替えタイミングと
して利用することが可能であった。
【０００４】図５の波形Ａ、Ｄは図４のモータ２７のＡ
相とセンタタップの端子波形をそれぞれ示し、図５の波
形Ｋは図４のモータ逆起電圧検出回路１の出力波形であ
る。この波形Ｋの切り換わり点を論理回路５で処理して
出力回路２６の切り替えタイミングとして利用してい
た。
相とセンタタップの端子波形をそれぞれ示し、図５の波
形Ｋは図４のモータ逆起電圧検出回路１の出力波形であ
る。この波形Ｋの切り換わり点を論理回路５で処理して
出力回路２６の切り替えタイミングとして利用してい
た。
【０００５】
【発明が解決しようとする課題】従来例における問題点
は、磁気ディスク装置等に使用するＰＷＭ方式ブリッジ
駆動装置の位相シフト回路に必要な遅延量を確保するた
めには、位相シフト回路の抵抗は数１００ｋΩ、コンデ
ンサは数１０００ｐＦ程度の値のものを用いる必要があ
り、集積回路内部に形成可能なコンデンサ容量ではない
ため、位相シフタ回路を集積回路内に内蔵できず、外付
け部品を使用していた。
は、磁気ディスク装置等に使用するＰＷＭ方式ブリッジ
駆動装置の位相シフト回路に必要な遅延量を確保するた
めには、位相シフト回路の抵抗は数１００ｋΩ、コンデ
ンサは数１０００ｐＦ程度の値のものを用いる必要があ
り、集積回路内部に形成可能なコンデンサ容量ではない
ため、位相シフタ回路を集積回路内に内蔵できず、外付
け部品を使用していた。
【０００６】本発明の目的は、従来集積回路外部の抵抗
素子およびコンデンサ素子で構成していた位相シフト回
路を集積回路内部に取り込み、ＰＷＭ駆動により発生し
た高周波信号に対して誤動作せず、確実に位相シフト動
作を行う位相シフト回路を提供することにある。
素子およびコンデンサ素子で構成していた位相シフト回
路を集積回路内部に取り込み、ＰＷＭ駆動により発生し
た高周波信号に対して誤動作せず、確実に位相シフト動
作を行う位相シフト回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明の位相シフト回路
は、入力に加えられた信号の位相をシフトして出力す
る。より具体的には、モータ逆起電圧を直接検出するモ
ータ逆起電圧検出回路からの信号を受け、モータ逆起電
圧検出回路の出力に発生したノイズを平滑にするチャー
ジポンプフィルタ回路と、チャージポンプフィルタ回路
の出力を整形するシュミット回路と、チャージポンプフ
ィルタ回路のみでは不足しているシフト量を補正する遅
延回路とを有している。チャージポンプフィルタ回路の
定電流値はＰＷＭ信号発生用の三角波発生回路により決
定される。
は、入力に加えられた信号の位相をシフトして出力す
る。より具体的には、モータ逆起電圧を直接検出するモ
ータ逆起電圧検出回路からの信号を受け、モータ逆起電
圧検出回路の出力に発生したノイズを平滑にするチャー
ジポンプフィルタ回路と、チャージポンプフィルタ回路
の出力を整形するシュミット回路と、チャージポンプフ
ィルタ回路のみでは不足しているシフト量を補正する遅
延回路とを有している。チャージポンプフィルタ回路の
定電流値はＰＷＭ信号発生用の三角波発生回路により決
定される。
【０００８】そこで、モータに発生した各相の逆起電圧
をモータ端子に直接接続されたモータ逆起電圧検出回路
により検出し、モータ逆起電圧検出回路出力に重畳して
いるＰＷＭ信号を除去するために、ＰＷＭ信号のタイミ
ングを決定している三角波回路の三角波波形勾配に対し
て、チャージポンプフィルタ回路の出力波形の勾配が小
さくなるように処置する。チャージポンプフィルタ回路
の出力を入力するシュミット回路のヒステリシス幅を、
ＰＷＭ信号ノイズによるチャージポンプ出力の振幅以上
とすることにより、ＰＷＭ信号ノイズを除去してチャー
ジポンプフィルタ回路の出力の波形を整形する。チャー
ジポンプフィルタおよびシュミット回路では不足してい
る位相のシフト量をデジタルカウンタ等の回路を用いた
遅延回路で補うため、外付け部品を用いることなくＰＷ
Ｍ信号ノイズが重畳したモータ逆起電圧信号を集積回路
内で確実に位相シフトすることが可能である。
をモータ端子に直接接続されたモータ逆起電圧検出回路
により検出し、モータ逆起電圧検出回路出力に重畳して
いるＰＷＭ信号を除去するために、ＰＷＭ信号のタイミ
ングを決定している三角波回路の三角波波形勾配に対し
て、チャージポンプフィルタ回路の出力波形の勾配が小
さくなるように処置する。チャージポンプフィルタ回路
の出力を入力するシュミット回路のヒステリシス幅を、
ＰＷＭ信号ノイズによるチャージポンプ出力の振幅以上
とすることにより、ＰＷＭ信号ノイズを除去してチャー
ジポンプフィルタ回路の出力の波形を整形する。チャー
ジポンプフィルタおよびシュミット回路では不足してい
る位相のシフト量をデジタルカウンタ等の回路を用いた
遅延回路で補うため、外付け部品を用いることなくＰＷ
Ｍ信号ノイズが重畳したモータ逆起電圧信号を集積回路
内で確実に位相シフトすることが可能である。
【０００９】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１０】図１はモータ２７を駆動するＰＷＭ方式ブ
リッジ駆動装置の構成を示すブロック図である。図１を
参照すると、モータ逆起電圧検出回路１はモータ端子
Ａ、Ｂ、Ｃそれぞれに発生した逆起電圧をモータセンタ
タップ端子Ｄと比較することによりデジタル信号Ｅとし
て出力する。デジタル信号ＥにはＰＷＭ駆動の影響によ
るチャタリングが発生している。そこで、位相シフト回
路２において出力波形Ｆとして発生する出力は、三角波
発生回路３の出力波形の勾配に対して三角波発生回路３
の定電流源と位相シフタ回路２の定電流源の比、三角波
発生回路３のコンデンサ２０の容量と位相シフト回路２
のコンデンサ１１の容量の比および三角波発生回路出力
振幅電圧で決定される値となるので、位相シフト回路２
内のシュミット回路１３の入力ヒステリシス電圧幅をチ
ャタリング信号によりＥ波形に発生する振幅電圧よりも
大きくすることにより波形整形を行い、デジタルカウン
タ回路等を用いる遅延回路１４により所定量の位相シフ
トを施したあと、デジタル信号Ｆとして出力する。デジ
タル信号Ｆは論理回路２５で論理合成後、デジタル信号
Ｊ波形として出力し、出力回路２６はＪ波形のタイミン
グにしたがってモータ２７を駆動する。
リッジ駆動装置の構成を示すブロック図である。図１を
参照すると、モータ逆起電圧検出回路１はモータ端子
Ａ、Ｂ、Ｃそれぞれに発生した逆起電圧をモータセンタ
タップ端子Ｄと比較することによりデジタル信号Ｅとし
て出力する。デジタル信号ＥにはＰＷＭ駆動の影響によ
るチャタリングが発生している。そこで、位相シフト回
路２において出力波形Ｆとして発生する出力は、三角波
発生回路３の出力波形の勾配に対して三角波発生回路３
の定電流源と位相シフタ回路２の定電流源の比、三角波
発生回路３のコンデンサ２０の容量と位相シフト回路２
のコンデンサ１１の容量の比および三角波発生回路出力
振幅電圧で決定される値となるので、位相シフト回路２
内のシュミット回路１３の入力ヒステリシス電圧幅をチ
ャタリング信号によりＥ波形に発生する振幅電圧よりも
大きくすることにより波形整形を行い、デジタルカウン
タ回路等を用いる遅延回路１４により所定量の位相シフ
トを施したあと、デジタル信号Ｆとして出力する。デジ
タル信号Ｆは論理回路２５で論理合成後、デジタル信号
Ｊ波形として出力し、出力回路２６はＪ波形のタイミン
グにしたがってモータ２７を駆動する。
【００１１】図２は図１におけるモータ逆起電圧検出回
路１と位相シフト回路２と三角波発生回路３の詳細図で
ある。また、図３は各部の信号波形図である。
路１と位相シフト回路２と三角波発生回路３の詳細図で
ある。また、図３は各部の信号波形図である。
【００１２】モータ逆起電圧検出回路１はコンパレータ
回路４、５および６により構成され、各端子はモータ端
子Ａ、Ｂ、Ｃおよびモータセンタタップ端子Ｄにそれぞ
れ接続される。位相シフト回路２はモーター逆起検出回
路１の出力信号を入力として受け、チャージポンプフィ
ルタ回路１２、シュミット回路１３および遅延回路１４
より構成される。ここでチャージポンプ回路１２は充電
側定電流源７、導通・非導通状態が逆極性にあるスイッ
チ８、９、放電側定電流源１０およびコンデンサ１１よ
り構成される。三角波発生回路３はウィンドウコンパレ
ータ回路１５、充電側定電流源１６、導通・非導通状態
が逆極性にあるスイッチ１７、１８、放電側定電流源１
９、コンデンサ２０、カレントミラー回路２１、２２、
２３および定電流源２４により構成される。位相シフト
回路内の定電流源７と三角波発生回路３内の定電流源１
６は同じ制御信号Ｖ１でそれぞれの電流値Ｉ１、Ｉ２が
制御され、同様に位相シフト回路２内の定電流源１０と
三角波発生回路３内の定電流源１９は同じ制御信号Ｖ２
でそれぞれの電流値Ｉ１、Ｉ２が制御される。
回路４、５および６により構成され、各端子はモータ端
子Ａ、Ｂ、Ｃおよびモータセンタタップ端子Ｄにそれぞ
れ接続される。位相シフト回路２はモーター逆起検出回
路１の出力信号を入力として受け、チャージポンプフィ
ルタ回路１２、シュミット回路１３および遅延回路１４
より構成される。ここでチャージポンプ回路１２は充電
側定電流源７、導通・非導通状態が逆極性にあるスイッ
チ８、９、放電側定電流源１０およびコンデンサ１１よ
り構成される。三角波発生回路３はウィンドウコンパレ
ータ回路１５、充電側定電流源１６、導通・非導通状態
が逆極性にあるスイッチ１７、１８、放電側定電流源１
９、コンデンサ２０、カレントミラー回路２１、２２、
２３および定電流源２４により構成される。位相シフト
回路内の定電流源７と三角波発生回路３内の定電流源１
６は同じ制御信号Ｖ１でそれぞれの電流値Ｉ１、Ｉ２が
制御され、同様に位相シフト回路２内の定電流源１０と
三角波発生回路３内の定電流源１９は同じ制御信号Ｖ２
でそれぞれの電流値Ｉ１、Ｉ２が制御される。
【００１３】端子Ａ、ＢおよびＣからの入力逆起電圧は
端子Ｄからの入力電圧とコンパレータ回路４、５および
６によりそれぞれ電圧比較され、デジタル信号として出
力される。ここでコンパレータ回路５の出力をＥとし、
コンパレータ回路４、６の出力はコンパレータ回路５の
場合と同様にそれぞれの位相シフト回路に接続される。
モータ端子Ａ、Ｂ、Ｃ波形とモータ・センタタップ端子
Ｄ波形にはＰＷＭ駆動の影響のためにＰＷＭ信号に同期
したノイズが重畳している。したがってコンパレータ回
路のデジタル出力信号が反転する入力付近では図３の波
形Ｅに示すようにチャタリングが発生する。ＰＷＭ信号
は三角波波形Ｇをもとにして発生した信号であるので、
このチャタリング部のハイ・レベル時間およびロウ・レ
ベル時間は三角波波形Ｇの周期以下となる。Ｅ波形がチ
ャージポンプ回路１２に入力された場合チャージポンプ
回路１２の出力信号波形Ｈは図３に示すように三角波と
なる。この三角波波形Ｈの周期も三角波波形Ｇの周期以
下となる。したがって三角波波形Ｈの三角波の立ち上が
り部分および立ち下がり部分も三角波波形Ｇの周期以下
となる。位相シフト回路２の定電流源７および１０の電
流値Ｉ１と三角波発生回路３の定電流源１６と１９の電
流値Ｉ２が等しく、かつ、位相シフト回路２のコンデン
サ１１の容量Ｃ１と三角波発生回路３のコンデンサ２０
の容量Ｃ２とが等しい場合には、波形Ｈの三角波の立ち
上がり部分および立ち下がり部分の電位変化は三角波波
形Ｇの２倍以下となる。したがって、三角波発生回路３
の出力波形Ｇの振幅がＶＡ１の場合にはチャージポンプ
フィルタ回路１２の出力Ｈの振幅は２×ＶＡ１以下とな
り、シュミット回路１３の入力電圧ヒステリシス幅ＶＨ
１を２×ＶＡ１より大きくすることにより、ＰＷＭによ
るチャタリング波形を取り除くことができる。シュミッ
ト回路１３の出力波形を波形Ｉに示す。また、定電流値
Ｉ１とＩ２の比およびコンデンサ１１、２０の各容量Ｃ
１とＣ２の比を変えることにより、シュミット回路１３
に必要な入力電圧ヒステリシス幅を変更することが可能
である。波形Ｉは、チャージポンプフィルタ回路１２お
よびシュミット回路１３により位相がシフトしている
が、所要のシフト量に足りない場合には波形Ｉを入力と
する遅延回路１４で所要量の位相シフトを施し出力す
る。
端子Ｄからの入力電圧とコンパレータ回路４、５および
６によりそれぞれ電圧比較され、デジタル信号として出
力される。ここでコンパレータ回路５の出力をＥとし、
コンパレータ回路４、６の出力はコンパレータ回路５の
場合と同様にそれぞれの位相シフト回路に接続される。
モータ端子Ａ、Ｂ、Ｃ波形とモータ・センタタップ端子
Ｄ波形にはＰＷＭ駆動の影響のためにＰＷＭ信号に同期
したノイズが重畳している。したがってコンパレータ回
路のデジタル出力信号が反転する入力付近では図３の波
形Ｅに示すようにチャタリングが発生する。ＰＷＭ信号
は三角波波形Ｇをもとにして発生した信号であるので、
このチャタリング部のハイ・レベル時間およびロウ・レ
ベル時間は三角波波形Ｇの周期以下となる。Ｅ波形がチ
ャージポンプ回路１２に入力された場合チャージポンプ
回路１２の出力信号波形Ｈは図３に示すように三角波と
なる。この三角波波形Ｈの周期も三角波波形Ｇの周期以
下となる。したがって三角波波形Ｈの三角波の立ち上が
り部分および立ち下がり部分も三角波波形Ｇの周期以下
となる。位相シフト回路２の定電流源７および１０の電
流値Ｉ１と三角波発生回路３の定電流源１６と１９の電
流値Ｉ２が等しく、かつ、位相シフト回路２のコンデン
サ１１の容量Ｃ１と三角波発生回路３のコンデンサ２０
の容量Ｃ２とが等しい場合には、波形Ｈの三角波の立ち
上がり部分および立ち下がり部分の電位変化は三角波波
形Ｇの２倍以下となる。したがって、三角波発生回路３
の出力波形Ｇの振幅がＶＡ１の場合にはチャージポンプ
フィルタ回路１２の出力Ｈの振幅は２×ＶＡ１以下とな
り、シュミット回路１３の入力電圧ヒステリシス幅ＶＨ
１を２×ＶＡ１より大きくすることにより、ＰＷＭによ
るチャタリング波形を取り除くことができる。シュミッ
ト回路１３の出力波形を波形Ｉに示す。また、定電流値
Ｉ１とＩ２の比およびコンデンサ１１、２０の各容量Ｃ
１とＣ２の比を変えることにより、シュミット回路１３
に必要な入力電圧ヒステリシス幅を変更することが可能
である。波形Ｉは、チャージポンプフィルタ回路１２お
よびシュミット回路１３により位相がシフトしている
が、所要のシフト量に足りない場合には波形Ｉを入力と
する遅延回路１４で所要量の位相シフトを施し出力す
る。
【００１４】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１５】図２のチャージポンプ回路１２は上述した
ように、ＰＭＯＳＦＥＴ７とＰＭＯＳＦＥＴ１６のゲー
ト電位がともにＶ１電位であり、ＮＭＯＳＦＥＴ１０と
ＮＭＯＳＦＥＴ１９のゲート電位はＶ２となるように構
成されている。したがって、電流値Ｉ１と電流値Ｉ２は
ＰＭＯＳＦＥＴ７とＰＭＯＳＦＥＴ１６の電流能力およ
びＮＭＯＳＦＥＴ１０とＮＭＯＳＦＥＴ１９の電流能力
によりそれぞれ定まる。例えば、チャネル長が同じＦＥ
Ｔを使用している場合には電流能力はＦＥＴのチャネル
幅の比により決まるので、電流値Ｉ１とＩ２の比はＰＭ
ＯＳＦＥＴ７と１６のチャネル幅の比およびＮＭＯＳＦ
ＥＴ１０と１９のチャネル幅の比によりそれぞれ決ま
る。チャージポンプフィルタ回路１２の定電流値がＩ
１、コンデンサ１１の容量がＣ１、三角波発生回路３の
定電流値がＩ２、コンデンサ２０の容量がＣ２、三角波
振幅がＶＡ１の場合、シュミット回路１３でチャタリン
グを除去するための入力ヒステリシス電圧ＶＨ１は次式
にて求まる。
ように、ＰＭＯＳＦＥＴ７とＰＭＯＳＦＥＴ１６のゲー
ト電位がともにＶ１電位であり、ＮＭＯＳＦＥＴ１０と
ＮＭＯＳＦＥＴ１９のゲート電位はＶ２となるように構
成されている。したがって、電流値Ｉ１と電流値Ｉ２は
ＰＭＯＳＦＥＴ７とＰＭＯＳＦＥＴ１６の電流能力およ
びＮＭＯＳＦＥＴ１０とＮＭＯＳＦＥＴ１９の電流能力
によりそれぞれ定まる。例えば、チャネル長が同じＦＥ
Ｔを使用している場合には電流能力はＦＥＴのチャネル
幅の比により決まるので、電流値Ｉ１とＩ２の比はＰＭ
ＯＳＦＥＴ７と１６のチャネル幅の比およびＮＭＯＳＦ
ＥＴ１０と１９のチャネル幅の比によりそれぞれ決ま
る。チャージポンプフィルタ回路１２の定電流値がＩ
１、コンデンサ１１の容量がＣ１、三角波発生回路３の
定電流値がＩ２、コンデンサ２０の容量がＣ２、三角波
振幅がＶＡ１の場合、シュミット回路１３でチャタリン
グを除去するための入力ヒステリシス電圧ＶＨ１は次式
にて求まる。
【００１６】 ＶＨ１＝２×ＶＡ１×（Ｉ１×Ｃ２）／（Ｉ２×Ｃ１） したがって、前式中のパラメータを決定することにより
ＶＨ１が定まり、シュミット回路１３の入力ヒステリシ
ス幅をＶＨ１あるいはそれより大きくすることによりチ
ャタリングの発生が無い出力波形Ｉが得られる。Ｉ波形
の位相シフト量が足りない場合はデジタルカウンタ等の
遅延回路１４を用いることで所要量の位相シフト量を加
え出力波形Ｆとして出力する。
ＶＨ１が定まり、シュミット回路１３の入力ヒステリシ
ス幅をＶＨ１あるいはそれより大きくすることによりチ
ャタリングの発生が無い出力波形Ｉが得られる。Ｉ波形
の位相シフト量が足りない場合はデジタルカウンタ等の
遅延回路１４を用いることで所要量の位相シフト量を加
え出力波形Ｆとして出力する。
【００１７】
【発明の効果】上述したように本発明は、位相シフト回
路のチャージポンプフィルタ回路の定電流の値をＰＷＭ
駆動用三角波発生回路の電流値より決定しているので、
従来、集積回路外部の抵抗素子およびコンデンサ素子で
構成していた位相シフト回路を集積回路内部に取り込
み、ＰＷＭ駆動により発生した高周波ノイズ信号に対し
て誤動作せず、確実に位相シフト動作ができるという効
果がある。
路のチャージポンプフィルタ回路の定電流の値をＰＷＭ
駆動用三角波発生回路の電流値より決定しているので、
従来、集積回路外部の抵抗素子およびコンデンサ素子で
構成していた位相シフト回路を集積回路内部に取り込
み、ＰＷＭ駆動により発生した高周波ノイズ信号に対し
て誤動作せず、確実に位相シフト動作ができるという効
果がある。
【図１】モータを駆動するＰＷＭ方式ブリッジ駆動装置
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】位相シフト回路と三角波発生回路との詳細構成
を示す回路図である。
を示す回路図である。
【図３】図２の回路の動作時の各端子および信号の電圧
波形を示す。
波形を示す。
【図４】従来例のＰＷＭ方式ブリッジ駆動装置の構成を
示すブロック図である。
示すブロック図である。
【図５】図４の従来例の動作時の各端子の電圧波形を示
す。
す。
１ モータ逆起電圧検出回路 ２ 位相シフタ回路 ３ 三角波発生回路 ４、５、６ コンパレータ回路 ７、８ ＰＭＯＳＦＥＴ ９，１０ ＮＭＯＳＦＥＴ １１ コンデンサ １３ シュミット回路 １４ 遅延回路 １５ ウィンドウコンパレータ回路 １６、１７ ＰＭＯＳＦＥＴ １８、１９ ＮＭＯＳＦＥＴ ２０ コンデンサ ２１ ＰＭＯＳＦＥＴ ２２、２３ ＮＭＯＳＦＥＴ ２４ 定電流源 ２５ 論理回路 ２６ 出力回路 ２７ センサレス・ブラシレス・モータ ２８ 位相シフト回路 Ａ、Ｂ、Ｃ センサレス・ブラシレス・モータ端子 Ｄ センタタップ端子 Ｅ モータ逆起電圧検出回路出力 Ｆ 位相シフト回路出力 Ｇ 三角波発生回路出力 Ｈ チャージポンプ回路出力 Ｉ シュミット回路出力 Ｊ 論理回路の出力 Ｋ 従来のモータ逆起電圧検出回路の出力 Ｉ１ チャージポンプ回路定電流源の電流 Ｉ２ 三角波回路定電流源の電流 Ｃ１ チャージポンプ回路コンデンサ容量 Ｃ２ 三角波発生回路コンデンサ容量 Ｖ１ 充電側定電流源制御信号 Ｖ２ 放電側定電流源制御信号 ＶＤＤ 電源電圧 ＶＡ１ 三角波振幅値 ＶＨ１ シュミット回路入力ヒステリシス幅
Claims (2)
- 【請求項１】 センサレス・ブラシレス・モータを駆動
するＰＷＭ方式ブリッジ駆動装置の位相シフト回路であ
って、 前記モータの端子に接続されたモータの逆起電圧検出回
路の出力を、内部に有するインバータ回路に受けるチャ
ージポンプフィルタ回路と、 前記チャージポンプフィルタ回路の出力を受け、該出力
に含まれるＰＷＭノイズを除去するための所定の値のヒ
ステリシス幅を有するシュミット回路と、 前記シュミット回路の出力を受ける遅延回路とを備えて
おり、前記チャージポンプフィルタ回路は、充電用定電流源を
構成するＰＭＯＳＦＥＴと前記インバータ回路を構成す
るＰＭＯＳＦＥＴおよびＮＭＯＳＦＥＴと放電用定電流
源を構成するＮＭＯＳＦＥＴとが直列接続された定電流
回路と、該インバータ回路の出力ノードと接地間に接続
されたコンデンサとよりなり、前記充電用定電流源のＰ
ＭＯＳＦＥＴのゲートと放電用定電流源のＮＭＯＳＦＥ
Ｔのゲートは、ＰＷＭ信号発生用の三角波発生回路の三
角波電圧信号発生用定電流回路の有する充電用定電流源
のＰＭＯＳＦＥＴのゲートと放電用定電流源のＮＭＯＳ
ＦＥＴのゲートとに、それぞれ接続されていることを特
徴とする位相シフト回路。 - 【請求項２】 前記遅延回路は、前記チャージポンプフ
ィルタ回路およびシュミット回路による出力信号の位相
シフト量の、所定必要量に対する不足分を補償するもの
である請求項１に記載の位相シフト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9146247A JP2914352B2 (ja) | 1997-06-04 | 1997-06-04 | 位相シフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9146247A JP2914352B2 (ja) | 1997-06-04 | 1997-06-04 | 位相シフト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10337078A JPH10337078A (ja) | 1998-12-18 |
| JP2914352B2 true JP2914352B2 (ja) | 1999-06-28 |
Family
ID=15403427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9146247A Expired - Lifetime JP2914352B2 (ja) | 1997-06-04 | 1997-06-04 | 位相シフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2914352B2 (ja) |
-
1997
- 1997-06-04 JP JP9146247A patent/JP2914352B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10337078A (ja) | 1998-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1146642B1 (en) | Phase shifter for use in a quadrature clock generator | |
| EP0053014A1 (en) | Clock generator circuit | |
| US20060197570A1 (en) | Pulse-width modulation circuits of self-oscillation type and pulse-width modulation methods | |
| US5990753A (en) | Precision oscillator circuit having a controllable duty cycle and related methods | |
| US6191630B1 (en) | Delay circuit and oscillator circuit using same | |
| KR970067266A (ko) | 위상 에러 신호 발생기 | |
| JP3833199B2 (ja) | 相補信号発生回路 | |
| JP4461813B2 (ja) | パルス幅変調増幅器 | |
| US6211709B1 (en) | Pulse generating apparatus | |
| JPH10224186A (ja) | 電圧制御発振器 | |
| JP2914352B2 (ja) | 位相シフト回路 | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| US6967508B2 (en) | Compact frequency doubler/multiplier circuitry | |
| EP2068440A2 (en) | Pulse width modulation circuit and switching amplifier using the same | |
| EP0415047B1 (en) | Precision timing circuit | |
| JP2001318111A (ja) | 静電容量測定回路、静電容量比較器、およびバッファ回路 | |
| JP3673037B2 (ja) | 波形整形回路 | |
| JP3654103B2 (ja) | スイッチ制御回路 | |
| JPH06224705A (ja) | 発振回路 | |
| JPH10215152A (ja) | スイッチング用素子の駆動回路 | |
| JP3392278B2 (ja) | 発振器 | |
| JPH04304161A (ja) | 昇圧回路 | |
| JPH10107591A (ja) | 単安定マルチバイブレータ及びクロックデューティ補償回路 | |
| JP2010154123A (ja) | スイッチトキャパシタ回路を含む装置 | |
| CN116636143A (zh) | 振荡器电路装置 |