JPH04304161A - 昇圧回路 - Google Patents
昇圧回路Info
- Publication number
- JPH04304161A JPH04304161A JP9323491A JP9323491A JPH04304161A JP H04304161 A JPH04304161 A JP H04304161A JP 9323491 A JP9323491 A JP 9323491A JP 9323491 A JP9323491 A JP 9323491A JP H04304161 A JPH04304161 A JP H04304161A
- Authority
- JP
- Japan
- Prior art keywords
- switches
- switch
- power supply
- clock signal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 49
- 238000009499 grossing Methods 0.000 claims abstract description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は昇圧回路に関し、特にキ
ャパシタとスイッチとで構成された２倍昇圧回路に関す
る。
ャパシタとスイッチとで構成された２倍昇圧回路に関す
る。
【０００２】
【従来の技術】従来の２倍電圧昇圧回路は、図６に示す
ように、平滑用キャパシタ１と、供給用キャパシタ２と
、第１，第２，第３及び第４のスイッチ４，５，６，７
とを有している。電源平滑用キャパシタ１は電源端子（
ＶＣＣ）１２と出力端子（ＶＤＤ）１４との間に接続さ
れる。電源供給用キャパシタ２の一方の端子は第１スイ
ッチ４を介して電源端子１２に接続されると共に、第３
スイッチ６を介して出力端子１４に接続され、他方の端
子は第２スイッチ５を介して接地端子１３に接続される
と共に、第４スイッチ７を介して電源端子１２に接続さ
れている。第１，第２スイッチ４，５と、第３，第４ス
イッチ６，７は互いに逆相で開閉する。出力端子１４に
は負荷抵抗１５が接続されている。
ように、平滑用キャパシタ１と、供給用キャパシタ２と
、第１，第２，第３及び第４のスイッチ４，５，６，７
とを有している。電源平滑用キャパシタ１は電源端子（
ＶＣＣ）１２と出力端子（ＶＤＤ）１４との間に接続さ
れる。電源供給用キャパシタ２の一方の端子は第１スイ
ッチ４を介して電源端子１２に接続されると共に、第３
スイッチ６を介して出力端子１４に接続され、他方の端
子は第２スイッチ５を介して接地端子１３に接続される
と共に、第４スイッチ７を介して電源端子１２に接続さ
れている。第１，第２スイッチ４，５と、第３，第４ス
イッチ６，７は互いに逆相で開閉する。出力端子１４に
は負荷抵抗１５が接続されている。
【０００３】上述のように構成された従来の２倍昇圧回
路の動作を図８を用いて説明する。クロック信号のサイ
クルの前半では、図８（ａ）に示すように、第１，第２
スイッチ４，５が閉じ、第３，第４スイッチ６，７が開
いているため、供給用キャパシタ２は電源電圧Ｖｃｃま
で充電される。クロック信号のサイクルの後半では、図
８（ｂ）に示すように、第１，第２スイッチ４，５が開
き、第３，第４スイッチ６，７が閉じるため、供給用キ
ャパシタ２は平滑用キャパシタ１に対して並列に接続さ
れる。この結果、負荷抵抗１５には、電源端子１２から
、平滑用キャパシタ１を介して電流が流れると共に、電
源端子１２から、第４スイッチ７、供給用キャパシタ２
、及び第３スイッチ６を介して電流が流れる。このため
、クロック信号を入力し続けることにより、図９に示す
ように平滑用キャパシタ１は電源電圧ＶＣＣの２倍まで
昇圧される。
路の動作を図８を用いて説明する。クロック信号のサイ
クルの前半では、図８（ａ）に示すように、第１，第２
スイッチ４，５が閉じ、第３，第４スイッチ６，７が開
いているため、供給用キャパシタ２は電源電圧Ｖｃｃま
で充電される。クロック信号のサイクルの後半では、図
８（ｂ）に示すように、第１，第２スイッチ４，５が開
き、第３，第４スイッチ６，７が閉じるため、供給用キ
ャパシタ２は平滑用キャパシタ１に対して並列に接続さ
れる。この結果、負荷抵抗１５には、電源端子１２から
、平滑用キャパシタ１を介して電流が流れると共に、電
源端子１２から、第４スイッチ７、供給用キャパシタ２
、及び第３スイッチ６を介して電流が流れる。このため
、クロック信号を入力し続けることにより、図９に示す
ように平滑用キャパシタ１は電源電圧ＶＣＣの２倍まで
昇圧される。
【０００４】このような２倍昇圧回路を相補型ＭＯＳ回
路（ＣＭＯＳ回路）で実現するには、図７に示すように
、スイッチをＭＯＳトランジスタで置き換えればよい。 入力されるクロック信号のロウレベル及びハイレベルは
それぞれ０Ｖ及び電源電圧ＶＣＣに設定される。スイッ
チ用のＭＯＳトランジスタのゲート電圧は昇圧された出
力電圧ＶＤＤの振幅が必要である。このため、レベルシ
フト回路１８によりレベル変換が行われる。さらに、レ
ベルシフト回路１８自身も昇圧された出力電圧で動作さ
せる必要あるため、レベルシフト回路１８の電源ライン
は、昇圧回路の出力端子１４に接続される。
路（ＣＭＯＳ回路）で実現するには、図７に示すように
、スイッチをＭＯＳトランジスタで置き換えればよい。 入力されるクロック信号のロウレベル及びハイレベルは
それぞれ０Ｖ及び電源電圧ＶＣＣに設定される。スイッ
チ用のＭＯＳトランジスタのゲート電圧は昇圧された出
力電圧ＶＤＤの振幅が必要である。このため、レベルシ
フト回路１８によりレベル変換が行われる。さらに、レ
ベルシフト回路１８自身も昇圧された出力電圧で動作さ
せる必要あるため、レベルシフト回路１８の電源ライン
は、昇圧回路の出力端子１４に接続される。
【０００５】
【発明が解決しようとする課題】従来の２倍電圧昇圧回
路は図４（ａ）に示すように、出力電圧のリップルが大
きいという問題点があった。以下、図８を参照して詳述
する。図８（ｂ）に示す通り、クロック信号の半周期の
期間は、平滑用キャパシタ１と供給用キャパシタ２の両
方が負荷抵抗１５に対して電流を供給ことができる。し
かしながら、図８（ａ）に示すように、クロック信号の
別の半周期の期間では、供給用キャパシタ２は充電期間
中であり、平滑用キャパシタ１だけしか負荷抵抗１５に
対して電流を供給することができない。
路は図４（ａ）に示すように、出力電圧のリップルが大
きいという問題点があった。以下、図８を参照して詳述
する。図８（ｂ）に示す通り、クロック信号の半周期の
期間は、平滑用キャパシタ１と供給用キャパシタ２の両
方が負荷抵抗１５に対して電流を供給ことができる。し
かしながら、図８（ａ）に示すように、クロック信号の
別の半周期の期間では、供給用キャパシタ２は充電期間
中であり、平滑用キャパシタ１だけしか負荷抵抗１５に
対して電流を供給することができない。
【０００６】出力電圧のリップルを図４（ａ）を参照し
て見積もると次のように計算される。ここで式を簡略化
するため、平滑用キャパシタ１と供給用キャパシタ２の
容量は共にＣであるとする。ＣＲ回路の電圧ー時間特性
は、ＶＰをピーク電圧、τ＝ＣＲを時定数として次式の
ように指数関数で表される。
て見積もると次のように計算される。ここで式を簡略化
するため、平滑用キャパシタ１と供給用キャパシタ２の
容量は共にＣであるとする。ＣＲ回路の電圧ー時間特性
は、ＶＰをピーク電圧、τ＝ＣＲを時定数として次式の
ように指数関数で表される。
【０００７】
【数１】Ｖ＝ＶＰｅｘｐ（−ｔ／τ）
ここで、時定数τ＝ＣＲに対して短い時間の場合、前記
数式１はＶ≒ＶＰ（１ーｔ／τ）で近似される。平滑用
キャパシタ１と供給用キャパシタ２が共に負荷抵抗１５
に対して電流を供給している時の時定数はτ１＝２ＣＲ
Ｌである。また、平滑用キャパシタ１だけが負荷抵抗１
５に対して電流を供給している時の時定数はτ２＝ＣＲ
Ｌである。クロック信号の周期Ｔがこれらの時定数に比
べて非常に短いとすると、リップル電圧ΔＶは次のよう
に求められる。
数式１はＶ≒ＶＰ（１ーｔ／τ）で近似される。平滑用
キャパシタ１と供給用キャパシタ２が共に負荷抵抗１５
に対して電流を供給している時の時定数はτ１＝２ＣＲ
Ｌである。また、平滑用キャパシタ１だけが負荷抵抗１
５に対して電流を供給している時の時定数はτ２＝ＣＲ
Ｌである。クロック信号の周期Ｔがこれらの時定数に比
べて非常に短いとすると、リップル電圧ΔＶは次のよう
に求められる。
【０００８】
【数２】
ΔＶ＝ΔＶ１＋ΔＶ２≒ＶＰ（Ｔ／２）／（τ１）
＋ＶＰ（Ｔ／２）／（τ２） ＝ＶＰ（Ｔ／
２）｛（１／２ＣＲＬ）＋（１／ＣＲＬ）｝
＝（３／４）ＶＰ（Ｔ／ＣＲＬ） 上記
数式２から明らかなように、従来の昇圧回路の出力電圧
はかなりのリップルを有している。
＋ＶＰ（Ｔ／２）／（τ２） ＝ＶＰ（Ｔ／
２）｛（１／２ＣＲＬ）＋（１／ＣＲＬ）｝
＝（３／４）ＶＰ（Ｔ／ＣＲＬ） 上記
数式２から明らかなように、従来の昇圧回路の出力電圧
はかなりのリップルを有している。
【０００９】本発明はかかる問題点に鑑みてなされたも
のであって、リップルを減少させると共に、出力電流を
増大させることができる昇圧回路を提供することを目的
とする。
のであって、リップルを減少させると共に、出力電流を
増大させることができる昇圧回路を提供することを目的
とする。
【００１０】
【課題を解決するための手段】本発明に係る２倍電圧昇
圧回路は、従来の２倍電圧昇圧回路に対して、第２供給
キャパシタと、第５，第６，第７，第８スイッチとを追
加している。第１，第２，第７，第８スイッチと、第３
，第４，第５，第６スイッチとを互いに逆相で開閉させ
ることにより、第１，第２供給用キャパシタを互いに逆
相で充放電させる。
圧回路は、従来の２倍電圧昇圧回路に対して、第２供給
キャパシタと、第５，第６，第７，第８スイッチとを追
加している。第１，第２，第７，第８スイッチと、第３
，第４，第５，第６スイッチとを互いに逆相で開閉させ
ることにより、第１，第２供給用キャパシタを互いに逆
相で充放電させる。
【００１１】
【実施例】以下、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【００１２】図１は本発明の基本等価回路を示す回路図
である。図１に示す回路の図示の左半分は図６に示す従
来の２倍電圧昇圧回路と同様の構成であるので同一物に
は同符号を付す。図６の図示の右半分には、第２供給用
キャパシタ３及び第５，第６，第７，第８スイッチ８，
９，１０，１１を備えている。第２供給用キャパシタ３
の一方の端子は第５スイッチ８を介して電源端子１２に
接続されると共に、第７スイッチ１０を介して出力端子
１４に接続される。第２供給用キャパシタ３の他方の端
子は第６スイッチ９を介して接地端子１３に接続される
と共に、第８スイッチ１１を介して電源端子１２に接続
される。この実施例においては、第１，第２，第７，第
８のスイッチ４，５，１０，１１と、第３，第４，第５
，第６のスイッチ６，７，８，９を互いに逆相で開閉す
ることにより、第１，第２の供給用キャパシタを逆相で
動作させている。
である。図１に示す回路の図示の左半分は図６に示す従
来の２倍電圧昇圧回路と同様の構成であるので同一物に
は同符号を付す。図６の図示の右半分には、第２供給用
キャパシタ３及び第５，第６，第７，第８スイッチ８，
９，１０，１１を備えている。第２供給用キャパシタ３
の一方の端子は第５スイッチ８を介して電源端子１２に
接続されると共に、第７スイッチ１０を介して出力端子
１４に接続される。第２供給用キャパシタ３の他方の端
子は第６スイッチ９を介して接地端子１３に接続される
と共に、第８スイッチ１１を介して電源端子１２に接続
される。この実施例においては、第１，第２，第７，第
８のスイッチ４，５，１０，１１と、第３，第４，第５
，第６のスイッチ６，７，８，９を互いに逆相で開閉す
ることにより、第１，第２の供給用キャパシタを逆相で
動作させている。
【００１３】以下、図３を参照して、図１に示す実施例
の動作について説明する。
の動作について説明する。
【００１４】クロック信号のサイクルの前半では、図３
（ａ）に示すように、第１，第２スイッチ４，５が閉じ
、第３，第４スイッチ６，７を開くように制御する。 この結果、第１供給用キャパシタ２は電源電圧ＶＣＣま
で充電される。第１供給キャパシタ２が充電されている
間、平滑用キャパシタ１と第２供給用キャパシタ３は負
荷抵抗１５に対して電流を供給する。クロック信号のサ
イクルの後半では、図３（ｂ）に示すように、第５，第
６スイッチ８，９が閉じ、第７，第８スイッチ１０，１
１が開くように制御される。この結果、第２供給用キャ
パシタ３は電源電圧ＶＣＣまで充電される。第２供給キ
ャパシタ３が充電されている間、平滑用キャパシタ１と
第１供給用キャパシタ２が負荷抵抗１５に対して電流を
供給する。このように、本発明の２倍電圧昇圧回路では
全周期にわたり電荷が供給されるので、出力電圧のリッ
プルを小さくすることができる。また、出力電流も従来
に場合の２倍流すことができる。
（ａ）に示すように、第１，第２スイッチ４，５が閉じ
、第３，第４スイッチ６，７を開くように制御する。 この結果、第１供給用キャパシタ２は電源電圧ＶＣＣま
で充電される。第１供給キャパシタ２が充電されている
間、平滑用キャパシタ１と第２供給用キャパシタ３は負
荷抵抗１５に対して電流を供給する。クロック信号のサ
イクルの後半では、図３（ｂ）に示すように、第５，第
６スイッチ８，９が閉じ、第７，第８スイッチ１０，１
１が開くように制御される。この結果、第２供給用キャ
パシタ３は電源電圧ＶＣＣまで充電される。第２供給キ
ャパシタ３が充電されている間、平滑用キャパシタ１と
第１供給用キャパシタ２が負荷抵抗１５に対して電流を
供給する。このように、本発明の２倍電圧昇圧回路では
全周期にわたり電荷が供給されるので、出力電圧のリッ
プルを小さくすることができる。また、出力電流も従来
に場合の２倍流すことができる。
【００１５】次に、本発明の２倍電圧昇圧回路の出力電
圧のリップルの計算を図４（ｂ）を参照して説明する。 全周期にわたり、平滑用キャパシタ１と、第１，第２供
給用キャパシタ２，３のいずれか１つは並列接続されて
いるので、時定数はτ＝２ＣＲＬである。従って、リッ
プル電圧ΔＶは次式のように計算される。
圧のリップルの計算を図４（ｂ）を参照して説明する。 全周期にわたり、平滑用キャパシタ１と、第１，第２供
給用キャパシタ２，３のいずれか１つは並列接続されて
いるので、時定数はτ＝２ＣＲＬである。従って、リッ
プル電圧ΔＶは次式のように計算される。
【００１６】
ΔＶ≒Ｖｐ（Ｔ／２）／τ ＝ Ｖｐ（Ｔ／２
）（１／２ＣＲＬ） ＝（１／４）Ｖｐ（Ｔ／ＣＲＬ
） ここで、従来の回路のリップルと本発明の回路のリップ
ルを比較すると、（本発明の回路のリップル）／（従来
の回路のリップル）＝｛（１／４）Ｖｐ（Ｔ／ＣＲＬ）
｝／｛（３／４）Ｖｐ（Ｔ／ＣＲＬ）｝＝１／３となる
。キャパシタの数を２個から３個に変えただけで出力の
リップルは１／３に改善される。
）（１／２ＣＲＬ） ＝（１／４）Ｖｐ（Ｔ／ＣＲＬ
） ここで、従来の回路のリップルと本発明の回路のリップ
ルを比較すると、（本発明の回路のリップル）／（従来
の回路のリップル）＝｛（１／４）Ｖｐ（Ｔ／ＣＲＬ）
｝／｛（３／４）Ｖｐ（Ｔ／ＣＲＬ）｝＝１／３となる
。キャパシタの数を２個から３個に変えただけで出力の
リップルは１／３に改善される。
【００１７】図２は本発明の昇圧回路をＣＭＯＳ回路で
構成した場合の回路図である。第１乃至第８のスイッチ
４，５，６，７，８，９，１０，１１がＭＯＳトランジ
スタで構成されている。スイッチ用ＭＯＳトランジスタ
４乃至１１のゲート電圧は昇圧された出力電圧ＶＤＤの
振幅が必要であるため、レベルシフト回路１８により、
昇圧された出力電圧ＶＤＤの振幅を有するクロック信号
にレベル変換が行われる。クロック入力端子１６に供給
されたクロック信号はレベルシフト回路１８により所定
電圧に昇圧され、インバータ１９及び２０を介して夫々
第１及び第２クロック信号２１，２２が出力される。第
１クロック信号は第１，第２，第７，第８スイッチ４，
５，１０，１１に供給され、第２クロック信号２２は第
３，第４，第５，第６スイッチ６，７，８，９に供給さ
れてスイッチングが行われる。
構成した場合の回路図である。第１乃至第８のスイッチ
４，５，６，７，８，９，１０，１１がＭＯＳトランジ
スタで構成されている。スイッチ用ＭＯＳトランジスタ
４乃至１１のゲート電圧は昇圧された出力電圧ＶＤＤの
振幅が必要であるため、レベルシフト回路１８により、
昇圧された出力電圧ＶＤＤの振幅を有するクロック信号
にレベル変換が行われる。クロック入力端子１６に供給
されたクロック信号はレベルシフト回路１８により所定
電圧に昇圧され、インバータ１９及び２０を介して夫々
第１及び第２クロック信号２１，２２が出力される。第
１クロック信号は第１，第２，第７，第８スイッチ４，
５，１０，１１に供給され、第２クロック信号２２は第
３，第４，第５，第６スイッチ６，７，８，９に供給さ
れてスイッチングが行われる。
【００１８】図５は本発明の第２実施例を示す回路図で
ある。なお、図５において、図２と同一物には同一符号
を付す。この第２実施例は２相クロック発生回路を備え
ている。レベルシフト変換回路１８でレベル変換された
クロック信号は２相クロック発生回路２３に入力される
。２相クロック信号を用いてＭＯＳトランジスタ４乃至
１１をスイッチングすることにより、第１スイッチ４と
第３スイッチ６とが同時にオンするのを防止することが
できる。この結果、昇圧効率を更に一層高めることがで
きる。
ある。なお、図５において、図２と同一物には同一符号
を付す。この第２実施例は２相クロック発生回路を備え
ている。レベルシフト変換回路１８でレベル変換された
クロック信号は２相クロック発生回路２３に入力される
。２相クロック信号を用いてＭＯＳトランジスタ４乃至
１１をスイッチングすることにより、第１スイッチ４と
第３スイッチ６とが同時にオンするのを防止することが
できる。この結果、昇圧効率を更に一層高めることがで
きる。
【００１９】
【発明の効果】以上説明したように、本発明の昇圧回路
は、第１，第２キャパシタ２，３を逆相で動作させるこ
とにより、出力電圧のリップルを１／３にすることがで
きる。また、全周期にわたり電荷を負荷抵抗に供給する
ことができるので、出力電流も従来の回路に場合の２倍
流すことができる。
は、第１，第２キャパシタ２，３を逆相で動作させるこ
とにより、出力電圧のリップルを１／３にすることがで
きる。また、全周期にわたり電荷を負荷抵抗に供給する
ことができるので、出力電流も従来の回路に場合の２倍
流すことができる。
【図１】本発明に係る昇圧回路の一実施例を示す回路図
である。
である。
【図２】図１に示す実施例をＣＭＯＳ回路で構成した場
合の回路図である。
合の回路図である。
【図３】図１に示す実施例の動作を説明するための図で
ある。
ある。
【図４】従来と本発明における出力電圧のリップルの説
明図である。
明図である。
【図５】本発明の第２の実施例を示す回路図である。
【図６】従来の昇圧回路を示す回路図である。
【図７】図６の回路をＣＭＯＳ回路で構成した場合の回
路図である。
路図である。
【図８】図６に示す回路の動作を説明するための図であ
る。
る。
【図９】図６に示す昇圧回路の出力電圧と時間との関係
を示す特性図である。
を示す特性図である。
１；平滑用キャパシタ
２；第１供給用キャパシタ
３；第２供給用キャパシタ
４，５，６，７，８，９，１０，１１；スイッチ１２；
電源端子 １３；接地端子 １４；出力端子 １５；負荷抵抗
電源端子 １３；接地端子 １４；出力端子 １５；負荷抵抗
Claims (2)
- 【請求項１】 電源端子と出力端子との間に接続され
た平滑用キャパシタと、第１乃至第４スイッチと、一方
の端子が前記第１スイッチを介して前記電源端子に接続
されると共に、前記第３スイッチを介して前記出力端子
に接続され、他方の端子が前記第２スイッチを介して接
地端子に接続されると共に、前記第４スイッチを介して
前記電源端子に接続された電源供給用第１キャパシタと
を備えた昇圧回路において、第５乃至第８のスイッチと
、一方の端子が前記第５スイッチを介して前記電源端子
と接続されると共に、前記第７スイッチを介して前記出
力端子に接続され、他方の端子が前記第７スイッチを介
して前記出力端子に接続されると共に、前記第８スイッ
チを介して前記電源端子に接続された電源供給用第２キ
ャパシタと、前記第１，第２，第７，第８のスイッチに
第１のクロック信号を供給すると共に、前記第３，第４
，第５，第６のスイッチに前記第１クロック信号と逆相
の第２クロック信号を供給する手段とを備え、前記第１
，第２，第７，第８スイッチと、前記第３，第４，第５
，第６スイッチとが互いに逆相で開閉し、前記第１、第
２電源供給用キャパシタが互いに逆相で充放電すること
により、前記出力端子に昇圧電圧を出力することを特徴
とする昇圧回路。 - 【請求項２】前記第１クロック信号と第２クロック信号
を供給する手段は、前記第１乃至第８スイッチをスイッ
チングするための２相クロック信号発生回路で構成され
ることを特徴とする請求項１に記載の昇圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9323491A JP2998271B2 (ja) | 1991-03-29 | 1991-03-29 | 昇圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9323491A JP2998271B2 (ja) | 1991-03-29 | 1991-03-29 | 昇圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04304161A true JPH04304161A (ja) | 1992-10-27 |
| JP2998271B2 JP2998271B2 (ja) | 2000-01-11 |
Family
ID=14076845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9323491A Expired - Lifetime JP2998271B2 (ja) | 1991-03-29 | 1991-03-29 | 昇圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2998271B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5870295A (en) * | 1996-05-22 | 1999-02-09 | Nec Corporation | Simple charge-pump circuit with variable conduction path for changing boosting ratio and step-up circuit using the same |
| JP2002369500A (ja) * | 2001-06-04 | 2002-12-20 | Sony Corp | 昇圧回路 |
| KR100466487B1 (ko) * | 2001-07-24 | 2005-01-15 | 엘피다 메모리, 아이엔씨. | 종래 모드와 저소비 전류 모드 사이에서 전환 가능한 승압회로 |
-
1991
- 1991-03-29 JP JP9323491A patent/JP2998271B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5870295A (en) * | 1996-05-22 | 1999-02-09 | Nec Corporation | Simple charge-pump circuit with variable conduction path for changing boosting ratio and step-up circuit using the same |
| JP2002369500A (ja) * | 2001-06-04 | 2002-12-20 | Sony Corp | 昇圧回路 |
| KR100466487B1 (ko) * | 2001-07-24 | 2005-01-15 | 엘피다 메모리, 아이엔씨. | 종래 모드와 저소비 전류 모드 사이에서 전환 가능한 승압회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2998271B2 (ja) | 2000-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6922097B2 (en) | Asymmetric-amplitude dual-polarity charge pump with four-phase selectable operation | |
| US7135910B2 (en) | Charge pump with fibonacci number multiplication | |
| US5532916A (en) | Voltage converting circuit and multiphase clock generating circuit used for driving the same | |
| US7116156B2 (en) | Charge pump circuit | |
| US6163190A (en) | Hysteresis comparator circuit consuming a small current | |
| US6249446B1 (en) | Cascadable, high efficiency charge pump circuit and related methods | |
| US5790393A (en) | Voltage multiplier with adjustable output level | |
| US10333397B2 (en) | Multi-stage charge pump circuit operating to simultaneously generate both a positive voltage and a negative voltage | |
| JP2004274861A (ja) | 昇圧回路 | |
| JP2004140892A (ja) | 昇圧回路 | |
| US5757632A (en) | Switched capacitance voltage multiplier | |
| US5227672A (en) | Digital clock selection and changeover apparatus | |
| JPH08205524A (ja) | 電圧変換装置 | |
| US20210125644A1 (en) | Charge pump circuit and auxiliary power supply | |
| US6404272B2 (en) | Charge pump booster device with transfer and recovery of the charge | |
| US20090309650A1 (en) | Booster circuit | |
| JPH06216733A (ja) | 電子スイッチのドライバ回路 | |
| JP2998271B2 (ja) | 昇圧回路 | |
| JPH061974B2 (ja) | Ｄｃ−ｄｃ昇圧電源 | |
| JPH08149801A (ja) | 昇圧回路装置 | |
| US6631081B2 (en) | Capacitive high voltage generator | |
| JP2001318111A (ja) | 静電容量測定回路、静電容量比較器、およびバッファ回路 | |
| JP3396555B2 (ja) | 半導体ポンプ回路 | |
| JP2005117830A (ja) | チャージポンプ回路 | |
| KR100218333B1 (ko) | 부트-스트랩프 회로 |