JP2998271B2 - 昇圧回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は昇圧回路に関し、特にキ
ャパシタとスイッチとで構成された２倍昇圧回路に関す
る。

【０００２】

【従来の技術】従来の２倍電圧昇圧回路は、図６に示す
ように、平滑用キャパシタ１と、供給用キャパシタ２
と、第１，第２，第３及び第４のスイッチ４，５，６，
７とを有している。電源平滑用キャパシタ１は電源端子
（Ｖ_CC）１２と出力端子（Ｖ_DD）１４との間に接続され
る。電源供給用キャパシタ２の一方の端子は第１スイッ
チ４を介して電源端子１２に接続されると共に、第３ス
イッチ６を介して出力端子１４に接続され、他方の端子
は第２スイッチ５を介して接地端子１３に接続されると
共に、第４スイッチ７を介して電源端子１２に接続され
ている。第１，第２スイッチ４，５と、第３，第４スイ
ッチ６，７は互いに逆相で開閉する。出力端子１４には
負荷抵抗１５が接続されている。

【０００３】上述のように構成された従来の２倍昇圧回
路の動作を図８を用いて説明する。クロック信号のサイ
クルの前半では、図８（ａ）に示すように、第１，第２
スイッチ４，５が閉じ、第３，第４スイッチ６，７が開
いているため、供給用キャパシタ２は電源電圧Ｖｃｃま
で充電される。クロック信号のサイクルの後半では、図
８（ｂ）に示すように、第１，第２スイッチ４，５が開
き、第３，第４スイッチ６，７が閉じるため、供給用キ
ャパシタ２は平滑用キャパシタ１に対して並列に接続さ
れる。この結果、負荷抵抗１５には、電源端子１２か
ら、平滑用キャパシタ１を介して電流が流れると共に、
電源端子１２から、第４スイッチ７、供給用キャパシタ
２、及び第３スイッチ６を介して電流が流れる。このた
め、クロック信号を入力し続けることにより、図９に示
すように平滑用キャパシタ１は電源電圧Ｖ_CCの２倍まで
昇圧される。

【０００４】このような２倍昇圧回路を相補型ＭＯＳ回
路（ＣＭＯＳ回路）で実現するには、図７に示すよう
に、スイッチをＭＯＳトランジスタで置き換えればよ
い。入力されるクロック信号のロウレベル及びハイレベ
ルはそれぞれ０Ｖ及び電源電圧Ｖ_CCに設定される。スイ
ッチ用のＭＯＳトランジスタのゲート電圧は昇圧された
出力電圧Ｖ_DDの振幅が必要である。このため、レベルシ
フト回路１８によりレベル変換が行われる。さらに、レ
ベルシフト回路１８自身も昇圧された出力電圧で動作さ
せる必要あるため、レベルシフト回路１８の電源ライン
は、昇圧回路の出力端子１４に接続される。

【０００５】

【発明が解決しようとする課題】従来の２倍電圧昇圧回
路は図４（ａ）に示すように、出力電圧のリップルが大
きいという問題点があった。以下、図８を参照して詳述
する。図８（ｂ）に示す通り、クロック信号の半周期の
期間は、平滑用キャパシタ１と供給用キャパシタ２の両
方が負荷抵抗１５に対して電流を供給ことができる。し
かしながら、図８（ａ）に示すように、クロック信号の
別の半周期の期間では、供給用キャパシタ２は充電期間
中であり、平滑用キャパシタ１だけしか負荷抵抗１５に
対して電流を供給することができない。

【０００６】出力電圧のリップルを図４（ａ）を参照し
て見積もると次のように計算される。ここで式を簡略化
するため、平滑用キャパシタ１と供給用キャパシタ２の
容量は共にＣであるとする。ＣＲ回路の電圧ー時間特性
は、ＶPをピーク電圧、τ＝ＣＲを時定数として次式の
ように指数関数で表される。

【０００７】

【数１】Ｖ＝Ｖ_Pｅｘｐ（−ｔ／τ） ここで、時定数τ＝ＣＲに対して短い時間の場合、前記
数式１はＶ≒Ｖ_P（１ーｔ／τ）で近似される。平滑用
キャパシタ１と供給用キャパシタ２が共に負荷抵抗１５
に対して電流を供給している時の時定数はτ1＝２ＣＲL
である。また、平滑用キャパシタ１だけが負荷抵抗１５
に対して電流を供給している時の時定数はτ2＝ＣＲLで
ある。クロック信号の周期Ｔがこれらの時定数に比べて
非常に短いとすると、リップル電圧ΔＶは次のように求
められる。

【０００８】

【数２】 ΔＶ＝ΔＶ1＋ΔＶ2≒Ｖ_P（Ｔ／２）／（τ1）＋Ｖ_P（Ｔ／２）／（τ2） ＝Ｖ_P（Ｔ／２）｛（１／２ＣＲL）＋（１／ＣＲL）｝ ＝（３／４）Ｖ_P（Ｔ／ＣＲL） 上記数式２から明らかなように、従来の昇圧回路の
出力電圧はかなりのリップルを有している。

【０００９】本発明はかかる問題点に鑑みてなされたも
のであって、リップルを減少させると共に、出力電流を
増大させることができる昇圧回路を提供することを目的
とする。

【００１０】

【課題を解決するための手段】本発明に係る２倍電圧昇
圧回路は、従来の２倍電圧昇圧回路に対して、第２供給
キャパシタと、第５，第６，第７，第８スイッチとを追
加している。第１，第２，第７，第８スイッチと、第
３，第４，第５，第６スイッチとを互いに逆相で開閉さ
せることにより、第１，第２供給用キャパシタを互いに
逆相で充放電させる。

【００１１】

【実施例】以下、本発明の実施例について添付の図面を
参照して説明する。

【００１２】図１は本発明の基本等価回路を示す回路図
である。図１に示す回路の図示の左半分は図６に示す従
来の２倍電圧昇圧回路と同様の構成であるので同一物に
は同符号を付す。図６の図示の右半分には、第２供給用
キャパシタ３及び第５，第６，第７，第８スイッチ８，
９，１０，１１を備えている。第２供給用キャパシタ３
の一方の端子は第５スイッチ８を介して電源端子１２に
接続されると共に、第７スイッチ１０を介して出力端子
１４に接続される。第２供給用キャパシタ３の他方の端
子は第６スイッチ９を介して接地端子１３に接続される
と共に、第８スイッチ１１を介して電源端子１２に接続
される。この実施例においては、第１，第２，第７，第
８のスイッチ４，５，１０，１１と、第３，第４，第
５，第６のスイッチ６，７，８，９を互いに逆相で開閉
することにより、第１，第２の供給用キャパシタを逆相
で動作させている。

【００１３】以下、図３を参照して、図１に示す実施例
の動作について説明する。

【００１４】クロック信号のサイクルの前半では、図３
（ａ）に示すように、第１，第２スイッチ４，５が閉
じ、第３，第４スイッチ６，７を開くように制御する。
この結果、第１供給用キャパシタ２は電源電圧Ｖ_CCまで
充電される。第１供給キャパシタ２が充電されている
間、平滑用キャパシタ１と第２供給用キャパシタ３は負
荷抵抗１５に対して電流を供給する。クロック信号のサ
イクルの後半では、図３（ｂ）に示すように、第５，第
６スイッチ８，９が閉じ、第７，第８スイッチ１０，１
１が開くように制御される。この結果、第２供給用キャ
パシタ３は電源電圧Ｖ_CCまで充電される。第２供給キャ
パシタ３が充電されている間、平滑用キャパシタ１と第
１供給用キャパシタ２が負荷抵抗１５に対して電流を供
給する。このように、本発明の２倍電圧昇圧回路では全
周期にわたり電荷が供給されるので、出力電圧のリップ
ルを小さくすることができる。また、出力電流も従来に
場合の２倍流すことができる。

【００１５】次に、本発明の２倍電圧昇圧回路の出力電
圧のリップルの計算を図４（ｂ）を参照して説明する。
全周期にわたり、平滑用キャパシタ１と、第１，第２供
給用キャパシタ２，３のいずれか１つは並列接続されて
いるので、時定数はτ＝２ＣＲ_Lである。従って、リッ
プル電圧ΔＶは次式のように計算される。

【００１６】 ΔＶ≒Ｖｐ（Ｔ／２）／τ ＝ Ｖｐ（Ｔ／２）（１／２ＣＲ_L） ＝（１／４）Ｖｐ（Ｔ／ＣＲL） ここで、従来の回路のリップルと本発明の回路のリップ
ルを比較すると、（本発明の回路のリップル）／（従来
の回路のリップル）＝｛（１／４）Ｖｐ（Ｔ／ＣＲ
L）｝／｛（３／４）Ｖｐ（Ｔ／ＣＲL）｝＝１／３とな
る。キャパシタの数を２個から３個に変えただけで出力
のリップルは１／３に改善される。

【００１７】図２は本発明の昇圧回路をＣＭＯＳ回路で
構成した場合の回路図である。第１乃至第８のスイッチ
４，５，６，７，８，９，１０，１１がＭＯＳトランジ
スタで構成されている。スイッチ用ＭＯＳトランジスタ
４乃至１１のゲート電圧は昇圧された出力電圧Ｖ_DDの振
幅が必要であるため、レベルシフト回路１８により、昇
圧された出力電圧Ｖ_DDの振幅を有するクロック信号にレ
ベル変換が行われる。クロック入力端子１６に供給され
たクロック信号はレベルシフト回路１８により所定電圧
に昇圧され、インバータ１９及び２０を介して夫々第１
及び第２クロック信号２１，２２が出力される。第１ク
ロック信号は第１，第２，第７，第８スイッチ４，５，
１０，１１に供給され、第２クロック信号２２は第３，
第４，第５，第６スイッチ６，７，８，９に供給されて
スイッチングが行われる。

【００１８】図５は本発明の第２実施例を示す回路図で
ある。なお、図５において、図２と同一物には同一符号
を付す。この第２実施例は２相クロック発生回路を備え
ている。レベルシフト変換回路１８でレベル変換された
クロック信号は２相クロック発生回路２３に入力され
る。２相クロック信号を用いてＭＯＳトランジスタ４乃
至１１をスイッチングすることにより、第１スイッチ４
と第３スイッチ６とが同時にオンするのを防止すること
ができる。この結果、昇圧効率を更に一層高めることが
できる。

【００１９】

【発明の効果】以上説明したように、本発明の昇圧回路
は、第１，第２キャパシタ２，３を逆相で動作させるこ
とにより、出力電圧のリップルを１／３にすることがで
きる。また、全周期にわたり電荷を負荷抵抗に供給する
ことができるので、出力電流も従来の回路に場合の２倍
流すことができる。

【図面の簡単な説明】

【図１】本発明に係る昇圧回路の一実施例を示す回路図
である。

【図２】図１に示す実施例をＣＭＯＳ回路で構成した場
合の回路図である。

【図３】図１に示す実施例の動作を説明するための図で
ある。

【図４】従来と本発明における出力電圧のリップルの説
明図である。

【図５】本発明の第２の実施例を示す回路図である。

【図６】従来の昇圧回路を示す回路図である。

【図７】図６の回路をＣＭＯＳ回路で構成した場合の回
路図である。

【図８】図６に示す回路の動作を説明するための図であ
る。

【図９】図６に示す昇圧回路の出力電圧と時間との関係
を示す特性図である。

【符号の説明】

１；平滑用キャパシタ ２；第１供給用キャパシタ ３；第２供給用キャパシタ ４，５，６，７，８，９，１０，１１；スイッチ １２；電源端子 １３；接地端子 １４；出力端子 １５；負荷抵抗

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 電源端子と出力端子との間に接続された
   平滑用キャパシタと、第１乃至第４スイッチと、一方の
   端子が前記第１スイッチを介して前記電源端子に接続さ
   れると共に、前記第３スイッチを介して前記出力端子に
   接続され、他方の端子が前記第２スイッチを介して接地
   端子に接続されると共に、前記第４スイッチを介して前
   記電源端子に接続された電源供給用第１キャパシタとを
   備えた昇圧回路において、 第５乃至第８のスイッチと、 一方の端子が前記第５スイッチを介して前記電源端子と
   接続されると共に、前記第７スイッチを介して前記出力
   端子に接続され、他方の端子が前記第６スイッチを介し
   て前記接地端子に接続されると共に、前記第８スイッチ
   を介して前記電源端子に接続された電源供給用第２キャ
   パシタと、 前記第１，第２，第７，第８のスイッチに第１のクロッ
   ク信号を供給すると共に、前記第３，第４，第５，第６
   のスイッチに前記第１クロック信号と逆相の第２クロッ
   ク信号を供給する手段とを備え、 前記第１，第２，第７，第８スイッチと、前記第３，第
   ４，第５，第６スイッチとが互いに逆相で開閉し、前記
   第１，第２電源供給用キャパシタが互いに逆相で充放電
   することにより、前記出力端子に昇圧電圧を出力するこ
   とを特徴とする昇圧回路。
2. 【請求項２】 前記第１クロック信号と第２クロック信
   号を供給する手段は、前記第１乃至第８スイッチをスイ
   ッチングするための２相クロック信号発生回路で構成さ
   れることを特徴とする請求項１に記載の昇圧回路。