JP3726041B2

JP3726041B2 - 昇圧回路およびその駆動方法

Info

Publication number: JP3726041B2
Application number: JP2001222835A
Authority: JP
Inventors: 伊藤　　豊; 剛橋本
Original assignee: Elpida Memory Inc
Current assignee: Micron Memory Japan Ltd
Priority date: 2001-07-24
Filing date: 2001-07-24
Publication date: 2005-12-14
Anticipated expiration: 2021-07-24
Also published as: CN100399686C; KR20030011608A; US20030025549A1; CN1652442A; KR100466487B1; DE10233249A1; TW577078B; CN1220216C; JP2003036672A; CN1399278A; US6762639B2

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に内蔵される昇圧回路に関し、特に、外部電源１．８Ｖの携帯機器用途のＤＲＡＭの内部電源として用いられる昇圧回路およびその駆動方法に関する。
【０００２】
【従来の技術】
通常、この種の昇圧回路（以下、「通常ポンプ回路」と呼ぶ。）は、１つのポンプ容量とスイッチと電源で構成されていた。通常ポンプ回路の電流（電荷）効率は約５０％であった。
【０００３】
低消費電力化を実現するため、電流（電荷）効率を５０％より向上させた昇圧回路（ポンプ回路）が、例えば、特開平９−２３１７５２号公報（以下、「第１の先行技術」と呼ぶ。）に記載されている。この第１の先行技術に開示された昇圧回路（ポンプ回路）は、ポンプ容量２個とスイッチ５個とを用いている。
【０００４】
以下、図２０を参照して、第１の先行技術に開示されている昇圧回路について説明する。昇圧回路は、第１のポンプ容量ＣＰ１と、第２のポンプ容量ＣＰ２と、第１乃至第５のスイッチＳ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５とを有する。この昇圧回路には、電源（電源電位）ＶＣＣおよびグランド（接地電位）ＶＳＳが供給され、昇圧回路は昇圧レベル（昇圧電位）ＶＰＰを出力（発生）する。すなわち、昇圧回路は、電源ＶＣＣが供給されるノード（以下「電源ノード」と呼ぶ）と、グランドＶＳＳが供給されるノード（以下「グランドノード」と呼ぶ）と、昇圧レベルＶＰＰを発生するノード（以下「昇圧ノード」と呼ぶ）とを持つ。また、この昇圧回路は、第１及び第２の入力ノードＮ１及びＮ２と、第１及び第２の中間ノードＮ３及びＮ４とを持つ。
【０００５】
第１のポンプ容量ＣＰ１は第１の入力ノードＮ１と第１の中間ノードＮ３との間に接続されている。第２のポンプ容量ＣＰ２は第２の入力ノードＮ２と第２の中間ノードＮ４との間に接続されている。
【０００６】
第１乃至第３のスイッチＳ１〜Ｓ３は、電源ノードとグランドノードとの間に直列に接続されている。詳述すると、第１のスイッチＳ１は電源ノードと第１の入力ノードＮ１との間に接続されている。第１のスイッチＳ１は、一般的には、ＰＭＯＳトランジスタで構成され、そのソースは電源ノードに接続され、そのドレインは第１の入力ノードＮ１に接続される。第２のスイッチＳ２は第１の入力ノードＮ１と第２の入力ノードＮ２との間に接続されている。第２のスイッチＳ２は、一般的には、ＮＭＯＳトランジスタで構成され、そのドレインは第１の入力ノードＮ１に接続され、そのソースは第２の入力ノードＮ２に接続されている。第３のスイッチＳ３は第２の入力ノードＮ２とグランドノードとの間に接続されている。第３のスイッチＳ３は、一般的には、ＮＭＯＳトランジスタで構成され、そのドレインは第２の入力ノードＮ２に接続され、そのソースはグランドノードに接続されている。
【０００７】
第４のスイッチＳ４では、その固定接点は第１の中間ノードＮ３に固定的に接続され、その可動接点は電源ノード或いは昇圧ノードのいずれか一方に選択的に接続される。第５のスイッチＳ５では、その固定接点は第２の中間ノードＮ４に固定的に接続され、その可動接点は電源ノード或いは昇圧ノードのいずれか一方に選択的に接続される。
【０００８】
このような構成の昇圧回路は、図２０に示されるような、第１の状態▲１▼と第２の状態▲２▼とを繰り返すことで、昇圧及び供給電流の高効率化を実現している。
【０００９】
図２０に示す第１の状態▲１▼は、第１のポンプ容量ＣＰ１が放電し、第２のポンプ容量ＣＰ２を充電している状態である。一方、図２０に示す第２の状態▲２▼は、第１のポンプ容量ＣＰ１を充電し、第２のポンプ容量ＣＰ２が放電している状態である。
【００１０】
詳述すると、図２０に示す第１の状態▲１▼では、第１のスイッチＳ１はオンし、第２のスイッチＳ２はオフし、第３のスイッチＳ３はオンし、第４のスイッチＳ４は第１の中間ノードＮ３を昇圧ノードに接続し、第５のスイッチＳ５は第２の中間ノードＮ４を電源ノードに接続している。この状態では、第１のポンプ容量ＣＰ１を電源ＶＣＣでたたき上げ、昇圧ノードへ電流を供給し、同時に、第２のポンプ容量ＣＰ２を電源ＶＣＣ、グランドＶＳＳで充電している。
【００１１】
一方、図２０に示す第２の状態▲２▼では、第１のスイッチＳ１はオフし、第２のスイッチＳ２はオンし、第３のスイッチＳ３はオフし、第４のスイッチＳ４は第２の中間ノードＮ３を電源ノードに接続し、第５のスイッチＳ５は第２の中間ノードＮ４を昇圧ノードに接続している。この状態では、第１のポンプ容量ＣＰ１と第２のポンプ容量ＣＰ２とを直列接続し、第１のポンプ容量ＣＰ１を電源ＶＣＣでたたき上げ、第２のポンプ容量ＣＰ２側から昇圧ノードへ電流供給する。このとき、第１のポンプ容量ＣＰ１の電極方向は昇圧方向と逆向きにしているため、電荷の移動と共に第１のポンプ容量ＣＰ１は充電される。
【００１２】
１キャパシタに対し半サイクルで移動する電荷量をΔＱとすると、電源ノードから流れ出る電荷量は３ΔＱとなる。一方、昇圧ノードへ供給される電荷量は２ΔＱとなる。よって、電流（電荷）効率は約６６．６％（＝２／３）となり、上述した通常ポンプ回路の電流（電荷）効率である約５０％に比較して、約１．３３倍向上する。
【００１３】
また、上記以外の昇圧回路も種々提案されている。例えば、再特ＷＯ９８／４４６２１（以下、「第２の先行技術」と呼ぶ。）には、ポンプ容量２個とスイッチ５個とを用いて、昇圧比を可変制御できるようにした電源回路が開示されている。特開２００１−９５２３４号公報（以下、「第３の先行技術３」と呼ぶ。）には、ポンプ容量２個を用いたチップ面積の小さい半導体集積回路が記載されている。特開平９−１５４２７４号公報（以下、「第４の先行技術」と呼ぶ。）には、ポンプ容量２個とスイッチ３個とを用いた高効率なチャージポンプ回路が開示されている。特開平９−２３８４６３号公報（以下、「第５の先行技術」と呼ぶ。）には、ポンプ容量２個とスイッチ４個とを用いた高効率なチャージポンプ回路が開示されている。
【００１４】
【発明が解決しようとする課題】
しかしながら、上述した第１の先行技術に開示されている昇圧回路では、昇圧可能な電圧はＶＣＣ×１．５倍が限界となる問題がある。そのため、昇圧レベルＶＰＰがＶＣＣ×１．３倍あたりから急激に供給電流が減少し、供給効率が低下（悪化）してしまう。
【００１５】
その問題の生じる理由は、図２１に示す通り、第１のポンプ容量ＣＰ１と第２のポンプ容量ＣＰ２とを直列接続する際、電極を昇圧方向と逆向きにし、昇圧電圧を抑制しているためである。詳述すると、第１のポンプ容量ＣＰ１の容量値と第２のポンプ容量ＣＰ２の容量値とが等しく、各キャパシタが充放電で変化する電位をΔＶとする。図２０の第１の状態▲１▼、第２の状態▲２▼から下式が成り立つ。
【００１６】
ＶＣＣ＋（ＶＣＣ−ＶＰＰ−ΔＶ）＋（ＶＣＣ−ΔＶ）＝ＶＰＰ
ΔＶについて解くと、下式となる。
【００１７】
ΔＶ＝（３／２）・ＶＣＣ−ＶＰＰ
したがって、昇圧レベルＶＰＰがＶＣＣ×１．５倍になると、供給電流が零になることがわかる。逆に、第１の先行技術に開示された昇圧回路は、昇圧電圧ＶＰＰを抑制することで、電流効率を上げているといえる。
【００１８】
昇圧前後の電圧をＶ₁、Ｖ₂、昇圧前後の電流をＩ₁、Ｉ₂とすると、エネルギー保存則から、Ｖ₁×Ｉ₁＝Ｖ₂×Ｉ₂が成り立つ。昇圧電圧を上げれば、電流が大きくなり、ここでいう電流効率が上がることになる。
【００１９】
したがって、本発明の目的は、面積デメリットを２倍に抑えつつ、昇圧レベルに応じて電流供給効率を上げることができる昇圧回路およびその駆動方法を提供することにある。
【００２０】
本発明の別の目的は、従来モードと低消費電流モードへの切換えが可能な、昇圧回路およびその駆動方法を提供することにある。
【００２１】
尚、上述した第２乃至第５の先行技術に開示されている昇圧回路は、本発明とは目的が相違し、異なる技術的思想を開示している。
【００２２】
【課題を解決するための手段】
本発明は、上記の目的を達成するために次のような技術的構成を採用する。
【００２３】
すなわち、本発明によれば、電源が供給される電源ノードと、グランドが供給されるグランドノードとを持ち、昇圧レベルを昇圧ノードから発生する昇圧回路であって、第１の入力ノードと第１の中間ノードとの間に接続された第１のポンプ容量と、第２の入力ノードと第２の中間ノードとの間に接続された第２のポンプ容量とを有する、昇圧回路において、第１の入力ノードに固定的に接続された固定接点を持ち、可動接点が電源ノード、グランドノード、および昇圧ノードのいずれか１つに選択的に接続される第１のスイッチと、第２の入力ノードに固定的に接続された固定接点を持ち、可動接点が電源ノード、グランドノード、および昇圧ノードのいずれか１つに選択的に接続される第２のスイッチと、第１の中間ノードと第２の中間ノードとの間に接続された第３のスイッチと、第１の中間ノードに固定的に接続された固定接点を持ち、可動接点が電源ノードと昇圧ノードのいずれか１つに接続されるか或いは電源ノードと昇圧ノードのいずれにも接続されない第４のスイッチと、第２の中間ノードに固定的に接続された固定接点を持ち、可動接点が電源ノードと昇圧ノードのいずれか１つに接続されるか或いは電源ノードと昇圧ノードのいずれにも接続されない第５のスイッチと、を有する昇圧回路が得られる。
【００２４】
このような構成の第１の態様による昇圧回路は、以下に述べる低消費電流モードと従来モードとを切り替えて動作可能である。
【００２５】
すなわち、低消費電流モードでは、上記昇圧回路は、次に述べる第１乃至第４の状態を繰り返す。第１の状態では、第１のスイッチは第１の入力ノードをグランドノードに接続し、第２のスイッチは第２の入力ノードを電源ノードに接続し、第３のスイッチはオフし、第４のスイッチは第１の中間ノードを電源ノードに接続し、第５のスイッチは第２の中間ノードを昇圧ノードに接続する。第２の状態では、第１のスイッチは第１の入力モードを電源ノードに接続し、第２のスイッチは第２の入力ノードを昇圧ノードに接続し、第３のスイッチはオンし、第４のスイッチは第１の中間ノードを電源ノードと昇圧ノードのいずれにも接続せず、第５のスイッチは第２の中間ノードを電源ノードと昇圧ノードのいずれにも接続しない。第３の状態では、第１のスイッチは第１の入力ノードを電源ノードに接続し、第２のスイッチは第２の入力ノードをグランドノードに接続し、第３のスイッチはオフし、第４のスイッチは第１の中間ノードを昇圧ノードに接続し、第５のスイッチは第２の中間ノードを電源ノードに接続する。第４の状態では、第１のスイッチは第１の入力ノードを昇圧ノードに接続し、第２のスイッチは第２の入力ノードを電源ノードに接続し、第３のスイッチはオンし、第４のスイッチは第１の中間ノードを電源ノードと昇圧ノードのいずれにも接続せず、第５のスイッチは第２の中間ノードを電源ノードと昇圧ノードのいずれにも接続しない。
【００２６】
一方、従来モードでは、上記昇圧回路は、次に述べる第１および第２の状態を繰り返す。第１の状態では、第１のスイッチは第１の入力ノードをグランドノードに接続し、第２のスイッチは第２の入力ノードを電源ノードに接続し、第３のスイッチはオフし、第４のスイッチは第１の中間ノードを電源ノードに接続し、第５のスイッチは第２の中間ノードを昇圧ノードに接続する。第２の状態では、第１のスイッチは第１の入力ノードを電源ノードに接続し、第２のスイッチは第２の入力ノードをグランドノードに接続し、第３のスイッチはオフし、第４のスイッチは第１の中間ノードを昇圧ノードに接続し、第５のスイッチは第２の中間ノードを電源ノードに接続する。
【００３１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００３２】
図１を参照して、本発明の第１の実施の形態に係る昇圧回路の動作原理について説明する。図示の昇圧回路は、図１（１）に示されるような低消費電流モードと、図１（２）に示されるような従来モードのいずれか一方で動作可能である。換言すれば、図示の昇圧回路は、従来モードと低消費電流モードとの間で切換えて動作が可能である。
【００３３】
図示の昇圧回路は、図２０に示した第１の先行技術に開示されている昇圧回路と同様に、２つのポンプ容量を必要とするが、２つのポンプ容量は対称な関係に置かれている。
【００３４】
すなわち、昇圧回路は、第１のポンプ容量ＣＰ１と、第２のポンプ容量ＣＰ２と、第１乃至第５のスイッチＳ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５とを有する。この昇圧回路には、電源（電源電位）ＶＣＣおよびグランド（接地電位）ＶＳＳが供給され、昇圧回路は昇圧レベル（昇圧電位）ＶＰＰを出力（発生）する。すなわち、昇圧回路は、電源ＶＣＣが供給されるノード（以下「電源ノード」と呼ぶ）と、グランドＶＳＳが供給されるノード（以下「グランドノード」と呼ぶ）と、昇圧レベルＶＰＰを発生するノード（以下「昇圧ノード」と呼ぶ）とを持つ。また、昇圧回路は、第１及び第２の入力ノードＮ１及びＮ２と、第１及び第２の中間ノードＮ３及びＮ４とを持つ。
【００３５】
第１のポンプ容量ＣＰ１は第１の入力ノードＮ１と第１の中間ノードＮ３との間に接続されている。第２のポンプ容量ＣＰ２は第２の入力ノードＮ２と第２の中間ノードＮ４との間に接続されている。
【００３６】
第１のスイッチＳ１では、その固定接点は第１の入力ノードＮ１に固定的に接続され、その可動接点は、電源ノード、グランドノード、および昇圧ノードのいずれか１つに選択的に接続される。同様に、第２のスイッチＳ２では、その固定接点は第２の入力ノードＮ２に固定的に接続され、その可動接点は、電源ノード、グランドノード、および昇圧ノードのいずれか１つに選択的に接続される。
【００３７】
第３のスイッチＳ３は、第１の中間ノードＮ３と第２の中間ノードＮ４との間に接続されている。
【００３８】
第４のスイッチＳ４では、その固定接点は、第１の中間ノードＮ３に固定的に接続され、その可動接点は、電源ノードと昇圧ノードのいずれか１つに接続されるか或いは電源ノードと昇圧ノードのいずれにも接続されない。第５のスイッチＳ５では、その固定接点は、第２の中間ノードＮ４に固定的に接続され、その可動接点は、電源ノードと昇圧ノードのいずれか１つに接続されるか或いは電源ノードと昇圧ノードのいずれにも接続されない。
【００３９】
図１（１）に示す低消費電流モードでは、第１の状態▲１▼、第２の状態▲２▼、第３の状態▲３▼、および第４の状態▲４▼の、４つの状態を繰り返すことで、昇圧及び供給電流の高効率化を実現している。
【００４０】
図１（１）に示す低消費電流モードにおいて、第１の状態▲１▼は、第１のポンプ容量ＣＰ１を充電し、第２のポンプ容量ＣＰ２が放電している状態であり、第２の状態▲２▼は、第１のポンプ容量ＣＰ１が放電し、第２のポンプ容量ＣＰ２を充電している状態であり、第３の状態▲３▼は、第１のポンプ容量ＣＰ１が放電し、第２のポンプ容量ＣＰ２を充電している状態であり、第４の状態▲４▼は、第１のポンプ容量ＣＰ１を充電し、第２のポンプ容量ＣＰ２が放電している状態である。
【００４１】
詳述すると、図１（１）の第１の状態▲１▼では、第１のスイッチＳ１は第１の入力ノードＮ１をグランドノードに接続し、第２のスイッチＳ２は第２の入力ノードＮ２を電源ノードに接続し、第３のスイッチＳ３はオフし、第４のスイッチＳ４は第１の中間ノードＮ３を電源ノードに接続し、第５のスイッチＳ５は第２の中間ノードＮ４を昇圧ノードへ接続している。この状態では、第１のポンプ容量ＣＰ１を電源ＶＣＣ、グランドＶＳＳで充電し、と同時に、第２のポンプ容量ＣＰ２を電源ＶＣＣでたたき上げ、昇圧ノードへ電流を供給している。
【００４２】
図１（１）の第２の状態（２）では、第１のスイッチＳ１は第１の入力ノードＮ１を電源ノードに接続し、第２のスイッチＳ２は第２の入力ノードＮ２を昇圧ノードへ接続し、第３のスイッチＳ３はオンし、第４のスイッチＳ４は第１の中間ノードＮ３を電源ノードと昇圧ノードのいずれにも接続せず、第５のスイッチＳ５は第２の中間ノードＮ４を電源ノードと昇圧ノードのいずれにも接続しない。この状態では、第１のポンプ容量ＣＰ１と第２のポンプ容量ＣＰ２とを直列接続し、第１のポンプ容量ＣＰ１を電源ＶＣＣでたたき上げ、第２のポンプ容量ＣＰ２側から昇圧ノードへ供給する。このとき、第１のポンプ容量ＣＰ１は放電し、第２のポンプ容量ＣＰ２は充電される。
【００４３】
図１（１）の第３の状態▲３▼では、第１のスイッチＳ１は第１の入力ノードＮ１を電源ノードに接続し、第２のスイッチＳ２は第２の入力ノードＮ２をグランドノードに接続し、第３のスイッチＳ３はオフし、第４のスイッチＳ４は第１の中間ノードＮ３を昇圧ノードへ接続し、第５のスイッチＳ５は第２の中間ノードＮ４を電源ノードに接続している。この状態では、第１のポンプ容量ＣＰ１を電源ＶＣＣでたたき上げ、昇圧ノードへ電流を供給し、と同時に、第２のポンプ容量ＣＰ２を電源ＶＣＣ、グランドＶＳＳで充電する。
【００４４】
図１（１）の第４の状態（４）では、第１のスイッチＳ１は第１の入力ノードＮ１を昇圧ノードに接続し、第２のスイッチＳ２は第２の入力ノードＮ２を電源ノードに接続し、第３のスイッチＳ３はオンし、第４のスイッチＳ４は第１の中間ノードＮ３を電源ノードと昇圧ノードのいずれにも接続せず、第５のスイッチＳ５は第２の中間ノードＮ４を電源ノードと昇圧ノードのいずれにも接続しない。この状態では、第１のポンプ容量ＣＰ１と第２のポンプ容量ＣＰ２とを直列接続し、第２のポンプ容量ＣＰ２を電源ＶＣＣでたたき上げ、第１のポンプ容量ＣＰ１側から昇圧ノードへ供給する。このとき、第１のポンプ容量ＣＰ１は充電され、第２のポンプ容量ＣＰ２は放電する。
【００４５】
図１（２）に示す従来モードは、図１（１）の第２の状態▲２▼と第４の状態▲４▼とを間引いたものに相当する。すなわち、図１（１）の第２の状態▲２▼と第４の状態▲４▼とを間引くことにより、従来方式の昇圧動作へ切り替わる。
【００４６】
図２は、図１に示した高電流効率昇圧回路の昇圧原理の補足説明図である。図２において、Ｃ１は第１のポンプ容量ＣＰ１の容量値を、Ｃ２は第２のポンプ容量ＣＰ２の容量値を示す。
【００４７】
図３を参照して、本発明の第２の実施の形態に係る昇圧回路の動作原理について説明する。図示の昇圧回路は、図３（１）に示されるような低消費電流モードと、図３（２）に示されるような従来モードのいずれか一方で動作可能である。換言すれば、図示の昇圧回路は、従来モードと低消費電流モードとの間を切換えて動作可能である。
【００４８】
図示の昇圧回路は、図２０に示した第１の先行技術に開示されている昇圧回路と同様に、２つのポンプ容量を必要とするが、２つのポンプ容量は対称な関係に置かれている。
【００４９】
すなわち、昇圧回路は、第１のポンプ容量ＣＰ１と、第２のポンプ容量ＣＰ２と、第１乃至第４のスイッチＳ１，Ｓ２，Ｓ３，Ｓ４とを有する。この昇圧回路には、電源（電源電位）ＶＣＣおよびグランド（接地電位）ＶＳＳが供給され、昇圧回路は、昇圧レベル（昇圧電位）ＶＰＰを出力（発生）する。すなわち、昇圧回路は、電源ＶＣＣが供給されるノード（以下「電源ノード」と呼ぶ）と、グランドＶＳＳが供給されるノード（以下「グランドノード」と呼ぶ）と、昇圧レベルＶＰＰを発生するためのノード（以下「昇圧ノード」と呼ぶ）とを持つ。また、昇圧回路は、第１及び第２の入力ノードＮ１及びＮ２と、第１及び第２の中間ノードＮ３及びＮ４と、接続線（同電位線）ＣＬとを持つ。接続線ＣＬは、図３に示されるように、第１の入力ノードＮ１の近傍と第２の入力ノードＮ２の近傍との間に延在している。
【００５０】
第１のポンプ容量ＣＰ１は第１の入力ノードＮ１と第１の中間ノードＮ３との間に接続されている。第２のポンプ容量ＣＰ２は第２の入力ノードＮ２と第２の中間ノードＮ４との間に接続されている。
【００５１】
第１のスイッチＳ１では、その固定接点は、第１の入力ノードＮ１に固定的に接続され、その可動接点は、電源ノード、グランドノード、および接続線ＣＬのいずれか１つに選択的に接続される。同様に、第２のスイッチＳ２では、その固定接点は、第２の入力ノードＮ２に固定的に接続され、その可動接点は、電源ノード、グランドノード、および接続線ＣＬのいずれか１つに選択的に接続される。
【００５２】
第３のスイッチＳ３では、その固定接点は、第１の中間ノードＮ３に固定的に接続され、その可動接点は、電源ノード或いは昇圧ノードのいずれか一方に選択的に接続される。第４のスイッチＳ４では、その固定接点は、第２の中間ノードＮ４に固定的に接続され、その可動接点は、電源ノード或いは昇圧ノードのいずれか一方に選択的に接続される。
【００５３】
図３（１）に示す低消費電流モードでは、図３（１）の第１の状態▲１▼、第２の状態▲２▼、第３の状態▲３▼、および第４の状態▲４▼の、４つの状態を繰り返すことで、昇圧及び供給電流の高効率化を実現している。
【００５４】
図３（１）に示す低消費電流モードにおいて、第１の状態▲１▼は、第１のポンプ容量ＣＰ１が放電し、第２のポンプ容量ＣＰ２を充電している状態であり、第２の状態▲２▼は、第１のポンプ容量ＣＰ１を充電し、第２のポンプ容量ＣＰ２が放電している状態であり、第３の状態▲３▼は、第１のポンプ容量ＣＰ１を充電し、第２のポンプ容量ＣＰ２が放電している状態であり、第４の状態▲４▼は、第１のポンプ容量ＣＰ１が放電し、第２のポンプ容量ＣＰ２を充電している状態である。
【００５５】
詳述すると、図３（１）の第１の状態▲１▼では、第１のスイッチＳ１は第１の入力ノードＮ１を電源ノードに接続し、第２のスイッチＳ２は第２の入力ノードＮ２をグランドノードに接続し、第３のスイッチＳ３は第１の中間ノードＮ３を昇圧ノードへ接続し、第４のスイッチＳ４は第２の中間ノードＮ４を電源ノードに接続している。この状態では、第１のポンプ容量ＣＰ１を電源ＶＣＣでたたき上げ、昇圧ノードへ電流を供給し、と同時に、第２のポンプ容量ＣＰ２を電源ＶＣＣ、グランドＶＳＳで充電している。
【００５６】
図３（１）の第２の状態▲２▼では、第１のスイッチＳ１は第１の入力ノードＮ１を接続線ＣＬに接続し、第２のスイッチＳ２は第２の入力ノードＮ２を接続線ＣＬへ接続し、第３のスイッチＳ３は第１の中間ノードＮ３を電源ノードへ接続し、第４のスイッチＳ４は第２の中間ノードＮ４を昇圧ノードへ接続している。この状態では、第１のポンプ容量ＣＰ１と第２のポンプ容量ＣＰ２とを直列接続し、第１のポンプ容量ＣＰ１を電源ＶＣＣでたたき上げ、第２のポンプ容量ＣＰ２側から昇圧ノードへ供給する。このとき、第１のポンプ容量ＣＰ１は充電され、第２のポンプ容量ＣＰ２は放電する。
【００５７】
図３（１）の第３の状態▲３▼では、第１のスイッチＳ１は第１の入力ノードＮ１をグランドノードに接続し、第２のスイッチＳ２は第２の入力ノードＮ２を電源ノードに接続し、第３のスイッチＳ３は第１の中間ノードＮ３を電源ノードに接続し、第４のスイッチＳ４は第２の中間ノードＮ４を昇圧ノードへ接続している。この状態では、第１のポンプ容量ＣＰ１を電源ＶＣＣ、グランドＶＳＳで充電する、と同時に、第２のポンプ容量ＣＰ２を電源ＶＣＣでたたき上げ、昇圧ノードへ電流を供給する。
【００５８】
図３（１）の第４の状態▲４▼では、第１のスイッチＳ１は第１の入力ノードＮ１を接続線ＣＬに接続し、第２のスイッチＳ２は第２の入力ノードＮ２を接続線ＣＬに接続し、第３のスイッチＳ３は第１の中間ノードＮ３を昇圧ノードへ接続し、第４のスイッチＳ４は第２の中間ノードＮ４を電源ノードに接続している。この状態では、第１のポンプ容量ＣＰ１と第２のポンプ容量ＣＰ２とを直列接続し、第２のポンプ容量ＣＰ２を電源ＶＣＣでたたき上げ、第１のポンプ容量ＣＰ１側から昇圧ノードへ供給する。このとき、第１のポンプ容量ＣＰ１は放電し、第２のポンプ容量ＣＰ２は充電される。
【００５９】
図３（２）に示す従来モードは、図３（１）の低消費電流モードにおける、第２の状態▲２▼と第４の状態▲４▼とを間引いたものに相当する。すなわち、図３（１）の第２の状態▲２▼と第４の状態▲４▼とを間引くことにより、従来方式の昇圧動作へ切り替わる。
【００６０】
図４は、図３に示した高電流効率昇圧回路の昇圧原理の補足説明図である。図４において、Ｃ１は第１のポンプ容量ＣＰ１の容量値を、Ｃ２は第２のポンプ容量ＣＰ２の容量値を示す。
【００６１】
上述したように、本発明では、低消費電流モードで、充電２サイクル、放電２サイクルの計４サイクルを繰り返す。このような構成により、面積デメリットを２倍に抑えつつ、昇圧レベルに応じて電流供給効率を上げることができる。また、従来モードと低消費電流モードとの間の切換えも可能である。
【００６２】
図５に本発明、従来、および先願の昇圧回路における電流効率の特性を示す。また、図６には、本発明、従来、および先願の昇圧回路における供給電流の特性を図示する。ここで、図５および図６において、「本方式」は本発明による昇圧回路（図１及び図３）の特性を示し、「従来方式」は前述した１つのポンプ容量のみを有する通常ポンプ回路の特性を示し、「先願」は第１の先行技術に開示された昇圧回路（図２０）の特性を示す。
【００６３】
また、図５において、横軸はＶＰＰ／ＶＣＣを示し、縦軸はＩＣＣ／ＩＰＰを示す。ここで、ＩＣＣは電源ノードから本回路へ流れ込む電流（消費電流）を示し、ＩＰＰは本回路から昇圧ノードへ流れ出る電流（供給電流）を示す。図６において、横軸はＶＰＰ／ＶＣＣを示し、縦軸はＩＰＰ／η・ＣＰ・ｆを示す。ここで、ηは電源回路の効率を示し、ＣＰはポンプ容量を示し、ｆは本回路の動作周波数を示す。尚、ここでは、ポンプ容量の充放電以外の消費電流は、ポンプ容量充放電の１０％と仮定して計算している。
【００６４】
図５より、本方式は昇圧レベルＶＰＰの低い領域（すなわち、ＶＰＰ／ＶＣＣが小さい領域）で、若干、電流効率の点で先願に劣ることが分かるけれども、従来方式に比較して、昇圧電源の供給電流ＩＰＰの効率を向上させることができる。例えば、昇圧レベルＶＰＰがＶＣＣ×１．３倍のとき、従来方式の消費電流ＩＣＣは供給電流ＩＰＰの約２．２倍になるのに対し、本方式では消費電流ＩＣＣを供給電流ＩＰＰの１．８倍程度に抑えられる。また、先願では昇圧レベルＶＰＰが高くなると急激に電流効率が低下するのに対して、本方式は、急激な電流効率の低下がない。そのため、電源回路の面積効率低下は、従来方式（図６中の従来方式）の２倍程度に抑えられる。
【００６５】
また、先願は、昇圧レベルＶＰＰの低い領域では、本方式と同様に消費電流ＩＣＣを抑えられるが、図６に示されるように、電流供給量が小さいため、大きな回路面積（ほとんどポンプ容量）を必要とする。例えば、昇圧レベルＶＰＰがＶＣＣ×１．３倍のとき、先願は従来方式の３．５倍の回路面積を必要とするが、本方式は従来方式の２倍以内で済む。
【００６６】
【実施例】
図７を参照して、図１に図示した昇圧回路の一実施例について説明する。次に、図７の構成要素と図１の構成要素との対応関係について説明する。
【００６７】
ＮＭＯＳトランジスタＭ１１，Ｍ１２，Ｍ１３の組み合せが第１のスイッチＳ１に相当する。ＮＭＯＳトランジスタＭ２１，Ｍ２２，Ｍ２３の組み合わせが第２のスイッチＳ２に相当する。ＮＭＯＳトランジスタＭ３が第３のスイッチＳ３に相当する。ＮＭＯＳトランジスタＭ４１およびＭ４２の組み合わせが第４のスイッチＳ４に相当する。ＮＭＯＳトランジスタＭ５１およびＭ５２の組み合せが第５のスイッチＳ５に相当する。
【００６８】
ノードＮ３１が第１の入力ノードＮ１に相当し、ノードＮ３２が第２の入力ノードＮ２に相当する。ノードＮ２１が第１の中間ノードＮ３に相当し、ノードＮ２２が第２の中間ノードＮ４に相当する。
【００６９】
他の回路要素は、第１乃至第５のスイッチＳ１〜Ｓ５を駆動するためのスイッチ駆動回路であり、第１及び第２のクロック信号OSC1及びOSC2に応答して動作する。
【００７０】
詳述すると、第１の抑止ゲートＧ１１は、第１及び第２のクロック信号OSC1及びOSC2に応答して、第１のスイッチＳ１を構成するＮＭＯＳトランジスタＭ１１を駆動するスイッチ駆動回路として動作する。第１のクロック信号OSC1が供給される第１のインバータＧ１２と、キャパシタＣＡ１と、制御ＮＭＯＳトランジスタＭＣ１２との組み合わせは、第１のスイッチＳ１を構成するＮＭＯＳトランジスタＭ１２を駆動するスイッチ駆動回路として働く。第１及び第２のクロック信号OSC1及びOSC2が供給されるアンドゲートＧ１３と、キャパシタＣＢ１と、制御ＮＭＯＳトランジスタＭＣ１３との組み合わせは、第１のスイッチＳ１を構成するトランジスタＭ１３を駆動するスイッチ駆動回路として働く。
【００７１】
第１のクロック信号OSC1が供給されるバッファゲートＧ２１と、キャパシタＣＡ２と、制御ＮＭＯＳトランジスタＭＣ２１との組み合わせは、第２のスイッチＳ２を構成するＮＭＯＳトランジスタＭ２１を駆動するスイッチ駆動回路として働く。第１及び第２のクロック信号OSC1及びOSC2が供給される第２の抑止ゲートＧ２２と、キャパシタＣＢ２と、制御ＮＭＯＳトランジスタＭＣ２３との組み合わせは、第２のスイッチＳ２を構成するＮＭＯＳトランジスタＭ２２を駆動するスイッチ駆動回路として働く。ノアゲートＧ２３は、第１及び第２のクロック信号OSC1及びOSC2に応答して、第２のスイッチＳ２を構成するＮＭＯＳトランジスタＭ２３を駆動するスイッチ駆動回路として動作する。
【００７２】
第２のクロック信号OSC2が供給される、第１及び第２のインバータＧ３１，Ｇ３２、キャパシタＣＣ１、ＣＣ２、及び制御ＮＭＯＳトランジスタＭＣ３１、ＭＣ３２の組み合わせは、第３のスイッチＳ３として働くＮＭＯＳトランジスタＭ３を駆動するスイッチ駆動回路として動作する。
【００７３】
上記第１の抑止ゲートＧ１１と、キャパシタＣ１と、制御ＮＭＯＳトランジスタＭＣ４１との組み合せは、第４のスイッチＳ４を構成するＮＭＯＳトランジスタＭ４１を駆動するスイッチ駆動回路として動作すると共に、第５のスイッチＳ５を構成するＮＭＯＳトランジスタＭ５１を駆動するスイッチ駆動回路としても動作する。また、上記ノアゲートＧ２３と、キャパシタＣ２と、制御ＮＭＯＳトランジスタＭＣ５２との組み合せは、第４のスイッチＳ４を構成するＮＭＯＳトランジスタＭ４２を駆動するスイッチ駆動回路として動作すると共に、第５のスイッチＳ５を構成するＮＭＯＳトランジスタＭ５２を駆動するスイッチ駆動回路としても動作する。
【００７４】
図８は、図７に供給される第１及び第２のクロック信号OSC1及びOSC2の波形を示す図である。図８（１）は低消費電流モード時の波形を示し、図８（２）は従来モード時の波形を示す。
【００７５】
図８（１）に示す低消費電流モードにおいて、第１のクロック信号OSC1が論理ハイレベルで、第２のクロック信号OSC2が論理ロウレベルであるとき、図１（１）の第１の状態▲１▼となる。第１のクロック信号OSC1が論理ロウレベルで、第２のクロック信号OSC2が論理ハイレベルであるとき、図１（１）の第２の状態▲２▼となる。第１のクロック信号OSC1と第２のクロック信号OSC2の両方とも論理ロウレベルのとき、図１（１）の第３の状態▲３▼となる。第１のクロック信号OSC1と第２のクロック信号OSC2の両方とも論理ハイレベルのとき、図１（１）の第４の状態▲４▼となる。
【００７６】
一方、図８（２）に示す従来モードでは、第２のクロック信号OSC2は論理ロウレベルに固定される。そして、第１のクロック信号OSC1が論理ハイレベルのとき、図１（２）の第１の状態▲１▼となり、論理ロウレベルのとき、図１（２）の第２の状態▲２▼となる。
【００７７】
図９を参照して、図３に図示した昇圧回路の一実施例について説明する。次に、図９の構成要素と図３の構成要素との対応関係について説明する。
【００７８】
ＰＭＯＳトランジスタＭ１１とＮＭＰＳトランジスタＭ１２とトランスファゲートＭ５との組み合せが第１のスイッチＳ１に相当する。ＰＭＯＳトランジスタＭ２１とＮＭＯＳトランジスタＭ２２とトランスファゲートＭ５との組み合わせが第２のスイッチＳ２に相当する。ＮＭＯＳトランジスタＭ３１およびＭ３２の組み合わせが第３のスイッチＳ３に相当する。ＮＭＯＳトランジスタＭ４１およびＭ４２の組み合せが第４のスイッチＳ４に相当する。
【００７９】
ノードＮ３１が第１の入力ノードＮ１に相当し、ノードＮ３２が第２の入力ノードＮ２に相当する。ノードＮ２１が第１の中間ノードＮ３に相当し、ノードＮ２２が第２の中間ノードＮ４に相当する。ノードＮ３１とＮ３２との間をトランスファゲートＭ５を介して接続する信号線が接続線ＣＬに相当する。
【００８０】
他の回路要素は、第１乃至第４のスイッチＳ１〜Ｓ４を駆動するためのスイッチ駆動回路であり、第１及び第２のクロック信号OSC1及びOSC2に応答して動作する。
【００８１】
詳述すると、第１の抑止ゲートＧ１１は、第１及び第２のクロック信号OSC1及びOSC2に応答して、第１のスイッチＳ１を構成するＰＭＯＳトランジスタＭ１１を駆動するスイッチ駆動回路として働く。ノアゲートＧ１２は、第１及び第２のクロック信号OSC1及びOSC2に応答して、第１のスイッチＳ１を構成するＮＭＯＳトランジスタＭ１２を駆動するスイッチ駆動回路として働く。
【００８２】
オアゲートＧ２１は、第１及び第２のクロック信号OSC1及びOSC2に応答して、第２のスイッチＳ２を構成するＰＭＯＳトランジスタＭ２１を駆動するスイッチ駆動回路として働く。第２の抑止ゲートＧ２２は、第１及び第２のクロック信号OSC1及びOSC2に応答して、第２のスイッチＳ１を構成するＮＭＯＳトランジスタＭ２２を駆動するスイッチ駆動回路として働く。
【００８３】
第１のクロック信号OSC1を受ける第１のインバータＧ３と、キャパシタＣ１と、制御ＮＭＯＳトランジスタＭＣ３との組み合せは、第３のスイッチＳ３を構成するＮＭＯＳトランジスタＭ３１を駆動するスイッチ駆動回路として動作すると共に、第４のスイッチＳ４を構成するＮＭＯＳトランジスタＭ４２を駆動するスイッチ駆動回路としても動作する。
【００８４】
第１のクロック信号OSC1を受けるバッファゲートＧ４と、キャパシタＣ２と、制御ＮＭＯＳトランジスタＭＣ４との組み合せは、第４のスイッチＳ４を構成するＮＭＯＳトランジスタＭ４１を駆動するスイッチ駆動回路として動作すると共に、第３のスイッチＳ３を構成するＮＭＯＳトランジスタＭ３２を駆動するスイッチ駆動回路としても動作する。
【００８５】
第２のクロック信号OSC2を受ける、第２及び第３のインバータＧ５１，Ｇ５２の組み合せは、第１及び第２のスイッチＳ１及びＳ２を構成するトランスファゲートＭ５のオン・オフを制御するスイッチ駆動回路として働く。
【００８６】
図１０は、図９に供給される第１及び第２のクロック信号OSC1及びOSC2の波形を示す図である。図１０（１）は低消費電流モード時の波形を示し、図１０（２）は従来モード時の波形を示す。
【００８７】
図１０（１）に示す低消費電流モードにおいて、第１のクロック信号OSC1が論理ハイレベルで、第２のクロック信号OSC2が論理ロウレベルであるとき、図３（１）の第１の状態▲１▼となる。第１のクロック信号OSC1が論理ロウレベルで、第２のクロック信号OSC2が論理ハイレベルであるとき、図３（１）の第２の状態▲２▼となる。第１のクロック信号OSC1と第２のクロック信号OSC2の両方とも論理ロウレベルのとき、図３（１）の第３の状態▲３▼となる。第１のクロック信号OSC1と第２のクロック信号OSC2の両方とも論理ハイレベルのとき、図３（１）の第４の状態▲４▼となる。
【００８８】
一方、図１０（２）に示す従来モードでは、第２のクロック信号OSC2は論理ロウレベルに固定される。そして、第１のクロック信号OSC1が論理ハイレベルのとき、図３（２）の第１の状態▲１▼となり、論理ロウレベルのとき、図３（２）の第２の状態▲２▼となる。
【００８９】
図１１及び図１２は、図７に示した昇圧回路の各部の動作波形を示すタイムチャートである。図１１は低消費電流モードでの動作波形を示し、図１２は従来モードでの動作波形を示す。
【００９０】
図１１において、第１行目は第１のクロック信号OSC1の波形を、第２行目は第２のクロック信号OSC2の波形を、第３行目はノードＮ１１，Ｎ１２，Ｎ２３での波形を、第４行目はノードＮ４１，Ｎ５１での波形を、第５行目はノードＮ４２，Ｎ５２での波形を、第６行目はノードＮ２１，Ｎ３１での波形を、第７行目はノードＮ２２，Ｎ３２での波形を、それぞれ、示している。
【００９１】
図１２において、第１行目は第１のクロック信号OSC1の波形を、第２行目は第２のクロック信号OSC2の波形を、第３行目はノードＮ１１，Ｎ４１での波形を、第４行目はノードＮ１２，Ｎ４２での波形を、第５行目はノードＮ２１，Ｎ３１での波形を、第６行目はノードＮ２２，Ｎ３２での波形を示している。
【００９２】
図１３及び図１４は、図９に示した昇圧回路の各部の動作波形を示すタイムチャートである。図１３は低消費電流モードでの動作波形を示し、図１４は従来モードでの動作波形を示す。
【００９３】
図１３において、第１行目は第１のクロック信号OSC1の波形を、第２行目は第２のクロック信号OSC2の波形を、第３行目はノードＮ１１，Ｎ１２，Ｎ２３での波形を、第４行目はノードＮ４１，Ｎ５１での波形を、第５行目はノードＮ４２，Ｎ５２での波形を、第６行目はノードＮ２１，Ｎ３１での波形を、第７行目はノードＮ２２，Ｎ３２での波形を、それぞれ、示している。
【００９４】
図１４において、第１行目は第１のクロック信号OSC1の波形を、第２行目は第２のクロック信号OSC2の波形を、第３行目はノードＮ１２，Ｎ４２，Ｎ５２での波形を、第４行目はノードＮ１１，Ｎ４１，Ｎ５１での波形を、第５行目はノードＮ２２，Ｎ３２での波形を、第６行目はノードＮ２１，Ｎ３１での波形を示している。
【００９５】
図１５は、本発明による昇圧回路が適用される昇圧電源回路の全体構成を示すブロック図である。図示の昇圧電源回路は、発振回路１０と、ポンプ回路２０と、レベルセンス回路３０とを備えている。ポンプ回路２０は、第１及び第２のポンプ回路（ＰＵＭＰ）２１及び２２から構成されている。第１及び第２のポンプ回路２１及び２２の各々は、図７又は図９に図示された昇圧回路によって構成される。
【００９６】
発振回路１０は、第１及び第２のクロック信号OSC1及びOSC2と、第１及び第２の変更クロック信号OSC1D及びOSC2Dとを発振する。第１のポンプ回路２１には第１及び第２のクロック信号OSC1及びOSC2が供給され、第２のポンプ回路２２には第１及び第２の変更クロック信号OSC1D及びOSC2Dされる。
【００９７】
図１６は図９の変形例である。図９と同じ構成要素には同一の参照符号を付し、以下では、異なる部分についてのみ説明する。ノードＮ１１にクランプＭＯＳ４１とＭＯＳダイオード４２とを接続すると共に、ノードＮ１２にもクランプＭＯＳ４１とＭＯＳダイオード４２とを接続している。さらに、昇圧ノードにもＭＯＳダイオード４３を接続している。また、トランスファゲートＭ５の代わりに、パスゲートとしてＮＭＯＳトランジスタＭ’５を設け、このＮＭＯＳトランジスタＭ’５をレベル変換回路４４でスイッチングするようにしている。
【００９８】
図１７に、図７又は図９に示した昇圧回路および図１６に示した昇圧回路のＶＰＰ供給のＡＣ特性を示す。図１６に示したような安全回路（４１，４２，４３）を備えた昇圧回路では、ポンプ回路の空回り期間があっても、昇圧レベルＶＰＰが電源電位ＶＣＣより低くなることはない。これに対して、図７又は図９に示したような、安全回路を持たない昇圧回路では、ポンプ回路の空回り期間があると、昇圧レベルＶＰＰが電源電位ＶＣＣより一時的に低くなることがある。
【００９９】
図１８（Ａ）及び（Ｂ）に、それぞれ、図１５に示したレベルセンス回路３０の第１及び第２の変形例３０Ａ及び３０Ｂを示す。
【０１００】
図１９には、図１５に示したレベルセンス回路３０及び図１８に示した変形レベルセンス回路３０Ａ及び３０Ｂの内部昇圧電圧の特性を示す。図１９において、横軸は電源電位ＶＣＣを、縦軸は内部電圧を示す。図１９から明らかなように、変形例３０Ａ及び３０Ｂでは、昇圧率のＶＣＣ依存性が鈍くなっている。これにより、ＶＣＣ高領域で電流効率を向上させることができる。
【０１０１】
尚、本発明は、上述した実施の形態に限定されず、本発明の要旨を逸脱しない範囲内で種々の変更が可能なのはいうまでもない。
【０１０２】
【発明の効果】
以上説明したように、本発明では、充電２サイクル、放電２サイクルの計４サイクルを繰り返して昇圧回路を駆動するので、次に述べるような効果を奏する。
【０１０３】
第１の効果は、昇圧電源の供給電流の効率が向上することである。例えば、昇圧電位がＶＣＣ×１．３倍のとき、従来方式の消費電流は供給電流の２．２倍になるのに対し、本方式では消費電流を１．８倍程度に抑えられる。
【０１０４】
第２の効果は、昇圧電源回路のレイアウト面積を抑制できることである。特開平９−２３１７５２号公報（第１の先行技術）の方式は昇圧電位の低い領域では、本方式と同等に消費電流を抑えられるが、電流供給量が小さいため、大きな回路面積（ほとんどポンプ容量）を必要とする。例えば、昇圧電位がＶＣＣ×１．３倍のとき、従来方式の３．５倍の回路面積を必要とするが、本方式は２倍で済む。
【０１０５】
上記効果が得られる理由は、昇圧電位を抑制する動作を充放電サイクル中に取り入れているためである（エネルギー保存則から、昇圧電位を抑制すれば電流効率が上がることになる。）。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による昇圧回路の動作原理を説明するための回路図である。
【図２】図１に示した昇圧回路の昇圧原理を補足説明するための回路図である。
【図３】本発明の第２の実施の形態による昇圧回路の動作原理を説明するための回路図である。
【図４】図３に示した昇圧回路の昇圧原理を補足説明するための回路図である。
【図５】従来方式、先願（特開平９−２３１７５２）、および本方式による昇圧回路の電流効率を示す図である。
【図６】従来方式、先願（特開平９−２３１７５２）、および本方式による昇圧回路の供給電流を示す図である。
【図７】図１に示された昇圧回路の一実施例を示す回路図である。
【図８】図７に示した昇圧回路に供給されるクロック信号の波形を示すタイムチャートである。
【図９】図３に示された昇圧回路の一実施例を示す回路図である。
【図１０】図９に示した昇圧回路に供給されるクロック信号の波形を示すタイムチャートである。
【図１１】図７に示された昇圧回路における、低消費電流モードでの各部の動作波形を示すタイムチャートである。
【図１２】図７に示された昇圧回路における、従来モードでの各部の動作波形を示すタイムチャートである。
【図１３】図９に示された昇圧回路における、低消費電流モードでの各部の動作波形を示すタイムチャートである。
【図１４】図９に示された昇圧回路における、従来モードでの各部の動作波形を示すタイムチャートである。
【図１５】本発明における昇圧回路が適用される昇圧電源回路の全体構成を示すブロック図である。
【図１６】図９の変形例を示す回路図である。
【図１７】図１６に示される安全回路を備えた昇圧回路と、安全回路を持たない昇圧回路（図７、図９）とにおける、ポンプ回路の空回り期間がある場合のＶＰＰ供給のＡＣ特性を示す波形図である。
【図１８】図１５の昇圧電源回路に使用される、センスレベル回路の変形例を示す回路図である。
【図１９】図１５に示されたセンスレベル回路と、図１８に示されたセンスレベル回路の変形例とにおける、内部昇圧電圧の特性を示すグラフである。
【図２０】先願（特開平９−２３１７５２）の昇圧回路の動作原理を説明するための回路図である。
【図２１】図２０に示した昇圧回路の昇圧原理を補足説明するための回路図である。
【符号の説明】
ＣＰ１，ＣＰ２ポンプ容量
Ｓ１〜Ｓ５スイッチ
ＣＬ接続線

Claims

電源が供給される電源ノードと、グランドが供給されるグランドノードとを持ち、昇圧レベルを昇圧ノードから発生する昇圧回路であって、第１の入力ノードと第１の中間ノードとの間に接続された第１のポンプ容量と、第２の入力ノードと第２の中間ノードとの間に接続された第２のポンプ容量とを有する、前記昇圧回路において、
前記第１の入力ノードに固定的に接続された固定接点を持ち、可動接点が前記電源ノード、前記グランドノード、および前記昇圧ノードのいずれか１つに選択的に接続される第１のスイッチと、
前記第２の入力ノードに固定的に接続された固定接点を持ち、可動接点が前記電源ノード、前記グランドノード、および前記昇圧ノードのいずれか１つに選択的に接続される第２のスイッチと、
前記第１の中間ノードと前記第２の中間ノードとの間に接続された第３のスイッチと、
前記第１の中間ノードに固定的に接続された固定接点を持ち、可動接点が前記電源ノードと前記昇圧ノードのいずれか１つに接続されるか或いは前記電源ノードと前記昇圧ノードのいずれにも接続されない第４のスイッチと、
前記第２の中間ノードに固定的に接続された固定接点を持ち、可動接点が前記電源ノードと前記昇圧ノードのいずれか１つに接続されるか或いは前記電源ノードと前記昇圧ノードのいずれにも接続されない第５のスイッチと、
を有する昇圧回路。
請求項１に記載の昇圧回路を、第１乃至第４の状態を繰り返す低消費電流モードで駆動する方法であって、
前記第１の状態では、前記第１のスイッチは前記第１の入力ノードを前記グランドノードに接続し、前記第２のスイッチは前記第２の入力ノードを前記電源ノードに接続し、前記第３のスイッチはオフし、前記第４のスイッチは前記第１の中間ノードを前記電源ノードに接続し、前記第５のスイッチは前記第２の中間ノードを前記昇圧ノードに接続し、
前記第２の状態では、前記第１のスイッチは前記第１の入力ノードを前記電源ノードに接続し、前記第２のスイッチは前記第２の入力モードを前記昇圧ノードに接続し、前記第３のスイッチはオンし、前記第４のスイッチは前記第１の中間ノードを前記電源ノードと前記昇圧ノードのいずれにも接続せず、前記第５のスイッチは第２の中間ノードを前記電源ノードと前記昇圧ノードのいずれにも接続せず、
前記第３の状態では、前記第１のスイッチは前記第１の入力ノードを前記電源ノードに接続し、前記第２のスイッチは前記第２の入力ノードを前記グランドノードに接続し、前記第３のスイッチはオフし、前記第４のスイッチは前記第１の中間ノードを前記昇圧ノードに接続し、前記第５のスイッチは前記第２の中間ノードを前記電源ノードに接続し、
前記第４の状態では、前記第１のスイッチは前記第１の入力ノードを前記昇圧ノードに接続し、前記第２のスイッチは前記第２の入力ノードを前記電源ノードに接続し、前記第３のスイッチはオンし、前記第４のスイッチは前記第１の中間ノードを前記電源ノードと前記昇圧ノードのいずれにも接続せず、前記第５のスイッチは前記第２の中間ノードを前記電源ノードと前記昇圧ノードのいずれにも接続しない、
昇圧回路の駆動方法。
請求項１に記載の昇圧回路を、第１および第２の状態を繰り返す従来モードで駆動する方法であって、
前記第１の状態では、前記第１のスイッチは前記第１の入力ノードを前記グランドノードに接続し、前記第２のスイッチは前記第２の入力ノードを前記電源ノードに接続し、前記第３のスイッチはオフし、前記第４のスイッチは前記第１の中間ノードを前記電源ノードに接続し、前記第５のスイッチは前記第２の中間ノードを前記昇圧ノードに接続し、
前記第２の状態では、前記第１のスイッチは前記第１の入力ノードを前記電源ノードに接続し、前記第２のスイッチは前記第２の入力ノードを前記グランドノードに接続し、前記第３のスイッチはオフし、前記第４のスイッチは前記第１の中間ノードを前記昇圧ノードに接続し、前記第５のスイッチは前記第２の中間ノードを前記電源ノードに接続する、
昇圧回路の駆動方法。