JP4175393B2 - 半導体装置および昇圧回路 - Google Patents
半導体装置および昇圧回路 Download PDFInfo
- Publication number
- JP4175393B2 JP4175393B2 JP2006171354A JP2006171354A JP4175393B2 JP 4175393 B2 JP4175393 B2 JP 4175393B2 JP 2006171354 A JP2006171354 A JP 2006171354A JP 2006171354 A JP2006171354 A JP 2006171354A JP 4175393 B2 JP4175393 B2 JP 4175393B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- layer
- capacitors
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 239000003990 capacitor Substances 0.000 claims description 84
- 230000005669 field effect Effects 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 35
- 230000003071 parasitic effect Effects 0.000 description 23
- 239000012535 impurity Substances 0.000 description 22
- 238000009792 diffusion process Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910020328 SiSn Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 229910052949 galena Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Description
一方、多結晶シリコン層を上部電極および下部電極として用いたSiO2/Si3N/SiO2(ONO)キャパシタなどによってキックキャパシタを構成すると、素子面積が増大するという問題があった。
そこで、本発明の目的は、素子面積の増大を抑制しつつ、キックキャパシタの寄生容量を低減することが可能な半導体装置および昇圧回路を提供することである。
上記の半導体装置において、前記BOX層(即ち、SOI構造の埋め込み酸化膜)の膜厚は10ナノメーター以上、さらに好ましくは、57ナノメーター以上であることが好ましい。
図1は、本発明の一実施形態に係る昇圧回路の概略構成を示す回路図である。
図1において、昇圧回路には、直流電源VDDの電圧に対応した電荷を蓄積するキックキャパシタC1〜C6が6段分設けられている。また、昇圧回路には、キックキャパシタC1〜C6を直流電源VDDに並列接続するスイッチSW0〜SW5、SW11〜SW16が設けられるとともに、並列接続されているキックキャパシタC1〜C6および直流電源VDDを直列接続するスイッチSW6〜SW10、SW17が設けられている。また、キックキャパシタC1〜C6にて昇圧された昇圧電圧を出力するスイッチSW18が設けられるとともに、スイッチSW18を直流電源VDDと分離するキャパシタCLが設けられている。
図2(a)において、チャージング動作では、スイッチSW0〜SW5、SW11〜SW16をオンするとともに、スイッチSW2〜SW6、SW17、SW18をオフすることにより、キックキャパシタC1〜C6を直流電源VDDに並列接続する。これにより、キックキャパシタC1〜C6には、直流電源VDDから供給される電圧がそれぞれ印加され、直流電源VDDの電圧に対応した電荷がキックキャパシタC1〜C6にそれぞれ蓄積される。
ここで、キックキャパシタC1〜C6に寄生容量Csub1が存在すると、ポンプアップ動作にて得られる昇圧電圧が低下する。
図3において、キックキャパシタの寄生容量Csubが増大するに従って、ポンプアップ動作にて得られる昇圧電圧HVOUTが低下することが判る。
ここで、SOI構造を持つMOSキャパシタにて図1のキックキャパシタC1〜C6を構成すると、半導体基板に形成される空乏層容量Cd1〜Cd6に対してBOX層容量CB1〜CB6をそれぞれ直列に容量結合させることができ、キックキャパシタC1〜C6に作用する寄生容量Csub1を低減させることが可能となる。このため、寄生容量Csub1を低減させつつ、スイッチドキャパシタ方式に用いられるキックキャパシタC1〜C6をMOSキャパシタにて構成することが可能となり、素子面積の増大を抑制しつつ、昇圧電圧を増大させることが可能となる。
図4(a)において、半導体基板11には、ウェル12が形成されるとともに、半導体基板11とウェル12との接合面に沿って深さd1の空乏層13が形成されている。また、半導体基板11上には、ゲート絶縁膜14を介してゲート電極15が形成され、ゲート電極5の側壁にはサイドウォール16が形成されている。そして、ゲート電極15の一方の側には、ソース層17aがウェル12に形成され、ゲート電極5の他方の側には、ドレイン層17bがウェル12に形成されている。また、ウェル12の周囲には、バックゲートとコンタクトするための高濃度不純物拡散領域18a、18bが形成されている。そして、ゲート電極15は、直流電源Va1を介してソース層17a、ドレイン層17bおよび高濃度不純物拡散領域18a、18bに共通に接続されている。
Cd11は下記の式1により表される。
ここで、一般に用いられているp型シリコンウェハを用いる場合は、Nsub=1E21cm−3である。PNダイオード特性を維持するため、CMOSプロセスの特性上NDはNub以上の濃度となる。NDが大きくなるほど、Vbiは小さくなる。ND=Nsubのとき、Vbi=0.6Vとなり、この値がVbiの最小値である。従って、式1より、Cd11の最大値はE1=0Vの時、Cd11=120μFmであり、図3の計算結果より、最大40%の出力電圧降下を引き起こす。これはトランジスタプロセスのマージンを制限する事を意味しており、不都合である。
このため、図4(b)の寄生容量Csub21は図4(a)の寄生容量Csub11よりも小さくなり、SOI基板上にMOSキャパシタを形成すると、バルク基板上にMOSキャパシタを形成した場合に比べて、MOSキャパシタに付加される寄生容量を低減することができる。例えば、絶縁層22の膜厚を2000[nm]とし、図4(b)の空乏層容量Cd21が図4(a)の空乏層容量Cd11と等しいものとすると、Csub21=0.012[pF]となり、寄生容量Csub21を70[%]程度削減することができる。
図5において、例えば、図1のスイッチSW7はNチャンネル電界効果型トランジスタT1、スイッチSW13はPチャンネル電界効果型トランジスタT2、スイッチSW2はNチャンネル電界効果型トランジスタT3、キックキャパシタC3はNチャンネル電界効果型トランジスタT4にて構成することができる。そして、Nチャンネル電界効果型トランジスタT4はSOI構造を持つMOSキャパシタを構成することができる。
図6において、半導体チップ31には、バルク領域R1およびSOI形成領域R2が設けられている。そして、バルク領域R1には、NウェルN1、N2およびPウェルP1が形成され、SOI形成領域R2には、NウェルN3が形成されている。そして、図5のNチャンネル電界効果型トランジスタT1、T3、T4がNウェルN1、N2、N3にそれぞれ形成され、Pチャンネル電界効果型トランジスタT2がPウェルP1に形成されている。
また、NウェルN1上には、ゲート電極G1が配置されるとともに、NウェルN1には、ゲート電極G1を挟み込むように配置されたP型不純物拡散層DP1a、DP1bが形成されている。また、NウェルN1の周囲には、バックゲートコンタクトをとるためのN型不純物拡散層DN1が形成されている。
また、NウェルN3上には、複数のゲート電極G4が配置されるとともに、NウェルN3には、ゲート電極G4を挟み込むように配置されたP型不純物拡散層DP4が形成されている。
Claims (4)
- 半導体基板上に形成されたBOX層と、
前記BOX層上に形成された半導体層と、
前記半導体層に形成された複数のMOSキャパシタと、
前記半導体基板に形成され、直流電圧が前記MOSキャパシタに共通に印加されるように前記MOSキャパシタを並列接続するとともに、前記並列接続されたMOSキャパシタが直列接続されるように切り替えを行うスイッチング素子とを備え、
前記スイッチング素子は、前記半導体基板のバルク領域に形成されていることを特徴とする半導体装置。 - 前記BOX層の膜厚は10[nm]以上であること、を特徴とする請求項1に記載の半導体装置。
- 前記BOX層の膜厚は57[nm]以上であること、を特徴とする請求項1に記載の半導体装置。
- 第1制御信号に基づいてオン/オフ動作を行う第1電界効果型トランジスタと、
前記第1制御信号に基づいて前記第1電界効果型トランジスタと逆のオン/オフ動作を行う第2電界効果型トランジスタと、
前記第1制御信号と逆相の第2制御信号に基づいて前記第1電界効果型トランジスタと同一のオン/オフ動作を行う第3電界効果型トランジスタと、
MOSキャパシタを構成する第4電界効果型トランジスタとを備え、
前記第1電界効果型トランジスタおよび前記第2電界効果型トランジスタのソースは前記第4電界効果型トランジスタのゲートに接続され、
前記第1電界効果型トランジスタのドレインは前記第3電界効果型トランジスタのソースに接続され、
前記第3電界効果型トランジスタのドレインは前記第4電界効果型トランジスタのソースおよびドレインに共通に接続され、
前記第4電界効果型トランジスタはSOI構造を持ち、
前記第1〜第3電界効果型トランジスタはバルク基板上に形成されていることを特徴とする昇圧回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006171354A JP4175393B2 (ja) | 2005-06-23 | 2006-06-21 | 半導体装置および昇圧回路 |
TW095122484A TW200707882A (en) | 2005-06-23 | 2006-06-22 | Semiconductor device and booster circuit |
KR1020060056911A KR100802486B1 (ko) | 2005-06-23 | 2006-06-23 | 반도체 장치 및 승압 회로 |
US11/426,153 US7692478B2 (en) | 2005-06-23 | 2006-06-23 | Semiconductor device and booster circuit |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005183301 | 2005-06-23 | ||
JP2006171354A JP4175393B2 (ja) | 2005-06-23 | 2006-06-21 | 半導体装置および昇圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007036215A JP2007036215A (ja) | 2007-02-08 |
JP4175393B2 true JP4175393B2 (ja) | 2008-11-05 |
Family
ID=37566599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006171354A Expired - Fee Related JP4175393B2 (ja) | 2005-06-23 | 2006-06-21 | 半導体装置および昇圧回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7692478B2 (ja) |
JP (1) | JP4175393B2 (ja) |
KR (1) | KR100802486B1 (ja) |
TW (1) | TW200707882A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006269593A (ja) * | 2005-03-23 | 2006-10-05 | Seiko Epson Corp | 半導体装置および昇圧回路 |
US20100156513A1 (en) * | 2008-12-23 | 2010-06-24 | Pratt & Whitney Rocketdyne, Inc. | Charge pump |
EP2306626A1 (en) * | 2009-09-30 | 2011-04-06 | Nxp B.V. | Voltage conversion circuit |
KR20110106686A (ko) | 2010-03-23 | 2011-09-29 | 삼성전자주식회사 | 차지 펌프, 그 제어 방법, 및 이를 구비한 디스플레이 구동 시스템 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5576565A (en) | 1993-03-31 | 1996-11-19 | Matsushita Electric Industrial Co., Ltd. | MIS capacitor and a semiconductor device utilizing said MIS capacitor |
JPH06338589A (ja) | 1993-03-31 | 1994-12-06 | Matsushita Electric Ind Co Ltd | Misキャパシタ及びそれを用いた半導体装置並びに半導体装置の製造方法 |
JPH07194098A (ja) | 1993-11-17 | 1995-07-28 | Fujitsu Ltd | 昇圧回路及び昇圧回路用コントローラ |
TW271011B (ja) * | 1994-04-20 | 1996-02-21 | Nippon Steel Corp | |
JPH08335704A (ja) | 1995-06-07 | 1996-12-17 | Mitsubishi Electric Corp | 半導体集積回路 |
CN1186874A (zh) | 1996-12-31 | 1998-07-08 | 财团法人韩国机械研究院 | 制造蚀刻轧辊的方法和装置 |
JP4776752B2 (ja) | 2000-04-19 | 2011-09-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US6407425B1 (en) | 2000-09-21 | 2002-06-18 | Texas Instruments Incorporated | Programmable neuron MOSFET on SOI |
US6967523B2 (en) * | 2000-11-21 | 2005-11-22 | Mosaid Technologies Incorporated | Cascaded charge pump power supply with different gate oxide thickness transistors |
JP4627920B2 (ja) * | 2001-04-24 | 2011-02-09 | Okiセミコンダクタ株式会社 | 電源装置 |
JP2003033007A (ja) | 2001-07-09 | 2003-01-31 | Sanyo Electric Co Ltd | チャージポンプ回路の制御方法 |
JP3873679B2 (ja) | 2001-07-23 | 2007-01-24 | セイコーエプソン株式会社 | 半導体容量装置、昇圧回路および不揮発性半導体記憶装置 |
JP3726041B2 (ja) * | 2001-07-24 | 2005-12-14 | エルピーダメモリ株式会社 | 昇圧回路およびその駆動方法 |
JP3557186B2 (ja) * | 2001-09-26 | 2004-08-25 | 三洋電機株式会社 | Dc−dcコンバータ |
US6515903B1 (en) * | 2002-01-16 | 2003-02-04 | Advanced Micro Devices, Inc. | Negative pump regulator using MOS capacitor |
JP4137528B2 (ja) * | 2002-06-13 | 2008-08-20 | セイコーインスツル株式会社 | 電源変換回路 |
JP3730963B2 (ja) | 2003-01-21 | 2006-01-05 | 沖電気工業株式会社 | 半導体集積回路 |
JP2005011475A (ja) | 2003-06-23 | 2005-01-13 | Matsushita Electric Ind Co Ltd | 半導体回路およびその検査方法 |
JP2004172631A (ja) | 2004-01-13 | 2004-06-17 | Sharp Corp | 半導体装置 |
US7199641B2 (en) * | 2005-06-30 | 2007-04-03 | Silicon Laboratories Inc. | Selectably boosted control signal based on supply voltage |
-
2006
- 2006-06-21 JP JP2006171354A patent/JP4175393B2/ja not_active Expired - Fee Related
- 2006-06-22 TW TW095122484A patent/TW200707882A/zh unknown
- 2006-06-23 US US11/426,153 patent/US7692478B2/en not_active Expired - Fee Related
- 2006-06-23 KR KR1020060056911A patent/KR100802486B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200707882A (en) | 2007-02-16 |
KR100802486B1 (ko) | 2008-02-12 |
US7692478B2 (en) | 2010-04-06 |
KR20060134867A (ko) | 2006-12-28 |
US20060290413A1 (en) | 2006-12-28 |
JP2007036215A (ja) | 2007-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7990667B2 (en) | Semiconductor device including esd protection field effect transistor with adjustable back gate potential | |
US7466189B2 (en) | Semiconductor integrated circuit | |
TWI251906B (en) | Semiconductor storage device and semiconductor integrated circuit | |
US20080174359A1 (en) | Semiconductor integrated circuit | |
JPH11265593A (ja) | 負電圧チャージポンプ回路 | |
US7781808B2 (en) | Semiconductor apparatus and complimentary MIS logic circuit | |
US20060220115A1 (en) | Semiconductor device | |
JP6031883B2 (ja) | 半導体集積回路及び電源回路 | |
JP4175393B2 (ja) | 半導体装置および昇圧回路 | |
US20100164600A1 (en) | Novel charge pump | |
US7382022B2 (en) | Semiconductor device and boost circuit | |
CN108964445B (zh) | 具有降低的二极管阈值电压和开态电阻的切换电容器电荷泵 | |
JP2009206284A (ja) | 半導体装置 | |
JP2006080549A (ja) | 半導体記憶装置及び半導体集積回路 | |
CN100463178C (zh) | 半导体装置以及升压电路 | |
CN111033721A (zh) | 半导体器件 | |
JPH09266281A (ja) | 昇圧回路 | |
JP2008117996A (ja) | 半導体装置 | |
US7612412B2 (en) | Semiconductor device and boost circuit | |
US20060278923A1 (en) | Integrated circuit and method for manufacturing an integrated circuit | |
JP3537431B2 (ja) | 半導体装置 | |
CN112436005B (zh) | 半导体装置 | |
US10615132B2 (en) | Integrated circuit capable of operating at very high voltage and method of fabricating same | |
JP2000150789A (ja) | 半導体集積回路 | |
JP2004200426A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080729 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080811 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |