CN108964445B - 具有降低的二极管阈值电压和开态电阻的切换电容器电荷泵 - Google Patents

具有降低的二极管阈值电压和开态电阻的切换电容器电荷泵 Download PDF

Info

Publication number
CN108964445B
CN108964445B CN201710694835.5A CN201710694835A CN108964445B CN 108964445 B CN108964445 B CN 108964445B CN 201710694835 A CN201710694835 A CN 201710694835A CN 108964445 B CN108964445 B CN 108964445B
Authority
CN
China
Prior art keywords
diode
charge pump
stage
transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710694835.5A
Other languages
English (en)
Other versions
CN108964445A (zh
Inventor
勾文敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GF
Original Assignee
GF
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GF filed Critical GF
Publication of CN108964445A publication Critical patent/CN108964445A/zh
Application granted granted Critical
Publication of CN108964445B publication Critical patent/CN108964445B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1532—Peak detectors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/078—Charge pumps of the Schenkel-type with means for reducing the back bias effect, i.e. the effect which causes the threshold voltage of transistors to increase as more stages are added to the converters

Abstract

本发明涉及具有降低的二极管阈值电压和开态电阻的切换电容器电荷泵。本公开涉及一种包括基于二极管的Dickson电荷泵的结构，其被配置为使用独立的多栅极器件以在充电和泵浦阶段期间降低多个晶体管二极管的阈值电压。

Description

具有降低的二极管阈值电压和开态电阻的切换电容器电荷泵
技术领域
本公开涉及切换电容器电荷泵，更具体地，涉及使用自产生的切换背栅极偏置电压的具有降低的二极管阈值电压和开态电阻的切换电容器电荷泵。
背景技术
在典型的体CMOS工艺中，晶体管二极管的体接地。因此，由于背栅极效应，典型的体CMOS工艺中的晶体管二极管的阈值电压是高的。因此，每个晶体管二极管级的阈值电压随着对于每个级的晶体管二极管的源极到体电压(跨源极到体的电压(即，VSB))的增加而增加。
此外，在典型的体CMOS工艺中，由于每个晶体管二极管级的阈值电压增加，因此导致较低的最大输出电压和较低的电压转换效率。
发明内容
在本公开的一个方面中，结构包括基于二极管的Dickson电荷泵，其被配置为使用独立的多栅极器件，以在充电和泵浦阶段期间降低多个晶体管二极管的阈值电压。
在本公开的另一个方面中，结构包括基于二极管的Dickson电荷泵，其被配置为使用全耗尽绝缘体上硅(FDSOI)结构，以在充电和泵浦阶段期间降低多个晶体管二极管的阈值电压。
在本公开的另一个方面中，一种方法包括在充电和泵浦阶段期间将电荷泵中的多个晶体管二极管的阈值电压从预定电压水平降低，并在保持阶段期间将多个晶体管二极管的阈值电压返回到电荷泵中的预定电压水平。
附图说明
在下面的详细描述中通过本公开的示例性实施例的非限制性示例参考所述多个附图来描述本公开。
图1A示出了根据本公开的方面的全耗尽绝缘体上硅(FDSOI)器件。
图1B示出了根据本公开的方面的基于二极管的Dickson电荷泵。
图2A-2B示出了根据本公开的方面的使用全耗尽绝缘体上硅(FDSOI)结构的基于二极管的电荷泵。
图3A-3B示出了根据本公开的方面的第一阶段中的基于二极管的电荷泵操作。
图4A-4B示出了根据本公开的方面的第二阶段(其是第一阶段到第三阶段之间的过渡阶段)中的基于二极管的电荷泵操作。
图5A-5B示出了根据本公开的方面的第三阶段中的基于二极管的电荷泵操作。
图6A-6B示出了根据本公开的方面的第四阶段(其是下一个时钟周期的第三阶段到第一阶段之间的过渡阶段)中的基于二极管的电荷泵操作。
图7A示出了根据本公开的方面的基于二极管的电荷泵的性能。
图7B示出了根据本公开的方面的基于二极管的电荷泵的性能曲线图。
具体实施方式
本公开涉及切换电容器电荷泵，更具体地，涉及使用自产生的切换背栅极偏置电压的具有降低的二极管阈值电压和开态电阻的切换电容器电荷泵。在更具体的实施例中，电荷泵电压发生器利用全耗尽绝缘体上硅(SOI)结构(或任何独立的多栅极结构技术)来降低开态期间的晶体管二极管的阈值电压，并增加截止态期间的晶体管二极管的阈值电压。有利地，通过实施电荷泵电压发生器，提升了性能并节省了电力。
在实施例中，在如在此所述的全耗尽绝缘体上硅(FDSOI)技术中，电压阈值的操纵可以通过背栅极的动态偏置来进行。此外，在FDSOI中，源极和漏极通过薄的绝缘层与阱隔离。因此，与传统的体CMOS器件相比，由于绝缘层，阱内不存在如在此所述的源极-到-阱和漏极-到-阱结。此外，与传统的体CMOS器件相比，正向偏置的范围不受闩锁限制。例如，在传统的体器件中，体(或甚至是隔离的阱)不能连接到高于漏极或源极的任何电压，以避免正向偏置漏极/源极-到-阱结二极管。也就是说，在体CMOS器件中，体COMS器件是偏置依赖的。然而，如在此所述，源极/漏极电容器对阱是偏置独立的。
在实施例中，电荷泵是基于二极管的Dickson电荷泵，其包括级联Villard倍增器，级联Villard倍增器之后是峰值检测器。Villard倍增器用于在级联级中向输入电压提供电压移动。峰值检测器可以提供Villard倍增器的最终级的输出的平滑。此外，在实施例中，电荷泵的第一级的晶体管二极管的背栅极被采用切换时钟电压偏置，而后续级中的后续晶体管二极管的背栅极被采用为前栅极电压产生的相同的切换电压偏置。为了产生超过电源和接地电压的背栅极偏置，电荷泵电压发生器是高效的，以提高性能并节省电力。相反，在已知的存储器系统中，由于每个晶体管二极管级的阈值电压增加，因此导致较低的电压转换效率和较低的最大输出电压。
在实施例中，电荷泵被配置为使用独立的多栅极器件以在充电和泵浦阶段期间降低多个晶体管二极管的阈值电压。此外，独立的多栅极器件可用于在保持阶段期间将多个晶体管二极管的阈值电压返回到更高的电压。独立的多栅极器件可以包括全耗尽绝缘体上硅(FDSOI)结构。多个电容器可以在电荷泵的每个级之间来连接。此外，多个晶体管二极管的阈值电压可以在保持阶段期间返回到电荷泵中的预定电压水平。
图1A示出了根据本公开的方面的具有翻转阱结构的全耗尽绝缘体上硅(FDSOI)NFET。具有翻转阱的FDSOI NFET器件100包括源极105、栅极110、漏极115、掺杂P+区域120、掺杂N+区域125、浅沟槽隔离(STI)区域130、沟道135、埋入氧化物(BOX)层140、p阱145、掺杂n阱150和p衬底155(即，接地)。在图1A中，源极105和漏极115通过薄的绝缘体层(即，埋入氧化物层140)与p阱145隔离。以这种方式，由于埋入氧化物层140，p阱145中不存在源极-到-阱和漏极-到-阱结。因此，在FDSOI器件100中，正向偏置的范围不受闩锁限制，并且源极-到-阱和漏极-到-阱电容器对于p阱145是偏置独立的。此外，在FDSOI 100中，电压阈值操纵可以通过背栅极的动态偏置来进行。尽管图1A示出了具有翻转阱结构的FDSOI NFET，但是实施例不受限制。例如，在另一个实施例中，本公开可以使用具有翻转阱结构的FDSOI PFET来配置。
图1B示出了根据本公开的方面的基于二极管的Dickson电荷泵。在实施例中，基于二极管的Dickson电荷泵200包括Villard倍增器210、峰值检测器220和变压器250。在实施例中，Villard倍增器210使用电容器230和二极管240用于在级联级中向输入电压提供电压移动。峰值检测器220还使用电容器230和二极管240用于提供Villard倍增器210的最终级的输出的平滑。变压器250被配置为阶升(即，增加)和阶降(即，减小)输入到Villard倍增器210的AC电压。
图2A示出了根据本公开的方面的使用全耗尽绝缘体上硅(FDSOI)结构的基于二极管的电荷泵。图2A包括具有多级的基于二极管的Dickson电荷泵300。具体地，基于二极管的Dickson电荷泵300包括多级处的第一电容器310、第二电容器320、晶体管二极管330、340、350、360和370以及反相器(或缓冲器)380、390。进一步提供输入电压VIN(等于VDD电压)、电压V0、电压V1、电压V2、电压V3、输出电压VOUT以及信号PHI1和PHI2。图2A中的每个晶体管二极管330、340、350、360和370是FDSOI器件。
在图2A中，第一级的晶体管二极管330的背栅极采用切换时钟电压(即，PHI2)被偏置。此外，后续级的晶体管二极管340、350、360和370的背栅极采用为前栅极电压产生的相同的切换电压被偏置。此外，基于二极管的电荷泵300使用不具有漏极/源极-到-阱结二极管的全耗尽SOI器件(即，晶体管二极管330、340、350、360和370)。在实施例中，虽然描述了全耗尽SOI器件，但是本公开可应用于不具有漏极/源极-到-阱结二极管的任何独立的多栅极器件。
在图2A中，具有全耗尽SOI器件的基于二极管的电荷泵300的结构在充电和泵浦阶段期间降低了二极管的阈值电压，并且在保持阶段期间返回到较高且非背栅极偏置的阈值电压。此外，在实施例中，由于几乎相同的背栅极偏置，基于二极管的电荷泵300的每一级处的晶体管二极管330、340、350、360和370的阈值电压几乎相同。
仍然参考图2A，基于二极管的电荷泵300的拓扑结构不需要额外的高电压背栅极偏置发生器和开关，因为基于二极管的Dickson电荷泵300是动态自偏置的。由于每级中的降低的阈值电压，与已知的体器件相比，基于二极管的Dickson电荷泵300具有更高的电压转换效率和更高的最大输出电压。
图2B是对于图2A的使用FDSOI器件的基于二极管的电荷泵300的时序周期。如图2B所示，时序周期包括PHI1和PHI2信号。此外，每个PHI1信号可以具有低电压水平和高电压水平。PHI1进入高电压水平的时间段处于第一阶段410中；而PHI2进入高电压水平的时间段处于第三阶段430中。当PH1进入低电压且PH2进入高电压水平时的过渡时间段处于第二阶段420中。最后，当PHI2进入低电压且PHI1进入高电压水平时的过渡时间段处于第四阶段440中。两个过渡时段被称为非重叠时间段，以确保PHI1和PH2并不同时处于高电压，因此，避免两个二极管相邻的晶体管同时开启。
图3A示出了根据本公开的方面的在第一阶段410中的基于二极管的电荷泵300。在第一阶段410中，PHI1进入高电压水平。当PHI1进入高电压水平时，晶体管二极管330、350和370截止。如通过电流流动箭头所示，当PHI1进入高电压水平时，晶体管二极管340和360导通。晶体管二极管340和360(即，ON二极管)的背栅极电压至少等于漏极(或源极)电压的最高值，以最小化ON电阻。此外，晶体管二极管330、350和370(即，OFF二极管)的背栅极电压最多等于漏极(或源极)电压的最低值，以最小化OFF泄漏。
图3B是对于图3A所示的基于二极管的电荷泵300的时序周期。当晶体管二极管330、350和370截止时，V1和V3处于低电压水平。此外，当晶体管二极管340和360导通时，V0和V2处于高电压水平。VOUT在整个第一阶段410期间保持在高电压水平。
图4A示出了根据本公开的方面的在第二阶段420中的基于二极管的电荷泵300。在第二阶段420中，PHI1正在从高电压水平过渡到低电压水平。此外，在第二阶段420中，PHI2正在从低电压水平过渡到高电压水平。在这种情况下，当PHI1和PHI2都正在水平之间过渡时，全部晶体管二极管330、340、350、360和370都截止。
图4B是对于图4A所示的基于二极管的电荷泵300的时序周期。在第二阶段420的开始，V1和V3处于低电压水平。然后，V1和V3开始从低电压水平过渡到高电压水平，并在第二阶段420结束处达到高电压水平。此外，在第二阶段420的开始，V0和V2处于高电压水平。然后，V0和V2开始从高电压水平过渡到低电压水平，并在第二阶段420结束处达到低电压水平。VOUT在整个第二阶段420期间保持在高电压水平。
图5A示出了根据本公开的方面的在第三阶段430中的基于二极管的电荷泵300。在第三阶段430中，PHI2进入高电压水平。当PHI2进入高电压水平时，晶体管二极管340和360截止。如通过电流流动箭头所示，当PHI2进入高电压水平时，晶体管二极管330、350和370导通。
图5B是对于图5A所示的基于二极管的电荷泵300的时钟周期。当晶体管二极管340和360截止时，V0和V2处于低电压水平。此外，当晶体管二极管330、350和370导通时，V1和V3处于高电压水平。VOUT在整个第三阶段430期间保持在高电压水平。
图6A示出了根据本公开的方面的在第四阶段440中的基于二极管的电荷泵300。在第四阶段440中，PHI1从低电压水平过渡到高电压水平。此外，在第四阶段440中，PHI2从高电压水平过渡到低电压水平。在这种情况下，当PHI1和PHI2都正在水平之间过渡时，全部晶体管二极管330、340、350、360和370都截止。
图6B是对于图6A所示的基于二极管的电荷泵300的时序周期。在第四阶段440的开始，V0和V2处于低电压水平。然后，V0和V2开始从低电压水平过渡到高电压水平，并在第四阶段440的结束处达到高电压水平。此外，在第四阶段440的开始，V1和V3处于高电压水平。然后，V1和V3开始从高电压水平过渡到低电压水平，并在第四阶段440结束处达到低电压水平。VOUT在整个第二阶段440期间保持在高电压水平。
图7A示出了根据本公开的方面的基于二极管的电荷泵300的性能。在图7A中，表500示出了基于二极管的电荷泵300与传统电路的性能。具体地，表500示出了输出电压VOUT与负载电流ILOAD，使用具有四个级的基于二极管的电荷泵300，其中每级采用11皮法(即，pf)电荷泵电容器并以100MHz计时。在表500中，第一列示出了负载电流ILOAD，第二列示出了对于自偏置背栅极切换偏置(即，bgsw)的基于二极管的Dickson电荷泵300，第三列示出了使用不具有背栅极偏置的体衬底的传统电路nobg。
如图7A所示，在无负载电流的情况下，使用自偏置背栅极切换偏置(即，bgsw)的基于二极管的电荷泵300的最大可实现输出电压为7.77V，电压转换效率为86.3％。相比之下，使用采用不具有背栅极偏置(即nobg)的体衬底的传统电路的最大可实现输出电压为5.17V，电压转换效率为62.0％。因此，本领域普通技术人员将理解，使用自偏置背栅极切换偏置的基于二极管的电荷泵300导致更高的最大输出电压和提高的电压转换效率。
图7B示出了描述图7A中的表500的结果的曲线图600。在图7B中，曲线图600的y轴示出了以伏特为单位的输出电压，曲线图600的x轴示出了以10-3安培为单位的负载电流。上线610是使用自偏置背栅极切换偏置(即，bgsw)的基于二极管的Dickson电荷泵300，而下线620是使用不具有背栅极偏置(即，nobg)的体衬底的传统电路。因此，本领域普通技术人员将理解，在每个负载电流处，使用自偏置背栅极切换偏置(即，bgsw)的基于二极管的电荷泵300具有提高的最大输出电压和更高的电压转换效率。
本公开的用于降低切换电容器电荷泵的二极管阈值电压和开态电阻的电路和方法可以使用多个不同的工具以多种方式来制造。通常，方法和工具用于形成尺寸在微米和纳米级的结构。已经从集成电路(IC)技术中采用了用于制造本公开的用于降低切换电容器电荷泵的二极管阈值电压和开态电阻的电路和方法的方法(即，技术)。例如，这些结构构建在晶片上，并且通过在晶片顶部上通过光刻工艺图案化的材料的膜来实现。具体地，用于降低切换电容器电荷泵的二极管阈值电压和开态电阻的电路和方法的制造使用三个基本构建块：(i)在衬底上沉积材料的薄膜，(ii)通过光刻成像在膜的顶部上形成图案化掩模，以及(iii)将膜选择性地蚀刻到掩模。
如上所述的方法用于集成电路芯片的制造。所得到的集成电路芯片可以由制造商以原始晶片形式(也就是说，作为具有多个未封装芯片的单个晶片)作为裸芯片或以封装形式分发。在后一种情况下，芯片安装在单个芯片封装(诸如塑料载体，具有固定到母板或其它更高级别载体的引线)或多芯片封装(诸如具有单面或双面表面互连或掩埋互连的陶瓷载体)中。在任何情况下，芯片然后与其它芯片、分立电路元件和/或其它信号处理设备集成，作为(a)中间产品(诸如母板)或(b)最终产品的一部分。最终产品可以是包括集成电路芯片的任何产品，从玩具和其它低端应用到具有显示器、键盘或其它输入设备以及中央处理器的高级计算机产品。
为了说明的目的，已经呈现了本公开的各种实施例的描述，但并不旨在穷举或限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域普通技术人员将是显而易见的。选择在此所使用的术语是为了最好地解释实施例的原理、对市场中发现的技术的实际应用或技术改进，或使得本领域普通技术人员能够理解在此所公开的实施例。

Claims (14)

1.一种包括基于二极管的Dickson电荷泵的结构，所述基于二极管的Dickson电荷泵被配置为使用独立的多栅极器件，以在充电和泵浦阶段期间降低多个晶体管二极管的阈值电压，所述结构还包括：
第一反相器，具有第一输出，所述第一输出被经由第一电容器连接到所述基于二极管的Dickson电荷泵的第二级和第三级之间的第二节点和被经由第二电容器连接到所述基于二极管的Dickson电荷泵的第四级和第五级之间的第四节点；以及
第二反相器，具有第二输出，所述第二输出被经由第三电容器连接到所述基于二极管的Dickson电荷泵的第一级和所述第二级之间的第一节点和被经由第四电容器连接到所述基于二极管的Dickson电荷泵的所述第三级和所述第四级之间的第三节点，
其中所述电荷泵的第一级的晶体管二极管的背栅极被采用所述第一反相器输出的切换时钟电压偏置，所述第一级的晶体管二极管的前栅极被采用所述电荷泵的输入电压偏置，所有后续级中的后续晶体管二极管的背栅极被采用为该后续晶体管二极管的前栅极电压所产生的相同的切换电压偏置，
其中所述后续晶体管二极管是全耗尽绝缘体上硅NFET器件。
2.根据权利要求1所述的结构，其中，所述独立的多栅极器件是所述全耗尽绝缘体上硅NFET器件。
3.根据权利要求2所述的结构，其中，所述全耗尽绝缘体上硅NFET器件包括源极和漏极，所述源极和所述漏极通过绝缘层与衬底的阱隔离。
4.根据权利要求1所述的结构，其中，所述基于二极管的Dickson电荷泵包括多个级联的Villard倍增器和峰值检测器。
5.根据权利要求4所述的结构，其中，所述多个级联的Villard倍增器之后是所述峰值检测器。
6.根据权利要求1所述的结构，其中，所述电荷泵被配置为使用所述独立的多栅极器件，以在保持阶段期间将所述多个晶体管二极管的所述阈值电压返回到比在所述充电和泵浦阶段期间的所述多个晶体管二极管的所述阈值电压更高的电压。
7.一种包括基于二极管的Dickson电荷泵的结构，所述基于二极管的Dickson电荷泵配置为使用全耗尽绝缘体上硅结构，以在充电和泵浦阶段期间降低多个晶体管二极管的阈值电压，所述结构还包括：
第一反相器，具有第一输出，所述第一输出被经由第一电容器连接到所述基于二极管的Dickson电荷泵的第二级和第三级之间的第二节点和被经由第二电容器连接到所述基于二极管的Dickson电荷泵的第四级和第五级之间的第四节点；以及
第二反相器，具有第二输出，所述第二输出被经由第三电容器连接到所述基于二极管的Dickson电荷泵的第一级和所述第二级之间的第一节点和被经由第四电容器连接到所述基于二极管的Dickson电荷泵的所述第三级和所述第四级之间的第三节点，
其中所述基于二极管的Dickson电荷泵的第一级的晶体管二极管的背栅极被采用所述第一反相器输出的切换时钟电压偏置，所述第一级的晶体管二极管的前栅极被采用所述电荷泵的输入电压偏置，
所有后续级中的后续晶体管二极管的背栅极被采用为该后续晶体管二极管的前栅极电压所产生的相同的切换电压偏置，
其中所述后续晶体管二极管是全耗尽绝缘体上硅NFET器件。
8.根据权利要求7所述的结构，其中，所述全耗尽绝缘体上硅结构包括源极和漏极，所述源极和所述漏极通过绝缘层与衬底的阱隔离。
9.根据权利要求7所述的结构，其中，所述基于二极管的Dickson电荷泵包括多个级联的Villard倍增器，所述多个级联的Villard倍增器之后是峰值检测器。
10.根据权利要求7所述的结构，其中，所述基于二极管的Dickson电荷泵被配置为使用所述全耗尽绝缘体上硅结构，以在保持阶段期间将所述多个晶体管二极管的所述阈值电压返回到比在所述充电和泵浦阶段期间的所述多个晶体管二极管的所述阈值电压更高的电压。
11.一种用于包括基于二极管的Dickson电荷泵的结构的方法，
其中，所述结构还包括：
第一反相器，具有第一输出，所述第一输出被经由第一电容器连接到所述基于二极管的Dickson电荷泵的第二级和第三级之间的第二节点和被经由第二电容器连接到所述基于二极管的Dickson电荷泵的第四级和第五级之间的第四节点；以及
第二反相器，具有第二输出，所述第二输出被经由第三电容器连接到所述基于二极管的Dickson电荷泵的第一级和所述第二级之间的第一节点和被经由第四电容器连接到所述基于二极管的Dickson电荷泵的所述第三级和所述第四级之间的第三节点，
所述方法包括：
在充电和泵浦阶段期间将所述电荷泵中的多个晶体管二极管的阈值电压从预定电压水平降低；
在保持阶段期间将所述多个晶体管二极管的所述阈值电压返回到所述电荷泵中的所述预定电压水平，
采用所述第一反相器输出的切换时钟电压偏置所述电荷泵的第一级的晶体管二极管的背栅极；以及
采用所述电荷泵的输入电压偏置所述第一级的晶体管二极管的前栅极；以及
采用为所有后续级中的后续晶体管二极管的前栅极电压所产生的相同的切换电压偏置该后续晶体管二极管的背栅极，
其中所述后续晶体管二极管是全耗尽绝缘体上硅NFET器件。
12.根据权利要求11所述的方法，其中，所述基于二极管的Dickson电荷泵使用独立的多栅极器件以降低所述阈值电压。
13.根据权利要求12所述的方法，其中，所述独立的多栅极器件是所述全耗尽绝缘体上硅NFET器件。
14.根据权利要求13所述的方法，其中，所述全耗尽绝缘体上硅NFET器件包括源极和漏极，所述源极和所述漏极通过绝缘层与衬底的阱隔离。
CN201710694835.5A 2017-05-19 2017-08-15 具有降低的二极管阈值电压和开态电阻的切换电容器电荷泵 Active CN108964445B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/599,596 US10236768B2 (en) 2017-05-19 2017-05-19 Switched-capacitor charge pump with reduced diode threshold voltage and on state resistance
US15/599596 2017-05-19

Publications (2)

Publication Number Publication Date
CN108964445A CN108964445A (zh) 2018-12-07
CN108964445B true CN108964445B (zh) 2020-12-04

Family

ID=64272128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710694835.5A Active CN108964445B (zh) 2017-05-19 2017-08-15 具有降低的二极管阈值电压和开态电阻的切换电容器电荷泵

Country Status (3)

Country Link
US (1) US10236768B2 (zh)
CN (1) CN108964445B (zh)
TW (1) TWI659598B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190238053A1 (en) * 2017-12-22 2019-08-01 The Charles Stark Draper Laboratory, Inc. Multi-Source Power Supply Having a Self-Impedance Matching Energy Harvester with Clamped Output Voltage
TWI698077B (zh) * 2019-10-14 2020-07-01 瑞昱半導體股份有限公司 電荷幫浦電路及其動態調整電壓的供電方法
EP4125118A1 (en) * 2021-07-30 2023-02-01 Infineon Technologies AG Electronic device and charge pump circuit
TWI762401B (zh) * 2021-08-12 2022-04-21 力晶積成電子製造股份有限公司 升壓時脈產生器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102265494A (zh) * 2008-12-18 2011-11-30 Nxp股份有限公司 电荷泵电路
CN104205594A (zh) * 2012-03-23 2014-12-10 Soitec公司 包含多栅极晶体管的电荷泵电路及其操作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1217662A1 (en) 2000-12-21 2002-06-26 Universite Catholique De Louvain Ultra-low power basic blocks and their uses
JP3960513B2 (ja) * 2001-08-01 2007-08-15 シャープ株式会社 半導体チャージポンプ回路および不揮発性半導体記憶装置
US20100308899A1 (en) * 2009-06-04 2010-12-09 Pericom Semiconductor Corp. Dual-Output Triple-Vdd Charge Pump
US9385592B2 (en) * 2013-08-21 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Charge pump circuit and semiconductor device including the same
FR3034593A1 (zh) 2015-04-02 2016-10-07 Commissariat Energie Atomique
US9490007B1 (en) 2015-05-21 2016-11-08 Globalfoundries Inc. Device comprising a plurality of FDSOI static random-access memory bitcells and method of operation thereof
US9972395B2 (en) 2015-10-05 2018-05-15 Silicon Storage Technology, Inc. Row and column decoders comprising fully depleted silicon-on-insulator transistors for use in flash memory systems

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102265494A (zh) * 2008-12-18 2011-11-30 Nxp股份有限公司 电荷泵电路
CN104205594A (zh) * 2012-03-23 2014-12-10 Soitec公司 包含多栅极晶体管的电荷泵电路及其操作方法

Also Published As

Publication number Publication date
TW201902095A (zh) 2019-01-01
CN108964445A (zh) 2018-12-07
US10236768B2 (en) 2019-03-19
TWI659598B (zh) 2019-05-11
US20180337596A1 (en) 2018-11-22

Similar Documents

Publication Publication Date Title
CN108964445B (zh) 具有降低的二极管阈值电压和开态电阻的切换电容器电荷泵
JP2535173B2 (ja) パワダウン特性とｒｓ−２３２送信機／受信機とを含む集積二重電荷ポンプ電源回路
Ker et al. Ultra-high-voltage charge pump circuit in low-voltage bulk CMOS processes with polysilicon diodes
US7378898B2 (en) Voltage droop suppressing circuit
US7990667B2 (en) Semiconductor device including esd protection field effect transistor with adjustable back gate potential
EP2351032B1 (en) Switched capacitor voltage converters
Shahidi et al. Partially-depleted SOI technology for digital logic
EP0145004A2 (en) Bipolar Transistor-Field Effect Transistor Composite Circuit
KR960012249B1 (ko) 래치업 방지회로를 가진 cmos 집적회로장치
KR100243496B1 (ko) 반도체 장치
KR20020089311A (ko) 얇은 게이트 산화물용 감결합 커패시터
US9369038B2 (en) Semiconductor integrated circuit and power supply circuit
US7902861B2 (en) Adiabatic CMOS design
KR20050077337A (ko) 동적 문턱 전압을 가지는 반도체 회로
US20090072891A1 (en) Varactor-based charge pump
JP2000286687A (ja) レベルシフト回路及びインバータ装置
US10985156B2 (en) Electrostatic discharge clamp with reduced off-state power consumption
JPH0344423B2 (zh)
US11309792B2 (en) Voltage converter circuit
US8742829B2 (en) Low leakage digital buffer using bootstrap inter-stage
US11454668B2 (en) Voltage tracking circuit and method of operating the same
US20210036168A1 (en) Complementary metal-oxide-semiconductor (mos) capacitor
US6632686B1 (en) Silicon on insulator device design having improved floating body effect
Ker et al. On-chip high-voltage charge pump circuit in standard CMOS processes with polysilicon diodes
US6552397B1 (en) Charge pump device formed on silicon-on-insulator and operation method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TA01 Transfer of patent application right

Effective date of registration: 20201201

Address after: California, USA

Applicant after: Lattice core USA Inc

Address before: Grand Cayman Islands

Applicant before: GF

TA01 Transfer of patent application right