TW201902095A - 具有降低二極管閾值電壓和通態電阻的開關電容充電泵 - Google Patents

具有降低二極管閾值電壓和通態電阻的開關電容充電泵 Download PDF

Info

Publication number
TW201902095A
TW201902095A TW106123657A TW106123657A TW201902095A TW 201902095 A TW201902095 A TW 201902095A TW 106123657 A TW106123657 A TW 106123657A TW 106123657 A TW106123657 A TW 106123657A TW 201902095 A TW201902095 A TW 201902095A
Authority
TW
Taiwan
Prior art keywords
diode
charge pump
voltage
gate
fdsoi
Prior art date
Application number
TW106123657A
Other languages
English (en)
Other versions
TWI659598B (zh
Inventor
文敏 勾
Original Assignee
格羅方德美國公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德美國公司 filed Critical 格羅方德美國公司
Publication of TW201902095A publication Critical patent/TW201902095A/zh
Application granted granted Critical
Publication of TWI659598B publication Critical patent/TWI659598B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1532—Peak detectors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/078—Charge pumps of the Schenkel-type with means for reducing the back bias effect, i.e. the effect which causes the threshold voltage of transistors to increase as more stages are added to the converters

Abstract

本發明所揭示內容係關於一種包括一二極管型迪克森充電泵的結構，其配置成使用獨立多閘極裝置，降低充電和泵送階段期間複數電晶體二極管之閾值電壓。

Description

具有降低二極管閾值電壓和通態電阻的開關電容充電泵
本發明所揭示內容係關於一種開關電容充電泵，尤其係關於一種使用自生開關背向閘極偏壓、具有降低二極管閾值電壓和通態電阻的開關電容充電泵。
在典型的塊體(bulk)互補金氧半導體(CMOS)製程中，塊體之電晶體二極管為接地。因此，典型的塊體CMOS製程中的電晶體二極管之閾值電壓，由於該背向閘極效應的影響而為高。結果，隨著每個階段的電晶體二極管之源極對塊體電壓(跨源極對塊體的電壓(即VSB))增加，每個電晶體二極管級之閾值電壓皆增加。
再者，在該典型的塊體CMOS製程中，隨著每個電晶體二極管級之閾值電壓增加，導致較低的最大輸出電壓和較低的電壓轉換效率。
在所揭示內容之態樣中，一種結構包括一二極管型迪克森(Dickson)充電泵，其配置成使用獨立多閘極裝置，降低充電和泵送階段期間複數電晶體二極管之閾值電壓。
在所揭示內容之另一態樣中，一種結構包括一二極管型迪克 森充電泵，其配置成使用完全空乏矽覆絕緣體(fully-depleted silicon on insulator，簡稱FDSOI)結構，降低充電和泵送階段期間複數電晶體二極管之閾值電壓。
在所揭示內容之另一態樣中，一種方法包括從充電和泵送階段期間之一預定電壓位準，降低充電泵中的複數電晶體二極管之閾值電壓，以及將該等複數電晶體二極管之閾值電壓恢復成保持階段期間該充電泵中的預定電壓位準。
100‧‧‧完全空乏矽覆絕緣體(FDSOI)裝置
105‧‧‧源極
110‧‧‧閘極
115‧‧‧汲極
120‧‧‧摻雜P+區
125‧‧‧摻雜N+區
130‧‧‧淺溝槽隔離(STI)區
135‧‧‧通道
140‧‧‧埋藏氧化層(BOX)層
145‧‧‧p井
150‧‧‧摻雜n井
155‧‧‧p基板
200‧‧‧二極管型迪克森(Dickson)充電泵
210‧‧‧維拉德(Villard)倍增器
220‧‧‧峰值偵測器
230‧‧‧電容器
240‧‧‧二極管
250‧‧‧變壓器
300‧‧‧二極管型迪克森(Dickson)充電泵
310‧‧‧第一電容器
320‧‧‧第二電容器
330、340、350、360、370‧‧‧電晶體二極管
380、390‧‧‧反相器
400‧‧‧時脈循環
410‧‧‧第一階段
420‧‧‧第二階段
430‧‧‧第三階段
440‧‧‧第四階段
500‧‧‧表格
600‧‧‧曲線圖
610‧‧‧上部線
620‧‧‧下部線
VIN=VDD‧‧‧輸入電壓
V0、V1、V2、V3‧‧‧電壓
VOUT‧‧‧輸出電壓
PHI1、PHI2‧‧‧信號
ILOAD‧‧‧負載電流
本發明所揭示內容藉由本發明所揭示內容之示例性具體實施例之非限制性範例，參照該等所提及的複數圖式在接下來的實施方式中進行說明。
圖1A顯示依據本發明所揭示內容之態樣的完全空乏矽覆絕緣體(FDSOI)裝置。
圖1B顯示依據本發明所揭示內容之態樣的二極管型迪克森充電泵。
圖2A至圖2B顯示使用依據本發明所揭示內容之態樣的完全空乏矽覆絕緣體(FDSOI)結構的二極管型充電泵。
圖3A至圖3B顯示依據本發明所揭示內容之態樣的第一階段中的二極管型充電泵操作。
圖4A至圖4B顯示依據本發明所揭示內容之態樣的第二階段(其為第一階段至第三階段之間的過渡階段)中的二極管型充電泵操作。
圖5A至圖5B顯示依據本發明所揭示內容之態樣的第三階段中的二極管型充電泵操作。
圖6A至圖6B顯示依據本發明所揭示內容之態樣的第四階段(其為該下一個時脈循環之第三階段至第一階段之間的過渡階段)中的二 極管型充電泵操作。
圖7A顯示依據本發明所揭示內容之態樣的二極管型充電泵之性能。
圖7B顯示依據本發明所揭示內容之態樣的二極管型充電泵之性能曲線圖。
本發明所揭示內容係關於一種開關電容充電泵，尤其係關於一種使用自生開關背向閘極偏壓、具有降低二極管閾值電壓和通態電阻的開關電容充電泵。在更具體的具體實施例中，充電泵電壓產生器利用完全空乏矽覆絕緣體(SOI)結構(或任何獨立多閘極結構技術)降低通態期間電晶體二極管之閾值電壓，並增加該止態(off state)期間該電晶體二極管之閾值電壓。具優勢地，透過實行該充電泵電壓產生器可提高性能並節省功率。
在具體實施例中，在如文中所說明的完全空乏矽覆絕緣體(FDSOI)技術中，該電壓閾值之操控可透過該背向閘極之動態偏壓發生。又，在FDSOI中，該源極和汲極由薄絕緣層與該井隔離。因此，與慣用的塊體CMOS裝置相較，如文中所說明的源極對井和汲極對井接面由於該絕緣層而不存在於該井內。又，與慣用的塊體CMOS裝置相較，順向偏壓之範圍不受閂鎖效應限制。舉例來說，在慣用的塊體裝置中，該塊體(或甚至該隔離井)無法連接到高於該汲極或源極的任何電壓，以避免順向偏壓該汲極/源極對井接面二極管。亦即，在塊體CMOS裝置中，該塊體COMS裝置為偏壓相關。然而，如文中所說明，該源極/汲極電容對井為偏壓無關。
在具體實施例中，該充電泵是二極管型迪克森充電泵，包含串接維拉德(Villard)倍增器，其接著係峰值偵測器。該等維拉德倍增器用於向串接各級中的輸入電壓提供電壓偏移。該峰值偵測器提供該等維拉德倍增器之最後級之輸出之平滑化。此外，在具體實施例中，該充電泵之第一 級之電晶體二極管之背向閘極，透過開關時脈電壓加偏壓，其中後續各級中的後續電晶體二極管之背向閘極，透過為前閘極電壓所產生的相同開關電壓加偏壓。為了產生超出該供應和接地電壓的背向閘極偏壓，該充電泵電壓產生器為高效，以提高性能並節省功率。相對而言，在已知記憶體系統中，由於每個電晶體二極管級之閾值電壓皆增加，因此導致較低的電壓轉換效率和較低的最大輸出電壓。
在具體實施例中，該充電泵配置成使用獨立多閘極裝置，降低充電和泵送階段期間複數電晶體二極管之閾值電壓。又，該獨立多閘極裝置可用於將該等複數電晶體二極管之閾值電壓恢復成保持階段期間更高的電壓。該獨立多閘極裝置可包括一完全空乏矽覆絕緣體(FDSOI)結構。複數電容器可連接於該充電泵之每個級之間。又，該等複數電晶體二極管之閾值電壓可恢復成保持階段期間該充電泵中的預定電壓位準。
圖1A顯示依據本發明所揭示內容之態樣具有覆井(flipped-well)結構的完全空乏矽覆絕緣體(FDSOI)負通道場效電晶體(NFET)。具有覆井裝置100的FDSOI NFET包括一源極105、一閘極110、一汲極115、一摻雜P+區120、一摻雜N+區125、一淺溝槽隔離(Shallow trench isolation，STI)區130、一通道135、一埋藏氧化層(Buried oxide，BOX)層140、一p井145、一摻雜n井150和一p基板155(即接地)。在圖1A中，源極105和汲極115由薄絕緣體層(即埋藏氧化層140)與p井145隔離。如此，源極對井和汲極對井接面由於埋藏氧化層140而不存在於p井145中。因此，在FDSOI裝置100中，順向偏壓之範圍不受閂鎖效應限制，而且源極對井和汲極對井電容對p井145為偏壓無關。此外，在FDSOI 100中，電壓閾值操控可由該背向閘極之動態偏壓發生。儘管圖1A顯示具有覆井結構的FDSOI NFET，但具體實施例不受限制。舉例來說，在另一個具體實施例中，本發明所揭示內容可使用具有覆井結構的FDSOI正通道場效電晶體(PFET)進行配置。
圖1B顯示依據本發明所揭示內容之態樣的二極管型迪克森充電泵。在具體實施例中，二極管型迪克森充電泵200包括一維拉德倍增器210、一峰值偵測器220和一變壓器250。在具體實施例中，維拉德倍增器210使用電容器230和二極管240向串接各級中的輸入電壓提供電壓偏移。峰值偵測器220也使用電容器230和二極管240提供維拉德倍增器210之最後級之輸出之平滑化。變壓器250配置成升壓(即增加)和降壓(即減少)輸入到維拉德倍增器210的交流(AC)電壓。
圖2A顯示依據本發明所揭示內容之態樣使用該完全空乏矽覆絕緣體(FDSOI)結構的二極管型充電泵。圖2A包括一二極管型迪克森充電泵300，其具有多個級。特別是，二極管型迪克森充電泵300包括在多個級之一第一電容器310；一第二電容器320；電晶體二極管330、340、350、360和370；以及反相器(或緩衝器)380、390。進一步提供輸入電壓VIN(其等於VDD電壓)、電壓V0、電壓V1、電壓V2、電壓V3、輸出電壓VOUT，以及信號PHI1和PHI2。圖2A的每個該等電晶體二極管330、340、350、360和370皆是FDSOI裝置。
在圖2A中，該第一級之電晶體二極管330之背向閘極，透過開關時脈電壓(即PHI2)加偏壓。又，後續各級之該等電晶體二極管340、350、360和370之背向閘極，透過為該前閘極電壓所產生的相同開關電壓加偏壓。又，二極管型充電泵300使用沒有汲極/源極對井接面二極管的完全空乏SOI裝置(即電晶體二極管330、340、350、360和370)。在具體實施例中，儘管說明了完全空乏SOI裝置，但本發明所揭示內容適用於沒有汲極/源極對井接面二極管的任何獨立多閘極裝置。
在圖2A中，具有該完全空乏SOI裝置的二極管型充電泵300之配置，降低該充電和泵送階段期間該二極管之閾值電壓，並恢復成該保持階段期間該較高和非背向閘極偏壓的閾值電壓。又，在具體實施例中，在二極管型充電泵300之每個級的該等電晶體二極管330、340、350、360 和370之該等閾值電壓，由於幾乎相同的背向閘極偏壓而幾乎相同。
仍參照圖2A，由於二極管型迪克森充電泵300動態地自給偏壓，因此二極管型充電泵300之布局不需要附加的高壓背向閘極偏壓產生器和開關。由於每個級中的降低閾值電壓結果，因此二極管型迪克森充電泵300與已知塊體裝置相較，具有更高的電壓轉換效率和更高的最大輸出電壓。
圖2B是使用圖2A之FDSOI裝置的二極管型充電泵300的時脈循環。如圖2B所示，該時脈循環包括PHI1和PHI2信號。又，每個該等PHI1信號皆可具有低電壓位準和高電壓位準。到達高電壓位準的PHI1之時段在第一階段410中；而到達高電壓位準的PHI2之時段在第三階段430中。當PH1到達低電壓且PH2到達高電壓位準時的過渡時段係在第二階段420中。最後，當PHI2到達低電壓且PHI1到達高電壓位準時的過渡時段係在第四階段440中。該等兩個過渡期間稱為該未重疊時段，以確保PHI1和PH2未同時處於高電壓，因而，避免兩個二極管相鄰電晶體同時導通。
圖3A顯示依據本發明所揭示內容之態樣在第一階段410中的二極管型充電泵300。在第一階段410中，PHI1到達高電壓位準。隨著PHI1到達高電壓位準，電晶體二極管330、350和370截止。如該等電流流動箭頭所示，電晶體二極管340和360在PHI1到達高電壓位準時導通。電晶體二極管340和360(即導通(ON)二極管)之背向閘極電壓至少等於汲極(或源極)電壓之最高值，以使ON電阻減至最小。又，電晶體二極管330、350和370(即截止(OFF)二極管)之背向閘極電壓至多等於汲極(或源極)電壓之最低值，以使OFF漏電減至最小。
圖3B是圖3A所示的二極管型充電泵300的時脈循環。隨著電晶體二極管330、350和370截止，V1和V3處於低電壓位準。又，隨著電晶體二極管340和360導通，V0和V2處於高電壓位準。VOUT在整個第一階段410期間皆維持處於該高電壓位準。
圖4A顯示依據本發明所揭示內容之態樣在第二階段420中的二極管型充電泵300。在第二階段420中，PHI1正從高電壓位準過渡到低電壓位準。又，在第二階段420中，PHI2正從低電壓位準過渡到高電壓位準。在這種情況下，隨著PHI1和PHI2兩者正在位準之間過渡，所有電晶體二極管330、340、350、360和370皆截止。
圖4B是圖4A所示的二極管型充電泵300的時脈循環400。在第二階段420之開端時，V1和V3處於低電壓位準。然後，V1和V3開始從該低電壓位準過渡到該高電壓位準，並在第二階段420之結尾時到達該高電壓位準。又，在第二階段420之開端時，V0和V2處於高電壓位準。然後，V0和V2開始從該高電壓位準過渡到該低電壓位準，並在第二階段420之結尾時到達該低電壓位準。VOUT在整個第二階段420期間皆維持處於該高電壓位準。
圖5A顯示依據本發明所揭示內容之態樣在第三階段430中的二極管型充電泵300。在第三階段430中，PHI2到達高電壓位準。隨著PHI2到達高電壓位準，電晶體二極管340和360截止。如該等電流流動箭頭所示，電晶體二極管330、350和370在PHI2到達高電壓位準時導通。
圖5B是圖5A所示的二極管型充電泵300的時脈循環。隨著電晶體二極管340和360截止，V0和V2處於低電壓位準。又，隨著電晶體二極管330、350和370導通，V1和V3處於高電壓位準。VOUT在整個第三階段430期間皆維持於該高電壓位準。
圖6A顯示依據本發明所揭示內容之態樣在第四階段440中的二極管型充電泵300。在第四階段440中，PHI1從低電壓位準過渡到高電壓位準。又，在第四階段440中，PHI2正從高電壓位準過渡到低電壓位準。在這種情況下，隨著PHI1和PHI2兩者正在位準之間過渡，所有電晶體二極管330、340、350、360和370皆截止。
圖6B是圖6A所示的二極管型充電泵300的時脈循環。在 第四階段440之開端時，V0和V2處於低電壓位準。然後，V0和V2開始從該低電壓位準過渡到該高電壓位準，並在第四階段440之結尾時到達該高電壓位準。又，在第四階段440之開端時，V1和V3處於高電壓位準。然後，V1和V3開始從該高電壓位準過渡到該低電壓位準，並在第四階段440之結尾時到達該低電壓位準。VOUT在整個第四階段440期間皆維持於該高電壓位準。
圖7A顯示依據本發明所揭示內容之態樣的二極管型充電泵300之性能。在圖7A中，表格500顯示二極管型充電泵300相對於慣用電路之性能。特別是，表格500顯示使用具有每級使用11微微法拉(即pf)充電泵電容的四個級，並在100MHz時脈下的二極管型充電泵300的輸出電壓VOUT相對於負載電流ILOAD。在表格500中，該第一行顯示負載電流ILOAD，該第二行顯示用於自給偏壓背向閘極開關偏壓(即bgsw)的二極管型迪克森充電泵300，且該第三行顯示對使用沒有背向閘極偏壓nobg的塊體基板的慣用電路而言的該等結果。
如圖7A所示，在無負載電流條件下，在自給偏壓背向閘極開關偏壓(即bgsw)中使用二極管型充電泵300的最大可達成輸出電壓為7.77伏特，其中電壓轉換效率為86.3%。相對而言，使用沒有背向閘極偏壓(即nobg)的塊體基板的慣用電路的最大可達成輸出電壓為5.17伏特，其中電壓轉換效率為62.0%。因此，此領域一般技術者應可理解，使用自給偏壓背向閘極開關偏壓的二極管型充電泵300導致較高的最大輸出電壓和增加的電壓轉換效率。
圖7B顯示說明圖7A的表格500之結果的曲線圖600。在圖7B中，曲線圖600之y軸以伏特為單位顯示該輸出電壓，且曲線圖600之x軸以10-3安培為單位顯示該負載電流。上部線610是使用自給偏壓背向閘極開關偏壓(即bgsw)的二極管型迪克森充電泵300，且下部線620是使用沒有背向閘極偏壓(即nobg)的塊體基板的慣用電路。因此，此領域一般 技術者應可理解，在每個負載電流下，使用自給偏壓背向閘極開關偏壓(即bgsw)的二極管型充電泵300皆具有改進的最大輸出電壓和較高的電壓轉換效率。
用於降低本發明所揭示內容之開關電容充電泵之二極管閾值電壓和通態電阻的電路和方法，可使用若干不同的工具以若干方式製造。不過，一般來說，該等方法和工具係用於形成尺寸為微米和奈米等級的結構。製造用於降低本發明所揭示內容之開關電容充電泵之二極管閾值電壓和通態電阻的電路和方法所採用的該等方法(即技術)，係從積體電路(IC)技術導入。舉例來說，該等結構建構在晶圓上，並在晶圓上方以光微影成像製程所圖案化的材料膜實現。特別是，用於降低開關電容充電泵之二極管閾值電壓和通態電阻的電路之製造和方法，使用三種基本建構模塊：(i)在基板上沉積材料薄膜、(ii)透過光微影成像在該等膜上方施加圖案化圖罩，以及(iii)對該圖罩選擇性地蝕刻該等膜。
如上述所說明的該(等)方法係用於製造積體電路晶片。該等所得到的積體電路晶片可由該製造者以原始晶圓形式(即作為具有多個未封裝晶片的單一晶圓)、作為裸晶粒或以封裝形式分布。在該後者情況下，該晶片以單一晶片封裝(例如具有貼附於母板或其他更高層載體的引線的塑料載體)或以多晶片封裝(例如具有表面內連線或埋藏內連線任一者或兩者的陶瓷載體)進行封固。在任何情況下，該晶片隨後皆與其他晶片、分立電路元件和/或其他信號處理裝置整合，擇一作為(a)中間產品(例如母板)或(b)最終產品之一部分。該最終產品可為包括積體電路晶片的任何產品，範圍從玩具和其他低階應用到具有顯示器、鍵盤或其他輸入裝置和中央處理器的先進電腦產品皆包括。
本發明所揭示內容之該等各種具體實施例之該等說明已為了例示之目的而進行描述，但不欲為全面性或限於所揭示的該等具體實施例。許多修飾例和變化例對此領域一般技術者而言應為顯而易見，而不悖 離該等所說明的具體實施例之範疇與精神。文中所使用的術語係選擇以最好地解說該等具體實施例之該等原理、對市場中所發現的技術的實際應用或技術改進，或讓此領域其他一般技術者能理解文中所揭示的該等具體實施例。

Claims (20)

  1. 一種包含一二極管型迪克森(Dickson)充電泵的結構，其配置成使用一獨立多閘極裝置，降低一充電和泵送階段期間複數電晶體二極管之一閾值電壓。
  2. 如申請專利範圍第1項所述之結構，其中該獨立多閘極裝置是一完全空乏矽覆絕緣體(FDSOI)裝置。
  3. 如申請專利範圍第2項所述之結構，其中該FDSOI裝置包含一源極和一汲極，其由一絕緣層與一基板之一井隔離。
  4. 如申請專利範圍第1項所述之結構，其中該二極管型迪克森充電泵包含複數串接維拉德(Villard)倍增器和一峰值偵測器。
  5. 如申請專利範圍第4項所述之結構，其中該等複數串接維拉德倍增器接著係該峰值偵測器。
  6. 如申請專利範圍第1項所述之結構，其中該充電泵之一第一級之一電晶體二極管之一背向閘極，透過一開關時脈電壓加偏壓。
  7. 如申請專利範圍第6項所述之結構，其中後續各級中的後續電晶體二極管之一背向閘極，透過為一前閘極電壓所產生的一相同開關電壓加偏壓。
  8. 如申請專利範圍第1項所述之結構，其中該充電泵配置成使用該獨立多閘極裝置，將該等複數電晶體二極管之閾值電壓恢復成一保持階段 期間一更高的電壓。
  9. 如申請專利範圍第1項所述之結構，更包含複數電容器，其連接於該充電泵之每個級之間。
  10. 一種包含一二極管型迪克森充電泵的結構，其配置成使用一完全空乏矽覆絕緣體(FDSOI)結構，降低一充電和泵送階段期間複數電晶體二極管之一閾值電壓。
  11. 如申請專利範圍第10項所述之結構，其中該FDSOI結構包含一源極和一汲極，其由一絕緣層與一基板之一井隔離。
  12. 如申請專利範圍第10項所述之結構，其中該二極管型迪克森充電泵包含複數串接維拉德倍增器，其接著係一峰值偵測器。
  13. 如申請專利範圍第10項所述之結構，其中該二極管型迪克森充電泵之一第一級之一電晶體二極管之一背向閘極，透過一開關時脈電壓加偏壓。
  14. 如申請專利範圍第13項所述之結構，其中後續各級中的後續電晶體二極管之一背向閘極，透過為一前閘極電壓所產生的一相同開關電壓加偏壓。
  15. 如申請專利範圍第10項所述之結構，其中該二極管型迪克森充電泵配置成使用該FDSOI結構，將該等複數電晶體二極管之閾值電壓恢復成 一保持階段期間一更高的電壓。
  16. 如申請專利範圍第10項所述之結構，更包含複數電容器，其連接於該充電泵之每個級之間。
  17. 一種方法包含：從一充電和泵送階段期間之一預定電壓位準，降低一充電泵中的複數電晶體二極管之一閾值電壓；以及將該等複數電晶體二極管之閾值電壓恢復成一保持階段期間該充電泵中的預定電壓位準。
  18. 如申請專利範圍第17項所述之方法，其中該充電泵是使用一獨立多閘極裝置降低該閾值電壓的一二極管型迪克森充電泵。
  19. 如申請專利範圍第18項所述之方法，其中該獨立多閘極裝置是一完全空乏矽覆絕緣體(FDSOI)裝置。
  20. 如申請專利範圍第19項所述之方法，其中該FDSOI裝置包含一源極和一汲極，其由一絕緣層與一基板之一井隔離。
TW106123657A 2017-05-19 2017-07-14 具有降低二極管閾值電壓和通態電阻的開關電容充電泵及其操作方法 TWI659598B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/599,596 US10236768B2 (en) 2017-05-19 2017-05-19 Switched-capacitor charge pump with reduced diode threshold voltage and on state resistance
US15/599,596 2017-05-19

Publications (2)

Publication Number Publication Date
TW201902095A true TW201902095A (zh) 2019-01-01
TWI659598B TWI659598B (zh) 2019-05-11

Family

ID=64272128

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106123657A TWI659598B (zh) 2017-05-19 2017-07-14 具有降低二極管閾值電壓和通態電阻的開關電容充電泵及其操作方法

Country Status (3)

Country Link
US (1) US10236768B2 (zh)
CN (1) CN108964445B (zh)
TW (1) TWI659598B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190238053A1 (en) * 2017-12-22 2019-08-01 The Charles Stark Draper Laboratory, Inc. Multi-Source Power Supply Having a Self-Impedance Matching Energy Harvester with Clamped Output Voltage
TWI698077B (zh) * 2019-10-14 2020-07-01 瑞昱半導體股份有限公司 電荷幫浦電路及其動態調整電壓的供電方法
EP4125118A1 (en) * 2021-07-30 2023-02-01 Infineon Technologies AG Electronic device and charge pump circuit
TWI762401B (zh) * 2021-08-12 2022-04-21 力晶積成電子製造股份有限公司 升壓時脈產生器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1217662A1 (en) 2000-12-21 2002-06-26 Universite Catholique De Louvain Ultra-low power basic blocks and their uses
JP3960513B2 (ja) * 2001-08-01 2007-08-15 シャープ株式会社 半導体チャージポンプ回路および不揮発性半導体記憶装置
EP2380266B1 (en) * 2008-12-18 2016-03-16 Nxp B.V. Charge-pump circuit
US20100308899A1 (en) * 2009-06-04 2010-12-09 Pericom Semiconductor Corp. Dual-Output Triple-Vdd Charge Pump
FR2988535B1 (fr) * 2012-03-23 2014-03-07 Soitec Silicon On Insulator Circuit de pompage de charge a transistors munis de portes doubles en phase, et procédé de fonctionnement dudit circuit.
US9385592B2 (en) * 2013-08-21 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Charge pump circuit and semiconductor device including the same
FR3034593A1 (zh) 2015-04-02 2016-10-07 Commissariat Energie Atomique
US9490007B1 (en) 2015-05-21 2016-11-08 Globalfoundries Inc. Device comprising a plurality of FDSOI static random-access memory bitcells and method of operation thereof
US9972395B2 (en) 2015-10-05 2018-05-15 Silicon Storage Technology, Inc. Row and column decoders comprising fully depleted silicon-on-insulator transistors for use in flash memory systems

Also Published As

Publication number Publication date
CN108964445B (zh) 2020-12-04
US10236768B2 (en) 2019-03-19
CN108964445A (zh) 2018-12-07
US20180337596A1 (en) 2018-11-22
TWI659598B (zh) 2019-05-11

Similar Documents

Publication Publication Date Title
TWI659598B (zh) 具有降低二極管閾值電壓和通態電阻的開關電容充電泵及其操作方法
JP2535173B2 (ja) パワダウン特性とｒｓ−２３２送信機／受信機とを含む集積二重電荷ポンプ電源回路
US5811857A (en) Silicon-on-insulator body-coupled gated diode for electrostatic discharge (ESD) and analog applications
Ker et al. Ultra-high-voltage charge pump circuit in low-voltage bulk CMOS processes with polysilicon diodes
US7990667B2 (en) Semiconductor device including esd protection field effect transistor with adjustable back gate potential
US7242561B2 (en) ESD protection unit with ability to enhance trigger-on speed of low voltage triggered PNP
US4321661A (en) Apparatus for charging a capacitor
US7378898B2 (en) Voltage droop suppressing circuit
US5946259A (en) Voltage generator methods and apparatus
US8354722B2 (en) SCR/MOS clamp for ESD protection of integrated circuits
KR960012249B1 (ko) 래치업 방지회로를 가진 cmos 집적회로장치
KR19980081420A (ko) 반도체장치
US10819110B2 (en) Electrostatic discharge protection device
TW550792B (en) Apparatus for biasing ultra-low voltage logic circuits
JP2004501501A (ja) 薄いゲート酸化膜用デカップリング・キャパシタ
KR100243496B1 (ko) 반도체 장치
US10079597B1 (en) Circuit tuning scheme for FDSOI
KR20050077337A (ko) 동적 문턱 전압을 가지는 반도체 회로
JPH07154964A (ja) 低電圧チャージポンプ
JPH0344423B2 (zh)
US10985156B2 (en) Electrostatic discharge clamp with reduced off-state power consumption
KR101006514B1 (ko) 정전 방전 보호 장치용 반도체 제어 정류기
TW510042B (en) Input/output driving circuit with low junction capacitance and its semiconductor structure
US6316986B1 (en) Method and device for voltage multiplication
US10109620B1 (en) Method for reducing switch on state resistance of switched-capacitor charge pump using self-generated switching back-gate bias voltage