CN100399686C - 一种能够在常规方式和低耗电流方式之间转换的升压电路 - Google Patents

一种能够在常规方式和低耗电流方式之间转换的升压电路 Download PDF

Info

Publication number
CN100399686C
CN100399686C CNB2005100509012A CN200510050901A CN100399686C CN 100399686 C CN100399686 C CN 100399686C CN B2005100509012 A CNB2005100509012 A CN B2005100509012A CN 200510050901 A CN200510050901 A CN 200510050901A CN 100399686 C CN100399686 C CN 100399686C
Authority
CN
China
Prior art keywords
node
switch
booster circuit
power supply
boosts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100509012A
Other languages
English (en)
Other versions
CN1652442A (zh
Inventor
伊藤丰
桥本刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN1652442A publication Critical patent/CN1652442A/zh
Application granted granted Critical
Publication of CN100399686C publication Critical patent/CN100399686C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

在一种升压电路中，包括连接在节点(N1，N3)之间的第一激励电容器(CP1)和连接在节点(N2，N4)之间的第二激励电容器(CP2)，该升压电路包括第一至第五开关(S1-S5)。第一开关(S1)连接到节点(N1)以及被连接到电源节点、地节点和升压节点中的一个。第二开关(S2)连接到节点(N2)以及被连接到电源节点、地节点和升压节点中的一个。安置在节点(N3，N4)之间的第三开关(S3)闭合或断开。第四开关(S4)连接到节点(N3)以及被连接到电源节点、升压节点和一个非连接节点中的一个。第五开关(N5)连接到节点(N4)以及被连接到电源节点、升压节点和非连接节点中的一个。

Description

一种能够在常规方式和低耗电流方式之间转换的升压电路
本发明是申请号为02126575.5的，发明名称为“一种能够在常规方式和低耗电流方式之间转换的升压电路”的中国专利申请的分案申请。
技术领域
本发明涉及一种包含在半导体设备中的升压电路，尤其是涉及一种用作动态随机存取存储器(DRAM)的内部电源的升压电路，该动态随机存取存储器使用在通过1.8V的外部电源及其驱动方法来驱动的便携装置。
背景技术
通常，所描述类型的一个升压电路(此后将称作“一个普通激励电路”)包括激励电容，开关，和一个电源。该普通激励电路具有大约50％的电流(电荷)效率。
为了实现一种低功耗，在日本的未审查专利公开Tokkai No.Hei9-231,752或JP-A 9-231752中已经描述或公开了一种升压电路(激励电路)，它具有多于50％的改进的电流(电荷)效率。在公开的JP-A9-231752中的升压电路(激励电路)包括两个激励电容和五个开关。
在后面将结合图1A和图1B来描述，在JP-A 9-231752中公开的升压电路包括第一激励电容，第二激励电容，和第一至第五开关。升压电路配备一个供电电压(电源电势)和一个地电压(地电势)。升压电路产生(发生)一个提升的电平(提升的电势)。这就是说，升压电路具有一个提供了电源电压的节点，提供了地电压的一个节点，以及用于产生提升的电平的一个节点。提供电源电压的节点被称作“电源节点”。提供地电压的节点被称作“地节点”。用于产生提升的电平的节点被称作一个“升压节点”。此外，升压电路具有第一和第二输入节点和第一和第二中间节点。
将第一激励电容连接在第一输入节点和第一中间节点之间。将第二激励电容被连接在第二输入节点和第二中间节点之间。
第一至第三开关被串联在电源节点和地节点之间。特别的是，第一开关被连接在电源节点和第一输入节点之间。通常，第一开关包括一个P-沟道金属氧化半导体(PMOS)晶体管，它具有连接到电源节点的一个源极和连接到第一输入节点的一个漏极。第二开关被连接在第一输入节点和第二输入节点之间。通常，第二开关包括一个N-沟道金属氧化半导体(NMOS)晶体管，它具有连接到第一输入节点的一个漏极和连接到第二输入节点的一个源极。第三开关被连接在第二输入节点和地节点之间。通常，第三开关包括一个NMOS晶体管，它具有连接到第二输入节点的一个漏极和连接到地节点的一个源极。
第四开关具有固定的连接到第一中间节点的一个固定触点，和一个可选择地连接到电源节点或升压节点的滑动触点。第五开关具有一个固定的连接到第二中间节点的固定触点，和一个可选择地连接到电源节点或升压节点的滑动触点。
升压电路具有这样的结构，重复第一状态和第二状态以便实现高效的升压并提供电流。第一状态是第一激励电容放电和第二激励电容被充电的一种状态。另一方面，第二状态是第一激励电容被充电和第二激励电容放电的一种状态。
更特别的是，在第一状态中，第一开关被接通或闭合，第二开关被关断或断开，第三开关被接通或闭合，第四开关连接第一中间节点和升压节点，以及第五开关连接第二中间节点和电源节点。在此状态中，通过电源电压上升第一激励电容以提供给升压节点电流。同时，通过电源电压和地电压给第二激励电容充电。
另一方面，在第二状态中，第一开关被关断或断开，第二开关被接通或闭合，第三开关被关断或断开，第四开关连接第一中间节点和电源节点，和第五开关连接第二中间节点和升压节点。在此状态中，第一和第二激励电容以串联方式彼此连接，通过电源电压提升第一激励电容，且电流从第二激励电容流到升压节点。在此情况下，只要第一激励电容具有与一个升压方向相反的一个电极方向，第一激励电容将用移动的电荷来充电。
假设半个周期内每个电容移动的电荷量表示为ΔQ。在此情况下，电源节点流出的电荷量等于3ΔQ。另一方面，提供到升压节点的电荷量等于2ΔQ。因此，升压电路具有大约66.6％或三分之二的电流(电荷)效率。与普通的具有大约50％电流(电荷)效率的激励电路相比，该升压电路提高了大约1.33倍的电流(电荷)效率。
然而，在JP-A 9-231752中公开的上述升压电路中，缺点在于能够提升的电压被限制到1.5倍的电源电压。因此，当提升的电平接近1.3倍电源电压，供电电流急剧地下降且供电效率恶化。出现该问题的接地将结合图2在后面描述。
此外，除了上述升压电路外还有各种升压电路。例如，专利WO9844621公开了一种电源电路，它能够利用两个激励电容和五个开关来可变的控制升压率。更特别的是，一个功率源电路能减少它自己的功耗和按照占空率选择它的升压率。功率源电路包括一个电荷激励电路，它包括在第一电容中累积电荷的第一开关部分和把在第一电容中累积的电荷传送到第二电容的第二开关部分，以及产生开关信号的一个电路，用于控制第一和第二开关部分。第一开关部分包括第一和第二开关元件，它们分别在一边上被连接到不同的电势和在另一边上被连接到第一电容的一端。开关信号产生电路通过接通或关闭第一开关元件和断开第二开关元件或者通过接通或关闭第二开关元件和断开第一开关元件来可变的控制升压率。当第一和第二开关元件被断开时，开关信号的电势等于提供到开关晶体管源极的电势。当操作一个液晶显示器用于部分显示时，按照占空率来控制升压率。
由Yasuo Itoh提出的美国专利6,259,612公开了一个半导体集成电路，它具有使用两个激励电容的一个小芯片区。按照Itoh的专利，一个内部电压产生器产生一个内部电压，它是通过上变换或下变换一个外部电源电压而获得的。一个具有多个电阻器的电阻电压分压器输出第一分压，该分压按照各电阻的电阻比率通过划分内部电压而获得。一个电容电压分压器，它具有以串联连接在内部电压产生器的输出端和地电平之间的多个电容器，从电容器输出第二分压。一个比较参考电压和第一分压的比较器，用于根据比较的结果控制内部电压产生器。当内部电压产生器正工作时，比较器根据参考电压和第一分压之间的比较结果判断是否暂停内部电压产生器的操作。另一方面，当内部电压产生器正没有工作时，比较器根据参考电压和第二分压之间的比较结果操作内部电压产生器。比较器还进一步控制电阻电压分压器，仅当内部电压产生器进行工作时流过一个电流。
由Heung-Soo Im提出的美国专利5,774,012公开了一种使用两个激励电容和三个开关的高效率电荷激励电路。按照Im的专利，一个半导体存储器设备的电荷激励电路产生高于供电电压的电压。电荷激励电路包括第一MOS晶体管，它具有通过其接收供电电压的栅极和漏极，和具有通过其提供初始电压到第一方式的源极。带有预定电容的第一电容具有连接到第一节点的一个极板和通过其接收施加的第一振荡信号的其他极板。第三MOS晶体管具有连接到第一节点的栅极和源极，以引得第一节点的电流进入它的漏极。带有低于第一电容器容量的第二电容器具有连接到是第三MOS晶体管漏极的一个极板和通过其接收所提供的第一振荡信号的其它极板。第二MOS晶体管具有分别连接到第一节点和第二节点的漏极和栅极，以及连接到输出端的源极，以便响应第二节点的电压把第一节点的电压提供到输出端。
日本未审查的专利出版物Tokkai No.Hei 9-238,463或者JP-A 9-238463公开了一种使用两个激励电容和四个开关的高效率电荷激励电路。特别是，该电路包括一个参考电压产生器电路，它产生三个电压VH，V2和V1。一个锯齿波产生电路产生具有电压VH的锯齿波。第一和第二比较器用来自锯齿波产生电路的锯齿波输出比较电压V1和V2，然后产生控制信号。按照第一和第二比较器的控制信号，第二、第三、第五和第六晶体管接通，并把第一和第二电容器的负极连接到电源。第一和第二电流提供电路按照第一和第二比较器的控制信号把基极电流提供到第三和第六晶体管。使用这种结构，能够容易地进行控制。
另一个例子是由Takeshi Hamamoto at al.提供的文章中公开的，该文章刊登在IEEE 1996的VLSI Circuits Digest of Technical Pagers的论文集中(pages 110-111)，标题为“An Efficient Charge Recycle andTransfer Pump Circuit for Low Operating Voltage DRAMs。”
发明内容
因此，本发明的一个目的是提供一种升压电路和它的驱动方法，它够按照升压的电平保持在两倍的范围内的缺点来增加电流提供效率。
本发明的另一个目的是提供一种所述类型的升压电路和它的驱动方法，能够在一个常规方式和一个低耗电流方式之间转换。
随着下面的描述说明本发明的其他目的将变得清楚。
根据本发明一个方面的一个宗旨说明，能够明白一个升压电路，它具有配备了电源电压的电源节点，提供一个地电压的地节点，用于产生一个升压电平的一个升压节点，第一和第二输入节点，和第一和第二中间节点。升压电路包括连接在第一输入节点和第一中间节点之间的第一激励电容器和连接在第二输入节点和第二中间节点之间的第二激励电容。
按照本发明的第一个方面，上面理解的升压电路包括第一至第五开关。第一开关具有固定的连接到第一输入节点的第一固定触点和可选择的连接到电源节点，地节点，以及升压节点之一的第一滑动触点。第二开关具有固定地连接到第二输入节点的第二固定触点和可选择的连接到电源节点，地节点，和升压节点之一的第二滑动触点。第三开关具有第三固定触点和安置在第一和第二中间节点之间的第三滑动触点。第三开关在第一和第二中间节点之间闭合或断开。第四开关具有固定地连接到第一中间节点的第四固定触点和可选择的连接到电源节点，升压节点，和哪里都不连接的非连接节点之一的第四滑动触点。第五开关具有固定地连接到第二中间节点的第五固定触点和可选择的连接到电源节点，升压节点，和非连接节点之一的第五滑动触点。
根据本发明的第一个方面，一种在低耗电流方式上驱动上述升压电路的驱动方法，该低耗电流方式重复的使升压电路进入第一至第四低耗状态中。在第一低耗状态上，第一开关连接第一输入节点和地节点，第二开关连接第二输入节点和电源节点，第三开关断开，第四开关连接第一中间节点和电源节点，和第五开关连接第二中间节点和升压节点。在第二低耗状态上，第一开关连接第一输入节点和电源节点，第二开关连接第二输入节点和升压节点，第三开关闭合，第四开关连接第一中间节点和非连接节点，和第五开关连接第二中间节点和非连接节点。在第三低耗状态上，第一开关连接第一输入节点和电源节点，第二开关连接第二输入节点和地节点，第三开关断开，第四开关连接第一中间节点和升压节点，和第五开关连接第二中间节点和电源节点。在第四低耗状态上，第一开关连接第一输入节点和升压节点，第二开关连接第二输入节点和电源节点，第三开关闭合，第四开关连接第一中间节点和非连接节点，和第五开关连接第二中间节点和非连接节点。
根据本发明的第一个方面，一种以常规方式驱动上述的升压电路的驱动方法，该常规方式重复的使升压电路进入第一和第二常规状态中。在第一常规状态上，第一开关连接第一输入节点和地节点，第二开关连接第二输入节点和电源节点，第三开关断开，第四开关连接第一中间节点和电源节点，和第五开关连接第二中间节点和升压节点。在第二常规状态上，第一开关连接第一输入节点和电源节点，第二开关连接第二输入节点和地节点，第三开关断开，第四开关连接第一中间节点和升压节点，和第五开关连接第二中间节点和电源节点。
按照本发明的第二个方面，上述的升压电路包括一个连接线和第一至第四开关。连接线在第一输入节点附近和第二输入节点附近之间延伸。第一开关具有固定地连接到第一输入节点的第一固定触点和可选择的连接到电源节点，地节点，和连接线之一的第一滑动触点。第二开关具有固定地连接到第二输入节点的第二固定触点和可选择的连接到电源节点，地节点，和连接线之一的第二滑动触点。第三开关具有固定地连接到第一中间节点的第三固定触点和可选择地连接到升压节点或电源节点的第三滑动触点。第四开关具有固定地连接到第二中间节点的第四固定触点和可选择地连接到升压节点或电源节点的第四滑动触点。
在本发明的第二个方面中，一种在低耗电流方式上驱动上述升压电路的驱动方法，该方法重复的使升压电路进入第一至第四低耗状态中。在第一低耗状态上，第一开关连接第一输入节点和电源节点，第二开关连接第二输入节点和地节点，第三开关连接第一中间节点和升压节点，和第四开关连接第二中间节点和电源节点。在第二低耗状态上，第一开关连接第一输入节点和连接线，第二开关连接第二输入节点和连接线，第三开关连接第一中间节点和电源节点，和第四开关连接第二中间节点和升压节点。在第三低耗状态上，第一开关连接第一输入节点和地节点，第二开关连接第二输入节点和电源节点，第三开关连接第一中间节点和电源节点，和第四开关连接第二中间节点和升压节点。在第四低耗状态上，第一开关连接第一输入节点和连接线，第二开关连接第二输入节点和连接线，第三开关连接第一中间节点和升压节点，和第四开关连接第二中间节点和电源节点。
在本发明的第二个方面中，一种在常规方式上驱动上述升压电路的驱动方法，该常规方式重复的使升压电路进入第一和第二常规状态中。在第一常规状态上，第一开关连接第一输入节点和电源节点，第二开关连接第二输入节点和地节点，第三开关连接第一中间节点和升压节点，和第四开关连接第二中间节点和电源节点。在第二常规状态上，第一开关连接第一输入节点和地节点，第二开关连接第二输入节点和电源节点，第三开关连接第一中间节点和电源节点，和第四开关连接第二中间节点和升压节点。
附图说明
图1A和1B是电路图，用于描述按照先前申请的一个升压电路的操作原理(JP-A 9-231752)；
图2是一个电路图，用于补充描述图1A和图1B所示的升压电路的升压原理；
图3A-3D是电路图，用于描述按照本发明第一实施例的升压电路在一个低耗电流方式上的操作原理；
图4A和4B是电路图，用于描述按照本发明第一实施例的升压电路在常规方式上的操作原理；
图5是一个电路图，用于补充描述图3A-3D，图4A，和图4B所示的升压电路的操作原理；
图6A-6D是电路图，用于描述按照本发明的第二实施例的升压电路在低耗电流方式上的操作原理；
图7A和7B是电路图，用于描述按照本发明的第二实施例的升压电路在常规方式上的操作原理；
图8是一个电路图，用于补充描述图6A-6D，图7A和图7B中所示的升压电路的操作原理；
图9显示了根据本发明的一个升压电路，传统的升压电路，以及一个与先前申请(JP-A 9-231752)有关的一个升压电路的电流效率特性；
图10说明了按照本发明的升压电路，常规升压电路，和先前申请(JP-A 90231752)有关的升压电路的供电电流的特性；
图11是图3A-3D，图4A和图4B所示升压电路的电路图的例子；
图12A和12B是时序图，分别显示了在低耗电流方式上图11所示的提供到升压电路的第一和第二时钟信号的波形；
图13A和13B是时序图，分别显示了在常规方式上图11所示的提供到升压电路的第一和第二时钟信号的波形；
图14是图6A-6D，图7A和图7B中所示的升压电路的电路图的例子；
图15A和图15B是时序图，分别显示了在低耗电流方式上提供到图14所示的升压电路的第一和第二时钟信号的波形；
图16A和图16B是时序图，分别显示了在常规方式上提供到图14所示的升压电路的第一和第二时钟信号的波形；
图17A至17G是时序图，显示了图11中所示的升压电路在低耗电流方式上每个部分上的工作波形；
图18A至18F是时序图，显示了图11中所示的升压电路中在常规方式上每个部分上的工作波形；
图19A至19G是时序图，显示了图14中所示的升压电路中在低耗电流方式上每个部分上的工作波形；
图20A至20F是时序图，显示了图14中所示的升压电路中在常规方式上每个部分上的工作波形；
图21是一个方框图，显示了对于按照本发明的升压电路所应用的一个升压电源电路；
图22是一个电路图，显示图14所示的升压电路的一个修改的例子；
图23显示图11或图14所示的升压电路和图22所示的升压电路的在VPP供电中的特性；
图24A和24B显示了图21所示的使用在升压电路中的一个电平传感电路的第一和第二修改的例子；和
图25显示了图21所示的电平传感电路中和图24A和24B中所示的修改的电平传感电路中的内部提升的电压的特性。
具体实施方式
参考图1A和图1B，为了便于理解本发明，首先将描述按照先前申请的一个升压电路。在上述的JP-A 9-23173中专利公开了示例的升压电路。图1A显示了升压电路的第一状态，同时图1B显示了升压电路的第二状态。在整个说明书中，相同的参考符号被附加到或表示一个电压和一个节点。
示例的升压电路包括第一激励电容CP1，第二激励电容CP2，和第一至第五开关S1，S2，S3，S4和S5。升压电路配备有电源电压(电源电势)VCC和地电压(地电势)VSS。升压电路发生(发生)一个提升的电平(提升的电势)VPP。就是说，升压电路具有配备了电源电压VCC的节点VCC，配备有地电压VSS的节点VSS，以及用于产生提升的电平VPP的节点VPP。用电源电压提供的节点VCC被称作“电源节点”。配备有地电压的节点VSS被称作“地节点”。用于产生提升的电平的节点VPP被称作“升压节点”。此外，升压电路具有第一和第二输入节点N1和N2以及第一和第二中间节点N3和N4。
将第一激励电容CP1连接在第一输入节点N1和第一中间节点N3之间。将第二激励电容CP2被连接在第二输入节点N2和第二中间节点N4之间。
将第一至第三开关S1到S3以串联方式连接在电源节点VCC和地节点VSS之间。特别的是，第一开关S1被连接在电源节点VCC和第一输入节点N1之间。通常，第一开关S1包括一个P沟道金属氧化半导体(PMOS)晶体管，它具有连接到电源节点VCC的源极和连接到第一输入节点N1的漏极。第二开关S2被连接在第一输入节点N1和第二输入节点N2之间。通常，第二开关S2包括一个N沟道金属氧化半导体(NMOS)晶体管，它具有连接到第一输入节点N1的漏极和连接到第二输入节点N2的源极。第三开关S3被连接在第二输入节点N2和地节点VSS之间。通常，第三开关S3包括一个NMOS晶体管，它具有连接到第二输入节点N2的漏极和连接到地节点VSS的源极。
第四开关S4具有固定地连接到第一中间节点N3的固定触点和滑动触点，该滑动触点可选择的连接到电源节点VCC或升压节点VPP。第五开关S5具有固定地连接到第二中间节点N4的固定触点和滑动触点，该滑动触点可选择的连接到电源节点VCC或升压节点VPP。
具有这种结构的升压电路重复第一状态和第二状态，如图1A和1B所示，以实现高效率的升压和提供供电电流。如图1A所示，第一状态是第一激励电容CP1放电和第二激励电容CP2被充电的状态。如图1B所示，第二状态是第一激励电容CP1被充电和第二激励电容CP2放电的状态。
尤其特别的是，在图1A中所示的第一状态中，第一开关S1被接通或闭合，第二开关S2被关断或断开，第三开关S3被接通或闭合，第四开关S4连接第一中间节点N3和升压节点VPP，和第五开关S5连接第二中间节点N4和电源节点VCC。在这种状态下，通过电源电压VCC提升第一激励电容CP1以提供以便将电流提供给升压节点VPP。同时，通过电源电压VCC和地电压VSS充电第二激励电容CP2。
另一方面，在图1B所示的第二状态中，第一开关S1关断或断开，第二开关S2被接通或闭合，第三开关S3被关断或断开，第四开关S4连接第一中间节点N3和电源节点VCC，和第五开关S5连接第二中间节点N4和升压节点VPP。在这种状态下，第一和第二激励电容CP1和CP2彼此串联连接，通过电源电压VCC提升第一激励电容CP1，并将电流从第二激励电容CP2流过到升压节点VPP。在此情况下，只要第一激励电容CP1具有与一个升压方向相反的一个电极方向，第一激励电容CP1用移动的电荷充电。
假设每个电容在半周的移动电荷量被表示为ΔQ。在此情况下，电源节点VCC的流出电荷量等于3ΔQ。另一方面，提供给升压节点VPP的电荷量等于2ΔQ。因此，升压电路具有大约66.6％或三分之二的电流(电荷)效率。与普通的具有大约50％电流(电荷)效率的激励电路相比，该升压电路大约提高了1.33倍的电流(电荷)效率。
然而，上述升压电路的缺点在于能够提升的电压被限制在电源电压VCC的1.5倍。因此，当提升的电平接近1.3倍电源电压VCC时，供电电流急剧地下降且供电效率恶化。
参考图2，将描述出现该问题的接地。如图2所示，出现该问题的接地是当第一激励电容CP1和第二激励电容CP2彼此串联连接时，通过使电极处于与一升压方向相反的方向来用于限定提升的电压。
更特别的是，假设第一激励电容CP1具有等于第二电容CP2电容，并且每个电容器在充电/放电时的电势等于ΔV。在此情况下，下列公式满足图1A所示的第一状态和图1B所示的第二状态：
VCC+(VCC-VPP-ΔV)+(VCC-ΔV)＝VPP
通过解决针对ΔV的这个公式，可获得下列公式：
ΔV＝(3/2)·VCC-VPP
因此，应该清楚，当提升的电平VPP是1.5倍VCC时，供电电流变成零。换句话说，应该清楚在JP-A-9-231752中公开的升压电路通过控制提升的电平VPP改善了电流效率。
假设在提升之前和之后的电压由V1和V2表示以及在提升之前和之后的电流由I1和I2表示。在此情况下，根据能量守恒定律，满足下列表达式：
V1×I1＝V2×12
如果提升的电压被升高，电流变大则增加了电流效率。
参考图3A，3B，3C，3D，4A和4B，将继续说明按照本发明第一实施例的升压电路的工作原理。示例的升压电路可工作于图3A-3D所示的低耗电流方式或者工作在图4A和4B所示的常规方式。换句话说，通过常规方式和低耗电流方式之间的转换可操作所示的升压电路。整个说明书中，相同的参考符号被附加到或表示一个电压和一个节点。
尽管示例的升压电路需要两个激励电容器，如同图1A和1B所示的在JP-A 9-231752专利中公开的升压电路的方式一样，但在示例的升压电路中的两个电容器处于对称的关系。
更特别的是，升压电路包括第一激励电容器CP1，第二激励电容器CP2，和第一至第五开关S1，S2，S3，S4和S5。升压电路配备了一个电源电压(电源电势)VCC和一个地电压(地电势)VSS。升压电路产生或产生一个提升的电平(提升的电势)。就是说，升压电路具有配备了电源电压VCC的一个节点VCC，配备有地电压VSS的一个节点VSS，以及用于产生提升的电平VPP的一个节点VPP。配备了电源电压的节点VCC被称作一个电源节点。配备了地电压的节点VSS被称作一个地节点。用于产生提升的电平VPP的节点VPP被称作一个升压节点。此外，升压电路具有第一和第二输入节点N1和N2以及第一和第二中间节点N3和N4。
第一激励电容CP1被连接在第一输入节点N1和第一中间节点N3之间。第二激励电容器CP2被连接在第二输入节点N2和第二中间节点N4之间。
第一开关S1具有固定的连接到第一输入节点N1的第一固定触点和可选择的连接到电源节点VCC，地节点VSS，和升压节点VPP之一的第一滑动触点。同样，第二开关S2具有固定的连接到第二输入节点N2的第二固定触点和可选择的连接到电源节点VCC，地节点VSS，和升压节点VPP之一的第二滑动触点。
第三开关S3具有第三固定触点和安置在第一中间节点N3和第二中间节点N4之间的第三滑动触点。第三开关S3在第一中间节点N3和第二中间节点N4之间闭合或断开，这种方式将在后面描述。
第四开关S4具有固定连接到第一中间节点N3的第四固定触点和第四滑动触点，该滑动触点可选择地连接到电源节点VCC，升压节点VPP，和哪里都不连接的非连接节点的其中之一。第五开关S5具有固定的连接到第二中间节点N4的第五固定触点和第五滑动触点，该滑动触点可选择地连接到电源节点VCC，升压节点VPP，和哪里都不连接的非连接节点的其中之一。
在图3A-3D所示的低耗电流方式中，通过重复四种低耗状态，升压电路实现了升压电流和供电电流的高效率。也就是，图3A所示的第一低耗状态ST(1c)1，图3B所示的第二低耗状态ST(1c)2，图3C所示的第三低耗状态ST(1c)3，和图3D所示的第四低耗状态ST(1c)4。
在图3A-3D所示的低耗电流方式中，图3A所示的第一低耗状态ST(1c)1是一种状态，其中第一激励电容器CP1被充电和第二激励电容器CP2放电，图3B所示的第二低耗状态ST(1c)2是一种状态，其中第一激励电容器CP1放电和第二激励电容器CP2被充电，图3C所示的第三低耗状态ST(1c)3是一种状态，其中第一激励电容器CP1放电和第二激励电容器CP2被充电，以及图3D所示的第四低耗状态ST(1c)4是一种状态，其中第一激励电容器CP1被充电和第二激励电容器CP2放电。
更特别的是，在图3A所示的第一低耗状态ST(1c)1中，第一开关S1连接第一输入节点N1和地节点VSS，第二开关S2连接第二输入节点N2和电源节点VCC，第三开关S3被关闭或断开，第四开关S4连接第一中间节点N3和电源节点VCC，和第五开关S5连接第二中间节点N4和升压节点VPP。在这种状态下，通过电源电压VCC和地电压VSS对第一激励电容器CP1充电，同时通过电源电压VCC将第二激励电容器CP2提升以便使电流提供到升压节点VPP。
在图3B所示的第二低耗状态ST(1c)2中，第一开关S1连接第一输入节点N1和电源节点VCC，第二开关S2连接第二输入节点N2和升压节点VPP，第三开关S3被接通或闭合，第四开关S4连接第一中间节点N3和非连接节点，和第五开关S5连接第二中间节点N4和非连接节点。在此状态中，第一激励电容器CP 1和第二激励电容器CP2以彼此串连连接，通过电源电压VCC提升第一激励电容器CP1，并将电流从第二激励电容器CP2提供到升压节点VPP。在此情况下，第一激励电容器CP1放电同时第二激励电容器CP2被充电。
在图3C所示的第三低耗状态ST(1c)3中，第一开关S1连接第一输入节点N1和电源节点VCC，第二开关S2连接第二输入节点N2和地节点VSS，第三开关S3被关断或断开，第四开关S4连接第一中间N3和升压节点VPP，和第五开关S5连接第二中间节点N4和电源节点VCC。在此状态中，通过电源电压VCC提升第一激励电容器CP1以将电流提供到升压节点VPP，同时通过电源电压VCC和地电压VSS充电第二激励电容器CP2。
在图3D所示的第四低耗状态ST(1c)4中，第一开关S1连接第一输入节点N1和升压节点VPP，第二开关S2连接第二输入节点N2和电源节点VCC，第三开关S3被接通或闭合，第四开关S4连接第一中间节点N3和非连接节点，和第五开关S5连接第二中间节点N4和非连接节点。在此状态中，第一激励电容器CP1和第二激励电容器CP2以串连彼此连接，通过电源电压VCC提升第二激励电容器CP2，并将电流从第一激励电容器CP1提供到升压节点VPP。在此情况下，第一激励电容器CP 1被充电同时第二激励电容器CP2放电。
图4A和4B所示的常规方式对应于通过简化低耗电流方式中的图3B所示的第二低耗状态ST(1c)2和图3D所示的第四低耗状态ST(1c)4而获得的那种方式。更特别的是，常规方式重复图4A所示的第一常规状态ST(1c)1和图4B所示的第二常规状态ST(1c)2。图4A所示的常规方式的第一常规状态ST(1c)1和图3A所示的低耗电流方式的第一低耗状态ST(1c)1相同，同时图4B所示的常规方式的第二常规状态ST(1c)2和图3C所示的低耗电流方式的第三低耗状态ST(1c)3相同。就是说，通过缩减低耗电流方式中的由图3B和图3D所示的第二和第四低耗状态ST(1c)2和ST(1c)4，该升压电路可以转换到常规方法下的升压操作。
图5是一个图，用于补充说明图3A-3D所示的高电流效率升压电路的升压原理。在图5中，符号C1表示第一激励电容器CP1的电容值，符号C2表示第二激励电容器CP2的电容值。
参考图6A，6B，6C，6D，图7A和图7B，继续描述根据本发明第二实施例的升压电路的工作原理。示例的升压电路可操作在图6A-6D所示的低耗电流方式或者图7A和7B所示的常规方式。换句话说，通过在常规方式和低耗电流方式之间转换能够运行示例的升压电路。整个说明书中，相同的参考符号被附加到或表示一个电压和一个节点。
尽管示例的升压电路需要两个激励电容器，如同图1A和1B所示的在JP-A 9-231752专利中所公开的升压电路的方式相同，但示例的升压电路中的两个激励电容器处于对称关系。
更特别的是，升压电路包括第一激励电容器CP1，第二激励电容器CP2，和第一至第四开关S1，S2，S3和S4。提供电源电压(电源电势)和一个地电压(地电势)给升压电路。升压电路产生或发生提升的电平(提升的电势)。就是说，升压电路具有配备了电源电压VCC的节点VCC，配备了地电压VSS的节点VSS，以及用于产生提升了的电平VPP的节点VPP。配备了电源电压VCC的节点VCC被称作电源节点。配备了地电压VSS的节点VSS被称作地节点。用于产生提升的电平VPP的节点VPP被称作升压节点。此外，升压电路具有第一和第二输入节点N1和N2，第一和第二中间节点N3和N4，和一个连接线(一个相同的电势或等势线)CL。连接线在第一输入节点N1的附近和第二输入节点N2的附近之间延伸。
第一激励电容器CP1被连接在第一输入节点N1和第一中间节点N3之间。第二激励电容器CP2被连接在第二输入节点N2和第二中间节点N4之间。
第一开关S1具有固定的连接到第一输入节点N1的第一固定触点和第一滑动触点，该滑动触点它可选择的连接到电源节点VCC，地节点VSS，和连接线CL的其中之一。同样的，第二开关S2具有固定的连接到第二输入节点N2的第二固定触点和第二滑动触点，该滑动触点可选择的连接到电源节点VCC，地节点VSS，和连接线CL的其中之一。
第三开关S3具有固定的连接到第一中间节点N3的第三固定触点和第三滑动触点，该滑动触点可选择的连接到电源节点VCC或升压节点VPP。第四开关S4具有固定的连接到第二中间节点N4的第四固定触点和第四滑动触点，该滑动触点可选择的连接到电源节点VCC或升压节点VPP。
在图6A-6D所示的低耗电流方式中，通过重复四种低耗状态，升压电路实现了一个升压电流和一个供电电流的高效率。也就是，图6A所示的第一低耗状态ST’(1c)1，图6B所示的第二低耗状态ST’(1c)2，图6C所示的第三低耗状态ST’(1c)3，和图6D所示的第四低耗状态ST’(1c)4。
在图6A-6D所示的低耗电流方式中，图6A所示的第一低耗状态ST’(1c)1是这样一种状态，其中第一激励电容器CP1放电和第二激励电容器CP2被充电，图6B所示的第二低耗状态ST’(1c)2是这样一种状态，其中第一激励电容器CP1被充电和第二激励电容器CP2放电，图6C所示的第三低耗状态ST’(1c)3是一种状态，其中第一激励电容器CP1被充电和第二激励电容器CP2放电，和图6D所示的第四低耗状态ST(1c)4是一种状态，其中第一激励电容器CP1放电和第二激励电容器CP2被充电。
更特别的是，在图6A所示的第一低耗状态ST’(1c)1中，第一开关S1连接第一输入节点N1和电源节点VCC，第二开关S2连接第二输入节点N2和地节点VSS，第三开关S3连接第一中间节点N3和升压节点VPP，和第四开关S4连接第二中间节点N4和电源节点VCC。在这种状态下，通过电源电压VCC提升第一激励电容器CP1以将电流提供到升压节点VPP，同时通过电源电压VCC和地电压VSS使第二激励电容器CP2放电。
在图6B所示的第二低耗状态ST’(1c)2中，第一开关S1连接第一输入节点N1和连接线CL，第二开关S2连接第二输入节点N2和连接线CL，第三开关S3连接第一中间节点N3和电源节点VCC，以及第四中间节点N4和升压节点VPP。在这种状态下，第一激励电容器CP1和第二激励电容器CP2彼此串连连接，通过电源电压VCC提升第一激励电容器CP1，并将电流从第二激励电容器CP2提供到升压节点VPP。在此情况下，第一激励电容器CP1被充电，同时第二激励电容器CP2放电。
在图6C所示的第三低耗状态ST’(1c)3中，第一开关S1连接第一输入节点N1和地节点VSS，第二开关S2连接第二输入节点N2和电源节点VCC，第三开关S3连接第一中间节点N3和电源节点VCC，和第四开关S4连接第二中间节点N4和升压节点VPP。在这种状态下，通过电源电压VCC和地电压VSS放电第一激励电容器CP1，同时通过电源电压VCC提高第二激励电容器CP2以将电流提供给升压节点VPP。
在图6D所示的第四低耗状态ST’(1c)4中，第一开关S1连接第一输入节点N1和连接线CL，第二开关S2连接第二输入节点N2和连接线CL，第三开关S3连接第一中间节点N3和升压节点VPP，和第四开关S4连接第二中间节点N4和电源节点VCC。在此状态中，第一激励电容器CP1和第二激励电容器CP2彼此串连连接，通过电源电压VCC提升第二激励电容器CP2，并将电流从第一激励电容器CP1提供给升压节点VPP。在此情况下，第一激励电容器CP1放电，同时第二激励电容器CP2被充电。
图7A和7B所示的常规方式对应于从低耗电流方式中通过缩减图6B所示的第二低耗状态ST’(1c)2和图6D所示的第四低耗状态ST’(1c)4而获得的那种方式。更特别的是，常规方式重复图7A所示的第一常规状态ST’(c)1和图7B所示的第二常规状态ST’(c)2。图7A所示的常规方式的第一常规状态ST’(c)1和图6A所示的低耗电流方式的第一低耗状态ST’(c)1相同，同时图7B所示的常规方式的第二常规状态ST’(c)2和图6C所示的低耗电流方式的第三低耗状态ST’(c)3相同。就是说，通过缩减低耗电流方式中的图6B和6D所示的第二和第四低耗状态ST’(1c)2和ST’(1c)4，该升压电路可以转换到常规方法下的升压操作。
图8是用于补充说明图6A-6D所示的高电流效率升压电路的升压原理图。在图8中，符号C1表示第一激励电容器CP1的一个电容值和符号C2表示第二激励电容器CP2的电容值。
在上述的方式中，按照本发明的升压电路重复全部四个周期，包括用于充电的两个周期和用于放电的两个周期。利用这种结构，根据升压的电平被限定在两倍范围内的缺点，可以提高电流提供效率。此外，能够在常规方式和低耗电流方式之间转换。
图9显示了按照本发明的升压电路、常规升压电路和一个涉及先前申请的升压电路的电流效率的特征。此外，图10示例了按照本发明的升压电路中的、常规升压电路的和涉及先前申请的升压电路的供电电流的特征。在图9和10中，“本发明的方法”显示了按照本发明(图3A-3D或图6A-6D)的升压电路的特点，“常规方法”显示了仅仅一具有个激励电容器的上述普通激励电路的特征，和“先前申请”显示了在JP-A 9-231752专利中公开的升压电路的特征(图1A和1B)。
在图9中，横坐标表示VPP/VCC而纵坐标表示ICC/IPP。ICC表示电流(消耗的电流)，用于从电源节点VCC流入升压电路中，同时IPP表示电流(供电电流)，用于从升压电路流出升压节点VPP。在图10中，横坐标表示VPP/VCC而纵坐标表示IPP/η·CP·f。η表示一个电源电路的效率，CP表示一个激励电容量，以及f表示升压电路的工作频率。这里，该计算是在假设除去激励电容充电/放电以外消耗的电流等于激励电容器的充电/放电的10％时进行的。
从图9显然得出，相对于常规的方法，尽管本发明的方法对于电流效率有一点不如先前的申请，但本发明的方法能提高提升电平VPP(或VPP/VCC的低范围)在低范围上的升压电源的供电电流IPP的效率。例如，当提升的电平VPP是1.3倍VCC时，在常规方法中所消耗的电流ICC是供电电流IPP的大约2.2倍，同时在本发明的方法中所消耗的电流ICC被限制到大约1.8倍的供电电流IPP。当提升的电平VPP变高时，先前申请中的电流效率急剧地下降，而本发明的方法中的电流效率不会急剧地下降。因而，本发明方法中的效率在电源电路的一个范围内的下降被抑制到常规方法中下降的两倍(图10中的“常规方法”)。
尽管先前申请中消耗的电流IPP以与本发明的方法相同的方式被限制在提升的电平VPP的低范围内，如图10所示，因为提供的电流量是小的，所以先前的申请需要一个较大的电路区域(几乎由激励电容器占有)。例如，当提升的电平VPP是1.3倍VCC时，先前申请需要的电路区域是常规方法的3.5倍，而本发明的方法的电路区是常规方法的两倍以内。
参考图11，继续说明图3A-3D，图4A，和图4B所示的升压电路的例子。将根据图11所示的元件和图3A-3D，图4A，和图4B所示的元件之间的对应关系作出描述。
第一至第三主NMOS晶体管M11、M12、和M13的组合对应于第一开关S1。第一至第三的次级NMOS晶体管M21、M22、和M23的组合对应于第二开关S2。三级的NMOS晶体管M3对应于第三开关S3。第一和第二的四级的NMOS晶体管M41和M42对应于第四开关S4。第一和第二的五级的开关NMOS晶体管M51和M52对应于第五开关S5。
第一个三级节点N31对应于第一输入节点N1，同时第二个三级节点N32对应于第二输入节点N2。第一个二级节点N21对应于第一中间节点N3，同时第二个二级节点N22对应于第二中间节点N4。
其它的电路元件构成开关驱动电路，用于驱动第一至第五开关S1至S5。
更特别的是，第一禁止门G11作为一个开关驱动电路，响应第一和第二时钟信号OSC1和OSC2，用于驱动第一开关S1的第一主级NMOS晶体管M11。配备有第一时钟信号OSC1的第一非门G12，电容器CA1，和一个控制NMOS晶体管MC12的组合作为一个开关驱动电路，用于驱动第一开关S1的第二主级NMOS晶体管M12。配备了第一和第二时钟信号OSC1和OSC2的与门G13，电容器CB1，和控制NMOS晶体管MC13的组合作为一个开关驱动电路，用于驱动第一开关S 1的第三主级NMOS晶体管M13。
一个配备了第一时钟信号OSC1的缓冲(逻辑)门G21、电容器CA2、和控制NMOS晶体管MC21的组合作为开关驱动电路，用于驱动第二开关S2的第一个二级NMOS晶体管N21。配备了第一和第二时钟信号OSC1和OSC2的第二禁止门G22、电容器CB2、和控制NMOS晶体管MC23的组合作为一个开关驱动电路，用于驱动第二开关S2的第二个二级NMOS晶体管M22。一个或非门G23作为一个开关驱动电路，响应第一和第二时钟信号OSC1和OSC2，用于驱动第二开关S2的第三个二级NMOS晶体管M23。
配备了第二时钟信号OSC2的第一非门G31，第二非门G32，电容器CC1，CC2，和控制NMOS晶体管MC31，MC32的一种组合可操作为一个开关驱动电路，用于驱动作为第三开关S3的三级NMOS晶体管M3。
上述的第一禁止门G11，电容器C1，和控制NMOS晶体管MC41的一个组合不仅作为一个开关驱动电路，用于驱动第四开关S4的第一个四级NMOS晶体管M41，而且还作为一个开关驱动电路，用于驱动第五开关S5的第一个五级NMOS晶体管M51。此外，上述的或非门G23，电容器C2，和一个控制NMOS晶体管MC52的一种组合不仅可操作为开关驱动电路，用于驱动第四开关S4的第二个四级NMOS晶体管MC52，而且还可操作作为一个开关电路，用于驱动第五开关S5的第二个四级NMOS晶体管M52。
图12A，图12B，图13A和图13B是显示第一和第二时钟信号OSC1和OSC2的波形图。图12A和12B分别显示了在低耗电流方式上第一和第二时钟信号OSC1和OSC2的波形，同时图13A和13B分别显示了在常规方式上第一和第二时钟信号OSC1和OSC2的波形。
将直接关注图12A和12B所示的低耗电流方式。当第一时钟信号OSC1具有一个逻辑高电平和第二时钟信号OSC2具有一个逻辑低电平时，升压电路进入图3A所示的第一低耗状态ST(1c)1中。当第一时钟信号OSC1具有逻辑低电平和第二时钟信号OSC2具有逻辑高电平时，升压电路进入图3B所示的第二低耗状态ST(1c)2中。当第一和第二时钟信号OSC1和OSC2具有逻辑低电平时，升压电路进入图3C所示的第三低耗状态ST(1c)3中。当第一和第二时钟信号OSC1和OSC2具有逻辑高电平时，升压电路进入图3D所示的第四低耗状态ST(1c)4中。
另一方面，将直接关注图13A和13B所示的常规方式。在此情况下，第二时钟信号OSC2被固定到逻辑低电平。当第一时钟信号OSC1具有逻辑高电平时，升压电路进入图4A所示的第一常规状态ST(c)1。当第一时钟信号OSC1具有逻辑低电平，升压电路进入图4B所示的第二常规状态ST(c)2中。
参考图14，将继续说明图6A-6D，图7A，和图7B所示的升压电路的例子。将根据图14所示的元件和图6A-6D，图7A，和图7B所示的元件之间的对应关系作出描述。
主级PMOS晶体管M11，主级NMOS晶体管M12，和传输门M5的组合对应于第一开关S1。二级PMOS晶体管M21，二级NMOS晶体管M22，和传输门M5的组合对应于第二开关S2。第一个和第二个三级NMOS晶体管M31和M32的组合对应于第三开关S3。第一和第二个四级NMOS晶体管M41和M42对应于第四开关S4。
节点N31对应于第一输入节点N1，同时节点N32对应于第二输入节点N2。节点N21对应于第一中间节点N3，同时节点N22对应于第二中间节点N4。通过传输门M5的用于连接节点N31和N32的一个信号线对应于连接线CL。
其它的电路元件构成开关驱动电路，用于驱动第一至第五开关S1至S5。
更特别的是，第一禁止门G11作为一个开关驱动电路，响应第一和第二时钟信号OSC1和OSC2，用于驱动第一开关S1的主级PMOS晶体管M11。或非门G12作为一个开关驱动电路，响应第一和第二时钟信号OSC1和OSC2，用于驱动第一开关S1的主级NMOS晶体管M12。
一个或门G21当作开关驱动电路，响应第一和第二时钟信号OSC1和OSC2，用于驱动第二开关S2的二级PMOS晶体管M21。第二禁止门G22作为开关驱动电路，响应第一和第二时钟信号OSC1和OSC2，用于驱动第二开关S2的二级NMOS晶体管M22。
配备了第一时钟信号OSC1的第一非门G3，电容器C1，和控制NMOS晶体管MC3的一种组合不仅可操作开关驱动电路，用于驱动第三开关S3的第一个三级NMOS晶体管M31，而且还可操作一个开关驱动电路，用于驱动第四开关S4的第二个四级NMOS晶体管M42。
配备了第一时钟信号OSC1的一个缓冲(逻辑)门G4，电容器C2，和控制NMOS晶体管MC4的一种组合不仅可操作为一个开关驱动电路，用于驱动第四开关S4的第一个四级NMOS晶体管M41，而且可操作开关驱动电路，用于驱动第三开关S3的第二个三级NMOS晶体管M31。
配备了第二时钟信号OSC2的第二非门G51和第三非门G52的一种组合作为一个开关驱动电路，用于控制由第一和第二开关S1和S2组成的传输门M5的开/关。
图15A，15B，16A，和图16B是显示第一和第二时钟信号OSC1和OSC2的波形图。图15A和15B是分别显示在低耗电流方式上第一和第二时钟信号OSC1和OSC2的波形图，而图16A和16B分别显示了在常规方式上第一和第二时钟信号OSC1和OSC2的波形图。
现在直接关注图15A和15B所示的低耗电流方式。当第一时钟信号OSC1具有一个逻辑高电平和第二时钟信号OSC2具有一个逻辑低电平时，升压电路进入图6A所示的第一低耗状态ST’(1c)1中。当第一时钟信号OSC1具有逻辑低电平和第二时钟信号OSC2具有逻辑高电平时，升压电路进入图6B所示的第二低耗状态ST’(1c)2中。当第一和第二时钟信号OSC1和OSC2具有逻辑低电平时，升压电路进入图6C所示的第三低耗状态ST’(1c)3中。当第一和第二时钟信号OSC1和OSC2具有逻辑高电平时，升压电路进入图6D所示的第四低耗状态ST’(1c)4中。
另一方面，将直接关注图16A和16B所示的常规方式。在此情况下，第二时钟信号OSC2被固定到逻辑低电平。当第一时钟信号OSC1具有逻辑高电平，升压电路进入图7A所示的第一常规状态ST’(c)1。当第一时钟信号OSC1具有逻辑低电平，升压电路进入图7B所示的第二常规状态ST’(c)2中。
图17A-17G和图18A-18F是时序图，显示图11中所示的升压电路的每个部分的工作波形。图17A-17G显示了在低耗电流方式上的工作波形，同时图18A-18F显示了在常规方式上的工作波形。
在图17A-17G中，图17A显示了第一时钟信号OSC1的波形，图17B显示了第二时钟信号OSC2的波形。图17C显示了在节点N11，N12，和N23上的波形。图17D显示了在节点N41和N51上的波形。图17E显示了在节点N42和N52上的波形。图17F显示了在节点N21和N31上的波形，和图17G显示了在节点N22和N32上的波形。
在图18A-18G中，图18A显示了第一时钟信号OSC1的波形。图18B显示了第二时钟信号OSC2的波形。图18C显示了在节点N11和N41上的波形。图18D显示了在节点N12和N42上的波形。图18E显示了在节点N21和N31上的波形，以及图18F显示了在节点N22和N32上的波形。
图19A-19G和图20A-20F是时序图，显示了图14所示的升压电路的每个部分的工作波形。图19A-19G显示了在低耗电流方式上的工作波形，同时图20A-20F显示了在常规方式上的工作波形。
在图19A-19G中，图19A显示了第一时钟信号OSC1的波形，图19B显示了第二时钟信号OSC2的波形，图19C显示了在节点N11，N12，和N23上的波形，图19D显示了在节点N41和N51上的波形，图19E显示了在节点N42和N52上的波形，图19F显示了在节点N21和N31上的波形，和图19G显示了在节点N22和N32上的波形。
在图20A-20G中，图20A显示了第一时钟信号OSC1的波形，图20B显示了第二时钟信号OSC2的波形，图20C显示了在节点N12，N42和N52上的波形，图20D显示了在节点N11和N41和N51上的波形，图20E显示了在节点N22和N32上的波形，以及图20F显示了在节点N21和N31上的波形。
图21是一个方框图，显示了按照本发明的升压电路所应用的升压电源电路。示例的升压电源电路包括振荡电路10，激励电路20，和电平传感电路30。激励电路20由第一和第二激励电路21和22组成。每个第一和第二激励电路21和22包括图11或图14示例的升压电路。
振荡电路10振荡第一和第二时钟信号OSC1和OSC2以及第一和第二修改的时钟信号OSC1D和OSC2D。第一激励电路21配备了第一和第二时钟信号OSC1和OSC2，同时第二激励电路22配备了第一和第二修改的时钟信号OSC1D和OSC2D。
图22是图14中所示的升压电路的一个修改的例子。在图22中，附加的相同的参考符号与图14中的元件相同，并且后面将作出有关不同部分的描述。节点N11与一个箝位MOS晶体管41和一个MOS二极管42连接，同时节点N12与另一个箝位MOS晶体管41和另一个MOS二极管42连接。升压节点连接一个MOS二极管43。代替传输门M5，升压电路配备一个NMOS晶体管M’5作为由电平转换电路44开关的通路门。
图23显示了图11或图14所示的升压电路和图22所示的升压电路的VPP供电特性；在升压电路中包括图22所示的安全电路(41，42和43)，如果在激励电路中由一个空闲的持续时间，提升的电平VPP不低于电源电势VCC。另一方面，在升压电路中不包括如图11或图14所示的安全电路，如果在激励电路中具有空闲的持续时间，提升的电平VPP可以暂时的低于电源电势VCC。
图24A和24B分别显示了电平传感电路30的第一和第二修改的例子30A和30B。
图25显示了图21所示的电平传感电路30中和图24A和24B所示的修改的电平传感电路30A和30B中的内部提升的电压的特性。在图25中，横坐标表示电源电势VCC和纵坐标表示内部电压。从图25显而易见的是，在升压率中电源电势VCC的相关性在修改的例子30A和30B中变得不明显。因而能够在电源电势VCC的较高区域内提高电流效率。
尽管已经结合几个实施例详细的描述了本发明，但应该明白的是，作为本领域的普通技术人员来说，能够在实践中以各种其它的形式来实现本发明。

Claims (4)

1.一种升压电路，具有配备了电源电压的电源节点，配备了地电压的地节点，用于产生升压电平的升压节点，第一和第二输入节点，以及第一和第二中间节点，所述升压电路包括连接在所述第一输入节点和所述第一中间节点之间的第一激励电容器和连接在所述第二输入节点和所述第二中间节点之间的第二激励电容器，所述升压电路包括：
一个连接线，在第一输入节点附近和第二输入节点附近之间延伸；
第一开关，具有固定地连接到所述第一输入节点的第一固定触点和选择地连接到所述电源节点、所述地节点和所述连接线之一的第一滑动触点；
第二开关，具有固定地连接到所述第二输入节点的第二固定触点和选择地连接到所述电源节点、所述地节点和所述连接线之一的第二滑动触点；
第三开关，具有固定地连接到所述第一中间节点的第三固定触点和选择地连接到所述升压节点或所述电源节点的第三滑动触点；以及
第四开关，具有固定地连接到所述第二中间节点的第四固定触点和选择地连接到所述升压节点或所述电源节点的第四滑动触点。
2.一种在低耗电流方式上驱动如权利要求1所述的升压电路的方法，该方法重复的使所述升压电路进入第一至第四低耗状态，其中，当第一时钟信号具有一个逻辑高电平和第二时钟信号具有一个逻辑低电平时，升压电路进入第一低耗状态；当第一时钟信号具有逻辑低电平和第二时钟信号具有逻辑高电平时，升压电路进入第二低耗状态；当第一和第二时钟信号具有逻辑低电平时，升压电路进入第三低耗状态；当第一和第二时钟信号具有逻辑高电平时，升压电路进入第四低耗状态，其中所述方法驱动所述升压电路：
在所述第一低耗状态上，所述第一开关连接所述第一输入节点和所述电源节点，所述第二开关连接所述第二输入节点和所述地节点，所述第三开关连接所述第一中间节点和所述升压节点，和所述第四开关连接所述第二中间节点和所述电源节点；
在所述第二低耗状态上，所述第一开关连接所述第一输入节点和所述连接线，所述第二开关连接所述第二输入节点和所述连接线，所述第三开关连接所述第一中间节点和所述电源节点，和所述第四开关连接所述第二中间节点和所述升压节点；
在所述第三低耗状态上，所述第一开关连接所述第一输入节点和所述地节点，所述第二开关连接所述第二输入节点和所述电源节点，所述第三开关连接所述第一中间节点和所述电源节点，和所述第四开关连接所述第二中间节点和所述升压节点；以及
在所述第四低耗状态上，所述第一开关连接所述第一输入节点和所述连接线，所述第二开关连接所述第二输入节点和所述连接线，所述第三开关连接所述第一中间节点和所述升压节点，和所述第四开关连接所述第二中间节点和所述电源节点。
3.一种在常规方式上驱动如权利要求1所述的升压电路的方法，该方法重复的使所述升压电路进入第一和第二常规状态中，其中第二时钟信号被固定到逻辑低电平，当第一时钟信号具有逻辑高电平时，升压电路进入第一常规状态；当第一时钟信号具有逻辑低电平时，升压电路进入第二常规状态，其中所述方法驱动所述升压电路：
在所述第一常规状态上，所述第一开关连接所述第一输入节点和所述电源节点，所述第二开关连接所述第二输入节点和所述地节点，所述第三开关连接所述第一中间节点和所述升压节点，和所述第四开关连接所述第二中间节点和所述电源节点；以及
在所述第二常规状态上，所述第一开关连接所述第一输入节点和所述地节点，所述第二开关连接所述第二输入节点和所述电源节点，所述第三开关连接所述第一中间节点和所述电源节点，和所述第四开关连接所述第二中间节点和所述升压节点。
4.如权利要求1所述的升压电路，其中进一步包括安全电路。
CNB2005100509012A 2001-07-24 2002-07-24 一种能够在常规方式和低耗电流方式之间转换的升压电路 Expired - Fee Related CN100399686C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001222835A JP3726041B2 (ja) 2001-07-24 2001-07-24 昇圧回路およびその駆動方法
JP222835/2001 2001-07-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB021265755A Division CN1220216C (zh) 2001-07-24 2002-07-24 一种能够在常规方式和低耗电流方式之间转换的升压电路及方法

Publications (2)

Publication Number Publication Date
CN1652442A CN1652442A (zh) 2005-08-10
CN100399686C true CN100399686C (zh) 2008-07-02

Family

ID=19056256

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2005100509012A Expired - Fee Related CN100399686C (zh) 2001-07-24 2002-07-24 一种能够在常规方式和低耗电流方式之间转换的升压电路
CNB021265755A Expired - Fee Related CN1220216C (zh) 2001-07-24 2002-07-24 一种能够在常规方式和低耗电流方式之间转换的升压电路及方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB021265755A Expired - Fee Related CN1220216C (zh) 2001-07-24 2002-07-24 一种能够在常规方式和低耗电流方式之间转换的升压电路及方法

Country Status (6)

Country Link
US (1) US6762639B2 (zh)
JP (1) JP3726041B2 (zh)
KR (1) KR100466487B1 (zh)
CN (2) CN100399686C (zh)
DE (1) DE10233249A1 (zh)
TW (1) TW577078B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3964900B2 (ja) * 2004-11-08 2007-08-22 株式会社東芝 電圧供給回路
JP4175393B2 (ja) * 2005-06-23 2008-11-05 セイコーエプソン株式会社 半導体装置および昇圧回路
US7602232B2 (en) * 2005-11-01 2009-10-13 Semiconductor Components Industries, L.L.C. Programmable fractional charge pump for DC-DC converter
US7557641B2 (en) * 2005-11-01 2009-07-07 Catalyst Semiconductor, Inc. Fractional charge pump for step-down DC-DC converter
KR100791072B1 (ko) * 2006-07-18 2008-01-02 삼성전자주식회사 반도체 장치의 승압 전압 발생기 및 이를 이용한 반도체메모리 장치
US7532033B2 (en) * 2007-01-12 2009-05-12 Himax Technologies Limited Source driver and level shifting apparatus thereof
DE202011102068U1 (de) * 2011-06-07 2012-09-10 Voltwerk Electronics Gmbh Hochsetzsteller
US9391597B2 (en) * 2013-11-12 2016-07-12 Macronix International Co., Ltd. Boost circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4704706A (en) * 1985-04-13 1987-11-03 Fujitsu Limited Booster circuit
US5532916A (en) * 1992-09-02 1996-07-02 Nec Corporation Voltage converting circuit and multiphase clock generating circuit used for driving the same
CN1173023A (zh) * 1996-05-28 1998-02-11 冲电气工业株式会社 升压电路和驱动该电路的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2998271B2 (ja) * 1991-03-29 2000-01-11 日本電気株式会社 昇圧回路
JP2783044B2 (ja) * 1992-03-23 1998-08-06 日本電気株式会社 昇圧回路
JPH05344710A (ja) * 1992-06-12 1993-12-24 Nec Kansai Ltd 昇圧用電源回路
KR0167692B1 (ko) 1995-09-14 1999-02-01 김광호 반도체 메모리장치의 차아지 펌프회로
JP3998278B2 (ja) 1996-02-27 2007-10-24 株式会社ルネサステクノロジ 内部電位発生回路
JPH09238463A (ja) 1996-02-29 1997-09-09 Sanyo Electric Co Ltd チャージポンプ回路
US6236394B1 (en) 1997-03-28 2001-05-22 Seiko Epson Corporation Power supply circuit, display device, and electronic instrument
KR100253369B1 (ko) * 1997-12-04 2000-04-15 김영환 차지펌프회로
JP3773718B2 (ja) 1999-09-20 2006-05-10 株式会社東芝 半導体集積回路
US6504422B1 (en) * 2000-11-21 2003-01-07 Semtech Corporation Charge pump with current limiting circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4704706A (en) * 1985-04-13 1987-11-03 Fujitsu Limited Booster circuit
US5532916A (en) * 1992-09-02 1996-07-02 Nec Corporation Voltage converting circuit and multiphase clock generating circuit used for driving the same
CN1173023A (zh) * 1996-05-28 1998-02-11 冲电气工业株式会社 升压电路和驱动该电路的方法

Also Published As

Publication number Publication date
JP2003036672A (ja) 2003-02-07
KR100466487B1 (ko) 2005-01-15
KR20030011608A (ko) 2003-02-11
JP3726041B2 (ja) 2005-12-14
CN1399278A (zh) 2003-02-26
CN1220216C (zh) 2005-09-21
DE10233249A1 (de) 2003-03-20
CN1652442A (zh) 2005-08-10
US6762639B2 (en) 2004-07-13
US20030025549A1 (en) 2003-02-06
TW577078B (en) 2004-02-21

Similar Documents

Publication Publication Date Title
US7741898B2 (en) Charge pump circuit for high voltage generation
US6008690A (en) Booster circuit
Wang et al. Efficiency improvement in charge pump circuits
CN101340145B (zh) 升压电路和具有该升压电路的集成电路
KR100463619B1 (ko) 차지펌프 회로의 제어 방법
CN101098105A (zh) 升压电路
US20020003448A1 (en) Charge pump configuration
CN101647182A (zh) 包括升压电感式开关前置调节器和电容式开关后置转换器的高效dc/dc电压转换器
JP2003111385A (ja) Ｄｃ−ｄｃコンバータ
US6326834B1 (en) Pump circuit boosting a supply voltage
KR101504587B1 (ko) 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로
CN101087104A (zh) 电源电路
CN100399686C (zh) 一种能够在常规方式和低耗电流方式之间转换的升压电路
Myono et al. High-efficiency charge-pump circuits with large current output for mobile equipment applications
CN108462388B (zh) 自举电源的实现电路
CN111146941B (zh) 一种高性能的正负倍压电荷泵电路
KR100190179B1 (ko) 신호전송방법, 신호전송회로 및 이것을 이용한 반도체집적회로
KR20070024426A (ko) 충전 펌프
Wong et al. An evaluation of 2-phase charge pump topologies with charge transfer switches for green mobile technology
CN201281929Y (zh) 一种升压电路、液晶驱动装置及液晶显示装置
Vanselow et al. A new switching scheme for high-voltage switched capacitor DC-DC converter
JP3713267B2 (ja) チャージポンプ回路
Singh et al. Transient response and dynamic power dissipation comparison of various Dickson charge pump configurations based on charge transfer switches
Myono et al. High-Efficiency Charge-Pump Circuits which Use a 0.5V dd-Step Pumping Method
US7038528B2 (en) High voltage generator incorporated in an integrated circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PS4 LASCO CO., LTD.

Free format text: FORMER OWNER: NIHITATSU MEMORY CO., LTD.

Effective date: 20130905

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130905

Address after: Luxemburg Luxemburg

Patentee after: ELPIDA MEMORY INC.

Address before: Tokyo, Japan

Patentee before: Nihitatsu Memory Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080702

Termination date: 20160724