KR100190179B1 - 신호전송방법, 신호전송회로 및 이것을 이용한 반도체집적회로 - Google Patents

Abstract

각 부하용량을 각각 신호선에 의해 구동하는 신호전송회로에 있어서, 각 신호선은 서로 다른 신호선과 스위치를 통해 접속가능하고, 다른 전위에 있는 2개의 신호선을 상기 스위치에 의해 서로 접속하는 것에 의해, 신호선의 전위를 전하재분배로 변화하고 전원선, 접지선을 통한 전하의 충방전을 없앤다. 따라서, n개의 부하용량이 서로 같은 경우는 각 신호선의 전위변화의 위상이 1 / n씩 어긋나도록 스위치를 제어하면, n개의 부하용량을 독립하여 구동한 경우와 비교하여, 1/n의 전하량으로 부한용량을 구동할 수 있고, 소비전류의 저감을 도모할 수 있다.

Description

신호전송방법, 신호전송회로 및 이것을 이용한 반도체 집적회로

제1도는 제1실시예의 전체 개략 구성도.

제2도는 제1실시예의 신호전송회로에 있어서 접속회로의 내부 구성도.

제3도는 제1실시예의 신호전송회로에 있어서 제어회로의 내부 구성도.

제4도는 제1실시예의 신호전송회로에 있어서 제어회로가 발생하는 제어신호의 각 파형도.

제5도는 제1실시예의 신호전송회로에 있어서 3종류인 클럭신호의 각 파형도.

제6도는 제1실시예의 신호전송회로에 있어서 신호선 개수가 4인 경우의 타임챠트를 나타내는 도면.

제7도는 제2실시예의 신호전송회로에 있어서 신호선 개수가 4인 경우의 타임챠트를 나타내는 도면.

제8도는 제3실시예의 신호전송회로의 요부 구성도.

제9도는 제4실시예의 전원전압 발생회로의 요부 구성도.

제10도(a)는 챠지펌프회로의 내부 구성도.

제10도(b)는 챠지펌프회로의 축적전하량의 변화도.

제11도는 승압전원 이용률 및 승압전원 발생효율에 관한 본 발명과 종래예의 소비전류 비교도.

제12도는 제5실시예의 전원전압 발생회로의 요부 구성도면.

제13도는 제6실시예의 반도체 집적회로의 전체 구성도.

제14도는 제6실시예의 반도체 집적회로에 있어서 클럭발생회로의 출력 파형도.

제15도(a)는 종래예의 챠지펌프회로를 나타내는 도면.

제15도(b)는 종래예의 챠지펌프회로의 기능을 설명도.

제16도는 본 발명의 개념도.

[발명의 배경]

본 발명은 다이내믹 랜덤 액세스 메모리(DRAM)등의 반도체 집적회로에 있어서 신호전송회로의 개량에 관한 것으로, 특히 발진신호에 동기하여 부하를 구동하는 회로의 저소비 전류화에 관한 것이다.

DRAM 등의 반도체 집적회로는 일반적으로 그것을 사용하는 꼭의 전원구성을 간소화하기 위해 칩내부에 전원회로를 갖고 있다. 특히 외부전원전위로 승압하는 경우나 접지전위로 강압하는 경우는 콘덴서나 정류회로 등으로 구성된 챠지펌프회로가 전원회로로 이용된다.

이하, 챠지펌프회로를 승압전원 발생회로로 이용한 경우의 구성을 제15도(a)에 나타낸다. 챠지펌프회로(70)는 펌프 콘덴서 Cp(71)와, 프리챠지수단(72)과, 정류수단(73)으로 구성되어 있다. 펌프 콘덴서 Cp(71)의 한쪽 전극이 노드 B에서 프리챠지수단(72) 및 정류수단(73)에 접속되어 있다.

상기 프리챠지수단(72)은 노드 B의 전위가 강하한 경우에 노드 B를 소정전위로 프리챠지하는 기능을 갖는다. 상기 정류수단(73)은 노드 B의 전위가 챠지펌프 회로(70)의 출력노드의 전위보다 높아진 경우에만, 노드 B에서 챠지펌프회로(70)의 출력노드로 전하를 공급하는 것에 의해, 승압전원을 발생시키는 한편, 노드 B의 전위가 챠지펌프회로의 출력노드의 전위보다 낮아진 경우에는 챠지펌프회로의 출력노드에서 노드 B로의 전하 역류를 막는 기능을 갖는다.

상기 챠지펌프회로(70)에서, 노드 A에 소정 진폭을 갖는 신호가 입력되고, 입력된 신호가 로우에서 하이로 천이하면, 펌프 콘덴서 Cp(71)의 커플링에 의해 노드 B의 전위가 상승하여, 정류수단(73)을 통해 출력노드가 승압된다. 그 후, 입력 신호가 하이에서 로우로 천이하면, 펌프 콘덴서 Cp(71)의 커플링에 의해 노드 B의 전위는 강하하려고 하지만, 프리챠지수단(72)에 의해 소정의 일정전위로 클램프된다. 이 때 프리챠지수단(72)에서 노드 B로 충전된 전하는 다음에 입력신호가 로우 에서 하이로 천이했을 때 정류수단(73)을 통해 출력된다.

그러나 상기 종래의 챠지펌프회로 등에서는 1주기마다 전하를 공급하여 소기의 동작을 시킨 후, 그 공급한 전하를 방전시켜 다음 주기에 대비하는 것이 반복되고, 이 때문에 소비 전류량이 많아지는 결점이 있었다.

이하, 상기 제15도(a)의 종래 챠지펌프회로를 예로 들어, 그 소비 전하량이 많은 결점에 대해 구체적으로 설명한다.

우선, 챠지펌프회로(70)는 노드 A에 대하여 펌프 콘덴서 Cp의 충방전을 행하는 것뿐이므로, 제15도(b)에 도시된 바와 같이 챠지펌프회로는 용량 C의 콘덴서와 등가로 된다. 이점에 대해 제10도를 이용하여 상세하게 설명한다. 제10도에는 챠지펌프회로와, 노드 A, B의 타임챠트 및 노드 A, B간의 전위차와 펌프 콘덴서 Cp에 축적되어 있는 전하량이 나타나 있다. 챠지펌프회로의 프리챠지수단과 정류수단은 모두 다이오드로 구성되어 있고, 프리챠지수단의 전원전압은 노드 A를 구동하는 전원전압과 같이 Vcc이다. 다이오드에 의한 손실은 없는 것으로 가정한다. 또 일반적으로 챠지펌프회로는 충분히 큰 용량을 갖는 승압전원에 대해 충전을 행하므로, 챠지펌프회로 한번의 동작으로는 출력노드위 전위는 거의 변화하지 않고 챠지펌프회로의 출력노드는 정전압원으로 전위 Vcc+Vp에 클램프되어 있는 것으로 한다.

제10도의 타임챠트에 도시된 바와 같이, 노드 A에 진폭 Vcc의 장방형 펄스가 입력되어 챠지펌프회로를 구동하고, 노드의 B위 전위는 노드 A의 전위에 동기하여 변동한다. 프리챠지수단에 의해 노드 B 전위의 하한은 Vcc에로 고정죄고 정류수단과 정전압원에 의해 노드 B 전위의 상한은 Vcc+Vp로 고정되므로, 타임챠트에 부기 하는 바와 같이 노드 A, B 사이의 전위차는 노드 A가 OV인 경우는 Vcc, 노드는 A가 Vcc인 경우는 Vp로 되어, 펌프 콘덴서 Cp의 노드 A쪽에 극판에 나타나는 전하는 노드A가 OV인 경우에는 -Cp·Vcc, 노드 A가 Vcc인 경우에는 -Cp·Vp이고, 펌프 콘덴서의 노드 B쪽에 극판에 나타나는 전하는 노드 A가 OV인 경우에는 Cp·Vcc, 노드 A가 Vcc인 경우에는 Cp·Vp로 된다. 따라서 노드가 A가 OV에서 Vcc로 변화할 때, 펌프 콘덴서의 노드 A쪽 극판에 Cp·(Vcc-Vp)의 전하를 충전하고, 펌프콘덴서의 노드 B 쪽에서 Cp·(Vcc-Vp)의 전하가 정류 다이오드를 통해 출력전류로서 방전된다. 노드 A가 Vcc에서 OV로 변화할 때에는, 펌프 콘덴서의 노드 A 쪽 극판에서 Cp·(Vcc-Vp)의 전하를 방전하고, 펌프콘덴서의 노드 B 쪽에서는 Cp· (Vcc-Vp)의 전하가 프리챠지 다이오드에 의해 전원으로부터 충전된다.

전원에서 챠지펌프회로에 공급한 전하량은 프리챠지다이오드를 통해 Cp·(Vcc-Vp)와, 노드 A에 투입한 Cp·(Vcc-Vp)이고, 출력된 전하량은 Cp·(Vcc-Vp)이므로, 챠지펌프회로에서는 출력하는 전하량의 2배 전하량을 소비하고 있다.

실제로는 챠지펌프회로에 있어서 프리챠지수단이나 정류수단에 의한 로스가 발생하므로 챠지펌프회로의 효율은 50%이하밖에 되지 않는다. 또, 진폭 Vcc의 펄스로 챠지펌프회로를 구동하는 경우, 노드 A에서 챠지펌프회로를 보면, 1주기마다 CP·(Vcc-VP)의 전하를 소비하므로, 챠지펌프회로는 용량 CP·(VCC-VP) /VCC의 콘덴서와 등가가 된다.

[발명의 개요]

본 발명의 목적은 상기 챠지펌프회로와 같은 부하용량을 구동하는 신호전송 회로의 소비전류를 절감하기 위한 것이다.

상기 목적을 달성하기 위해, 본 발명에서는 제16도의 개념도에 도시된 바와 같이, 소정의 부하용량을 구동하는 경우에 그 구동용 신호선을 복수로 분할하고, 그 각 신호선에 대해 복수로 분할한 콘덴서의 각각을 배치하고, 그 각 콘덴서를 서로 다른 위상으로 구동하여, 한 개의 콘덴서에 공급한 전하를 방전시킬 때, 이 방전하는 전하를 다른 콘덴서에 공급하는 전하로 이용하는 것에 의해 신호전송 회로의 소비전류 절감을 도모하는 것으로 한다.

즉, 본 발명의 신호전송방법은 복수의 신호를 각각 대응하는 신호선에 실어 전송하는 신호전송방법으로서 상기 복수의 신호선 중, 전위상승과정으로 향하는 신호선과, 전위하강과정으로 향하는 신호선이 있을 때, 이 전위하강과정으로 향하는 신호선 전하를 상기 전위상승과정으로 향하는 신호선에 재분배하는 것을 특징으로 한다 .

또 본 발명의 신호전송회로는 복수개의 신호선과, 상기 복수개의 신호선을 서로 접속하기 위한 접속수단과, 상기 복수의 신호선 중 전위하강과정으로 향하는 신호선 전하를 전위상승과정으로 향하는 신호선에 재분배하도록, 이 전위상승과정으로 향하는 신호선과 전위하강과정으로 향하는 신호선을 상기 접속수단을 이용하여 접속하는 제어수단을 구비한 것을 특징으로 한다.

또한, 본 발명의 반도체 집적회로는 신호전송회로와 상기 신호전송회로에서 전송되는 신호를 받아 소정의 동작을 하는 동작회로를 구비한 반도체 집적회로로서, 상기 신호전송회로는 복수개의 신호선과 상기 복수개의 신호선을 서로 접속하기 위한 접속수단과 상기 복수의 신호선중 전위하강 과정으로 향하는 신호선의 전하를 전위상승 과정으로 향하는 신호선에 재분배하도록 이 전위상승 과정으로 향하는 신호선과 전위하강 과정으로 향하는 신호선을 상기 접속수단을 이용하여 접속하는 제어수단을 구비한 것을 특징으로 한다.

또한 본 발명은 상기 반도체 집적회로에 있어서 동작회로가 복수의 챠지펌프 회로이고 신호전송회로에서 전송되는 복수의 신호는 각각 대응하는 챠지펌프회로에 부여하는 구동신호인 것을 특징으로 한다.

이상의 구성에 의해, 본 발명의 신호전송방법 및 신호전송회로에서는 복수 신호선의 각각을 소정 전위차로 진폭시킬 때, 전위상승 과정에 있는 신호선과, 그 신호선보다 전위가 높게 전위하강 과정에 있는 신호선을 접속하도록 접속수단이 제어수단에 의해 제어되므로, 접속되는 신호선끼리 갖는 용량 사이에서 전하 재분배가 일어나고, 그 결과 전원을 통한 충방전 없이 전위상승 과정에 있는 신호선의 전위가 상승하는 동시에 전위하강 과정에 있는 신호선의 전위가 하강한다.

이상의 동작을 다른 신호선별로 반복하는 것에 의해, 전하 재분배에 의한 저소비 전류화가 도모되면서, 복수의 신호선 전위가 서로 위상을 다르게 하면서 같은 주파수로 변화하므로 부하용량이 저소비전류로 구동되게 된다.

또 본 발명의 반도체 집적회로에서는 이상의 신호전송회로를 이용한 저소비 전력인 챠지펌프회로나 이상의 신호전송회로로 구성한 클럭발생회로로 동작하는 저소비 전력인 대규모 반도체 집적회로를 제공할 수 있다.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.

[실시예]

이하, 본 발명에 대한 바람직한 각 실시예를 첨부도면에 따라 설명한다.

[실시예 1]

제1도는 본 발명의 제1실시예에 있어서 신호전송회로의 전체 구성도이다. 제1도에서, L(1), L(2), L(3), L(4)는 복수(4개)의 신호선, Vcc는 전원선(제1 전위축적수단), Vss는 다른 전원선으로서의 접지선(제2 전위축적수단)이다. 또 1은 접속회로(접속수단)로, 이 접속수단(1)은 각 신호선L(1), L(2), L(3), L(4)를 서로 접속하는 동시에, 각 신호선L(1), L(2), L(3), L(4)를 전원선 Vcc 또는 접지선 Vss에 접속한다. 2는 제어회로(제어수단)로서, 이 제어회로(2)는 클럭신호 CLK를 입력하고, 이 클럭신호 CLK에 의거하여 상기 접속회로(1)를 제어하는 제어신호를 출력 한다.

상기 접속회로의 구체적인 구성을 제2도에 도시한다. 제2도에서 Sc(1), Sc(2), Sc(3), Sc(4)는 상기 각 신호선 L(1)∼L(4)과 전원선 Vcc를 접속하는 스위치, Ss(1), Ss(2), Ss(3), Ss(4)는 각 신호선 L(1)‥‥‥L(n)과 접지선 Vss를 접속하는 스위치, S(1, 2), S(1, 3), S(1, 4), S(2, 3), S(2, 4), S(3, 4)는 상기 4개의 신호선 L(1)∼L(4)를 서로 접속하는 스위치이다.

또 Cl, C2, C3, C4는 각 스위치 Sc(1)∼Sc(4)를 제어하는 제어신호, S1, S2, S3, S4는 각각 스위치Ss(1)∼Ss(4)를 제어하는 제어신호이다. Pl2, Nl2는 스위치 S(1, 2)를 제어하는 제어신호, 마찬가지로 Pl3, Nl3은 스위치 S(1, 3)의 제어신호, Pl4, Nl4는 스위치 S(1, 4)의 제어신호, P23, N23은 스위치 S(2, 3)의 제어신호, P24, N24는 스위치 S(2, 4)의 제어신호, P34, N34는 스위치 S(3, 4)의 제어신호이다. 게다가, Co(1), Co(2), Co(3), Co(4)는 상기 각 신호선 L(1)∼L(4)에 의해 구동되는 용량이다. 이들 스위치 및 용량을 식별하고 있는 괄호안의 변수는 각 신호선 L(1)∼L(4)를 식별하는 괄호안의 숫자에 대응하고 있다. 상기 스위치 Sc(1)∼Sc(4), Ss(1)∼Ss(4)에 의해 전원접속수단(la)이 구성되고 있다.

상기 제어회로(2)의 내부구성을 제3도에 도시한다. 이 제어회로(2)는 상기 각 제어신호 Cl∼C4, S1∼S4, Pl2∼P34, Nl2∼N34가 제4도에 도시된 바와 같이 변화하도록 각 제어신호를 발생시킨다. 예를 들면 신호 C3은 제3도에 도시된 바와 같이 NAND회로 N8의 입력신호가 모두 HIGH인 경우에만 LOW로 되고, 그 이외의 경우에는 모두 HIGH로 된다. 즉 신호 C3은 NAND회로 N8로의 3개의 입력신호 CLK, CLKA, CLKB가 모두 HIGH로 되는 스테이지에서만 LOW로 되고, 그 이외의 스테이지에서는 HIGH로 된다. 신호 CLK, CLKA, CLKB가 모두 HIGH로 되는 기간은 제4도로부터 판단할 수 있는 바와 같이 CLKB의 주기(즉, CLK의 4배 주기)에서 반복되기 때문에, 신호 C3은 8스테이지마다 펄스를 출력한다. 신호 Cl, C2, C4, S1, S2, S3, S4에 대해서는 CLKA, CLKB의 논리 레벨의 조합이 상기 신호 C3과 다르기만 할뿐이므로, 신호 C3과 마찬가지로 8스테이지마다 펄스를 출력한다.

또 Pl2, Pl3, Pl4, P23, P24, P34, Nl2, Nl3, Nl4, N23, N24, N34는 CLK와 CLKA의 논리 레벨의 조합에 따라 펄스를 출력한다. 예를 들면 Pl4는 제3도로부터 판단할 수 있는 바와 같이, CLK와 CLKA가 함께 HIGH인 경우에 LOW로 되므로 제4도에 도시된 바와 같이 스테이지 3으로부터 4스테이지마다(즉, CLKA의 주기로서, CLK의 2배의 주기임) LOW 펄스를 출력한다. 제어회로(2)는 구체적으로는 2개의 플립플롭회로(2a, 2b)와 3개의 인버터회로(2c∼2e)와, 8개의 NAND회로(Nl∼N8)와, 8개의 인버터회로(I1∼I8)로 구성된다. 상기 플립플롭회로(2a)는 제5도에 도시된 바와 같이 클럭신호 CLK를 2배로 분주한 신호 CLKA를 생성하고, 다른 플립플롭회로(2b)는 동도면에 도시된 바와 같이 상기 신호 CLKA를 다시 2배로 분주하여 클럭신호 CLK를 4배로 분주한 신호 CLKB를 생성한다. 인버터(2c)는 클럭신호 CLK를 반전한 신호 /CLK를 생성하고, 인버터(2d)는 2분주신호 CLKA를 반전한 신호 /CLKA를 생성하고, 인버터(2e)는 4분주신호 CLKB를 반전한 신호 /CLKB를 생성한다. 또 각 NAND회로 Nl∼N8은 상기 각 신호 중 소정의 2개 또는 3개의 신호를 입력으로 하여 각각 제어신호 P23, Pl4, Pl3, P24, Pl2, P34, Cl, C2, C3, C4를 생성한다. 8개의 인버터(Il∼I8)는 대응하는 NAND회로 Nl∼N8의 출력을 반전하고 각각 제어신호 N23, Nl4, Nl3, N24, Nl2, N34, S4, S3, S2, S1을 생성한다.

다음으로 상기 제어회로(2)가 각 스위치 Sc(1)∼Sc(4), Ss(1)∼Ss(4), S(1, 2)‥‥S(3, 4)를 제어하는 동작을 제6도를 이용하여 설명한다.

신호선 개수는 일반적으로는 n으로 나타내지만, 제6도에서는 설명을 간단하게 하기 위해, 제1도 신호선의 개수와 같이 n=4로 하고, 클럭 CLK와, 각 신호선 L(1)∼L(4)의 전위변화를 나타낸 것이다. 또, 클럭 CLK는 칩외부에서 인가해도 칩내부에서 발생해도 된다. 또, 용량 Co(1)∼Co(4)의 용량값은 같고, 스위치에 의한 손실은 없는 것으로 가정한다.

어떤 순간에 있어서, 신호선 L(1)은 스위치 Sc(1)에 의해 전원선 Vcc와 접속 되어 있고, 신호선 L(4)는 스위치 Ss(4)에 의해 접지선 Vss와 접속되어 있다. 신호선 L(2)와 신호선 L(3)은 스위치 S(2, 3)에 의해 서로 접속되어 있고, 그 전위는 1/2Vcc로 되어 있다. 이 상태를 스테이지 1이라고 한다

클럭 CLK가 천이하고 클럭신호 CLK의 레벨이 변화되어 스테이지 2로 되면, 스위치 Sc(1), Sc(4), Sc(2, 3)가 오프되고, 신호선 L(1)과 전원선 Vcc, 신호선 L(4)와 접지선 Vss, 신호선 L(2)와 신호선 L(3)이 절단되고, 계속해서 스위치 S(1, 2), S(3, 4)가 온되어 신호선 L(1)과 신호선 L(2), 신호선 L(3)과 신호선 L(4)가 접속된다. 신호선에 의해 구동되는 용량 C(1)∼C(4)는 같고, 용량 C(1)은 전원선 Vcc의 전위로 충전되어 있고, 용량 C(2)는 1/2 Vcc로 충전되어 있으므로, 신호선 L(1)과 신호선 L(2)가 접속되면, 용량 C(1)과 용량 C(2) 사이에서 전하의 재분배가 일어나고, 신호선 L(1)과 신호선 L(2)의 전위는 3/4 Vcc로 된다. 즉, 신호선 L(1)의 전위를 내리기 위해 버리는 전하를 신호선 L(2)의 전위를 올리기 위해 이용한 것이 된다. 마찬가지로 용량 C(4)는 접지선 Vss의 전위 OV로 충전되어 있고, 용량 C(3)은 1/2 Vcc로 충전되어 있으므로 신호선 L(3)과 신호선 L(4)가 접속되면, 신호 선 L(3)과 신호선 L(4)의 전위는 1/4 Vcc로 된다. 스테이지 2에 있어서는 각 신호선의 전위가 변화해도, 전원선 Vcc, 접지선 Vss를 통한 전하의 출입은 없다.

다음으로 클럭 CLK가 천이하여 그 레벨이 변하고, 스테이지 3이 되면, 스위치 S(1, 2), S(3, 4)가 오프하고, 신호선 L(1)과 신호선 L(2), 신호선 L(3)과 신호선 L(4)가 차단된다. 계속해서 스위치 Sc(2), Sc(3), Sc(1, 4)가 온하고, 신호선 L(2)와 전원선 Vcc, 신호선 L(3)과 접지선 Vss, 신호선 L(1)과 신호선 L(4)가 접속 된다. 그 결과 신호선L(2)의 전위는 전원선 Vcc의 전위로, 신호선 L(3)의 전위는 OV로 되고, 용량 C(1)은 3/4 Vcc로, 용량 C(4)는 1/4 Vcc로 충전되어 있으므로, 신호선 L(1)과 신호선 L(4)의 전위는 1/2 Vcc로 된다. 스테이지 3에 있어서, 각 신호선의 전위를 변화시키기 위해 전원선 Vcc, 접지선 Vss를 통해 출입된 전하량은 전원선 Vcc에서 용량C(2)에 공급된 1/4 Vcc × C와, 용량 C(3)에서 접지선 Vss로 방출된 1/4 Vcc × C이다. 단 상기 C는 신호선에 의해 구동되는 용량의 값이다.

다음의 스테이지에서도 마찬가지로 전 스테이지에 접속되어 있던 스위치를 차단한 후, 스테이지(4)에서는 스위치 S(3, 4), S(1, 3)가, 스테이지(5)에서는 스위치 Sc(4), Ss(4), S(2, 3)가, 스테이지(6)에서는 스위치 S(3, 4), S(1, 2)가, 스테이지(7)에서는 스위치 Sc(3), Ss(2), S(1, 4)가, 스테이지(8)에서는 스위치 S(1, 3), S(2, 4)가, 스테이지(9)에서는 스위치 Sc(1), Ss(4), S(2, 3)가 각각 접속되어, 스테이지 1의 상태로 돌아간다.

이상의 스위치 제어에 의해 신호선 L(1)∼L(4)는 클럭 CLK의 1/2주기마다 1/4 Vcc 스텝으로 변화하고, 클럭 CLK의 4주기를 1주기로 하는, 위상이 1/4주기씩 다른 진폭 Vcc의 4개 신호를 발생시킨다. 또 홀수 스테이지에 있어서는 1/4 Vcc × C의 전하를 소비하므로, 클럭 CLK의 4주기 동안에 제1도의 신호전송회로에서 소비된 총전하량은 Vcc × C로 된다. 클럭 CLK의 4주기 동안에 용량 C(1)∼C(4)는 각각 Vcc × C의 전하량을 소비하므로, 신호전송회로 전체로는 1/4의 전하소비량으로 용량C(1)∼C(4)를 구동하고 있게 된다.

다음에 일반적으로 신호선의 개수는 n으로 하고, 제어수단이 각 스위치 Sc(1)‥‥Sc(n), Ss(1)‥‥Ss(n) ,S(1, 2)‥‥S(n-1, n)를 접속하는 순서를 나타낸다.

전위가 상승과정에 있는지 하강과정에 있는지를 고려한 신호선의 전위를 「신호선의 상태」라 한다. 제6도에 도시된 바와 같이, 스테이지 1에 있어서 신호선 L(1), L(2), L(3), L(4)의 상태는 스테이지 3에 있어서 각각 순서대로 신호선 L(2), L(4), L(1), L(3)으로 재현된다. 또 스테이지 2에 있어서 신호선 L(1), L(2), L(3), L(4)의 상태도 스테이지(4)에 있어서 각각 순서대로 신호선 L(2), L(4), L(1), L(3)으로 재현된다. 이 관계를 신호선 식별변수에 착안하여 생각한다.

스테이지 1 및 2에서의 신호선 식별변수 1, 2, 3, 4는 스테이지 3, 4에 있어서 각각 2, 4, 1, 3으로 변환되어 있다. 이 관계를 변환 f로 나타내면, f(1)=2, f(2)=4, f(3)=1, f(4)=3, 즉 f(1, 2, 3, 4)=(2, 4, 1, 3)으로 된다.

다시 스테이지를 진행하여 생각한다. 제6도에 도시된 바와 같이 신호선 L(1), L(2), L(3), L(4)는 위상이 신호선 L(1), L(2), L(4), L(3)의 순서로 2 스테 이지(1/4주기)씩 지연되어 있을 뿐이므로, 어떤 스테이지에 있어서 신호선 L(1)의 상태는 2스테이지 후에는 신호선L(1)에서 위상이 2스테이지(1/4 주기)지연된 신호선 L(2)로 반드시 재현된다. 마찬가지로 어떤 스테이지에서의 신호선 L(2), L(3), L(4)의 상태는 2스테이지 후에 각각 신호선 L(4), L(1), L(3)으로 재현되어 있고, 신호선 식별변수에 착안하면, 어떤 스테이지에서의 신호선 식별변수 1, 2, 3, 4는 2 스테이지 후에는 각각 2, 4, 1, 3으로 변환되어 있다. 따라서 어떤 스테이지에 있어서 신호선과, 2스테이지 후에 그 상태로 되는 신호선과의 관계도 변환 f로 표현할 수 있고, 변환 f에 의해 2 스테이지마다, 즉 클럭 CLK 1 주기마다의 각 신호선 상태를 구할 수 있다.

예를 들면, 스테이지 1에서의 신호선 L(1), L(2), L(3), L(4)의 상태는 스테이지(5)에 있어서 각각 순서대로 신호선 L(4), L(3), L(2), L(1)로 재현되고, 스테이지 2에서의 신호선 L(1), L(2), L(3), L(4)의 상태도, 스테이지(6)에 있어서 각각 순서대로 신호선 L(4), L(3), L(2), L(1)로 재현되어 있다. 스테이지 1, 2에 있어서 신호선 식별변수 1, 2, 3, 4는 스테이지 5, 6 있어서 순서대로 4, 3, 2, 1로 변환되 있다. 상술한 바와 같이 f(1)=2, f(2)=4, f(3)=1, f(4)=3이고, 스테이지 1, 2에 있어서 어떤 상태의 신호선과, 스테이지 3, 4에서 그 상태로 되는 신호선과의 관계는 f(1, 2, 3, 4 )=(2, 4, 1, 3) 이므로, 스테이지 1, 2에 있어서 어떤 상태의 신호선과, 스테이지 5, 6에서 그 상태가 되는 신호선과의 관계는 f(f(1, 2, 3, 4))=f(2, 4, 1, 3)=(4, 3, 2, 1)로 되고 변환 f로 클럭 CLK의 1 주기마다 각 신호선의 상태를 구할 수 있다.

어떤 시각에 접속되어 있는 스위치와, 클럭 CLK의 1 주기 후에 접속되는 스위치의 관계도 신호선 식별변수를 이용하면 변환 f로 나타낼 수 있다. 즉, 스테이지 1에서 닫혀 있던 스위치 Sc(1), Ss(4), S(2, 3)과, 스테이지 2에서 닫혀져 있던 스위치S(1, 2), S(3, 4) 대신에, f(1, 2, 3, 4)=(2, 4, 1, 3)이므로, 클럭 CLK의 1주기 후의 스테이지 3, 4에서는 각각 스위치 Sc(2), Ss(3), S(1, 4)와, 스위치 S(2, 4), S(1, 3)가 닫혀진다. 마찬가지로 f(f(1, 2, 3, 4))=f(2, 4, 3, 1)=(4, 3, 2, 1)이므로, 클럭CLK의 2 주기후의 스테이지 5, 6에서는 각각 스위치 Sc(4), Ss(1), S(2, 3)와, 스위치 S(4, 3), S(1, 2) 가 닫혀지고, f(f(f(1, 2, 3, 4)))=f(f(2, 4, 1, 3))=f(4, 3, 2, 1)=(3, 1, 4, 2)이므로, 클럭 CLK의 3주기 후의 스테이지 7, 8에서는 각각 스위치 Sc(3), Ss(2), S(1, 4)와 스위치 S(1, 3), S(2, 4)가 닫혀지고, f(f(f(f(1, 2, 3, 4))))=f(f(f(2, 4, 1, 3)))=f(f(4, 3, 2, 1))=ㄹ(3, 1, 4, 2)=(1, 2, 3, 4)이므로, 클럭 CLK의 4주기후의 스테이지 9, 10에 서는 각각 스위치 Sc(1), Ss(4), S(2, 3)과 스위치 S(1, 2), S(3, 4)가 닫혀지고, 최초의 상태로 되돌아 간다.

표1은 어떤 시각에서 2스테잊 사이에 접속되어 있는 신호선의 신호선 식별변수와, 클럭 CLK의 1주기 후의 2스테이지에서 접속되는 신호선의 신호선 식별변수의 관계, 즉 변환 f에 의한 신호선 식별변수의 관계를 신호선의 개수 N이 2에서 10까지 인 경우에 대해 나타내고 있다. 좌단의 열 X는 원래의 신호선 식별 변수이고, 가장 위의 행은 신호선 개수이다.

[표 1]

신호선의 개수 n=4인 경우에는 상술한 바와 같이 부하용량에 있어서 소비하는 전하의 1/4의 소비전하량으로 부하용량을 구동할 수 있다. 신호선의 개수 n이 4가 아닌 경우도 마찬가지로 생각하면, 부하용량으로 소비하는 전하의 1/n의 소비 전하량으로 부하용량을 구동할 수 있고, 분할수 n의 수를 늘리는 만큼 소비 전하량의 효율이 높아진다.

상기 제2도의 접속회로(1)에 있어서, 전원선 Vcc와 각 신호선을 접속하는 스위치(제1 전원접속수단) Sc(1)∼Sc(4)는 PMOS트랜지스터에 의해 구성되고, 접지선 Vss와 각 신호선을 접속하는 스위치(제2 전원접속수단) Ss(1)∼Ss(4)는 NMOS트랜지스터에 의해 구성되고, 신호선 끼리를 접속하는 스위치 S(1, 2)∼Ss(3, 4)는 CMOS트랜지스터에 의해 구성된다.

즉, 일반적으로 NMOS트랜지스터는 게이트·소스간의 전위차가 소정의 일정값이상(게이트 쪽이 전위가 높음)이 되면 전류가 흐른다(이 전위차를 NMOS트랜지스터 서브 임계전압 Vtn이라 함). 또, PMOS트랜지스터의 경우에는 게이트·소스간의 전위치가 소정의 일정값 이하(게이트 쪽이 전위가 낮음)로 되면 전류가 흐른다(이 전위차를 PMOS트랜지스터 서브 임계전압 VtP라 함). 또 게이트와 소스간 전압이 Vtn보다 높아지는 만큼 NMOS트랜지스터의 온저항은 낮아지고, 게이트·소스간 전압이 VtP보다 낮아지는 만큼 PMOS트랜지스터의 온저항은 낮아진다.

상술한 바와 같이 스위치Sc(1)∼Sc(4)는 전원선 Vcc와 각 신호선을 접속하여 이 각 신호선을 하이레벨로 충전하기 취한 스위치인 점에서 이 스위치 Sc(1)∼Sc(4)를 NMOS트랜지스터로 구성하기 위해서는 NMOS트랜지스터의 게이트 전위를 전원선 Vcc의 전위보다 Vtn이상 높게 하지 않으면 안된다. 또, NMOS트랜지스터의 온저항을 저감하기 위해, 더욱 게이트 전위를 높여 게이트·소스간 전위를 크게 취하지 않으면 안된다. 이와 같이, NMOS트랜지스터에서는 효율이 좋은 스위치 Sc(1)∼Sc(4)를 실현할 수 없다. 그래서 PMOS트랜지스터를 스위치 Sc(1)∼Sc(4)로 이용하여, 그 소스를 전원선 VCC에, 그 드레인을 신호선에 접속하여 그 스위치를 닫기 위해 게이트에 로우레벨의 전압을 인가하면, 게이트와 소스간 전위를 크게 취할 수가 있으므로 효율적으로 신호선을 하이로 충전할 수 있다.

또 스위치 Ss(1)∼Ss(4)는 접지선 Vss와 각 신호선을 접속하여 이 각 신호선을 로우레벨로 충전하기 위한 스위치인 점에서, NMOS트랜지스터를 스위치 Ss(1)∼Ss(4)로 이용하고, 그 소스를 접지선 Vss에, 그 드레인을 신호선에 접속하여 이 스위치를 닫기 위해 게이트에 하이레벨의 전압을 인가하면, 게이트·소스간 전위를 크게 취할 수 있으므로, 효율적으로 신호선을 로우로 충전할 수 있다.

또 스위치S(1, 2)∼Ss(3, 4)가 접속하는 신호선의 전위는 전원선 Vcc와 접지선 Vss가 갖는 전위의 범위에서 임의의 값을 얻을 수 있으므로, 이 스위치 S(1, 2)∼Ss(3, 4)로서 CMOS트랜지스터를 이용하면, 신호선간에 효율적으로 전하의 재분배를 행할 수 있다.

[실시예 2]

다음에 본 발명의 제2실시예를 제7도에 도시한다.

상기 제1실시예에서는 구동되는 부하용량 C(1)∼C(4)의 용량값은 같다고 가정하였지만, 구동되는 부하용량 C(1)∼C(4)의 용량값이 같지 않은 경우의 실시예이다.

제7도에서는 신호선의 개수 n이 n=4이고, 또 용량의 비가 C(1) : C(2) : C(3) : C(4)=1 : 2 : 3 : 4인 경우의 신호선의 전위변화를 나타내고 있다. 부하용량이 클럭 CLK의 4주기 동안에, 전원선 Vcc, 접지선 Vcc를 통해 직접 소비하는 전하량은 전원전위를 Vcc로 하면, 용량 C(1)∼C(4)에 대해 각각, C(1)2 .Vcc /(C(1) + C(2) + C(3) + C(4)), C(2)2 .Vcc / (C(1) + C(2) + C(3) + C(4)), C(3)2 .Vcc / (C(1) + C(2) + C(3) + C(4)), C(4)2 .Vcc / (C(1) + C(2) + C(3) + C(4))가 된다. 용량 C(1)∼C(4)가 클럭 CLK의 4주기 동안 소비하는 전하량은 각각 C(1)·Vcc, C(2)·Vcc, C(3)·Vcc, C(4)·Vcc이므로, 용량 C(1)∼C(4)가 소비한 전하량에 대해, 전원에서 투입한 전하량은 (C(1)²+ C(2)²+ C(3)²+ C(4)²) / (C(1) + C(2) + C(3) + C(4))²가 된다. 용량 C(1)∼C(4)가 같은 경우에서 확인하면, (C(1)²+ C(1)²+ C(1)²+ C(1)²) / (C(1) + C(1) + C(1) + C(1) )²= 4·C(1)²/ ( 16·C(1)²) = 1 / 4가 된다.

또 상기 제1 및 제2 실시예에서는 신호선의 개수 n을 짝수개(4개)로 하였지만, 홀수개인 경우라도 본 발명은 적용 가능하다. 즉, 예를 들면 신호선의 개수 n이 3개인 경우에는 도시하지 않았지만, 제1 신호선과 제2 신호선으로 전하 재분배를 행할 때, 제3 신호선을 한 쪽 전하축적수단(예를 들면, 전윈선 Vcc)에 접속하고, 그 후 다음에 제2 신호선과 제3 신호선으로 전하 재분배를 행할 때, 제1 신호선을 다른쪽 전하축적수단(예를 들면, 접지선 Vss)에 접속하면 된다. 따라서 전하 재분배를 행하는 신호선 쌍을 구성할 수 없는 1개의 신호선을 전하 재분배의 동작마다 교호로 전원선 Vcc와 접지선 Vss에 접속하면 좋다.

또 이상의 설명에서는 전윈선 Vcc와 접지선 Vss를 설치하고, 2개의 신호선간의 전하 재분배 시에는 동시에 1개의 신호선을 전원선 Vcc에 접속하는 것과 함께, 다른 1개의 신호선을 접지선 Vss에 접속하였지만, 전하 재분배가 소정의 복수회 행해지기까지는 어느 신호선도 전원선 Vcc 및 접지선 Vss에 접속하지 않는 구성이어도 좋다. 이 경우에는 각 전하 재분배 시에서 전하의 리크에 기인하여 각 신호선의 전위는 기대하는 전위와 다른 전위가 되지만, 영향이 가는 상황이 된 시점(소정의 복수회의 전하 재분배가 종료할 때)에서, 전위가 가장 높은 신호선을 전원선 Vcc에 접속되는 동시에 가장 전위가 낮은 신호선을 접지선 Vss에 접속하면 좋다.

[실시예 3]

제8도는 본 발명의 제3실시예에 있어서 신호전송회로를 나타낸다. 본 실시예에서는 제1 및 제2의 각 전위축적수단(5, 9)을, 전원선 Vcc 및 접지선 Vss에 대신에 각각 전위축적 콘덴서(6, 10)와, 스위치(7, 11)를 구비한 프리챠지수단(8, 12)에 의해 구성한 것이다.

즉, 상기 제1 실시예와 같이 전원선 Vcc, 접지선 Vss를 그대로 이용한 경우, 예를 들면 부하용량이 같은 신호선 4개로 구성한 신호전송회로에 있어서는 전원선 Vcc와 접속되는 신호선의 전위는 3/4 Vcc이기 때문에, 전원선 Vcc에 국소적인 전압강하, 즉 노이즈가 발생하는 결점을 초래한다. 그래서 신호선의 부하용량에 대해 충분히 큰 용량을 갖는 전위축적 콘덴서(6)를 이용하고, 이 전위 Vcc를 축적 한 전위축적 콘덴서(6)와, 전위가 3/4 Vcc의 신호선을 접속해도, 전위축적 콘덴서(6)의 전위는 거의 변화하지 않고, 신호선의 전위는 전위축적 콘덴서(6)의 전위와 같아진다.

따라서 본 실시예에서는 전위축적 콘덴서(6, 10)를 프리챠지할 때는, 전원전위(Vcc, Vss)와 전위축적 콘덴서(6, 10)의 전위차가 거의 없으므로, 전원선 Vcc 및 접지선 Vss에 있어서 노이즈도 거의 발생하지 않는 효과를 갖는다.

전위축적 콘덴서(6, 10)의 프리챠지는 스위치 Sc와 스위치 Ss가 제6도를 이용하여 설명한 바와 같이, 한 개 간격의 스테이지에만 접속되어 있지 않으므로 이들의 스위치 Sc, Ss가 접속되어 있지 않은 기간에서 행할 수 있다.

[실시예 4]

제9도는 본 발명의 제4 실시에를 나타낸다. 제9도에서는 상기 제1실시예의 신호전송회로에 챠지펌프회로를 복수 접속하여 되는 전원전압 발생회로를 도시한다. 제9도에 있어서, 전원전압 발생회로는 4개의 챠지펌프회로(동작회로)(20∼23)와, 제1도에 나타낸 신호전송회로에 의해 구성되어 있다. 이 신호전송회로는, 상기 챠지펌프회로(20∼23)를 구동하는 각각의 구동신호를 대응하는 각각의 신호선 L(1)∼L(4)에 실어 각 챠지펌프회로(20∼23)에 전송한다. 또 신호전송회로에 있어서 제어회로는 도시를 생략하였다. 상기 신호전송회로에 대해서는 제1도에 이미 설명하였으므로 그 구성요소에 대한 설명은 생략한다.

다음으로 복수의 챠지펌프회로(20∼23)를 이용하여 승압전위가 발생하는 경우에 대해 설명한다.

챠지펌프회로(20∼23)는 동일한 구성이며, 이하 최상위에 위치하는 챠지펌프(20)에 대해 설명하면, 펌프 콘덴서(50)(Cp(1))와, 프리챠지수단(51)과, 정류수단(52)으로 구성되어 있다. 상기 펌프콘덴서(50)(Cp(1))의 한쪽 전극이 노드B(1)에 있어서 프리챠지수단(51) 및 정류수단(52)에 접속되어 있다. 프리챠지수단(51)은 노드 B의 전위가 전원전압보다도 강하한 경우에, 노드 B를 전원전압까지 프리챠지 하는 기능을 갖는다. 상기 정류수단(52)은 노드 B의 전위가 챠지펌프회로(20)의 출력노드 Vo의 전위보다 높아진 경우에만 노드 B에서 챠지펌프회로(20)의 출력노드로 전하를 공급하고, 노드 B의 전위가 챠지펌프회로(20)의 출력노드의 전위보다 낮아진 경우에는 챠지펌프회로(20)의 출력노드에서 노드 B로의 전하 역류를 막는 기능을 갖는다. 상기 펌프콘덴서(50)Cp(1)의 다른 쪽 전극은, 노드 A(1)에서 신호전송회로가 대응하는 신호전과 접속되어 있다.

계속해서, 제10도를 이용하여 챠지펌프회로의 동작을 설명한다. 또 프리챠지수단 및 정류수단에 의한 로스는 없다고 가정하고, 또 출력노드는 전위(Vcc+Vp)에 클램프되어 있다고 고려하여 설명한다.

노드 A에서 진폭 Vcc의 구형 펄스가 입력되어 챠지펌프회로를 구동하면, 노드 B의 전위는 노드 A의 전위에 동기하여 변동한다. 노드 B 전위의 하한은 전원전압 Vcc, 전위의 상한은 전위 Vcc+Vp이므로, 동도면(b)의 타임챠트에 부가한 바와 같이, 노드 A, B간 전위차는 노드 A가 OV인 경우는 전원전압 Vcc, 노드 A가 전원전압 Vcc인 경우는 VP가 되고, 펌프 콘덴서(50)(Cp) 노드 A측의 극판에 나타나는 전하는 노드 A가 OV인 경우에는 -Cp·Vcc, 노드 A가 Vcc인 경우에는 -Cp·Vp이고, 펌프콘덴서(50)(Cp)의 노드 B측 극판에 나타나는 전하는 노드 A가 OV인 경우에 Cp·Vcc, 노드 A가 전원전압 Vcc인 경우에는 Cp·Vp가 된다.

따라서 노드 A가 OV에서 전윈전압 Vcc로 변화할 때, 펌프콘덴서(50)(Cp)의 노드 A측의 극판에 Cp·(Vcc-Vp)의 전하를 충전하고, 핌프 콘덴서(50)(Gp)의 노드 B 측에서 Cp·(Vcc-Vp)의 전하가 정류수단(52)을 통해 출력전류로 방전된다. 한편, 노드 A가 전원전압 Vcc에서 OV로 변화할 때는 펌프 콘덴서(50)(Cp)의 노드 A측의 극판에서 Cp·(Vcc-Vp)의 전하를 방전하고, 펌프 콘덴서(50)(Cp)의 노드 B측에서는 Cp·(Vcc-Vp)의 전하가 프리챠지수단(51)에 의해 전원에서 충전된다. 진폭 Vcc의 펄스로 챠지펌프회로를 구동하는 경우, 노드 A에서 챠지펌프회로를 보면 1주기마다 Cp·(Vcc-Vp)의 전하를 소비하게 되므로, 챠지펌프회로는 용량Cp·(Vcc-Vp)/Vcc의 콘덴서와 등가로 된다.

이와 같이, 제9도의 4개의 챠지펌프회로(20∼23)는 펌프 콘덴서(50)(Cp(1)∼Cp(4))에 대응하여 각각 Cp(1)·(Vcc-Vp) / Vcc, Cp(2)·(Vcc-Vp) / Vcc, Cp(3)·(Vcc-Vp) / Vcc, Cp(4)·(Vcc-Vp) / Vcc의 용량을 갖는 콘덴서와 등가라 생각할 수 있다.

따라서 본 실시예의 승압전원 발생회로에서는 제9도에 있어서 펌프콘덴서 Cp(1)∼Cp(4)의 용량값이 서로 같다고 하면, 4개의 챠지펌프회로(20∼23)가 각각 독립하여 구동하는 경우의 1/4의 전하량으로 챠지펌프회로를 구동할 수 있다.

따라서 본 실시예의 승압전원 발생회로에서는 구동주기 1주기 동안에 소비하는 전하량은, 프리챠지회로를 통해 소비한 4·Cp(Vcc-Vp)와, 챠지펌프회로를 구동 하기 위해 소비한 Cp·(Vcc-Vp)의 합계값이고, 출력되는 전하량은 4·Cp(Vcc-Vp) 이므로, 효율은 4·Cp(Vcc-Vp)/(4Cp(Vcc-Vp) + (Vcc-Vp))=0.8, 즉 80%로 된다.

다음으로 본 실시예의 승압전원 발생회로를 이용한 경우의 소비전류의 저감효과를 설명한다.

현재, 전원전압 3.3V인 DRAN에 있어서는 승압전원은 워드선의 구동 등 일부회로에만 사용되지만, 전원전압의 저전압화를 도모하면, MOS트랜지스터의 구동능력 저하를 보충하기 위해 승압전원을 사용하는 회로가 증가하고, 모든 회로가 승압전원을 사용하는 것도 예상된다. 전체 소비전류에 대한 승압전원 발생회로 이외의 승압 전원계 소비전류의 비율을 승압전원 이용률로 정의하고, 승압전원 이용률이 10%인 경우와 100%인 경우에 대해, 승압전원 발생효율이 50%인 경우와 80%인 경우에서 소비전류를 비교한 것을 제11도에 도시한다.

승압전원 이용률이 10%인 경우, 예를 들면 전원계(Vcc계) 소비전류가 45mA, 승압전원계 소비전류가 5mA인 경우를 고려한다. 승압전원 발생효율이 50%인 경우는 전류 5mA를 공급하기 위해 승압전원 발생회로에서 10mA인 전류를 소비하고, 5mA인 전류를 허비하기 때문에, 전체 소비전류는 55mA가 된다. 한편, 승압전원 발생 효율이 80%인 경우는 전류 5mA를 공급하기 위해 승압전원 발생회로에서 6.25mA를 소비하면 되고, 쓸데없이 버리는 전류는 1.25mA이므로, 전체 소비전류는 51.25mA가 된다. 따라서 승압전원 발생효율을 50%에서 80%로 올리면, 약 7%의 저소비 전류화가 된다.

이에 대해, 전원전압의 저전압화가 진행되어 승압전원 이용률이 100%가 된 경우, 예를 들면 전원계(Vcc계) 소비전류가 0mA, 승압전원계 소비전류가 50mA인 경우를 생각하면, 승압전원 발생효율 50%에서는 전류 50mA를 공급하기 위해 50mA4의 전류를 허비하기 때문에, 전체 소비전류는 100mA가 된다. 승압전원 발생효율 80%에서는 전류 50mA를 공급하기 위해 12.5mA의 전류를 허비하기 때문에 전체 소비전류는 62.5mA가 된다. 따라서 승압전윈 발생효율을 50%에서 80%로 올리면, 약 37%의 저소비 전류차가 된다.

또 제9도의 전원전압 발생회로에서는 승압전원을 발생시키는 경우에 대해 서술하였지만, 챠지펌프회로가 강압전원을 발생시키는 구성인 경우에 있어서도, 신호전송회로의 구성을 변경하지 않고, 강압전원 발생회로를 실현할 수 있다. 또 챠지펌프회로에 있어서는 펌프콘덴서가 차지하는 면적이 가장 크므로 본 실시예의 구성과 같이 챠지펌프회로를 분할한 경우라도 제어부의 증가에 의한 면적증가는 적다.

또 플래시 메모리에서는 기록 동작시에 12V 정도의 고전압 전원에서 대량의 전류나 소비되기 때문에, 이 플래시 메모리를 단일전원으로 동작시키기 위해서는 전류 공급능력이 큰 내부 승압회로가 필요해진다. 이 경우, 이 내부 승압회로를 상기 제9도에 도시된 승압전원 발생회로에 의해 구성하면, 이미 서술한 대로 승압된 전압을 고효율로 공급할 수 있는데 더하여, 안정한 전압공급이 가능해진다. 즉 제9도에 나타난 승압전원 발생회로에서는 4개의 챠지펌프회로(20∼23)는 동 도면의 신호전송회로에 의해 위상이 서로 1/4주기씩 어긋나서 구동되므로, 이 승압 전원 발생회로는 챠지펌프회로가 구동되는 1 주기의 기간에 4회, 승압전압을 발생 시킨다.따라서 종래와 같이 공급능력이 큰 1개의 내부 승압회로를 이용하여 챠지 펌프회로가 구동되는 1 주기의 기간에 1회만 승압전압을 발생시키는 경우에 비해, 이 본 발명의 승압전원 발생회로에서는 승압전압의 피크가 4개소로 분산되기 때문에, 승압전압을 평활하게 공급할 수 있는 효과를 이룬다.

[실시예 5]

제12도는 본 발명의 제5실시예에 있어서 다른 전원전압 발생회로의 구성을 도시한 것이다.

제12도에 있어서, 전원단자(출력노드) Vpp의 전위는 이 전원단자 Vpp에 공통으로 접속된 4개의 전원 Vpp발생용 챠지펌프회로(동작회로)(30∼33)에서 발생되고, 다른 전원단자(다른 출력노드) Vbb의 전위는 이 전원단자 Vbb에 공통으로 접속된 4개의 전윈 Vbb발생용 챠지펌프회로(동작회로)(34∼37)에서 발생된다.

전원단자 Vpp에서 공급해야 하는 전류에 대해, 다른 전원단자 Vbb에서 공급 해야 하는 전류가 적은 경우에는 전원 Vbb발생용 챠지펌프회로(34∼37)의 펌프콘덴서 Cb의 용량값은 전원 Vpp발생용 챠지펌프회로(30∼33)의 펌프콘덴서 CP보다 작게 설정된다.

제12도의 전원전압발생회로의 동작에 대해서는 상술한 제4 실시예와 같으므로, 그 설명을 생략하지만, 상기 제7도를 이용하여 설명한 바와 같이 신호선에서 구동하는 부하용량의 값이 달라도, 소비전류는 삭감된다. 전원단자 Vpp와 다른 전원단자 Vbb에서의 각 공급능력이 서로 다른 전원전압 발생회로라도 제12도의 구성과 같이 각 전원단자 Vpp, Vbb 마다 공통인 복수의 챠지펌프회로를 접속하는 구성으로 하면, 전체로서의 소비전류의 삭감을 실현할 수 있다.

[실시예 6]

제13도는 본 발명의 제6 실시예를 나타낸다. 제13도는 상기 제1 신호 전송회로를 클럭발생회로(100)로 이용한 대규모 반도체 집적회로 LSI의 구성도를 도시한다. 상기 제1 실시예의 신호전송회로는 제14도에 나타낸 바와 같이, 부하용량이 같은 4개의 신호선으로 구성한 경우에는 4개의 신호선 출력 CLK1∼CLK4의 전위가 점선으로 나타내는 바와 같이 블럭 CLK에 동기하여 변화하고, 위상이 1/4주기씩 어긋난 클럭CLK 4배의 주기신호(동도면에 실선으로 나타냄)를 발생시킨다. 이와 같이 제1도에 나타나는 제1 실시예의 신호전송회로는 분주기능도 갖고 있다. 제13도의 클럭발생회로(100)는 4개의 클럭신호 CLK1∼CLK4를 발생시키는 동시에 이 각 클럭신호 CLK1∼CLK4를 4개의 신호선에 실어 전송하는 전송회로의 기능을 겸용한다.

또 제13도의 반도체 집적회로 LSI는 콘트롤러 코어(101)와, 버스전환회로 (102)와, 4개의 RAM매크로(103∼106)로 이루어진다. 상기 콘트롤러 코어(101)는 200MHz정도의 고속동작이 가능하고, 외부에서 입력되는 클럭신호CLK에 동기하여 동작한다. 또 각 RAM매크로(103∼106)는 동작속도가 빠르지 않고, 예를 들면 50MHZ정도의 동작속도이다. 버스전환회로(102)는 상기 클럭발생회로(100)에서의 출력신호 CLK1∼CLK4에 의거하여, 그 각 신호 CLK1∼CLK4 대응하는 RAM 매크로(103∼106)를 병렬로 제어하고, 각 RAM매크로(103∼106)가 병렬 동작한다. 상기 콘트롤러 코어(101), 버스전환회로(102) 및 RAM매크로(103∼106)에 의해, 동작회로를 구성한다.

따라서 클럭신호 CLK의 1 주기마다 어딘가의 RAM매크로에서 데이터가 판독되므로 외관상 RAM매크로의 동작속도를 4배로 올리는 것이 가능해진다.

본 실시예에서는 각 RAM매크로(103∼106)를 제어하는 클럭신호 CLK1∼CLK4의 위상이 서로 클럭신호 CLK의 1/4주기씩 어긋나있으므로, 콘트롤러 코어(101)와 RAM매크로(103∼106)로의 버스를 버스전환회로(102)를 이용하여 클럭신호 CLK의 1주기마다 전환하면, 콘트롤러 코어(101)와 RAM매크로(103∼106) 사이에 클럭신호 CLK의 1주기마다 데이터 전송이 가능해진다. 만약에, RAM매크로(103∼106)의 위상이 같으면, 데이터를 일단 버퍼 등에 저장한 후, 병렬·직렬 변환에 의해 데이터 전송 속도를 변경할 필요가 생기지만, 본 실시예에서는 이와 같은 결점이 없다.

또 클럭신호 CLK의 신호선은 일반적으로 칩내를 장거리로 달려 다양한 기능 블록에 입력되므로, 클럭신호선의 부하용량은 크고 전하소비량은 많지만, 본 실시예에서는 클럭신호 CLK1∼CLK4의 신호선이 서로 전하 재분배하여 전하를 이용하므로, 전하 소비량을 절약할 수 있고, 저소비전력이 된다.

또한 일반적으로 내부전원회로를 설계할 때는 피크전류에 대한 마진을 설정 할 필요가 있으므로, 내부전원회로의 전류공급능력은 그 내부전원에서의 평균소비 전류를 공급하는 필요 최소한의 전류공급 능력보다 높게 설정된다. 본 실시예에서는 4개의 RAM매크로(103∼106)를 4개의 위상이 어긋난 클록신호 CLK1∼CLK4에 의해 제어되므로, 내부전원 소비전류의 피크가 겹치지 않고, 결국 내부 전원회로의 소비 전류를 삭감할 수 있는 효과도 이룬다.

또 소비전류 삭감을 목적으로 하지 않고, 고속화를 위해 각 RAM매크로(103∼106)를 각삭 병렬 동작시키는 경우에도 제1 실시예의 신호전송회로에 의해 발생한 복수 신호를 이용할 수 있다. 이 경우, 부하용량으로서는 배선용량 등의 기생용량 만이어도 좋고, 또 콘덴서를 별도로 접속해도 된다. 또, LSI등의 IC에 내부회로로서 적용한 경우만이 아니라, 멀티칩 모듈과 같이 복수의 칩을 일괄하여 제어하는 경우에도 본 실시예는 마찬가지로 적용 가능하다하다.

상술한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 첨부된 특허청구범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.

Claims (51)

1. 복수의 신호를 각각 대응하는 신호선에 실어 전송하는 신호전송방법에 있어서, 상기 복수의 신호선 중, 전위상승 과정으로 향하는 신호선과, 전위하강 과정으로 향하는 신호선이 있을 때, 이 전위하강 과정으로 향하는 신호선의 전하를 상기 전위상승 과정으로 향하는 신호선에 재분배하는 것을 특징으로 하는 신호 전송방법.
2. 제1항에 있어서, 전위상승 과정으로 향하는 신호선과 전위하강 과정으로 향하는 신호선을 1조로 하여 이 조를 복수조 구비하고, 상기 각 조에서 전위하강 과정으로 향하는 신호선의 전하를 상기 전위상승 과정으로 향하는 신호선에 재분배하는 동작을 동시에 행하는 것을 특징으로 하는 신호전송방법.
3. 제1항에 있어서, 전위하강 과정으로 향하는 신호선의 전하를 전위상승 과정으로 향하는 신호선에 재분배한 후, 다른 전위하강 과정으로 향하는 신호선의 전하를 상기 전위 상승 과정으로 향하는 신호선에 재분배하는 것을 반복하여, 상기 전위상승 과정으로 향하는 신호선의 전위를 단계적으로 상승시키는 것을 특징으로 하는 신호전송방법.
4. 제1항에 있어서, 각 신호선의 전위는 주기적으로 변화하고 또 그 변화가 서로 소정 위상간격에서 어긋나는 경우에, 전위하강 과정으로 향하는 신호선의 전하를 상기 전위상승 과정으로 향하는 신호선에 재분배하는 것을 특징으로 하는 신호전송방법.
5. 제1항에 있어서, 신호선의 개수는 짝수개이고, 상기 짝수개의 신호선은 전위상승 과정으로 향하는 복수개의 신호선과, 이것과 같은 수인 복수개의 신호선으로 구성되고, 상기 전위상승 과정으로 향하는 복수개의 신호선 중 가장 전위가 높은 신호선에 제1 전원전위의 전하를 공급하는 동시에 상기 전위하강 과정으로 향하는 복수개의 신호선 중 가장 전위가 낮은 신호선의 전하를 상기 제1 전원전위와 유한한 전위차를 갖는 제2 전원전위로 방출하고, 이것과 동시에, 상기 전위상승 과정으로 향하는 남은 신호선의 각각과 이것에 대응하는 전위하강 과정으로 향하는 남은 신호선 사이에서 전하 재분배를 행하는 것을 특징으로 하는 신호전송방법.
6. 제1항에 있어서, 신호선의 개수는 홀수개이고, 상기 홀수개의 신호선은 전위상승 과정으로 향하는 복수개의 신호선과, 이것과는 개수가 한개 다른 복수개의 전위하강 과정으로 향하는 신호선으로 구성되고, 상기 전위상승 과정으로 향하는 신호선의 개수가 전위하강 과정으로 향하는 신호선의 개수보다 한개 많을 때, 전위상승 과정으로 향하는 신호선 중 가장 전위가 높은 신호선에 제1 전원전위의 전하를 공급하고, 이것과 동시에 상기 전위상승 과정으로 향하는 남은 신호선과, 이것과 같은 수의 상기 전위하강 과정으로 향하는 신호선 사이에서 전하 재분배를 행하고, 상기 전위상승 과정으로 향하는 신호선의 개수가 전위하강 과정으로 향하는 신호선의 개수보다 1개 적을 때, 전위하강 과정으로 향하는 신호선 중 가장 전위가 낮은 신호선의 전하를 상기 제1 전원전위와 유한한 전위차를 갖는 제2 전원전위로 방출하고, 이것과 동시에 상기 전위상승 과정으로 향하는 신호선과, 이것과 같은 수의 상기 전위하강 과정으로 향하는 남은 신호선 사이에서 전하 재분배를 행하는 것을 특징으로 하는 신호전송방법.
7. 제1항에 있어서, 전위하강 과정으로 향하는 신호선과 전위상승 과정으로 향하는 신호선간의 전하 재분배를 소정 회수 반복하고, 그 후에 처음으로 전위상승 과정으로 향하는 신호선 중 가장 전위가 높은 신호선에 제1 전원전위의 전하를 공급하고, 전위하강 과정으로 향하는 신호선 중 가장 전위가 낮은 신호선의 전하를 상기 제1 전원전위와 유한한 전위차를 갖는 제2 전원전위로 방출하는 것을 특징으로 하는 신호전송방법.
8. 제1항에 있어서, 각 신호선의 용량은 서로 같은 용량값인 것을 특징으로 하는 신호전송방법.
9. 제1항에 있어서, 각 신호선의 용량은 서로 다른 용량값인 것을 특징으로 하는 신호전송방법.
10. 복수개의 신호선과, 상기 복수개의 신호선을 서로 접속하기 위한 접속수단과, 상기 복수의 신호선 중 전위하강 과정으로 향하는 신호선의 전하를 전위상승 과정으로 향하는 신호선에 재분배하도록, 이 전위상승 과정으로 향하는 신호선과 전위하강 과정으로 향하는 신호선을 상기 접속수단을 이용하여 접속하는 제어수단을 구비한 것을 특징으로 하는 신호전송회로.
11. 제10항에 있어서, 제어수단은, 전위상승 과정으로 향하는 신호선과 전위하강 과정으로 향하는 신호선을 1조로 하는 복수조에서, 각각 동시에 전위하강 과정으로 향하는 신호선의 전하를 상기 전위상승 과정으로 향하는 신호선에 재분배하도록 접속수단을 제어하는 것을 특징으로 하는 신호전송회보.
12. 제10항에 있어서, 제어수단은, 전위하강 과정으로 향하는 신호선의 전하를 전위상승 과정으로 향하는 신호선으로 재분배하도록 접속수단을 제어한 후, 다른 전위하강 과정으로 향하는 신호선의 전하를 상기 전위상승 과정으로 향하는 신호선에 재분배하도록 접속수단을 제어하는 것을 특징으로 하는 신호전송회로.
13. 제10항에 있어서, 제어수단은, 주기적으로 발진하는 발진신호를 입릭하고, 상기 발진신호의 소정주기마다, 전하 재분배를 행하는 2개의 신호선 조합을 다시 짜도록 접속수단을 제어하는 것을 특징으로 하는 신호전송회로.
14. 제10항에 있어서, 제1 전원전위를 갖는 제1 전위축적수단과, 상기 제1 전원전위와 유한한 전위차를 갖는 제2 전원전위를 갖는 제2 전위축적수단을 갖고, 접속수단은 상기 복수개의 신호선을 상기 제1 전위축적수단 및 상기 제2 전위축적수단에 접속하는 전원접속수단을 갖고, 제어수단은 전위상승 과정으로 향하는 신호선 중 가장 전위가 높은 신호선에 제1 전원전위의 전하를 공급하는 동작과, 전위하강 과정으로 향하는 신호선 중 가장 전위가 낮은 신호선의 전하를 제2 전원전위로 방출하는 동작을 같은 시기 또는 다른 시기에 행하도록 상기 접속수단의 전원접속수단을 제어하는 것을 특징으로 하는 신호전송회로.
15. 제14항에 있어서, 제어수단은, 주기적으로 발진하는 발진신호를 입력하고, 상기 발진신호의 복수주기를 1 주기로 하는 기간 내에 전위상승 과정으로 향하는 신호선 중 가장 전위가 높은 신호선에 제1 전원전위의 전하를 공급하는 동작과, 전위하강 과정으로 향하는 신호선 중 가장 전위가 낮은 신호선의 전하를 제2 전원전위로 방출하는 동작을 같은 시기에 행하는 것을 반복하도록, 전윈접속수단을 제어하는 것을 특징으로 하는 신호전송회로.
16. 제10항에 있어서, 접속수단은 CMOS트랜지스터에 의해 구성되는 것을 특징으로 하는 신호전송회로.
17. 제14항에 있어서, 전원접속수단은, 각 신호선을 제1 전위축적수단에 접속하는 제1 전원접속수단과, 각 신호선을 제2 전위축적수단에 접속하는 제2 전원접속수단으로 되고, 제1 전원접속수단은 PMOS트랜지스터에 의해 구성되고, 제2 전원접속수단은 NMOS트랜지스터에 의해 구성되는 것을 특징으로 하는 신호전송회로.
18. 제14항에 있어서, 제1 전위축적수단 및 제2 전위축적수단은 각각 유한한 전위차를 갖는 전원선으로 되는 것을 특징으로 하는 신호전송회로.
19. 제14항에 있어서, 제1 전위축적수단 및 제2 전위축적수단은, 각각, 콘덴서와 콘덴서 프리챠지수단으로 되고, 상기 양 콘덴서의 프리챠지레벨이 유한한 전위차를 갖는 것을 특징으로 하는 신호전송회로.
20. 제19항에 있어서, 콘덴서프리챠지수단은, 발진신호의 소정주기마다, 상기 소정 주기내의 일부 기간에서 콘덴서와 전원선을 접속하는 것을 특징으로 하는 신호전송회로.
21. 신호전송회로와 상기 신호전송회로에서 전송되는 신호를 받아 소정 동작을 하는 동작회로를 구비한 반도체 집적회로에 있어서, 상기 신호전송회로는, 복수개의 신호선과, 상기 복수개의 신호선을 서로 접속하기 위한 접속수단과, 상기 복수 신호선 중 전위하강 과정으로 향하는 신호선의 전하를 전위상승 과정으로 향하는 신호선에 재분배하도록, 이 전위상승 과정으로 향하는 신호선과 전위하강 과정으로 향하는 신호선을 상기 접속수단을 이용하여 접속하는 제어수단을 구비하는 것을 특징으로 하는 반도체 집적회로.
22. 제21항에 있어서, 제어수단은, 전위상승 과정으로 향하는 신호선과 전위하강 과정으로 향하는 신호선을 1조로 하는 복수조에서, 각각 동시에 전위하강 과정으로 향하는 신호선의 전하를 상기 전위상승 과정으로 향하는 신호선으로 재분배하도록 접속수단을 제어하는 것을 특징으로 하는 반도체 집적회로.
23. 제21항에 있어서, 제어수단은, 전위하강 과정으로 향하는 신호선의 전하를 전위상승 과정으로 향하는 신호선으로 재분배하도록 접속수단을 제어한 후, 다른 전위하강 과정으로 향하는 신호선의 전하를 상기 전위상승 과정으로 향하는 신호선에 재분배하도록 접속수단을 제어하는 것을 특징으로 하는 반도체 집적회로.
24. 제21항에 있어서, 제어수단은, 주기적으로 발진하는 발진신호를 입력하고, 상기 발진신호의 소정 주기마다 전하 재분배를 행하는 2개의 신호선의 조합을 다시 짜도록 제어수단을 제어하는 것을 특징으로 하는 반도체 집적회로.
25. 제21항에 있어서, 제1 전원전위를 갖는 제1 전위축적수단과, 상기 제1 전원전위와 유한한 전위차를 갖는 제2 전원전위를 갖는 제2 전위축적수단을 갖고, 접속수단은 상기 복수개의 신호선을 상기 제1 전위축적수단 및 상기 제2 전위축적수단에 접속하는 전원접속수단을 갖고, 제어수단은 전위상승 과정으로 향하는 신호선 중 가장 전위가 높은 신호선에 제1 전원전위의 전하를 공급하는 동작과, 전위하강 과정으로 향하는 신호선 중 가장 전위가 낮은 신호선의 전하를 제2 전원전위로 방출하는 동작을 같은 시기에 또는 다른 시기에 행하도록 상기 접속수단의 전원접속수단을 제어하는 것을 특징으로 하는 반도체 집적회로.
26. 제25항에 있어서, 제어수단은, 주기적으로 발진하는 발진신호를 입력하고, 상기 발진신호의 복수주기를 1 주기로 하는 기간 내에 전위상승 과정으로 향하는 신호선 중 가장 전위가 높은 신호선에 제1 전원전위의 전하를 공급하는 동작과, 전위하강 과정으로 향하는 신호선 중 가장 전위가 낮은 신호선의 전하를 제2 전원전위에 방출하는 동작을 같은 시기에 행하는 것을 반복하도록 전원접속수단을 제어하는 것을 특징으로 하는 반도체 집적회로.
27. 제21항에 있어서, 접속수단은 CMOS트랜지스터에 의해 구성되는 것을 특징으로 하는 반도체 집적회로.
28. 제25항에 있어서, 전원접속수단은, 각 신호선을 제1 전위축적수단에 접속하는 제1 전원접속수단과, 각 신호선을 제2 전위축적수단에 접속하는 제2 전원접속수단으로 되고, 제1 전원접속수단은 PMOS트랜지스터에 의해 구성되고, 제2 전원접속수단은 NMOS트랜지스터에 의해 구성되는 것을 특징으로 하는 반도체 집적회로.
29. 제25항에 있어서, 제1 전위축적수단 및 제2 전위축적수단은 각각 유한한 전위차를 갖는 전원선으로 되는 것을 특징으로 하는 반도체 집적회로.
30. 제25항에 있어서, 제1 전위축적수단 및 제2 전위축적수단은, 각각 콘덴서와, 콘덴서 프리챠지수단으로 되고 상기 양 콘덴서의 프리챠지레벨이 유한한 전위차를 갖는 것을 특징으로 하는 반도체 집적회로.
31. 제30항에 있어서, 콘덴서 프리챠지수단은, 발진신호의 소정 주기마다 상기 소정 주기내 일부 기간에서 콘덴서와 전원선을 접속하는 것을 특징으로 하는 반도체 집적회로.
32. 제21항에 있어서, 신호전송회로는 복수개의 신호선에 실린 신호를 각각 발생하는 신호발생회로를 겸용하는 것을 특징으로 하는 반도체 집적회로.
33. 제21항에 있어서, 동작회로는 복수의 챠지펌프회로이고, 신호전송회로에서 전송되는 복수의 신호는 각각 대응하는 챠지펌프회로에 부여하는 구동신호인 것을 특징으로 하는 반도체 집적회로.
34. 제33항에 있어서, 각 챠지펌프회로는, 신호전송회로에서 전송되는 신호가 입력되는 펌프콘덴서와, 상기 펌프콘덴서에 접속된 정류수단과, 상기 펌프콘덴서와 정류수단과의 접속점에 전하를 공급하는 프리챠지수단으로 되는 것을 특징으로 하는 반도체 집적회로.
35. 제34항에 있어서, 각 정류수단은 1개의 출력노드에 공통으로 접속되는 것을 특징으로 하는 반도체 집적회로.
36. 제34항에 있어서, 모든 정류수단 중 일부 정류수단이 1개의 출력노드에 공통으로 접속되고, 다른 정류수단이 다른 1개의 출력노드에 공통으로 접속되는 것을 특징으로 하는 반도체 집적회로.
37. 제34항에 있어서, 각 펌프콘덴서의 용량값은 모두 거의 같은 용량값인 것을 특징으로 하는 반도체 집적회로.
38. 제34항에 있어서, 각 펌프콘덴서의 용량값은 서로 다른 용량값인 것을 특징으로 하는 반도체 집적회로.
39. 제21항에 있어서, 신호전송회로에서 전송되는 복수의 신호는 각각 대응하는 동작회로에 부여하는 클럭신호인 것을 특징으로 하는 반도체 집적회로.
40. 제39항에 있어서, 각 동작회로는 병렬 동작하는 것을 특징으로 하는 반도체 집적회로.
41. 제33항에 있어서, 제어수단은, 전위상승 과정으로 향하는 신호선과 전위하강 과정으로 향하는 신호선을 1조로 하는 복수조에서, 각각 동시에 전위하강 과정으로 향하는 신호선의 전하를 상기 전위상승 과정으로 향하는 신호선으로 재배분하도록 접속수단을 제어하는 것을 특징으로 하는 반도체 집적회로.
42. 제33항에 있어서, 제어수단은, 전위하강 과정으로 향하는 신호선의 전하를 전위상승 과정으로 향하는 신호선으로 재분배하도록 접속수단을 제어한 후, 다른 전위하강 과정으로 향하는 신호선의 전하를 상기 전위상승 과정으로 향하는 신호선에 재분배하도록 접속 수단을 제어하는 것을 특징으로 하는 반도체 집적회로.
43. 제33항에 있어서, 제어수단은, 주기적으로 발진하는 발진신호를 입력하고, 상기 발진신호의 소정 주기미다 전하 재분배를 행하는 2개의 신호선의 조합을 다시 짜도록 제어수단을 제어하는 것을 특징으로 하는 반도체 직접회로.
44. 제33항에 있어서, 제1 전원전위를 갖는 제1 전원축적수단과, 상기 제1 전원전위와 유한한 전위차를 갖는 제2 전원전위를 갖는 제 2 전위 축적수단을 갖고, 접속수단은 상기 복수개의 신호선을 상기 제1 전위축적수단 및 상기 제2 전위축적수단에 접속하는 전원접속수단을 갖고, 제어수단은 전위상승 과정으로 향하는 신호선 중 가장 전위가 높은 신호선에 제1 전원전위의 전하를 공급하는 동작과, 전위하강 과정으로 향하는 신호선 중 가장 전위가 낮은 신호선의 전하를 제2 전원전위로 방출하는 동작을 같은 시기에 또는 다른 시기에 행하도록 상기 접속수단의 전원 접속수단을 제어하는 것을 특징으로 하는 반도체 집적회로.
45. 제44항에 있어서, 제어수단은, 주기적으로 발진하는 발진신호를 입력하고, 상기 발진신호의 복수주기를 1주기로 하는 기간 내에 전위상승 과정으로 향하는 신호선 중 가장 전위가 높은 신호선에 제1 전원전위의 전하를 공급하는 동작과, 전위하강 과정으로 향하는 신호선 중 가장 전위가 낮은 신호선의 전하를 제2 전원전위에 방출하는 동작을 같은 시기에 행하는 것을 반복하도록 전원 접속수단을 제어하는 것을 특징으로 하는 반도체 집적회로.
46. 제44항에 있어서, 접속수단은 CMOS트랜지스터에 의해 구성되는 것을 특징으로 하는 반도체 집적회로.
47. 제44항에 있어서, 전원접속수단은, 각 신호선을 제1 전위축적수단에 접속하는 제1 전원접속수단과, 각 신호선을 제2 전위축적수단에 접속하는 제2 전원접속수단으로 되고, 제1 전원접속수단은 PMOS트랜지스터에 의해 구성되고, 제2 전원접속수단은 NMOS트랜지스터에 의해 구성되는 것을 특징으로 하는 반도체 집적회로.
48. 제44항에 있어서, 제1 전위축적수단 및 제2 전위축적수단은 각각 유한한 전위차를 갖는 전원선으로 되는 것을 특징으로 하는 반도체 집적회로.
49. 제44항에 있어서, 제1 전위축적수단 및 제2 전위축적수단은, 각각 콘덴서와, 콘덴서 프리챠지수단으로 되고 상기 양 콘덴서의 프리챠지레벨이 유한한 전위차를 갖는 것을 특징으로 하는 반도체 집적회로.
50. 제49항에 있어서, 콘덴서 프리챠지수단은, 발진신호의 소정 주기마다 상기 소정 주기내 일부 기간에서 콘덴서와 전원선을 접속하는 것을 특징으로 하는 반도체 집적회로.
51. 제33항에 있어서, 각 챠지펌프회로는 병렬 동작하는 것을 특징으로 하는 반도체 집적회로.