CN101340145B - 升压电路和具有该升压电路的集成电路 - Google Patents

Abstract

在升压电路中，电源部分包括第一电源和第二电源，所述第一电源被配置为提供第一参考电压，所述第二电源被配置为提供第二参考电压。升压部分包括升压开关和升压电容器，并被配置为响应于第一参考电压和第二参考电压通过使用升压开关和升压电容器来产生到输出节点的升压电压。配置开关电路以基于第一参考电压和第二参考电压之间的差将输出节点与第一电源和第二电源之一连接。

Description

升压电路和具有该升压电路的集成电路

技术领域

本发明涉及一种升压电路和包括该升压电路的集成电路。

背景技术

升压电路被安装在用于驱动移动终端的显示装置的驱动器IC中。作为这样的升压电路，已知可输出是输入电压的两倍或更高的电压的电荷泵型升压电路。在电荷泵型升压电路中，可以使用两个或更多个电容器。而且，可提供两个或更多个独立的电源，以对电容器充电。此外，存在这样一种情况：通过将电源串联到电容器来输出升压电压。

例如，已知具有两个电容器并且可输出是输入电压的三倍的输出电压的电荷泵型升压电路。在这样的情况下，所述电荷泵型升压电路可响应于两个输入参考电压来操作。可在所述电荷泵型升压电路的外部提供用于提供输入参考电压的电源。当将从电源(下文中称为外部电源)提供的两个输入参考电压定义为第一参考电压VR1和第二参考电压VR2时，可通过改变第一参考电压VR1和第二参考电压VR2来将升压的输出电压设置为所期望的值。当将外部电源的输出电压设置为可选值来将升压的输出电压VOUT设置为所期望的值时，需要能够依据升压电路的部件的设计选择VR1＞VR2或VR1＜VR2。为了满足该要求，已知一种可以在VR1＞VR2和VR1＜VR2的条件下使用的升压电路，如在日本专利申请公布(JP-A-Heisei 8-33321)中所公开的。

图1是示出了在日本专利申请公布(JP-A-Heisei 8-33321)中公开的升压电路的构造的电路图。为了简化对传统升压电路的操作的描述，在图1中示出的电荷泵型升压电路101中，电路中的电容器的数量从三个减少到两个。在图1中，以普通的方式使用在传统电路中描述的VCC和升压块。电荷泵型升压电路101包括升压电路部分102、用于提供第一参考电压VR1的第一电源103、用于提供第二参考电压VR2的第二电源104和整流电路107。由升压电路部分102产生输出电压VOUT，并从输出节点106输出所述输出电压VOUT。

升压电路部分102具有第一电容器111和第二电容器112。升压电路部分102还具有多个开关(第一开关113至第四开关116)。在升压电路部分102的外部提供第二电源104，通过第一开关113将第二电源104连接到第一电容器111的第一节点(负侧)，并通过第一二极管117将第二电源104连接到第一电容器111的第二节点(正侧)。通过第二开关114将第一电容器111的第二节点(正侧)连接到第二电容器112的第一节点(负侧)。

在升压电路部分102的外部提供第一电源103，并通过第二二极管118将第一电源103连接到第二电容器112的第二节点(正侧)。通过整流电路107的第三二极管119将第二电容器112第二节点(正侧)连接到输出节点106。通过第二开关114将第二电容器112的第一节点(负侧)连接到第一二极管117。

电荷泵型升压电路101通过切换多个开关(第一开关113至第四开关116)来执行升压操作。第一开关113至第四开关116中的每一个响应于应用于其的时钟信号而被激活。图2是示出了用于产生电荷泵型升压电路101的升压操作所使用的时钟信号的时钟产生电路120的构造的电路图。从时钟产生电路120产生第一时钟信号121，并将其施加到第三开关115和第四开关116。将第二时钟122施加到第一开关113和第二开关114。如图1所示，传统的电荷泵型升压电路101可在VR1＞VR2和VR1＜VR2的情况下运行。

在图1所示的传统的电荷泵型升压电路101中，由于第一二极管117的电压降，导致第一电容器111的充电电压可降到第二参考电压VR2以下。类似地，由于第二二极管118的电压降，导致第二电容器112的充电电压可降到第一参考电压VR1以下。由于第三二极管119的电压降，导致输出节点106的输出电压VOUT可降到在放电时第二电容器112的第二节点(正侧)出现的电压以下。

此外，在传统的电荷泵型升压电路101中，当升压电路部分102不运行时，由于第二二极管118的电压降和第三二极管119的电压降，导致输出电压VOUT变成低于第一参考电压VR1的电压。此时，假定第二二极管118两端的电压差是第一电压差VFD2，并且第三二极管119两端的电压差是第二电压差VFD3，当将超过VR1-VFD2-VFD3的电压作为噪声施加到输出节点106时，存在在升压电路部分102不运行期间输出节点106的电压VOUT可能不固定的情况。

发明内容

因此，本发明的目的是提供一种升压电路和集成电路，其中，可输出升压电路的最大电压作为输出电压VOUT。

在本发明的第一方面，升压电路包括：电源部分，包括第一电源和第二电源，所述第一电源被配置为提供第一参考电压，所述第二电源被配置为提供第二参考电压；升压部分，包括升压开关和至少一个升压电容器，并被配置为响应于所述第一参考电压和所述第二参考电压通过使用所述升压开关和所述升压电容器来产生到输出节点的升压电压；以及开关电路，被配置为基于第一参考电压和第二参考电压之间的差将输出节点与所述第一电源和所述第二电源之一连接。

在本发明的第二方面，集成电路包括：升压电路，被配置为产生通过输出节点的升压电压；以及控制电路，被配置为产生用于控制所述升压电路的控制信号。所述升压电路包括：电源部分，包括第一电源和第二电源，所述第一电源被配置为提供第一参考电压，所述第二电源被配置为提供第二参考电压；升压部分，被配置为响应于所述第一参考电压和所述第二参考电压来产生升压电压；比较器，被配置为将所述第一参考电压和所述第二参考电压进行比较；以及开关电路，被配置为控制输出节点和所述电源部分的连接。当所述第一参考电压高于所述第二参考电压时，所述比较器输出第一比较信号，当所述第二参考电压高于所述第一参考电压时，所述比较器输出第二比较信号。所述开关电路响应于所述第一比较信号连接所述第一电源和所述输出节点，并响应于所述第二比较信号连接所述第二电源和所述输出节点。

根据本发明，可配置所述电路，以使得升压电路的最大电压可变为输出电压VOUT，而不依赖于升压电路的运行状态。

附图说明

从下面结合附图对特定实施例的描述，本发明的以上和其他目的、优点以及特征将更清楚，其中：

图1是示出了传统的升压电路的构造的电路图；

图2是示出了时钟产生电路的构造的电路图，所述时钟产生电路用于产生升压操作所使用的时钟信号；

图3是示出了根据本发明的第一实施例的具有电荷泵型升压电路的集成电路的构造的框图；

图4是示出了第一实施例中的电荷泵型升压电路的构造的电路图；

图5是示出了开关的构造的电路图；

图6是示出了第一实施例中的电荷泵型升压电路中的控制电路的构造的电路图；

图7是示出了路径开关的连接状态的表；

图8A和图8B是示出了在第一实施例中的电荷泵型升压电路中的电源部分的电压和输出节点的电压之间的关系的波形图；

图9是示出了在比较示例中的电荷泵型升压电路的构造的电路图；

图10A和图10B是示出了在比较示例中的电源部分的电压和输出节点的电压之间的关系的波形图；

图11是示出了在比较示例中的开关的操作的电路图；

图12是示出了在比较示例中的开关的P沟道MOS晶体管的操作的剖面图；

图13是示出了根据本发明的第二实施例的电荷泵型升压电路的构造的电路图；和

图14是示出了在第二实施例中的路径开关的连接状态的表。

具体实施方式

在下文中，将参照附图描述根据本发明的具有升压电路的半导体集成电路。

[第一实施例]

图3是示出了根据本发明的第一实施例的具有电荷泵型升压电路1的半导体集成电路10的构造的框图。通过用于驱动移动终端的显示单元的驱动器IC来举例说明第一实施例中的半导体集成电路10。半导体集成电路10包括电荷泵型升压电路1和控制电路2。电荷泵型升压电路1产生高于电源电压的电压(下文中称为升压电压)。控制电路2控制电荷泵型升压电路1产生升压电压的操作。

图4是示出了电荷泵型升压电路1的构造的电路图。电荷泵型升压电路1包括：升压部分3；电源部分4，用于向升压部分3提供参考电压，以便产生升压电压；输出电路26，用于向输出节点6提供升压电压(输出电压VOUT)；电源路径27和比较器7。当第一参考电压VR1与第二参考电压相同(＝参考电压VR)时，第一实施例中的电荷泵型升压电路1通过使用非反相时钟信号CLK1和反相时钟信号CLK2来驱动第一开关13至第六开关18和输出电路29的第七开关19，基于从振荡器(未示出)输出的参考时钟信号产生所述非反相时钟信号CLK1和反相时钟信号CLK2。响应于非反相时钟信号CLK1或反相时钟信号CLK2切换升压电路1中提供的多个开关，以对第一电容器11和第二电容器12进行充电/放电。通过该操作，升压电路1可以起产生升压电压VR×3的三倍电荷泵电路的作用。升压电路1输出该升压电压作为从输出节点6输出的输出电压VOUT。当第一参考电压VR1与第二参考电压VR2不同时，从输出节点6输出VR2+VR2+VR1的电压作为输出电压VOUT。

电源部分4具有第一电源8和第二电源9。第一电源8向升压部分3提供第一参考电压VR1，第二电源9向升压部分3提供二参考电压VR2。在第一实施例中的电荷泵型升压电路1中，分开提供第一电源8和第二电源9。通过可选地设置第一参考电压VR1和第二参考电压VR2的值，升压电路1不限于三倍电荷泵1的功能，而是可以产生除了是输入电压三倍的电压之外的升压电压。为此，在下文中，将在第一参考电压VR1≠第二参考电压VR2的情况下描述第一实施例中的具有升压电路的半导体集成电路的构造和操作。

输出电路26向输出节点6提供从升压部分3输出的输出电压VOUT。输出电路26包括第七开关19和输出电容器5。将作为输出电路26的输入的第七开关19的输入端连接到第三节点N03。将第七开关19的输出节点连接到输出电容器5的一端和输出节点6。输出电容器5的另一端接地。

响应于从控制电路2发送的控制信号，升压部分3产生升压电压。升压部分3包括电容器(第一电容器11和第二电容器12)和开关(第一开关13至第六开关18)。升压部分3响应于从控制电路2发送的控制信号切换多个开关(第一开关13至第六开关18)的连接状态，以产生升压电压。

通过第一节点N01将第一电容器11的一端连接到第一开关13。通过第二节点N02将第一电容器11的另一端连接到第二开关14。通过第一开关13将第一节点N01连接到电源部分4的第二电源9。通过第五开关17将第二节点N02连接到电源部分4的第二电源9。通过第二开关14将第二节点N02接地。通过第三节点N03将第二电容器12的一端连接到第三开关15。通过第四节点N04将第二电容器12的另一端连接到第四开关16。通过第三开关15将第三节点N03连接到电源部分4的第一电源8。通过第四开关16将第四节点N04接地。通过第六开关18将第四节点N04连接到第一节点N01。

电源路径27包括路径连接开关21和路径开关22。响应于从比较器7输出的信号(下文中称为开关信号)，路径开关22将第一电源8或第二电源9连接到路径连接开关21。响应于从控制电路2发送的控制信号，路径连接开关21将输出节点6与路径开关22断开。当施加高电平时，第一实施例中的路径连接开关21闭合，当施加低电平时，所述路径连接开关21打开。

比较器7具有非反相输入端和反相输入端。比较器7的非反相输入端连接到第一电源8。比较器7的反相输入端连接到第二电源9。比较器7将从第一电源8提供的第一参考电压VR1与从第二电源9提供的第二参考电压VR2进行比较，并基于比较结果输出开关信号。响应于该开关信号，路径开关22确定将路径连接开关21连接到第五节点N05的一侧还是第六节点N06的一侧。

图5是示出了在升压部分3中提供的多个开关(第一开关13至第六开关18)的构造的电路图。所述多个开关(第一开关13至第六开关18)中的每一个都具有相似的构造。因此，在下文中，将相对于第一开关13来描述第一实施例中的开关的配置。参照图5，从具有P沟道MOS晶体管23和N沟道MOS晶体管24的传输门形成第一开关13。

通过反相器和N沟道MOS晶体管24的栅极向P沟道MOS晶体管23的栅极施加非反相时钟信号CLK1。当施加高电平的非反相时钟信号CLK1时，第一开关13被设置为ON(开)状态，当施加低电平的非反相时钟信号CLK1时，第一开关13被设置为OFF(关)状态。P沟道MOS晶体管23设置有背栅。P沟道MOS晶体管23的背栅连接到输出节点6，并通过输出节点6接收输出电压VOUT，所述输出节点6在升压操作期间达到最大电压。向N沟道MOS晶体管24的背栅施加地电压。

图6是示出了控制电路2的构造的电路图。控制电路2包括：振荡电路31，用于提供参考时钟信号；AND(与)电路32，用于输出与所述参考时钟信号相同相位的信号；第一反相器33，用于将与电路32的输出反相；电平转换器34和第二反相器37。

电平转换器34具有第一电平转换缓冲器35和第二电平转换缓冲器36。第一电平转换缓冲器35输出非反相时钟信号CLK1，第二电平转换缓冲器36输出反相时钟信号CLK2。非反相时钟信号CLK1被提供给第一开关13、第二开关14、第三开关15和第四开关16。反相时钟信号CLK2被提供给第五开关17、第六开关18和第七开关19。第二反相器37输出通过将反相升压电路控制信号25B反相而获得的升压电路控制信号25。向路径连接开关21施加升压电路控制信号25。当升压电路控制信号25是高电平时，路径连接开关21闭合；当升压电路控制信号25是低电平时，路径连接开关21打开。

如图6所示，当施加到与电路32的反相升压电路控制信号25B是高电平时，与电路32输出与参考时钟信号相同相位的信号。此时，电平转换器34输出非反相时钟信号CLK1和反相时钟信号CLK2。响应于非反相时钟信号CLK1和反相时钟信号CLK2，升压部分3执行升压操作。具体地讲，当施加高电平的信号作为反相升压电路控制信号25B时，电荷泵型升压电路1执行升压操作。此时，升压电路控制信号25变成低电平，路径连接开关21将路径开关22与输出节点6断开。响应于非反相时钟信号CLK1和反相时钟信号CLK2，第一开关13至第七开关19打开/闭合，以对第一电容器11和第二电容器12充电/放电。

当非反相时钟信号CLK1是高电平(反相时钟信号CLK2是低电平)时，第一开关13至第四开关16被激活。此时，用第二参考电压VR2对第一电容器11充电，用第一参考电压VR1对第二电容器12充电。当反相时钟信号CLK2是高电平(非反相时钟信号CLK1是低电平)时，第五开关17至第七开关19被激活。此时，第一电容器11和第二电容器12都被放电。作为放电操作的结果，向输出节点6施加升压电压，并且电压值是VR2+VR2+VR1。

当施加到与电路的反相升压电路控制信号25B是低电平时，与电路32输出低电平的信号。为此，升压部分3的开关(第一开关13至第六开关18)停止升压操作。具体地讲，当施加低电平的信号作为反相升压电路控制信号25B时，电荷泵型升压电路1停止升压操作。此时，第一开关13至第四开关16保持激活状态。第五开关至第七开关19保持失活状态。在这种情况下，路径连接开关21保持激活状态。因此，路径连接开关21将输出节点6连接到连接开关22。

图7是示出了基于从电源部分4输出的第一参考电压VR1和第二参考电压VR2的状态从比较器7输出的开关信号与路径开关22的连接状态之间的关系的表(下文中称为开关设置表38)。如开关设置表38所示，在VR1＞VR2的情况下，第一实施例中的比较器7输出高电平的信号作为开关信号，在VR1＜VR2的情况下，所述比较器7输出低电平的信号作为开关信号。这里，响应于高电平的开关信号，第一实施例中的路径开关22将第一电源8连接到路径连接开关21。响应于低电平的开关信号，第一实施例中的路径开关22将第二电源9连接到路径连接开关21。

图8A和图8B是示出了在本实施例中的电荷泵型升压电路1中的电源部分4的电压和输出节点6的电压之间的关系的波形图。图8A示出了在VR1＞VR2的情况下电源部分4的电压和输出节点6的电压之间的关系。图8B示出了在VR1＜VR2的情况下电源部分4的电压和输出节点6的电压之间的关系。如开关设置表38所示，在VR1＞VR2的情况下，比较器7输出高电平的开关信号。因此，路径开关22将第一电源8连接到路径连接开关21。此时，当反相升压电路控制信号25B是低电平(升压电路控制信号25是高电平)时，路径连接开关21被激活，并且输出节点6被连接到第一电源8。因此，如图8A所示，保持输出电压VOUT等于第一参考电压VR1的状态，直到反相升压电路控制信号25B被设置为高电平。

在VR1＜VR2的情况下，比较器7输出低电平的开关信号。因此，路径开关22将第二电源9连接到路径连接开关21。此时，当反相升压电路控制信号25B是低电平(升压电路控制信号25是高电平)时，路径连接开关21被激活，并且输出节点6被连接到第二电源9。因此，如图8B所示，保持输出电压VOUT等于第二参考电压VR2的状态，直到反相升压电路控制信号25B被设置为高电平。

第一实施例中的电荷泵型升压电路1响应于不同的参考电压(第一参考电压VR1和第二参考电压VR2)运行。此时，升压电路1的电源路径27将提供较高电压的参考电压的电源连接到输出节点6。换句话讲，在第一实施例中，电源路径27向输出节点6提供电路中的最大电压。从而，通过输出节点6将电路中的最大电压提供给开关的传输门的MOS晶体管(例如，P沟道MOS晶体管23)的背栅。因此，即使在升压部分3不运行时噪声应用于输出节点6，输出节点6的电压也可以是固定的。

[比较示例]

在下文中，作为本实施例中的不具有电源路径27的电荷泵型升压电路1(下文中称为电荷泵型比较升压电路1a)，本实施例中的比较示例将被描述。应该注意，在下面的比较示例中，在以上描述中使用的相同的标号将给予与上面提到的实施例中具有相同构造并执行相同操作的部件。因此，在下面的比较示例中，将省略所述部件的描述。图9是示出了比较示例中的电荷泵型比较升压电路1a的构造的电路图。比较升压电路1a包括电源部分4、升压部分3a和输出电路26。通过路径连接开关21将比较升压电路1a的输出节点6连接到第一电源8。

当第一参考电压VR1与第二参考电压VR2相同(＝参考电压VR)时，与电荷泵型升压电路1相同，比较升压电路1a通过使用非反相时钟信号CLK1和反相时钟信号CLK2驱动开关(第一开关13至第六开关18)和输出电路26的第七开关19。当第一电容器11和第二电容器12响应于非反相时钟信号CLK1和反相时钟信号CLK2执行充电/放电操作时，从输出节点6输出3×VR或VR2+VR2+VR1作为输出电压VOUT。

当向比较升压电路1a施加作为反相升压电路控制信号25B的低电平信号时，比较升压电路1a停止升压操作。此时，第一开关13至第四开关16保持激活状态。第五开关17至第七开关19保持失活状态。在这种情况下，路径连接开关21保持激活状态。因此，输出节点6的输出电压VOUT(输出电压VOUT)等于第一参考电压VR1。

图10A和图10B是示出了在比较升压电路1a中的电源部分4的电压和输出节点6的电压之间的关系的波形图。图10A示出了在VR1＞VR2的情况下电源部分4的电压和输出节点6的电压之间的关系。图10B示出了在VR1＜VR2的情况下电源部分4的电压和输出节点6的电压之间的关系。

参照图10A和图10B，在VR1＞VR2和VR1＜VR2这两种情况下，尽管比较升压电路1a都不运行，但是满足输出电压VOUT＝第一参考电压VR1的关系。此外，当比较升压电路1a执行升压操作时，满足输出电压VOUT＝第二参考电压VR2+第二参考电压VR2+第一参考电压VR1的关系。应该注意，比较电荷泵型升压电路1a停止升压操作。此时，第一开关13至第七开关19的P沟道MOS晶体管的背栅具有与第一参考电压VR1相同的电压。此时，第一开关13、第五开关17和第六开关18的IN端被设置为第二参考电压VR2。

参考图10B，在VR1＜VR2的情况下，当比较升压电路1a停止升压操作时，P沟道MOS晶体管的背栅具有比IN端低的电压。

图11是在VR1＜VR2的情况下当比较升压电路1a停止升压操作时开关的操作的电路图。如图11所示，当比较升压电路1a停止升压操作时，在开关(例如，第一开关13)中形成通过PN结二极管VF的自第二参考电压VR2至输出节点VOUT(＝第一参考电压VR1)的电流通路，其中，从P沟道MOS晶体管的IN端和背栅形成所述PN结二极管VF。

图12是示出了开关的P沟道MOS晶体管23的操作的剖面图。图12示出了在VR1＜VR2的情况下当比较升压电路1a停止升压操作时的横截面。如图12所示，在P沟道MOS晶体管23中，在施加了第二参考电压VR2的第一开关13、第五开关17和第六开关18中满足IN端的电压≤P沟道MOS晶体管的背栅电压的关系，这是因为第一参考电压VR1＜第二参考电压VR2的关系。为此，在比较升压电路1a中，存在电流可以通过P沟道MOS晶体管23的背栅从IN端连续地流向输出节点6的情况。

在第一实施例的电荷泵型升压电路1中，尽管停止了升压操作，但比较器7将第一电源8的第一参考电压VR1与第二电源9的第二参考电压VR2进行比较，并且电源路径27将较高电压连接到输出节点6。因此，第一实施例中的电荷泵型升压电路1可在稳定输出电压VOUT的同时抑制功耗的增加。

[第二实施例]

在下文中，下面将描述根据本发明的第二实施例的具有升压电路的半导体集成电路。应该注意，在第二实施例中，在以上描述中使用的相同的标号将给予与第一实施例中具有相同构造并执行相同操作的部件。因此，在第二实施例中，将省略所述部件的描述。

图13是示出了在第二实施例中的电荷泵型升压电路1的构造的电路图。参照图13，第二实施例中的电荷泵型升压电路1包括开关信号产生电路41和电源部分42。开关信号产生电路41包括设置信号比较电路43，所述设置信号比较电路43用于将由第一参考电压设置信号表示的电压(第一参考电压VR1)与由第二参考电压设置信号表示的电压(第二参考电压VR2)进行比较。电源部分42包括：第一参考电压产生电路44，用于响应于第一参考电压设置信号产生第一参考电压VR1；和第二参考电压产生电路45，用于响应于第二参考电压设置信号产生第二参考电压VR2。

在第一实施例的电荷泵型升压电路1中，从升压电路的外部施加第一参考电压VR1和第二参考电压VR2。本发明不限于这样的构造。还可以将用于产生第一参考电压VR1和第二参考电压VR2的电路(电源部分42)与电荷泵型升压电路1一起形成在同一芯片上，并将本发明应用于多用途电路，所述多用途电路根据设置信号来改变第一参考电压VR1和第二参考电压VR2。第二实施例中的电荷泵型升压电路1通过使用用于比较设置信号的设置信号比较电路43来控制路径开关22。

图14是示出了在电源部分42的输出电压的设置值(下文中称为输出电压设置值)、从设置信号比较电路43输出的开关信号和路径开关22的连接状态之间的关系的开关设置表46。如开关设置表46所示，当电源部分42的输出电压设置值表示VR1＜VR2时，路径开关22连接到第二参考电压产生电路45的一侧，当输出电压设置值表示VR1＞VR2时，路径开关22连接到第一参考电压产生电路44的一侧。

尽管第一实施例中的比较器7以模拟方式将第一电源8的输出电压和第二电源9的输出电压进行比较，但第二实施例中的设置信号比较电路43将用于产生第一参考电压VR1和第二参考电压VR2的输出电压设置信号进行逻辑比较。第二实施例中的设置信号比较电路43不形成模拟电路就能切换路径开关22。因此，可抑制具有电荷泵型升压电路1的电路的面积增加。

尽管以上结合本发明的几个实施例描述了本发明，但是本领域技术人员应该清楚，提供这些实施例仅为了说明本发明，而不应该依据这些实施例来以限制的目的解释权利要求。

Claims (11)

1.一种升压电路，包括：

电源部分，包括第一电源和第二电源，所述第一电源被配置为提供第一参考电压，所述第二电源被配置为提供第二参考电压；

升压部分，包括升压开关和升压电容器，并被配置为响应于第一参考电压和第二参考电压，通过使用所述升压开关和所述升压电容器来产生到输出节点的升压电压；以及

开关电路，被配置为基于所述第一参考电压和所述第二参考电压的比较结果，将所述输出节点与所述第一电源和所述第二电源之一连接。

2.根据权利要求1所述的升压电路，还包括：

比较器，被配置为将第一参考电压和第二参考电压进行比较，

其中，所述开关电路基于来自所述比较器的比较结果，将所述输出节点与所述第一电源和所述第二电源之一连接。

3.根据权利要求2所述的升压电路，其中，当所述第一参考电压高于所述第二参考电压时，所述比较器输出第一比较信号，当所述第二参考电压高于所述第一参考电压时，所述比较器输出第二比较信号，并且

所述开关电路响应于所述第一比较信号将所述第一电源与所述输出节点连接，并响应于所述第二比较信号将所述第二电源与所述输出节点连接。

4.根据权利要求1所述的升压电路，其中，在与所述升压部分相同的半导体芯片上形成所述第一电源和所述第二电源，

所述第一电源响应于第一参考电压设置信号产生第一参考电压，以及

所述第二电源响应于第二参考电压设置信号产生第二参考电压。

5.根据权利要求4所述的升压电路，还包括：

比较电路，被配置为将响应于所述第一参考电压设置信号设置的第一参考电压和响应于所述第二参考电压设置信号设置的第二参考电压进行比较，

其中，所述开关电路基于来自所述比较器的比较结果，将所述输出节点与所述第一电源和所述第二电源之一连接。

6.根据权利要求5所述的升压电路，其中，当所述第一参考电压高于所述第二参考电压时，所述比较电路输出第一比较信号，当所述第二参考电压高于所述第一参考电压时，所述比较电路输出第二比较信号，并且

所述开关电路响应于所述第一比较信号将所述第一电源与所述输出节点连接，并响应于所述第二比较信号将所述第二电源与所述输出节点连接。

7.根据权利要求1至6中任何一个所述的升压电路，其中，所述升压开关中的每一个包括在基底上形成的MOS晶体管的传输栅，

所述MOS晶体管之一具有背栅，该背栅被施加了基底电压，并且

所述背栅与所述输出节点连接。

8.根据权利要求7所述的升压电路，其中，所述MOS晶体管之一是P沟道MOS晶体管，所述P沟道MOS晶体管在N阱或n型半导体基底上形成并具有背栅，并且

将通过所述输出节点提供的所述升压电路的最大电压施加到作为背栅的所述N阱或n型半导体基底。

9.一种集成电路，包括：

升压电路，被配置为产生通过输出节点的升压电压；以及

控制电路，被配置为产生用于控制所述升压电路的控制信号，

其中，所述升压电路包括：

电源部分，包括第一电源和第二电源，所述第一电源被配置为提供第一参考电压，所述第二电源被配置为提供第二参考电压；

升压部分，被配置为响应于所述第一参考电压和所述第二参考电压产生升压电压；

比较器，被配置为将第一参考电压和第二参考电压进行比较；以及

开关电路，被配置为控制输出节点和所述电源部分的连接，

其中，当所述第一参考电压高于所述第二参考电压时，所述比较器输出第一比较信号，当所述第二参考电压高于所述第一参考电压时，所述比较器输出第二比较信号，并且

其中，所述开关电路响应于所述第一比较信号将所述第一电源与所述输出节点连接，并响应于所述第二比较信号将所述第二电源和所述输出节点连接。

10.根据权利要求9所述的集成电路，其中，所述升压电路还包括：连接开关，被配置为响应于所述控制信号断开所述开关电路与所述输出节点的连接。

11.根据权利要求10所述的集成电路，其中，所述控制电路响应于所述控制信号，停止提供所述升压电路的操作所使用的操作时钟信号。

Images