CN114915167A

CN114915167A - 电子设备的同步

Info

Publication number: CN114915167A
Application number: CN202210105051.5A
Authority: CN
Inventors: S·奥特; V·比内
Original assignee: STMicroelectronics Rousset SAS
Current assignee: STMicroelectronics Rousset SAS
Priority date: 2021-01-29
Filing date: 2022-01-28
Publication date: 2022-08-16
Also published as: EP4037174A1; US20220247318A1; FR3119499A1

Abstract

本公开涉及电子设备的同步。在实施例中，一种开关电源包括：输出级；时钟产生器，时钟产生器被配置为产生第一时钟信号；以及控制电路，控制电路被配置为基于第一时钟信号控制输出级，其中开关电源被配置为具有第一操作模式和第二操作模式，第一操作模式由第一时钟信号同步，并且第二操作模式是异步的，其中时钟产生器被配置为在第二操作模式期间将第一时钟信号保持在恒定值。

Description

电子设备的同步

相关申请案的交叉引用

本申请要求于“2021年1月29日”提交的名称为“Synchronisation d'undispositive électronique(电子设备的同步)”的法国专利申请号FR2100872的优先权，其特此通过引用法律允许的最大范围并入本文。

本申请涉及与本申请同一天提交的名称为“Synchronization of an ElectronicDevice(电子设备的同步化)”的共同未决美国专利申请第________号，并与代理人案号ST-20-RO-0111US01相关联，其要求于2021年1月29日提交的名称为“Synchronisation d'undispositif électronique(电子设备的同步)”的法国专利申请号“FR2100869”的优先权，所述申请通过引用并入本文。

技术领域

本公开总体涉及电子系统和方法，并且在具体实施例中涉及电子设备的同步。

背景技术

在开关转换器中，转换器的供应电压通过切换开关进行斩波，以便在包括电感元件和电容元件的组件中实施能量积累阶段以及对被连接到转换器的输出的负载实施在这个组件中积累的能量的恢复阶段。

为了实施转换器的各种操作阶段，开关转换器包括例如用于产生时钟信号的电路。时钟信号是例如在分别对应于二进制信号的高状态和低状态的高电平与低电平之间周期性变化的信号。

发明内容

一些实施例涉及电子设备与时钟信号的同步。一些实施例涉及一种包括至少一个开关电源的电源电路。

一个实施例提供了一种设备，包括开关电源，开关电源被配置为具有第一操作模式和第二异步操作模式，第一操作模式由第一时钟信号产生电路产生的第一时钟信号同步，其中第一产生电路被配置为在从第二操作模式转变到第一操作模式后，使第一信号变得等于在第二时钟信号和与第二时钟信号互补的第三时钟信号中具有最近上升沿的信号。

另一个实施例提供了一种用于控制设备的方法，所述设备包括开关电源，开关电源被配置为具有第一操作模式和第二异步操作模式，第一操作模式由第一时钟信号产生电路产生的第一时钟信号同步，其中在从第二操作模式转变到第一操作模式后，第一信号变得等于第二时钟信号和与第二时钟信号互补的第三时钟信号中具有最近上升沿的信号。

根据一个实施例，设备包括第一晶体管和第二晶体管，第一晶体管和第二晶体管被串联连接在用于施加供应电压的节点与用于施加参考电压的节点之间，第一晶体管和第二晶体管通过内部节点彼此连接，第一晶体管和第二晶体管由用于产生针对第一晶体管和第二晶体管的控制信号的第二电路控制。

根据一个实施例，设备包括电容器，电容器被连接在开关电源的输出节点与参考电压施加节点之间，以及包括电感器，电感器被连接在内部节点与输出节点之间。

根据一个实施例，在第一操作模式下，第一晶体管和第二晶体管被配置为周期性地在导通状态与关断状态之间交替。

根据一个实施例，在第二操作模式下，当输出节点上的电压小于设定点电压时，第二晶体管被配置为关断状态并且第一晶体管被配置为打开。

根据一个实施例，设备被配置为产生在第一操作模式期间具有第一值并且在第二操作模式期间具有第二值的第四信号。

根据一个实施例，第一时钟信号产生电路包括第三选择电路，第三选择电路被配置为接收第二时钟信号和第三时钟信号作为输入，并且具有控制输入，控制输入被连接到D触发器的输出，触发器被配置为在数据输入处接收第二时钟信号并且在时钟输入处接收第四信号。

根据一个实施例，第一时钟信号产生电路包括第四电路，第四电路被配置为在输出处提供第二时钟信号，输出通过反相器电路被耦合到第三选择电路的输入。

根据一个实施例，设备包括比较器，比较内部节点的电压与参考电压，当比较器确定内部节点上的电压低于参考电压时，第四信号具有第二值。

另一实施例提供了一种设备，包括开关电源，开关电源被配置为具有第一操作模式和第二异步操作模式，第一操作模式由第一时钟信号产生电路产生的第一时钟信号同步，其中第一产生电路被配置成使得在第二操作模式期间，将第一信号保持在恒定值。

另一实施例提供了一种用于控制设备的方法，所述设备包括开关电源，开关电源被配置为具有第一操作模式和第二异步操作模式，第一操作模式由第一时钟信号产生电路产生的第一时钟信号同步，其中第一产生电路在第二操作模式期间，将第一信号保持在恒定值。

根据一个实施例，设备包括第一晶体管和第二晶体管，第一晶体管和第二晶体管被串联连接在用于施加第一供应电压的节点与用于施加第二参考电压的节点之间，第一晶体管和第二晶体管通过内部节点彼此连接，第一晶体管和第二晶体管由用于产生针对第一晶体管和第二晶体管的控制信号的第二电路控制。

根据一个实施例，设备包括第一电容器，第一电容器被连接在开关电源的输出节点与用于施加第二参考电压的节点之间，并且包括电感器，电感器被连接在内部节点与输出节点之间。

根据一个实施例，在第二操作模式下，当输出节点上的第三电压小于第四设定点电压时，第二晶体管被配置为关断状态并且第一晶体管被配置为打开。

根据一个实施例，第一电路包括：第一电流源，与第二电容器被串联连接在第一供应电压施加节点与第二参考电压施加节点之间；第一开关，与第一电容并联连接；第二电流源，与第二开关和第三电容器被串联连接在第一供应电压施加节点与第二参考电压施加节点之间；以及第三开关，与包括第三电容器和第二开关的组件并联。

根据一个实施例，第二开关由第四信号控制。

根据一个实施例，第一开关和第三开关被配置为在第二操作模式期间处于导通状态并且在第一操作模式期间处于相反状态。

根据一个实施例，第一开关和第三开关被配置为在第二操作模式期间接收基本上相等的控制信号并且在第一操作模式期间接收互补控制信号。

根据一个实施例，第二开关和第三电容器通过中间节点连接，中间节点通过第四开关连接到用于施加第五电压的节点。

根据一个实施例，第五电压大于或等于第四设定点电压。

根据一个实施例，第四开关被配置为由与第四信号互补的信号控制。

附图说明

上述特征和优点以及其他特征和优点将在通过举例图示给出的具体实施例的以下描述中进行详细描述，而不限于参考附图，其中：

图1示出了电子设备的实施例；

图2是图示了用于产生时钟信号的电路的一个实施例的操作的一组时序图；

图3示意性地示出了用于产生时钟信号的电路的实施方式的示例，所述电路的操作在图2中描述；

图4是图示了图1的设备的操作的一组时序图，包括图3的实施例；

图5是图示了用于产生时钟信号的电路的另一实施例的操作的一组时序图；

图6示意性地示出了时钟信号产生电路的一个实施例，所述时钟信号产生电路的操作在图5中描述；以及

图7是图示了图1的设备的操作的一组时序图，包括图6的实施例。

具体实施方式

相似的特征在各图中用相似的附图标记表示。特别来说，在各种实施例中共同的结构和/或功能特征可以呈现相同的参考并且可以处理相同的结构、尺寸和材料特性。

为了清楚起见，仅对理解本文中所描述的实施例有用的操作和元件进行了详细图示和描述。

除非另有指示，否则当提及连接在一起的两个元件时，这表示除了导体之外没有任何中间元件的直接连接，并且当提及耦合在一起的两个元件时，这表示这两个元件可以被连接或者可以经由一个或多个其他元件耦合。

在以下公开中，除非另有说明，否则当提及绝对位置限定词时，例如术语“前”、“后”、“上”、“下”、“左”、“右”等，或相对位置限定词，例如术语“上方”、“下方”、“上部”、“下部”等，或定向限定词，例如“水平”、“垂直”等，参考图中所示的定向。

除非另有说明，否则表述“约”、“大致”、“基本上”和“大约”表示在10％以内，优选在5％以内。

图1表示电子设备10的一个实施例。设备10是电压转换器。在这个示例中，转换器10是开关电源型模式的DC/DC转换器，其将DC供应电压转换为DC输出电压。

转换器10被配置为提供DC输出电压VOUT。转换器包括输出节点12，在所述输出节点处，可获得电压VOUT。

转换器10被供应有DC供应电压VDD。然后将转换器10连接在连接到电压VDD的第一导电轨或节点14与连接到参考电位GND(例如地面)的第二导电轨或节点16之间。

转换器10被配置为以基本上等于设定点值的值提供电压VOUT。为此，转换器10在输入节点18处接收例如参考GND电位的DC设定点电压VREF，所述DC设定点电压VREF的值被示为表示电压VOUT的设定点值，优选地等于电压VOUT的设定值。在这个示例中，电压VOUT、VDD和VREF为正值。

在这个示例中，转换器10是降压(step-down)或“降压(buck)”转换器，即电压VOUT设定点小于电压VDD设定点。换句话说，电压VOUT的值低于电压VDD的值。一些实施例可以在其他类型的转换器中实施，例如升压或降压-升压。

转换器10包括第一MOS(“金属氧化物半导体”)晶体管20，优选为PMOS(P沟道MOS晶体管)。MOS晶体管20被连接在轨道14与被施加电压VLX的内部节点22之间。换句话说，晶体管20的第一导电端子，例如其源极，被连接到轨道14，以及晶体管20的第二导电端子，例如其漏极，被连接到节点22。

转换器10还包括第二MOS晶体管24，优选地为NMOS晶体管(N沟道MOS晶体管)。晶体管24被连接在节点22与轨道16之间。换句话说，晶体管24的第一导电端子，例如其源极，被连接到轨道16，以及晶体管24的第二导电端子，例如其漏极，被连接到节点22。

因此，晶体管20和24被串联连接在轨道14与轨道16之间，并且在内部节点22处相互连接。

转换器10包括电感元件或电感器26。电感器26被连接在节点22与节点12之间。

转换器10包括输出电容器30，输出电容器30被连接在节点12与轨道16之间。作为示例，这个电容器在2.2μF到20μF或更大范围内。这个输出电容器用作滤波器。换句话说，转换器的这个输出电容器使节点12处存在的电流平滑并且存储由转换器供应给节点12的能量。

在操作中，负载(未示出)被连接在节点12与轨道16之间，以便由电压VOUT供电。

转换器10包括控制电路28。电路28被配置为控制转换器10的操作，以便调节电压VOUT，例如使得所述电压值等于设定值VREF。

转换器10包括两种操作模式，同步操作模式和异步操作模式。

第一操作模式称为“连续传导模式”(CCM)，例如脉宽调制(PWM)类型或脉冲频率调制(PFM)类型，其中转换器的每个操作周期包括在电感器26和电容器30中的能量累积阶段，随后是连接到转换器的负载的能量恢复阶段。在能量积累阶段期间，流过电感元件26的电流增大。在能量恢复阶段期间，流过电感元件26的电流减小。这种操作模式是同步模式，通过二进制时钟信号CLK同步，例如以2.4MHz频率。这样的操作模式例如被认为是转换器的正常操作模式。

在一些实施例中，信号CLK是周期性信号，使得在信号的一部分周期期间，例如在信号CLK的一半周期期间，信号CLK具有高值，并且在周期的恢复期间，例如信号CLK的另一半周期期间，信号CLK具有低值。信号CLK具有例如基本上等于(例如等于)50％的占空比。

第二操作模式称为“脉冲跳跃”(PSK)模式。在这个操作模式中，当输出电压VOUT低于参考电压，例如设定点电压VREF时，晶体管24例如保持关断，而晶体管20导通。因此，当输出电压低于设定点电压VREF时，实施能量存储阶段。举例来说，在负载汲取的电流低时，实施这样的操作模式。这种操作模式是异步操作模式。

控制电路28包括电路32，例如状态机，产生针对晶体管20和24的控制信号。电路32因此包括被耦合(优选地被连接)到晶体管20的控制端子的输出，在所述输出处提供针对晶体管20的控制信号。电路32还包括被耦合(优选地被连接)到晶体管24的控制端子的输出，在所述输出处提供针对晶体管24的控制信号。

电路32还包括连接到针对第一操作模式的控制电路34的输入，在所述第一操作模式下，电路32根据输出电压VOUT与设定点电压VREF之间的差值接收决定信号PWM，第一操作模式下能量积累或能量恢复阶段的幅度或频率。因此，信号PWM在第一操作模式下被电路32使用并且例如在第二操作模式期间未被使用。

电路34包括例如比较器36，被配置为将输出电压VOUT与设定点电压VREF进行比较。比较器36包括被耦合(优选地被连接)到电压VREF施加节点18的输入，优选地非反相输入。比较器36还包括被耦合(优选地被连接)到节点12的输入，优选地反相输入。比较器36包括输出，在所述输出处提供表示电压VOUT与设定点电压VREF之间的差值的信号。

电路34包括另一比较器38。另一比较器38包括被耦合(优选地被连接)到比较器36的输出的输入，优选地非反相输入。比较器38还包括被耦合(优选地被连接)到电压斜坡VRAMP施加节点的另一输入，优选地反相输入。比较器38包括输出，在所述输出处，提供信号PWM。比较器的输出被耦合(优选地被连接)到电路32的输入中的一个输入。

电路32还包括被耦合到针对第二操作模式的控制电路40的输入，在所述第二操作模式下，电路32接收信号PSK，取决于输出电压VOUT与设定点电压VREF之间的差值，确定在能量积累的第二操作模式下的时刻。换句话说，针对当输出电压低于设定点电压VREF时获得的信号PSK的第一值，晶体管20导通，从而以允许电容器30被充电。针对信号PSK的第二值，晶体管20关断，晶体管24优选地在第二操作模式期间保持关断状态。因此，信号PSK在第二操作模式下被电路32使用并且例如在第一操作模式期间未被使用。

电路40包括例如比较器42，比较器42被配置为将输出电压VOUT与设定点电压VREF进行比较。比较器42包括被耦合(优选地被连接)到电压VREF施加节点18的输入，优选地反相输入。比较器42还包括被耦合(优选地被连接)到节点12的输入，优选地非反相输入。比较器42包括输出，在所述输出处提供表示电压VOUT与设定点电压VREF之间的差值的信号。

电路40包括另一比较器44。另一比较器44包括被耦合(优选地被连接)到电压斜坡施加节点(例如斜坡VRAMP)的输入，优选地非反相输入。比较器44还包括被耦合(优选地被连接)到设定点电压VREF施加节点18的另一输入，优选地反相输入。比较器44包括被耦合(优选地被连接)到比较器42的输出的控制输入。比较器44包括输出，在所述输出处，提供针对比较器42的输出信号的值的信号PSK。比较器的输出被耦合(优选地被连接)到电路32的输入中的一个输入。

因此，当转换器10处于第一操作模式下时，电路32考虑信号PWM来确定针对晶体管20和24的控制信号并且不考虑信号PSK。因此，当转换器10处于第二操作模式下时，电路32考虑信号PSK来确定针对晶体管20和24的控制信号并且不考虑信号PWM。

电路28还包括比较器46。比较器46包括被耦合(优选地被连接)到电压GND施加节点16的第一输入，优选地非反相输入，以及被耦合(优选地被连接)到节点22的第二输入，优选地反相输入。比较器46包括被耦合(优选地被连接)到电路32的输出，提供表示节点22上的电压VLX与节点16上的电压之间的差值的信号。换句话说，比较器46向电路32提供表示电压VLX的符号的信号。如果转换器在第一操作模式下操作并且比较器确定电压VLX小于电压GND，则电路32使转换器进入第二操作模式。

电路28还包括用于产生时钟信号CLK的电路48。电路28因此包括被耦合(优选地被连接)到电路32的输出，在所述输出上提供CLK信号。

电路48包括被耦合(优选地被连接)到电路32的输入，在所述输入上提供表示转换器的操作模式的信号MODE。举例来说，信号MODE在转换器10在第一操作模式下操作时取第一值而在转换器10在第二操作模式下操作时取第二值。因此，信号MODE在转换器从第一操作模式变为第二操作模式时(即在比较器46确定电压VLX低于电压GND时)取第二值。举例来说，信号MODE在由负载汲取的电流显著增大时变为第一值。

当转换器从第二操作模式切换到第一操作模式时，转换器从异步模式切换到同步模式。电路48且特别是电路32必须被重新同步。电路32与时钟信号CLK的上升沿或下降沿(优选地上升沿)同步。当切换到第一操作模式时，信号MODE的值变化与时钟信号的下一上升沿之间可能存在一段时间，在此期间，负载汲取大量能量，并且连接供应电压施加节点和节点22的晶体管20处于关断状态。因此，电容器30在这个周期期间快速放电，这可致使供应负载的电压显著下降。

图2、图3和图4图示了用于根据信号MODE且因此根据转换器的操作模式来产生时钟信号的电路的一个实施例。

图2是图示了用于产生时钟信号48的电路的一个实施例的操作的一组时序图。在这个实施例中，电路48被配置为在从第二异步操作模式切换到第一同步操作模式时，提供二进制时钟信号CLK1和与第一时钟信号CLK1互补的时钟信号中的一个，具有最近上升沿。

图2包括表示随时间变化而变化的例如由被包含在电路48中的振荡器所产生的时钟信号CLK1的时序图，表示随时间变化而变化的互补时钟信号/CLK1的时序图和表示随时间变化而变化的信号MODE，并且因此图示了转换器的操作模式的时序图。

图2表示从第二操作模式转变到第一操作模式的四种不同且独立的情况。

在图2的示例中，对应于第一操作模式，即同步操作模式的信号MODE的第一值是高值，并且对应于第二操作模式，即异步操作模式的信号MODE的第二值是低值。

在第一情况下，从第二操作模式切换到第一操作模式的时刻是时刻T1。在时刻T1时，信号MODE从低值变为高值。另外，在时刻T1时，信号CLK1具有低值并且其互补信号/CLK1具有高值。时刻T1与信号CLK1的最近上升沿之间的持续时间是持续时间D1并且时刻T1与信号CLK1的互补信号/CLK1的最近上升沿之间的持续时间是持续时间D1'。持续时间D1短于持续时间D1'。因此，由电路48供应给电路32且与转换器同步的时钟信号CLK是信号CLK1。

在第二情况下，从第二操作模式转变到第一操作模式的时刻是时刻T2。在时刻T2时，信号MODE从低值变为高值。另外，在时刻T2时，信号CLK1具有高值并且其互补信号/CLK1具有低值。时刻T2与信号CLK1的最近上升沿之间的持续时间是持续时间D2'并且时刻T2与信号CLK1的互补信号/CLK1的最近上升沿之间的持续时间是持续时间D2。持续时间D2短于持续时间D2'。因此，由电路48供应给电路32且与转换器同步的时钟信号CLK是信号CLK1的互补信号。

在第三情况下，从第二操作模式转变到第一操作模式的时刻是时刻T3。在时刻T3时，信号MODE从低值变为高值。此外，时刻T3基本上对应于信号CLK1的上升沿和互补信号/CLK1的下降沿。时刻T3与信号CLK1的下一最近上升沿之间的持续时间是基本上等于时钟信号CLK1的一个周期的持续时间D3'，并且时刻T3与信号CLK1的互补信号/CLK1的最近上升沿之间的持续时间是对应于时钟信号CLK1的一半周期的持续时间D3。持续时间D3短于持续时间D3'。因此，由电路48供应给电路32且与转换器同步的时钟信号CLK是信号CLK1的互补信号/CLK1。

类似地，在第四情况下，从第二操作模式转变到第一操作模式的时刻是时刻T4。在时刻T4时，信号MODE从低值变为高值。此外，时刻T4基本上对应于信号CLK1的下降沿和互补信号/CLK1的上升沿。时刻T4与信号CLK1的下一最近上升沿之间的持续时间是基本上等于时钟信号CLK1的一半周期的持续时间D4，并且时刻T4与信号CLK1的互补信号/CLK1的最近上升沿之间的持续时间是对应于时钟信号CLK1的一个周期的持续时间D4'。持续时间D4短于持续时间D4'。因此，由电路48供应给电路32且与转换器同步的时钟信号CLK是信号CLK1。

当从第二异步操作模式切换到第一同步操作模式时，如果CLK1信号具有低值，则最近上升沿是CLK1信号的上升沿，并且如果CLK1信号具有高值，则最近上升沿是信号/CLK1的上升沿。

在最坏的情况，即第三情况和第四情况下，信号MODE的上升沿(即第二操作模式与第一操作模式之间的转变)，与CLK时钟信号的下一上升沿之间的持续时间，换句话说电容器放电的持续时间，等于一半时钟周期。

我们可以选择将信号CLK1直接供应给电路32。然而，在最坏的情况下，信号MODE的上升沿与时钟信号CLK的下一上升沿之间的持续时间可以基本上等于信号CLK1的整个周期。这将是例如针对时刻T3的情况。

图3示意性地示出了用于产生时钟信号48的电路的示例实施方式，所述电路的操作在图2中描述。

电路48包括电路50(OSC)，例如振荡器电路，在输出51上产生时钟信号CLK1。信号CLK1是周期性的，具有恒定的周期。信号CLK1优选地在转换器10的第一操作模式和第二操作模式期间不改变，并且特别是优选地在从第一操作模式切换到第二操作模式或从第二操作模式切换到第一操作模式时不改变。

电路48包括选择电路或多路复用器52。多路复用器52包括接收信号CLK1的输入53。输入53被耦合(优选地被连接)到电路50的输出51，在所述输出上提供信号CLK1。多路复用器52包括接收信号CLK1的互补信号/CLK1的输入55。通过在输出处产生输入信号的互补信号的反相器电路54将输入55连接到输出51。电路54包括被耦合(优选地被连接)到多路复用器52的输入51的输入和被耦合(优选地被连接)到多路复用器52的输入55的输出。

电路48还包括触发器58，优选地D触发器。触发器58包括被耦合(优选地被连接)到节点51的数据输入D。触发器还包括被耦合(优选地被连接)到信号MODE施加节点的时钟信号输入。触发器58包括被耦合(优选地被连接)到多路复用器52的控制端子的输出Q。

因此，输入D连续地接收时钟信号CLK1。当从第二操作模式切换到第一操作模式时，即当信号MODE具有上升沿时，输出Q假定该时刻的信号CLK1的值。

如果信号CLK1具有低值，如图2的第一情况，则输出Q的值是低值，例如二进制值“0”。多路复用器被配置为当在控制输入上接收的控制信号具有这个低值时，输出在输入53上接收的信号CLK1。

类似地，如果信号CLK1具有高值，如图2的第二情况中的情况，则输出值Q是高值，例如二进制值“1”。多路复用器被配置为当在控制输入上接收的控制信号具有这个高值时，在输出上供应在输入55上接收的与信号CLK1互补的信号。

因此，多路复用器被配置为在信号CLK1在信号MODE的上升沿上具有低值的情况下输出信号CLK1，并且在信号CLK1在信号MODE的上升沿具有高值的情况下输出信号CLK1的互补信号/CLK1。

图4是图示了图1的设备的操作的一组时序图，包括图3的实施例。特别地，图4包括图示电流(I)的时序图：

-由负载汲取的电流，由曲线60表示；

-流动穿过电感器26的电流，在图1到图3的实施例中，由曲线62表示；以及

-流动穿过电感器26的电流，在类似于图1的转换器10的转换器中，无论操作模式如何，信号CLK都等于信号CLK1，由曲线64表示。

图4包括图示了二进制信号的时序图：

-信号CLK，由曲线66表示；

-信号CLK1，由曲线68表示；以及

-信号MODE，由曲线70表示。

图4包括图示了电压(VOUT)的时序图：

-图1到图3的实施例中的电压VOUT，由曲线72表示；以及

-类似于图1的转换器10的转换器中的电压VOUT，无论操作模式如何，信号CLK都等于信号CLK1，由曲线74表示。

在时刻T11时，负载开始汲取比在时刻T11之前更大的电流。换句话说，在时刻T11时，由负载汲取的电流(曲线60)从低值变为高值。输出电压VOUT开始比时刻T11之前下降得更多。在时刻T11时，转换器仍处于在时刻T11之前转换器所处的操作模式，即异步操作模式(PSK)。信号MODE在时刻T11时并且在时刻T11之前具有低值。

在时刻T11之后的时刻T13时，信号MODE取高值，这意味着转换器将切换到同步操作模式(PWM)。这种变化是由在模式PSK循环结束时电压VOUT在电压VREF的值之下的转变引起的。

在时刻T13之前，信号CLK等于信号CLK1。在时刻T13时，信号CLK1具有高值，使得最近沿是信号CLK1的下降沿，即信号CLK1的互补信号/CLK1的上升沿。如上文所描述，信号CLK因此变得等于信号CLK1的互补信号/CLK1。

时刻T13之后的信号CLK的第一上升沿出现在时刻T15。从时刻T15起，流动穿过电感器26的平均电流增大，使得对电容器30充电并且为负载供电。由曲线72表示的电压VOUT下降不太显著，并且接着，当由曲线62表示的电流达到足够大的值时开始增加，电容器被充电。

在时刻T17时，出现了时刻T13之后的信号CLK1的第一上升沿。在信号CLK保持等于信号CLK1的情况下，时刻T17是负载中的平均电流开始增加的时间，这要归功于随后交替地关断和导通(模式PWM)的晶体管20和24。

图2和图3的实施例的转换器从时刻T15起的行为类似于从时刻T17起的转换器的行为，其中信号CLK是信号CLK1。然而，时刻T17出现在时刻T15之后的信号CLK1的一半周期时。这种延迟的结果是，在从异步操作模式转变到同步操作模式的期间发生的电压VOUT在图2和图3的实施例的转换器的情况下降低低于在信号CLK是信号CLK1的转换器的情况下。实际上，在晚于时刻T15和时刻T17的时刻T19时，表示这两种情况下的电压VOUT的曲线72与曲线74之间的差值在这个示例中为大约5mV，其大致对应于时刻T11后的总电压降的10％。

因此，图2到图4的实施例的一个优点是最大可能电容器放电时间是信号CLK1的一半周期，即将信号CLK1直接供应给电路32的情况的一半时间。因此，当从第二操作模式切换到第一操作模式时，电压VOUT的下降小于将信号CLK1直接供应给电路32的情况下的下降。

图5、图6和图7图示了用于取决于信号MODE，且因此取决于转换器的操作模式来产生时钟信号的电路的另一实施例。

图5是图示了时钟产生电路48的另一实施例的操作的一组时序图。

图5包括图示了随时间(t)变化而变化的信号MODE的时序图。图5还包括图示了随时间(t)变化而变化的由电路48供应给电路32的时钟信号CLK的时序图。

图5示出了图1的转换器的操作的三个阶段。具体来说，图5示出了由异步阶段(PSK)分开的两个同步阶段(PWM)。

在第一同步阶段期间，信号CLK在高值与低值之间周期性地交替。在第一同步阶段与异步阶段之间的转变期间，即当信号MODE从高值变为低值时，信号CLK假定其低值，优选地基本上为零值。

异步阶段与第二同步阶段之间的转变，即信号MODE从低值变为高值的时刻，对应于信号CLK的上升沿。

换句话说，信号CLK在异步操作模式期间被维持在恒定值，优选地低值，并且在向同步模式的转变期间优选地通过上升沿恢复其周期性。

图6示意性地表示时钟产生电路48的实施例，所述时钟产生电路的操作在图5中描述。

电路48包括电流源80，与电容器82被串联耦合(优选地被连接)在供应电压施加节点(例如电压施加节点VDD 14)与参考电压施加节点(例如电压施加节点GND 16)之间。优选地，源极80包括被耦合(优选地被连接)到节点14的一个端子和被耦合(优选地被连接)到节点84的另一端子。优选地，电容器82包括被耦合(优选地被连接)到节点84的一个端子和被耦合(优选地被连接)到节点16的另一端子。

电路48还包括另一电流源86，与开关88(例如晶体管)和电容器90，被串联地耦合(优选地连接)在供应电压施加节点(例如电压施加节点VDD 14)与参考电压施加节点(例如电压施加节点GND 16)之间。优选地，源极86包括被耦合(优选地被连接)到节点14的一个端子和被耦合(优选地被连接)到节点92的另一端子。优选地，开关包括被耦合(优选地被连接)到节点92的一个端子(例如导电端子)和被耦合(优选地被连接)到节点94的另一端子(例如导电端子)。优选地，电容器90包含被耦合(优选地被连接)到节点94的一个端子和被耦合(优选地被连接)到节点16的另一端子。

包括源极80和电容器82的组件因此与包括源极86、开关88和电容器90的组件并联连接。

另外，电路48优选地包括连接在节点94与电压施加节点VCH之间的开关96，例如晶体管。更具体地，开关96的一个端子，例如传导端子被耦合(优选地被连接)到节点94，并且另一端子，优选地导电端子被耦合(优选地被连接)到电压施加节点VCH。电压VCH优选地大于或等于设定点电压VREF，例如大于或等于0.8V。

晶体管88和96由互补信号控制。因此，当晶体管88和96中的一个晶体管关断时，另一晶体管导通。优选地，晶体管88和96中的一个晶体管由信号MODE控制，而另一晶体管由与信号MODE互补的信号/MODE控制。因此，开关88的控制端子被耦合(优选地被连接)到信号MODE的施加节点，并且开关96的控制端子被耦合(优选地被连接)到信号/MODE的施加节点。

电路48还包括被连接在节点84与节点14之间的开关98，例如晶体管。更具体来说，开关98包括被耦合(优选地被连接)到节点84的一个端子(例如导电端子)和被耦合(优选地被连接)到节点16的另一端子(例如另一导电端子)。开关98因此与电容器82并联连接。开关98和源极80因此被串联连接在节点14与节点16之间。

类似地，电路48包括被连接在节点92与节点14之间的开关100，例如晶体管。更具体来说，开关100包括被耦合(优选地被连接)到节点92的一个端子(例如导电端子)和被耦合()优选地被连接)到节点16的另一端子(例如另一导电端子)。开关100因此与包括电容器90和开关88的组件并联连接。开关100和源极86因此被串联连接在节点14与节点16之间。

在异步操作模式期间，针对晶体管98和100的控制信号是彼此互补的信号。换句话说，当晶体管98导通时，晶体管100关断，反之亦然。

电路48包括比较器电路102，被配置为将节点84上的电压与参考电压，优选地设定点电压VREF进行比较，并且将节点92上的电压与参考电压，优选地与节点84上的电压进行比较的相同的电压，优选地电压VREF进行比较。

电路102包括被耦合(优选地被连接)到节点84的输入，优选地比较器的反相输入。电路102包括被耦合(优选地被连接)到节点92的输入，优选地比较器的反相输入。电路102包括被耦合(优选地被连接)到参考电压施加节点的输入，优选地是比较器的反相输入。电路102包括被耦合(优选地被连接)到节点104的输出，在所述输出上提供表示节点84上的电压与参考电压之间的比较的信号S。电路102包括被耦合(优选地被连接)到节点106的输出，在所述输出上提供表示节点92上的电压与参考电压之间的比较的信号R。

在输出处将电路102连接到例如由NAND逻辑门形成的RS触发器108。更具体地，触发器108包括被耦合(优选地被连接)到节点104的第一输入，优选地所谓的“设定”输入和被连接到节点106的第二输入，优选地“重设”输入。触发器包含称为“Q”的第一输出和第二输出

第一输出提供开关98的二进制控制信号P2。因此，触发器108的第一输出被耦合(优选地被连接)到晶体管98的控制端子。第二输出提供与信号P2互补的信号P1。

在一些实施例中，信号P1可以是提供给电路32的时钟信号CLK。

电路48还包括选择电路110。电路110接收信号P1和信号P2作为输入并且提供用于控制开关100的信号P作为输出。更具体地说，电路110的一个输入被耦合(优选地被连接)到触发器108的“Q”输出，而电路110的另一输入被耦合(优选地被连接)到触发器108的

输出。电路110的输出被耦合(优选地被连接)到开关100的控制端子。

电路110还包括接收信号MODE的控制输入。电路110被配置为在信号MODE具有第一值(优选地高值)的情况下输出信号P1，并且在MODE信号具有低值的情况下输出信号P2。

图7包括图示了电流(I)的时序图：

-由负载汲取的电流，如曲线115所示；

-在图6的实施例的操作期间流动穿过电感器26的电流，如曲线117所示；以及

-在类似于图1的转换器的转换器中流动穿过电感器26的电流，其中将周期性的、未修改的时钟信号供应给电路32，如曲线119所示。

图7包括图示了二进制信号的时序图：

-时钟信号CLK'，被供应给对应于曲线119的转换器中的电路32，如曲线121所示；

-信号MODE'，来自对应于曲线119的转换器，如曲线123所示；

-时钟信号CLK，被供应给图6的实施例中的电路32，如曲线125所示；以及

-图6的实施例的信号MODE，如曲线127所示。

图7包括图示了电压(V)的时序图：

-电压VREF，如曲线129所示；

-节点84处的电压，如曲线131所示；以及

-节点92处的电压，如曲线133所示。

图7包括图示了二进制信号的时序图：

-信号P1，如曲线135所示；

-P信号，如曲线137所示；以及

-P2信号，如曲线139所示。

在时刻T21时，负载开始汲取比在时刻T21之前更大的电流。换句话说，在时刻T21时，由负载汲取的电流(曲线115)从低值变为高值。在设备在异步操作模式下操作时，发生时刻T21。

在异步操作模式下，对应于信号MODE的低值，信号CLK被保持在恒定值，这里是低值。

控制晶体管98的信号P2具有高值，保持晶体管98导通。因此，通过导电晶体管将节点84连接到节点16并且节点84上的电压(曲线131)基本上等于节点16上的电压，即0V，其中电容器82在节点16上放电。

另外，晶体管88关断而晶体管96导通，这些晶体管分别由信号MODE和/MODE控制。晶体管88和晶体管96因此处于相反状态。因此，通过导电晶体管将节点94连接到电压VCH施加节点。换句话说，电容器90两端的电压是电压VCH。

由于信号MODE具有低值，所以信号P取信号P2的值，即高值。晶体管100因此导通并且电容器在节点16处放电。节点92上的电压(曲线133)基本上等于节点16上的电压，即0V。

因此，在异步模式下，针对晶体管98和晶体管100的控制信号使得晶体管导通，优选地针对晶体管98和晶体管100的控制信号基本上相等。

在时刻T22时，节点22上的电压VLX(图7中未示出)变得低于节点16上的电压，例如低于0V。然后，信号MODE的值从低变高。

因此，在时刻T22时，信号P取与信号P2互补的信号P1的值，即低值。然后晶体管100处于关断状态。此外，晶体管88变成导电并且晶体管96变成关断。然后，节点92上的电压基本上等于电压VCH，接近晶体管88的阈值。节点92上的电压增大直到在时刻T23时达到值VREF。

在时刻T23时，晶体管98的控制信号，即信号P2取低值，而控制信号P，即信号P1取高值。因此，当电容器84被源极80充电时，节点92上的电压(曲线133)基本上取节点16的值并且节点84上的电压(曲线131)增大。时钟信号CLK因此在时刻T23时取高值，保持所述高值直到节点84上的电压达到值VREF的时刻T24。

然后，电路48在对应于信号CLK的低状态的第一阶段之间交替，在此期间：

晶体管98导通并且节点84上的电压基本上等于0V；以及

晶体管100和晶体管96处于关断状态，晶体管88导通并且节点92上的电压增加直到达到值VREF，这引起转变到第二阶段。

在对应于信号CLK的高值的第二阶段期间：

晶体管98处于关断状态并且节点84上的电压增加直到达到值VREF，引起转变到第一阶段；以及

晶体管100和晶体管88导通，晶体管96处于关断状态并且节点92上的电压基本上等于0V。

因此，从异步模式转变到同步模式，即信号MODE从低值转变到高值，与时钟信号的第一上升沿之间的持续时间是时刻T22与时刻T23之间的时间。这个持续时间主要由当晶体管88导通时节点92上的电压达到节点94上的电压所花费的时间引起的。这个时间相对较短，例如在1ns与10ns之间。

我们可以选择在异步操作模式期间不将信号CLK保持在恒定值。曲线119、曲线125和曲线127对应于时钟信号产生电路的这种示例。在这个示例中，电路将不包括晶体管88和晶体管96并且不包括电路110。在这个示例中，节点94将被连接到节点92并且晶体管100将由信号P1控制。从异步模式转变到同步模式，即信号MODE'从低值转变到高值，与时钟信号CLK'的第一上升沿之间的时间取决于当从异步模式转变到同步模式时的信号CLK'的值，并且可以达到信号CLK'周期的值。在图7所示的示例中，这个持续时间对应于时刻T25与时刻T26之间的时间，所述时间远大于时刻T22与时刻T23之间的持续时间。

图5到图7的实施例的一个优点是异步模式下的节点94上的电压，即电压VCH，足够接近电压VREF，使得节点92上的电压达到VREF的所需时间很小，并且时钟信号的第一上升沿接近从异步模式转变到同步模式的时刻。

图5和图7中的实施例的另一个优点是，与大多数时钟信号产生电路相比，所述实施例只需要添加一些电子部件。

已经描述了各种实施例和变体。本领域技术人员将理解，可以组合这些实施例的某些特征并且本领域技术人员将容易想到其他变体。特别地，在所描述的实施例中，电路与时钟信号的上升沿同步。显然，所描述的实施例与在下降沿上同步的电路兼容，根据本说明书，本领域技术人员可以进行修改。

最后，本文描述的实施例和变体的实际实施方式在本领域技术人员基于上文提供的功能描述的能力范围内。

Claims

1.一种开关电源，包括：

输出级；

时钟产生器，所述时钟产生器被配置为产生第一时钟信号；以及

控制电路，所述控制电路被配置为基于所述第一时钟信号控制所述输出级，其中所述开关电源被配置为具有第一操作模式和第二操作模式，所述第一操作模式通过所述第一时钟信号同步，并且所述第二操作模式是异步的，其中所述时钟产生器被配置为在所述第二操作模式期间将所述第一时钟信号保持在恒定值。

2.根据权利要求1所述的开关电源，其中所述控制电路被配置为产生模式信号，所述模式信号在所述第一操作模式期间具有第一值，并且在所述第二操作模式期间具有第二值。

3.根据权利要求1所述的开关电源，还包括：

供应端子，所述供应端子被配置为接收第一供应电压；以及

参考端子，所述参考端子被配置为接收参考电压，其中所述输出级包括第一晶体管和第二晶体管，并且其中所述控制电路被配置为控制所述第一晶体管和所述第二晶体管。

4.根据权利要求3所述的开关电源，其中所述第一晶体管和所述第二晶体管被串联耦合在所述供应端子与所述参考端子之间，所述第一晶体管和所述第二晶体管通过第一中间节点彼此耦合，所述开关电源还包括：

输出端子，所述输出端子被配置为提供输出电压；

第一电容器，所述第一电容器被耦合在所述输出端子与所述参考端子之间；以及

电感器，所述电感器被耦合在所述第一中间节点与所述输出端子之间。

5.根据权利要求3所述的开关电源，其中在所述第一操作模式下，所述控制电路被配置为控制所述第一晶体管和所述第二晶体管以周期性地在导通状态与关断状态之间交替。

6.根据权利要求3所述的开关电源，其中在所述第二操作模式下，所述控制电路被配置为当被耦合到所述输出级的输出端子处的输出电压低于设定点电压时，控制所述第二晶体管处于关断状态并且所述第一晶体管打开。

7.根据权利要求3所述的开关电源，其中所述时钟产生器包括：

第一电流源，所述第一电流源与第一电容器串联耦合，所述第一电流源和所述第一电容器被耦合在所述供应端子与所述参考端子之间；

第一开关，所述第一开关与所述第一电容器并联耦合；

第二电流源，所述第二电流源与第二开关和第三电容器串联耦合，所述第二电流源、所述第二开关和所述第三电容器被耦合在所述供应端子与所述参考端子之间；以及

第三开关，所述第三开关与包括所述第三电容器和所述第二开关的组件并联耦合。

8.根据权利要求7所述的开关电源，其中所述控制电路被配置为产生模式信号，所述模式信号在所述第一操作模式期间具有第一值，并且在所述第二操作模式期间具有第二值，并且其中所述第二开关被配置为由所述模式信号控制。

9.根据权利要求7所述的开关电源，其中所述第一开关和所述第三开关被配置为在所述第二操作模式期间处于导通状态，并且在所述第一操作模式期间处于相反状态。

10.根据权利要求7所述的开关电源，其中所述第一开关和所述第三开关被配置为在所述第二操作模式期间接收基本上相等的控制信号，并且在所述第一操作模式期间接收互补控制信号。

11.根据权利要求7所述的开关电源，还包括第四开关，所述第四开关被耦合在第一中间节点与第二中间节点之间，所述第一中间节点被耦合在所述第二开关与所述第三电容器之间。

12.根据权利要求11所述的开关电源，其中所述开关电源被配置为使用所述输出级基于设定点电压来提供输出电压，并且其中所述第二中间节点处的电压大于或等于所述设定点电压。

13.根据权利要求11所述的开关电源，其中所述第四开关被配置为由与所述模式信号互补的信号控制。

14.一种用于控制具有第一操作模式和第二操作模式的开关电源的方法，所述方法包括：

产生第一时钟信号；

基于所述第一时钟信号控制所述开关电源的输出级，其中所述第一操作模式由所述第一时钟信号同步，并且所述第二操作模式是异步的；以及

在所述第二操作模式期间将所述第一时钟信号保持在恒定值。

15.根据权利要求14所述的方法，还包括：

基于设定点电压将输出电压提供给负载；以及

响应于由所述负载汲取的电流的增大，从所述第二操作模式转变到所述第一操作模式。

16.根据权利要求15所述的方法，还包括：用时钟产生器产生所述第一时钟信号，所述时钟产生器包括：

第一电流源，所述第一电流源与第一电容器串联耦合，所述第一电流源和所述第一电容器被耦合在供应端子与参考端子之间；

第一开关，所述第一开关与所述第一电容器并联耦合；

17.根据权利要求16所述的方法，还包括：

产生模式信号，所述模式信号在所述第一操作模式期间具有第一值，并且在所述第二操作模式期间具有第二值；

用所述模式信号控制所述第二开关；以及

用与所述模式信号互补的信号控制第四开关，所述第四开关被耦合在第一中间节点与第二中间节点之间，所述第一中间节点被耦合在所述第二开关与所述第三电容器之间。

18.根据权利要求17所述的方法，还包括在所述第二中间节点处接收大于或等于所述设定点电压的电压。

19.一种电路，包括：

供应端子；

参考端子；

时钟产生器，所述时钟产生器被配置为产生第一时钟信号；

第一比较器，所述第一比较器具有被配置为耦合到输出级的输出节点的输入；以及

控制电路，所述控制电路具有第一输入、第二输入和第一输出，所示第一输入被耦合到所述第一比较器的输出，所述第二输入被耦合到所述时钟产生器的输出，并且所述第一输出被配置为耦合到所述输出级的控制端子，其中所述控制电路被配置为：

控制所述输出级，以使用第一操作模式或第二操作模式基于设定点电压来调节所述输出电压，所述第一操作模式通过所述第一时钟信号同步，并且所述第二操作模式是异步的，以及

产生模式信号，所述模式信号在所述第一操作模式期间具有第一值，并且在所述第二操作模式期间具有第二值，其中所述时钟产生器包括：

第一开关，所述第一开关与所述第一电容器并联耦合，

第二电流源，所述第二电流源与第二开关和第三电容器串联耦合，所述第二电流源、所述第二开关和所述第三电容器被耦合在所述供应端子与所述参考端子之间，所述第二开关包括被配置为接收所述模式信号的控制端子，以及

20.根据权利要求19所述的电路，还包括第二比较器，所述第二比较器具有第一输入、第二输入和第三输入，所述第一输入被耦合到第一中间节点，所述第二输入被耦合到第二中间节点，并且所述第三输入被配置为接收所述设定点电压，其中所述第一中间节点被耦合在所述第一电流源与所述第一电容器之间，并且其中所述第二中间节点被耦合在所述第二电流源与所述第二开关之间。

21.根据权利要求20所述的电路，还包括：

触发器，所述触发器具有输入、第一输出和第二输出，所述输入被耦合到所述第二比较器、所述第一输出被耦合到所述第一开关的控制端子，并且所述第二输出与所述触发器的所述第一输出互补；以及

多路复用器，所述多路复用器具有第一输入、第二输入、输出和控制端子，所述第一输入被耦合到所述触发器的所述第一输出，所述第二输入被耦合到所述触发器的所述第二输出，所述输出被耦合到所述第三开关的控制端子，并且所述控制端子被配置为接收所述模式信号。