JP2003036672A - 昇圧回路およびその駆動方法 - Google Patents

昇圧回路およびその駆動方法

Info

Publication number
JP2003036672A
JP2003036672A JP2001222835A JP2001222835A JP2003036672A JP 2003036672 A JP2003036672 A JP 2003036672A JP 2001222835 A JP2001222835 A JP 2001222835A JP 2001222835 A JP2001222835 A JP 2001222835A JP 2003036672 A JP2003036672 A JP 2003036672A
Authority
JP
Japan
Prior art keywords
node
switch
power supply
input
switch connects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001222835A
Other languages
English (en)
Other versions
JP3726041B2 (ja
Inventor
Yutaka Ito
伊藤　　豊
Takeshi Hashimoto
剛 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2001222835A priority Critical patent/JP3726041B2/ja
Priority to DE10233249A priority patent/DE10233249A1/de
Priority to US10/201,553 priority patent/US6762639B2/en
Priority to KR10-2002-0043190A priority patent/KR100466487B1/ko
Priority to TW091116531A priority patent/TW577078B/zh
Priority to CNB021265755A priority patent/CN1220216C/zh
Priority to CNB2005100509012A priority patent/CN100399686C/zh
Publication of JP2003036672A publication Critical patent/JP2003036672A/ja
Application granted granted Critical
Publication of JP3726041B2 publication Critical patent/JP3726041B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 面積デメリットを２倍に抑えつつ、昇圧レベ
ルに応じて電流供給効率を向上でき、従来モードと低消
費電流モードとの切換えを可能とすること。 【解決手段】 昇圧回路は、ノード（Ｎ１，Ｎ３）間に
接続されたポンプ容量（ＣＰ１）と、ノード（Ｎ２，Ｎ
４）間に接続されたポンプ容量（ＣＰ２）とを有する。
ノード（Ｎ１）に接続されたスイッチ（Ｓ１）は、電源
ノード、グランドノード、および昇圧ノードのいずれか
に接続される。ノード（Ｎ２）に接続されたスイッチ
（Ｓ２）は、電源ノード、グランドノード、および昇圧
ノードのいずれかに接続される。スイッチ（Ｓ３）は中
間ノード間に接続される。ノード（Ｎ３）に接続された
スイッチ（Ｓ４）は、電源ノード、昇圧ノード、および
非接続ノードのいずれかに接続される。ノード（Ｎ４）
に接続されたスイッチ（Ｓ５）は、電源ノード、昇圧ノ
ード、および非接続ノードのいずれか１つに接続され
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に内蔵
される昇圧回路に関し、特に、外部電源１．８Ｖの携帯
機器用途のＤＲＡＭの内部電源として用いられる昇圧回
路およびその駆動方法に関する。
【０００２】
【従来の技術】通常、この種の昇圧回路（以下、「通常
ポンプ回路」と呼ぶ。）は、１つのポンプ容量とスイッ
チと電源で構成されていた。通常ポンプ回路の電流（電
荷）効率は約５０％であった。
【０００３】低消費電力化を実現するため、電流（電
荷）効率を５０％より向上させた昇圧回路（ポンプ回
路）が、例えば、特開平９−２３１７５２号公報（以
下、「第１の先行技術」と呼ぶ。）に記載されている。
この第１の先行技術に開示された昇圧回路（ポンプ回
路）は、ポンプ容量２個とスイッチ５個とを用いてい
る。
【０００４】以下、図２０を参照して、第１の先行技術
に開示されている昇圧回路について説明する。昇圧回路
は、第１のポンプ容量ＣＰ１と、第２のポンプ容量ＣＰ
２と、第１乃至第５のスイッチＳ１，Ｓ２，Ｓ３，Ｓ
４，Ｓ５とを有する。この昇圧回路には、電源（電源電
位）ＶＣＣおよびグランド（接地電位）ＶＳＳが供給さ
れ、昇圧回路は昇圧レベル（昇圧電位）ＶＰＰを出力
（発生）する。すなわち、昇圧回路は、電源ＶＣＣが供
給されるノード（以下「電源ノード」と呼ぶ）と、グラ
ンドＶＳＳが供給されるノード（以下「グランドノー
ド」と呼ぶ）と、昇圧レベルＶＰＰを発生するノード
（以下「昇圧ノード」と呼ぶ）とを持つ。また、この昇
圧回路は、第１及び第２の入力ノードＮ１及びＮ２と、
第１及び第２の中間ノードＮ３及びＮ４とを持つ。
【０００５】第１のポンプ容量ＣＰ１は第１の入力ノー
ドＮ１と第１の中間ノードＮ３との間に接続されてい
る。第２のポンプ容量ＣＰ２は第２の入力ノードＮ２と
第２の中間ノードＮ４との間に接続されている。
【０００６】第１乃至第３のスイッチＳ１〜Ｓ３は、電
源ノードとグランドノードとの間に直列に接続されてい
る。詳述すると、第１のスイッチＳ１は電源ノードと第
１の入力ノードＮ１との間に接続されている。第１のス
イッチＳ１は、一般的には、ＰＭＯＳトランジスタで構
成され、そのソースは電源ノードに接続され、そのドレ
インは第１の入力ノードＮ１に接続される。第２のスイ
ッチＳ２は第１の入力ノードＮ１と第２の入力ノードＮ
２との間に接続されている。第２のスイッチＳ２は、一
般的には、ＮＭＯＳトランジスタで構成され、そのドレ
インは第１の入力ノードＮ１に接続され、そのソースは
第２の入力ノードＮ２に接続されている。第３のスイッ
チＳ３は第２の入力ノードＮ２とグランドノードとの間
に接続されている。第３のスイッチＳ３は、一般的に
は、ＮＭＯＳトランジスタで構成され、そのドレインは
第２の入力ノードＮ２に接続され、そのソースはグラン
ドノードに接続されている。
【０００７】第４のスイッチＳ４では、その固定接点は
第１の中間ノードＮ３に固定的に接続され、その可動接
点は電源ノード或いは昇圧ノードのいずれか一方に選択
的に接続される。第５のスイッチＳ５では、その固定接
点は第２の中間ノードＮ４に固定的に接続され、その可
動接点は電源ノード或いは昇圧ノードのいずれか一方に
選択的に接続される。
【０００８】このような構成の昇圧回路は、図２０に示
されるような、第１の状態と第２の状態とを繰り返
すことで、昇圧及び供給電流の高効率化を実現してい
る。
【０００９】図２０に示す第１の状態は、第１のポン
プ容量ＣＰ１が放電し、第２のポンプ容量ＣＰ２を充電
している状態である。一方、図２０に示す第２の状態
は、第１のポンプ容量ＣＰ１を充電し、第２のポンプ容
量ＣＰ２が放電している状態である。
【００１０】詳述すると、図２０に示す第１の状態で
は、第１のスイッチＳ１はオンし、第２のスイッチＳ２
はオフし、第３のスイッチＳ３はオンし、第４のスイッ
チＳ４は第１の中間ノードＮ３を昇圧ノードに接続し、
第５のスイッチＳ５は第２の中間ノードＮ４を電源ノー
ドに接続している。この状態では、第１のポンプ容量Ｃ
Ｐ１を電源ＶＣＣでたたき上げ、昇圧ノードへ電流を供
給し、同時に、第２のポンプ容量ＣＰ２を電源ＶＣＣ、
グランドＶＳＳで充電している。
【００１１】一方、図２０に示す第２の状態では、第
１のスイッチＳ１はオフし、第２のスイッチＳ２はオン
し、第３のスイッチＳ３はオフし、第４のスイッチＳ４
は第２の中間ノードＮ３を電源ノードに接続し、第５の
スイッチＳ５は第２の中間ノードＮ４を昇圧ノードに接
続している。この状態では、第１のポンプ容量ＣＰ１と
第２のポンプ容量ＣＰ２とを直列接続し、第１のポンプ
容量ＣＰ１を電源ＶＣＣでたたき上げ、第２のポンプ容
量ＣＰ２側から昇圧ノードへ電流供給する。このとき、
第１のポンプ容量ＣＰ１の電極方向は昇圧方向と逆向き
にしているため、電荷の移動と共に第１のポンプ容量Ｃ
Ｐ１は充電される。
【００１２】１キャパシタに対し半サイクルで移動する
電荷量をΔＱとすると、電源ノードから流れ出る電荷量
は３ΔＱとなる。一方、昇圧ノードへ供給される電荷量
は２ΔＱとなる。よって、電流（電荷）効率は約６６．
６％（＝２／３）となり、上述した通常ポンプ回路の電
流（電荷）効率である約５０％に比較して、約１．３３
倍向上する。
【００１３】また、上記以外の昇圧回路も種々提案され
ている。例えば、再特ＷＯ９８／４４６２１（以下、
「第２の先行技術」と呼ぶ。）には、ポンプ容量２個と
スイッチ５個とを用いて、昇圧比を可変制御できるよう
にした電源回路が開示されている。特開２００１−９５
２３４号公報（以下、「第３の先行技術３」と呼ぶ。）
には、ポンプ容量２個を用いたチップ面積の小さい半導
体集積回路が記載されている。特開平９−１５４２７４
号公報（以下、「第４の先行技術」と呼ぶ。）には、ポ
ンプ容量２個とスイッチ３個とを用いた高効率なチャー
ジポンプ回路が開示されている。特開平９−２３８４６
３号公報（以下、「第５の先行技術」と呼ぶ。）には、
ポンプ容量２個とスイッチ４個とを用いた高効率なチャ
ージポンプ回路が開示されている。
【００１４】
【発明が解決しようとする課題】しかしながら、上述し
た第１の先行技術に開示されている昇圧回路では、昇圧
可能な電圧はＶＣＣ×１．５倍が限界となる問題があ
る。そのため、昇圧レベルＶＰＰがＶＣＣ×１．３倍あ
たりから急激に供給電流が減少し、供給効率が低下（悪
化）してしまう。
【００１５】その問題の生じる理由は、図２１に示す通
り、第１のポンプ容量ＣＰ１と第２のポンプ容量ＣＰ２
とを直列接続する際、電極を昇圧方向と逆向きにし、昇
圧電圧を抑制しているためである。詳述すると、第１の
ポンプ容量ＣＰ１の容量値と第２のポンプ容量ＣＰ２の
容量値とが等しく、各キャパシタが充放電で変化する電
位をΔＶとする。図２０の第１の状態、第２の状態
から下式が成り立つ。
【００１６】ＶＣＣ＋（ＶＣＣ−ＶＰＰ−ΔＶ）＋（Ｖ
ＣＣ−ΔＶ）＝ＶＰＰ ΔＶについて解くと、下式となる。
【００１７】ΔＶ＝（３／２）・ＶＣＣ−ＶＰＰ したがって、昇圧レベルＶＰＰがＶＣＣ×１．５倍にな
ると、供給電流が零になることがわかる。逆に、第１の
先行技術に開示された昇圧回路は、昇圧電圧ＶＰＰを抑
制することで、電流効率を上げているといえる。
【００１８】昇圧前後の電圧をＶ1、Ｖ2、昇圧前後の電
流をＩ1、Ｉ2とすると、エネルギー保存則から、Ｖ1×
Ｉ1＝Ｖ2×Ｉ2が成り立つ。昇圧電圧を上げれば、電流
が大きくなり、ここでいう電流効率が上がることにな
る。
【００１９】したがって、本発明の目的は、面積デメリ
ットを２倍に抑えつつ、昇圧レベルに応じて電流供給効
率を上げることができる昇圧回路およびその駆動方法を
提供することにある。
【００２０】本発明の別の目的は、従来モードと低消費
電流モードへの切換えが可能な、昇圧回路およびその駆
動方法を提供することにある。
【００２１】尚、上述した第２乃至第５の先行技術に開
示されている昇圧回路は、本発明とは目的が相違し、異
なる技術的思想を開示している。
【００２２】
【課題を解決するための手段】本発明は、上記の目的を
達成するために次のような技術的構成を採用する。
【００２３】すなわち、本発明の第１の態様によれば、
電源が供給される電源ノードと、グランドが供給される
グランドノードとを持ち、昇圧レベルを昇圧ノードから
発生する昇圧回路であって、第１の入力ノードと第１の
中間ノードとの間に接続された第１のポンプ容量と、第
２の入力ノードと第２の中間ノードとの間に接続された
第２のポンプ容量とを有する、昇圧回路において、第１
の入力ノードに固定的に接続された固定接点を持ち、可
動接点が電源ノード、グランドノード、および昇圧ノー
ドのいずれか１つに選択的に接続される第１のスイッチ
と、第２の入力ノードに固定的に接続された固定接点を
持ち、可動接点が電源ノード、グランドノード、および
昇圧ノードのいずれか１つに選択的に接続される第２の
スイッチと、第１の中間ノードと第２の中間ノードとの
間に接続された第３のスイッチと、第１の中間ノードに
固定的に接続された固定接点を持ち、可動接点が電源ノ
ード、昇圧ノード、およびどこにも接続されない非接続
ノードのいずれか１つに接続される第４のスイッチと、
第２の中間ノードに固定的に接続された固定接点を持
ち、可動接点が電源ノード、昇圧ノード、および非接続
ノードのいずれか１つに接続される第５のスイッチと、
を有する昇圧回路が得られる。
【００２４】このような構成の第１の態様による昇圧回
路は、以下に述べる低消費電流モードと従来モードとを
切り替えて動作可能である。
【００２５】すなわち、低消費電流モードでは、上記昇
圧回路は、次に述べる第１乃至第４の状態を繰り返す。
第１の状態では、第１のスイッチは第１の入力ノードを
グランドノードに接続し、第２のスイッチは第２の入力
ノードを電源ノードに接続し、第３のスイッチはオフ
し、第４のスイッチは第１の中間ノードを電源ノードに
接続し、第５のスイッチは第２の中間ノードを昇圧ノー
ドに接続する。第２の状態では、第１のスイッチは第１
の入力ノードを電源ノードに接続し、第２のスイッチは
第２の入力ノードを昇圧ノードに接続し、第３のスイッ
チはオンし、第４のスイッチは第１の中間ノードを非接
続ノードに接続し、第５のスイッチは第２の中間ノード
を非接続ノードに接続する。第３の状態では、第１のス
イッチは第１の入力ノードを電源ノードに接続し、第２
のスイッチは第２の入力ノードをグランドノードに接続
し、第３のスイッチはオフし、第４のスイッチは第１の
中間ノードを昇圧ノードに接続し、第５のスイッチは第
２の中間ノードを電源ノードに接続する。第４の状態で
は、第１のスイッチは第１の入力ノードを昇圧ノードに
接続し、第２のスイッチは第２の入力ノードを電源ノー
ドに接続し、第３のスイッチはオンし、第４のスイッチ
は第１の中間ノードを非接続ノードに接続し、第５のス
イッチは第２の中間ノードを非接続ノードに接続する。
【００２６】一方、従来モードでは、上記昇圧回路は、
次に述べる第１および第２の状態を繰り返す。第１の状
態では、第１のスイッチは第１の入力ノードをグランド
ノードに接続し、第２のスイッチは第２の入力ノードを
電源ノードに接続し、第３のスイッチはオフし、第４の
スイッチは第１の中間ノードを電源ノードに接続し、第
５のスイッチは第２の中間ノードを昇圧ノードに接続す
る。第２の状態では、第１のスイッチは第１の入力ノー
ドを電源ノードに接続し、第２のスイッチは第２の入力
ノードをグランドノードに接続し、第３のスイッチはオ
フし、第４のスイッチは第１の中間ノードを昇圧ノード
に接続し、第５のスイッチは第２の中間ノードを電源ノ
ードに接続する。
【００２７】また、本発明の第２の態様によれば、電源
が供給される電源ノードと、グランドが供給されるグラ
ンドノードとを持ち、昇圧レベルを昇圧ノードから発生
する昇圧回路であって、第１の入力ノードと第１の中間
ノードとの間に接続された第１のポンプ容量と、第２の
入力ノードと第２の中間ノードとの間に接続された第２
のポンプ容量とを有する、昇圧回路において、第１の入
力ノードの近傍と第２の入力ノードの近傍との間に延在
する接続線と、第１の入力ノードに固定的に接続された
固定接点を持ち、可動接点が電源ノード、グランドノー
ド、および接続線のいずれか１つに選択的に接続される
第１のスイッチと、第２の入力ノードに固定的に接続さ
れた固定接点を持ち、可動接点が電源ノード、グランド
ノード、および接続線のいずれか１つに選択的に接続さ
れる第２のスイッチと、第１の中間ノードに固定的に接
続された固定接点を持ち、可動接点が昇圧ノード或いは
電源ノードのいずれか一方に選択的に接続される第３の
スイッチと、第２の中間ノードに固定的に接続された固
定接点を持ち、可動接点が昇圧ノード或いは電源ノード
のいずれか一方に選択的に接続される第４のスイッチ
と、を有する昇圧回路が得られる。
【００２８】このような構成の第２の態様による昇圧回
路は、以下に述べる低消費電流モードと従来モードとを
切り替えて動作可能である。
【００２９】すなわち、低消費電流モードでは、上記昇
圧回路は、次に述べる第１乃至第４の状態を繰り返す。
第１の状態では、第１のスイッチは第１の入力ノードを
電源ノードに接続し、第２のスイッチは第２の入力ノー
ドをグランドノードに接続し、第３のスイッチは第１の
中間ノードを昇圧ノードに接続し、第４のスイッチは第
２の中間ノードを電源ノードに接続する。第２の状態で
は、第１のスイッチは第１の入力ノードを接続線に接続
し、第２のスイッチは第２の入力ノードを接続線に接続
し、第３のスイッチは第１の中間ノードを電源ノードに
接続し、第４のスイッチは第２の中間ノードを昇圧ノー
ドに接続する。第３の状態では、第１のスイッチは第１
の入力ノードをグランドノードに接続し、第２のスイッ
チは第２の入力ノードを電源ノードに接続し、第３のス
イッチは第１の中間ノードを電源ノードに接続し、第４
のスイッチは第２の中間ノードを昇圧ノードに接続す
る。第４の状態では、第１のスイッチは第１の入力ノー
ドを接続線に接続し、第２のスイッチは第２の入力ノー
ドを接続線に接続し、第３のスイッチは第１の中間ノー
ドを昇圧ノードに接続し、第４のスイッチは第２の中間
ノードを電源ノードに接続する。
【００３０】従来モードでは、上記昇圧回路は、次に述
べる第１および第２の状態を繰り返す。第１の状態で
は、第１のスイッチは第１の入力ノードを電源ノードに
接続し、第２のスイッチは第２の入力ノードをグランド
ノードに接続し、第３のスイッチは第１の中間ノードを
昇圧ノードに接続し、第４のスイッチは第２の中間ノー
ドを電源ノードに接続する。第２の状態では、第１のス
イッチは第１の入力ノードをグランドノードに接続し、
第２のスイッチは第２の入力ノードを電源ノードに接続
し、第３のスイッチは第１の中間ノードを電源ノードに
接続し、第４のスイッチは第２の中間ノードを昇圧ノー
ドに接続する。
【００３１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【００３２】図１を参照して、本発明の第１の実施の形
態に係る昇圧回路の動作原理について説明する。図示の
昇圧回路は、図１（１）に示されるような低消費電流モ
ードと、図１（２）に示されるような従来モードのいず
れか一方で動作可能である。換言すれば、図示の昇圧回
路は、従来モードと低消費電流モードとの間で切換えて
動作が可能である。
【００３３】図示の昇圧回路は、図２０に示した第１の
先行技術に開示されている昇圧回路と同様に、２つのポ
ンプ容量を必要とするが、２つのポンプ容量は対称な関
係に置かれている。
【００３４】すなわち、昇圧回路は、第１のポンプ容量
ＣＰ１と、第２のポンプ容量ＣＰ２と、第１乃至第５の
スイッチＳ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５とを有する。こ
の昇圧回路には、電源（電源電位）ＶＣＣおよびグラン
ド（接地電位）ＶＳＳが供給され、昇圧回路は昇圧レベ
ル（昇圧電位）ＶＰＰを出力（発生）する。すなわち、
昇圧回路は、電源ＶＣＣが供給されるノード（以下「電
源ノード」と呼ぶ）と、グランドＶＳＳが供給されるノ
ード（以下「グランドノード」と呼ぶ）と、昇圧レベル
ＶＰＰを発生するノード（以下「昇圧ノード」と呼ぶ）
とを持つ。また、昇圧回路は、第１及び第２の入力ノー
ドＮ１及びＮ２と、第１及び第２の中間ノードＮ３及び
Ｎ４とを持つ。
【００３５】第１のポンプ容量ＣＰ１は第１の入力ノー
ドＮ１と第１の中間ノードＮ３との間に接続されてい
る。第２のポンプ容量ＣＰ２は第２の入力ノードＮ２と
第２の中間ノードＮ４との間に接続されている。
【００３６】第１のスイッチＳ１では、その固定接点は
第１の入力ノードＮ１に固定的に接続され、その可動接
点は、電源ノード、グランドノード、および昇圧ノード
のいずれか１つに選択的に接続される。同様に、第２の
スイッチＳ２では、その固定接点は第２の入力ノードＮ
２に固定的に接続され、その可動接点は、電源ノード、
グランドノード、および昇圧ノードのいずれか１つに選
択的に接続される。
【００３７】第３のスイッチＳ３は、第１の中間ノード
Ｎ３と第２の中間ノードＮ４との間に接続されている。
【００３８】第４のスイッチＳ４では、その固定接点
は、第１の中間ノードＮ３に固定的に接続され、その可
動接点は、電源ノード、昇圧ノード、およびどこにも接
続されない非接続ノードのいずれかに１つに選択的に接
続される。第５のスイッチＳ５では、その固定接点は第
２の中間ノードＮ４に固定的に接続され、その可動接点
は、電源ノード、昇圧ノード、およびどこにも接続され
ない非接続ノードのいずれか１つに選択的に接続され
る。
【００３９】図１（１）に示す低消費電流モードでは、
第１の状態、第２の状態、第３の状態、および第
４の状態の、４つの状態を繰り返すことで、昇圧及び
供給電流の高効率化を実現している。
【００４０】図１（１）に示す低消費電流モードにおい
て、第１の状態は、第１のポンプ容量ＣＰ１を充電
し、第２のポンプ容量ＣＰ２が放電している状態であ
り、第２の状態は、第１のポンプ容量ＣＰ１が放電
し、第２のポンプ容量ＣＰ２を充電している状態であ
り、第３の状態は、第１のポンプ容量ＣＰ１が放電
し、第２のポンプ容量ＣＰ２を充電している状態であ
り、第４の状態は、第１のポンプ容量ＣＰ１を充電
し、第２のポンプ容量ＣＰ２が放電している状態であ
る。
【００４１】詳述すると、図１（１）の第１の状態で
は、第１のスイッチＳ１は第１の入力ノードＮ１をグラ
ンドノードに接続し、第２のスイッチＳ２は第２の入力
ノードＮ２を電源ノードに接続し、第３のスイッチＳ３
はオフし、第４のスイッチＳ４は第１の中間ノードＮ３
を電源ノードに接続し、第５のスイッチＳ５は第２の中
間ノードＮ４を昇圧ノードへ接続している。この状態で
は、第１のポンプ容量ＣＰ１を電源ＶＣＣ、グランドＶ
ＳＳで充電し、と同時に、第２のポンプ容量ＣＰ２を電
源ＶＣＣでたたき上げ、昇圧ノードへ電流を供給してい
る。
【００４２】図１（１）の第２の状態では、第１のス
イッチＳ１は第１の入力ノードＮ１を電源ノードに接続
し、第２のスイッチＳ２は第２の入力ノードＮ２を昇圧
ノードへ接続し、第３のスイッチＳ３はオンし、第４の
スイッチＳ４は第１の中間ノードＮ３を非接続ノードへ
接続し、第５のスイッチＳ５は第２の中間ノードＮ４を
非接続ノードへ接続している。この状態では、第１のポ
ンプ容量ＣＰ１と第２のポンプ容量ＣＰ２とを直列接続
し、第１のポンプ容量ＣＰ１を電源ＶＣＣでたたき上
げ、第２のポンプ容量ＣＰ２側から昇圧ノードへ供給す
る。このとき、第１のポンプ容量ＣＰ１は放電し、第２
のポンプ容量ＣＰ２は充電される。
【００４３】図１（１）の第３の状態では、第１のス
イッチＳ１は第１の入力ノードＮ１を電源ノードに接続
し、第２のスイッチＳ２は第２の入力ノードＮ２をグラ
ンドノードに接続し、第３のスイッチＳ３はオフし、第
４のスイッチＳ４は第１の中間ノードＮ３を昇圧ノード
へ接続し、第５のスイッチＳ５は第２の中間ノードＮ４
を電源ノードに接続している。この状態では、第１のポ
ンプ容量ＣＰ１を電源ＶＣＣでたたき上げ、昇圧ノード
へ電流を供給し、と同時に、第２のポンプ容量ＣＰ２を
電源ＶＣＣ、グランドＶＳＳで充電する。
【００４４】図１（１）の第４の状態では、第１のス
イッチＳ１は第１の入力ノードＮ１を昇圧ノードに接続
し、第２のスイッチＳ２は第２の入力ノードＮ２を電源
ノードに接続し、第３のスイッチＳ３はオンし、第４の
スイッチＳ４は第１の中間ノードＮ３を非接続ノードへ
接続し、第５のスイッチＳ５は第２の中間ノードＮ４を
非接続ノードへ接続している。この状態では、第１のポ
ンプ容量ＣＰ１と第２のポンプ容量ＣＰ２とを直列接続
し、第２のポンプ容量ＣＰ２を電源ＶＣＣでたたき上
げ、第１のポンプ容量ＣＰ１側から昇圧ノードへ供給す
る。このとき、第１のポンプ容量ＣＰ１は充電され、第
２のポンプ容量ＣＰ２は放電する。
【００４５】図１（２）に示す従来モードは、図１
（１）の第２の状態と第４の状態とを間引いたもの
に相当する。すなわち、図１（１）の第２の状態と第
４の状態とを間引くことにより、従来方式の昇圧動作
へ切り替わる。
【００４６】図２は、図１に示した高電流効率昇圧回路
の昇圧原理の補足説明図である。図２において、Ｃ１は
第１のポンプ容量ＣＰ１の容量値を、Ｃ２は第２のポン
プ容量ＣＰ２の容量値を示す。
【００４７】図３を参照して、本発明の第２の実施の形
態に係る昇圧回路の動作原理について説明する。図示の
昇圧回路は、図３（１）に示されるような低消費電流モ
ードと、図３（２）に示されるような従来モードのいず
れか一方で動作可能である。換言すれば、図示の昇圧回
路は、従来モードと低消費電流モードとの間を切換えて
動作可能である。
【００４８】図示の昇圧回路は、図２０に示した第１の
先行技術に開示されている昇圧回路と同様に、２つのポ
ンプ容量を必要とするが、２つのポンプ容量は対称な関
係に置かれている。
【００４９】すなわち、昇圧回路は、第１のポンプ容量
ＣＰ１と、第２のポンプ容量ＣＰ２と、第１乃至第４の
スイッチＳ１，Ｓ２，Ｓ３，Ｓ４とを有する。この昇圧
回路には、電源（電源電位）ＶＣＣおよびグランド（接
地電位）ＶＳＳが供給され、昇圧回路は、昇圧レベル
（昇圧電位）ＶＰＰを出力（発生）する。すなわち、昇
圧回路は、電源ＶＣＣが供給されるノード（以下「電源
ノード」と呼ぶ）と、グランドＶＳＳが供給されるノー
ド（以下「グランドノード」と呼ぶ）と、昇圧レベルＶ
ＰＰを発生するためのノード（以下「昇圧ノード」と呼
ぶ）とを持つ。また、昇圧回路は、第１及び第２の入力
ノードＮ１及びＮ２と、第１及び第２の中間ノードＮ３
及びＮ４と、接続線（同電位線）ＣＬとを持つ。接続線
ＣＬは、図３に示されるように、第１の入力ノードＮ１
の近傍と第２の入力ノードＮ２の近傍との間に延在して
いる。
【００５０】第１のポンプ容量ＣＰ１は第１の入力ノー
ドＮ１と第１の中間ノードＮ３との間に接続されてい
る。第２のポンプ容量ＣＰ２は第２の入力ノードＮ２と
第２の中間ノードＮ４との間に接続されている。
【００５１】第１のスイッチＳ１では、その固定接点
は、第１の入力ノードＮ１に固定的に接続され、その可
動接点は、電源ノード、グランドノード、および接続線
ＣＬのいずれか１つに選択的に接続される。同様に、第
２のスイッチＳ２では、その固定接点は、第２の入力ノ
ードＮ２に固定的に接続され、その可動接点は、電源ノ
ード、グランドノード、および接続線ＣＬのいずれか１
つに選択的に接続される。
【００５２】第３のスイッチＳ３では、その固定接点
は、第１の中間ノードＮ３に固定的に接続され、その可
動接点は、電源ノード或いは昇圧ノードのいずれか一方
に選択的に接続される。第４のスイッチＳ４では、その
固定接点は、第２の中間ノードＮ４に固定的に接続さ
れ、その可動接点は、電源ノード或いは昇圧ノードのい
ずれか一方に選択的に接続される。
【００５３】図３（１）に示す低消費電流モードでは、
図３（１）の第１の状態、第２の状態、第３の状態
、および第４の状態の、４つの状態を繰り返すこと
で、昇圧及び供給電流の高効率化を実現している。
【００５４】図３（１）に示す低消費電流モードにおい
て、第１の状態は、第１のポンプ容量ＣＰ１が放電
し、第２のポンプ容量ＣＰ２を充電している状態であ
り、第２の状態は、第１のポンプ容量ＣＰ１を充電
し、第２のポンプ容量ＣＰ２が放電している状態であ
り、第３の状態は、第１のポンプ容量ＣＰ１を充電
し、第２のポンプ容量ＣＰ２が放電している状態であ
り、第４の状態は、第１のポンプ容量ＣＰ１が放電
し、第２のポンプ容量ＣＰ２を充電している状態であ
る。
【００５５】詳述すると、図３（１）の第１の状態で
は、第１のスイッチＳ１は第１の入力ノードＮ１を電源
ノードに接続し、第２のスイッチＳ２は第２の入力ノー
ドＮ２をグランドノードに接続し、第３のスイッチＳ３
は第１の中間ノードＮ３を昇圧ノードへ接続し、第４の
スイッチＳ４は第２の中間ノードＮ４を電源ノードに接
続している。この状態では、第１のポンプ容量ＣＰ１を
電源ＶＣＣでたたき上げ、昇圧ノードへ電流を供給し、
と同時に、第２のポンプ容量ＣＰ２を電源ＶＣＣ、グラ
ンドＶＳＳで充電している。
【００５６】図３（１）の第２の状態では、第１のス
イッチＳ１は第１の入力ノードＮ１を接続線ＣＬに接続
し、第２のスイッチＳ２は第２の入力ノードＮ２を接続
線ＣＬへ接続し、第３のスイッチＳ３は第１の中間ノー
ドＮ３を電源ノードへ接続し、第４のスイッチＳ４は第
２の中間ノードＮ４を昇圧ノードへ接続している。この
状態では、第１のポンプ容量ＣＰ１と第２のポンプ容量
ＣＰ２とを直列接続し、第１のポンプ容量ＣＰ１を電源
ＶＣＣでたたき上げ、第２のポンプ容量ＣＰ２側から昇
圧ノードへ供給する。このとき、第１のポンプ容量ＣＰ
１は充電され、第２のポンプ容量ＣＰ２は放電する。
【００５７】図３（１）の第３の状態では、第１のス
イッチＳ１は第１の入力ノードＮ１をグランドノードに
接続し、第２のスイッチＳ２は第２の入力ノードＮ２を
電源ノードに接続し、第３のスイッチＳ３は第１の中間
ノードＮ３を電源ノードに接続し、第４のスイッチＳ４
は第２の中間ノードＮ４を昇圧ノードへ接続している。
この状態では、第１のポンプ容量ＣＰ１を電源ＶＣＣ、
グランドＶＳＳで充電する、と同時に、第２のポンプ容
量ＣＰ２を電源ＶＣＣでたたき上げ、昇圧ノードへ電流
を供給する。
【００５８】図３（１）の第４の状態では、第１のス
イッチＳ１は第１の入力ノードＮ１を接続線ＣＬに接続
し、第２のスイッチＳ２は第２の入力ノードＮ２を接続
線ＣＬに接続し、第３のスイッチＳ３は第１の中間ノー
ドＮ３を昇圧ノードへ接続し、第４のスイッチＳ４は第
２の中間ノードＮ４を電源ノードに接続している。この
状態では、第１のポンプ容量ＣＰ１と第２のポンプ容量
ＣＰ２とを直列接続し、第２のポンプ容量ＣＰ２を電源
ＶＣＣでたたき上げ、第１のポンプ容量ＣＰ１側から昇
圧ノードへ供給する。このとき、第１のポンプ容量ＣＰ
１は放電し、第２のポンプ容量ＣＰ２は充電される。
【００５９】図３（２）に示す従来モードは、図３
（１）の低消費電流モードにおける、第２の状態と第
４の状態とを間引いたものに相当する。すなわち、図
３（１）の第２の状態と第４の状態とを間引くこと
により、従来方式の昇圧動作へ切り替わる。
【００６０】図４は、図３に示した高電流効率昇圧回路
の昇圧原理の補足説明図である。図４において、Ｃ１は
第１のポンプ容量ＣＰ１の容量値を、Ｃ２は第２のポン
プ容量ＣＰ２の容量値を示す。
【００６１】上述したように、本発明では、低消費電流
モードで、充電２サイクル、放電２サイクルの計４サイ
クルを繰り返す。このような構成により、面積デメリッ
トを２倍に抑えつつ、昇圧レベルに応じて電流供給効率
を上げることができる。また、従来モードと低消費電流
モードとの間の切換えも可能である。
【００６２】図５に本発明、従来、および先願の昇圧回
路における電流効率の特性を示す。また、図６には、本
発明、従来、および先願の昇圧回路における供給電流の
特性を図示する。ここで、図５および図６において、
「本方式」は本発明による昇圧回路（図１及び図３）の
特性を示し、「従来方式」は前述した１つのポンプ容量
のみを有する通常ポンプ回路の特性を示し、「先願」は
第１の先行技術に開示された昇圧回路（図２０）の特性
を示す。
【００６３】また、図５において、横軸はＶＰＰ／ＶＣ
Ｃを示し、縦軸はＩＣＣ／ＩＰＰを示す。ここで、ＩＣ
Ｃは電源ノードから本回路へ流れ込む電流（消費電流）
を示し、ＩＰＰは本回路から昇圧ノードへ流れ出る電流
（供給電流）を示す。図６において、横軸はＶＰＰ／Ｖ
ＣＣを示し、縦軸はＩＰＰ／η・ＣＰ・ｆを示す。ここ
で、ηは電源回路の効率を示し、ＣＰはポンプ容量を示
し、ｆは本回路の動作周波数を示す。尚、ここでは、ポ
ンプ容量の充放電以外の消費電流は、ポンプ容量充放電
の１０％と仮定して計算している。
【００６４】図５より、本方式は昇圧レベルＶＰＰの低
い領域（すなわち、ＶＰＰ／ＶＣＣが小さい領域）で、
若干、電流効率の点で先願に劣ることが分かるけれど
も、従来方式に比較して、昇圧電源の供給電流ＩＰＰの
効率を向上させることができる。例えば、昇圧レベルＶ
ＰＰがＶＣＣ×１．３倍のとき、従来方式の消費電流Ｉ
ＣＣは供給電流ＩＰＰの約２．２倍になるのに対し、本
方式では消費電流ＩＣＣを供給電流ＩＰＰの１．８倍程
度に抑えられる。また、先願では昇圧レベルＶＰＰが高
くなると急激に電流効率が低下するのに対して、本方式
は、急激な電流効率の低下がない。そのため、電源回路
の面積効率低下は、従来方式（図６中の従来方式）の２
倍程度に抑えられる。
【００６５】また、先願は、昇圧レベルＶＰＰの低い領
域では、本方式と同様に消費電流ＩＣＣを抑えられる
が、図６に示されるように、電流供給量が小さいため、
大きな回路面積（ほとんどポンプ容量）を必要とする。
例えば、昇圧レベルＶＰＰがＶＣＣ×１．３倍のとき、
先願は従来方式の３．５倍の回路面積を必要とするが、
本方式は従来方式の２倍以内で済む。
【００６６】
【実施例】図７を参照して、図１に図示した昇圧回路の
一実施例について説明する。次に、図７の構成要素と図
１の構成要素との対応関係について説明する。
【００６７】ＮＭＯＳトランジスタＭ１１，Ｍ１２，Ｍ
１３の組み合せが第１のスイッチＳ１に相当する。ＮＭ
ＯＳトランジスタＭ２１，Ｍ２２，Ｍ２３の組み合わせ
が第２のスイッチＳ２に相当する。ＮＭＯＳトランジス
タＭ３が第３のスイッチＳ３に相当する。ＮＭＯＳトラ
ンジスタＭ４１およびＭ４２の組み合わせが第４のスイ
ッチＳ４に相当する。ＮＭＯＳトランジスタＭ５１およ
びＭ５２の組み合せが第５のスイッチＳ５に相当する。
【００６８】ノードＮ３１が第１の入力ノードＮ１に相
当し、ノードＮ３２が第２の入力ノードに相当する。ノ
ードＮ２１が第１の中間ノードＮ３に相当し、ノードＮ
２２が第２の中間ノードＮ２２に相当する。
【００６９】他の回路要素は、第１乃至第５のスイッチ
Ｓ１〜Ｓ５を駆動するためのスイッチ駆動回路であり、
第１及び第２のクロック信号OSC1及びOSC2に応答して動
作する。
【００７０】詳述すると、第１の抑止ゲートＧ１１は、
第１及び第２のクロック信号OSC1及びOSC2に応答して、
第１のスイッチＳ１を構成するＮＭＯＳトランジスタＭ
１１を駆動するスイッチ駆動回路として動作する。第１
のクロック信号OSC1が供給される第１のインバータＧ１
２と、キャパシタＣＡ１と、制御ＮＭＯＳトランジスタ
ＭＣ１２との組み合わせは、第１のスイッチＳ１を構成
するＮＭＯＳトランジスタＭ１２を駆動するスイッチ駆
動回路として働く。第１及び第２のクロック信号OSC1及
びOSC2が供給されるアンドゲートＧ１３と、キャパシタ
ＣＢ１と、制御ＮＭＯＳトランジスタＭＣ１３との組み
合わせは、第１のスイッチＳ１を構成するトランジスタ
Ｍ１３を駆動するスイッチ駆動回路として働く。
【００７１】第１のクロック信号OSC1が供給されるバッ
ファゲートＧ２１と、キャパシタＣＡ２と、制御ＮＭＯ
ＳトランジスタＭＣ２１との組み合わせは、第２のスイ
ッチＳ２を構成するＮＭＯＳトランジスタＭ２１を駆動
するスイッチ駆動回路として働く。第１及び第２のクロ
ック信号OSC1及びOSC2が供給される第２の抑止ゲートＧ
２２と、キャパシタＣＢ２と、制御ＮＭＯＳトランジス
タＭＣ２３との組み合わせは、第２のスイッチＳ２を構
成するＮＭＯＳトランジスタＭ２２を駆動するスイッチ
駆動回路として働く。ノアゲートＧ２３は、第１及び第
２のクロック信号OSC1及びOSC2に応答して、第２のスイ
ッチＳ２を構成するＮＭＯＳトランジスタＭ２３を駆動
するスイッチ駆動回路として動作する。
【００７２】第２のクロック信号OSC2が供給される、第
１及び第２のインバータＧ３１，Ｇ３２、キャパシタＣ
Ｃ１、ＣＣ２、及び制御ＮＭＯＳトランジスタＭＣ３
１、ＭＣ３２の組み合わせは、第３のスイッチＳ３とし
て働くＮＭＯＳトランジスタＭ３を駆動するスイッチ駆
動回路として動作する。
【００７３】上記第１の抑止ゲートＧ１１と、キャパシ
タＣ１と、制御ＮＭＯＳトランジスタＭＣ４１との組み
合せは、第４のスイッチＳ４を構成するＮＭＯＳトラン
ジスタＭ４１を駆動するスイッチ駆動回路として動作す
ると共に、第５のスイッチＳ５を構成するＮＭＯＳトラ
ンジスタＭ５１を駆動するスイッチ駆動回路としても動
作する。また、上記ノアゲートＧ２３と、キャパシタＣ
２と、制御ＮＭＯＳトランジスタＭＣ５２との組み合せ
は、第４のスイッチＳ４を構成するＮＭＯＳトランジス
タＭ４２を駆動するスイッチ駆動回路として動作すると
共に、第５のスイッチＳ５を構成するＮＭＯＳトランジ
スタＭ５２を駆動するスイッチ駆動回路としても動作す
る。
【００７４】図８は、図７に供給される第１及び第２の
クロック信号OSC1及びOSC2の波形を示す図である。図８
（１）は低消費電流モード時の波形を示し、図８（２）
は従来モード時の波形を示す。
【００７５】図８（１）に示す低消費電流モードにおい
て、第１のクロック信号OSC1が論理ハイレベルで、第２
のクロック信号OSC2が論理ロウレベルであるとき、図１
（１）の第１の状態となる。第１のクロック信号OSC1
が論理ロウレベルで、第２のクロック信号OSC2が論理ハ
イレベルであるとき、図１（１）の第２の状態とな
る。第１のクロック信号OSC1と第２のクロック信号OSC2
の両方とも論理ロウレベルのとき、図１（１）の第３の
状態となる。第１のクロック信号OSC1と第２のクロッ
ク信号OSC2の両方とも論理ハイレベルのとき、図１
（１）の第４の状態となる。
【００７６】一方、図８（２）に示す従来モードでは、
第２のクロック信号OSC2は論理ロウレベルに固定され
る。そして、第１のクロック信号OSC1が論理ハイレベル
のとき、図１（２）の第１の状態となり、論理ロウレ
ベルのとき、図１（２）の第２の状態となる。
【００７７】図９を参照して、図３に図示した昇圧回路
の一実施例について説明する。次に、図９の構成要素と
図３の構成要素との対応関係について説明する。
【００７８】ＰＭＯＳトランジスタＭ１１とＮＭＰＳト
ランジスタＭ１２とトランスファゲートＭ５との組み合
せが第１のスイッチＳ１に相当する。ＰＭＯＳトランジ
スタＭ２１とＮＭＯＳトランジスタＭ２２とトランスフ
ァゲートＭ５との組み合わせが第２のスイッチＳ２に相
当する。ＮＭＯＳトランジスタＭ３１およびＭ３２の組
み合わせが第３のスイッチＳ３に相当する。ＮＭＯＳト
ランジスタＭ４１およびＭ４２の組み合せが第４のスイ
ッチＳ４に相当する。
【００７９】ノードＮ３１が第１の入力ノードＮ１に相
当し、ノードＮ３２が第２の入力ノードに相当する。ノ
ードＮ２１が第１の中間ノードＮ３に相当し、ノードＮ
２２が第２の中間ノードＮ２２に相当する。ノードＮ３
１とＮ３２との間をトランスファゲートＭ５を介して接
続する信号線が接続線ＣＬに相当する。
【００８０】他の回路要素は、第１乃至第４のスイッチ
Ｓ１〜Ｓ４を駆動するためのスイッチ駆動回路であり、
第１及び第２のクロック信号OSC1及びOSC2に応答して動
作する。
【００８１】詳述すると、第１の抑止ゲートＧ１１は、
第１及び第２のクロック信号OSC1及びOSC2に応答して、
第１のスイッチＳ１を構成するＰＭＯＳトランジスタＭ
１１を駆動するスイッチ駆動回路として働く。ノアゲー
トＧ１２は、第１及び第２のクロック信号OSC1及びOSC2
に応答して、第１のスイッチＳ１を構成するＮＭＯＳト
ランジスタＭ１２を駆動するスイッチ駆動回路として働
く。
【００８２】オアゲートＧ２１は、第１及び第２のクロ
ック信号OSC1及びOSC2に応答して、第２のスイッチＳ２
を構成するＰＭＯＳトランジスタＭ２１を駆動するスイ
ッチ駆動回路として働く。第２の抑止ゲートＧ２２は、
第１及び第２のクロック信号OSC1及びOSC2に応答して、
第２のスイッチＳ１を構成するＮＭＯＳトランジスタＭ
２２を駆動するスイッチ駆動回路として働く。
【００８３】第１のクロック信号OSC1を受ける第１のイ
ンバータＧ３と、キャパシタＣ１と、制御ＮＭＯＳトラ
ンジスタＭＣ３との組み合せは、第３のスイッチＳ３を
構成するＮＭＯＳトランジスタＭ３１を駆動するスイッ
チ駆動回路として動作すると共に、第４のスイッチＳ４
を構成するＮＭＯＳトランジスタＭ４２を駆動するスイ
ッチ駆動回路としても動作する。
【００８４】第１のクロック信号OSC1を受けるバッファ
ゲートＧ４と、キャパシタＣ２と、制御ＮＭＯＳトラン
ジスタＭＣ４との組み合せは、第４のスイッチＳ４を構
成するＮＭＯＳトランジスタＭ４１を駆動するスイッチ
駆動回路として動作すると共に、第３のスイッチＳ３を
構成するＮＭＯＳトランジスタＭ３２を駆動するスイッ
チ駆動回路としても動作する。
【００８５】第２のクロック信号OSC2を受ける、第２及
び第３のインバータＧ５１，Ｇ５２の組み合せは、第１
及び第２のスイッチＳ１及びＳ２を構成するトランスフ
ァゲートＭ５のオン・オフを制御するスイッチ駆動回路
として働く。
【００８６】図１０は、図９に供給される第１及び第２
のクロック信号OSC1及びOSC2の波形を示す図である。図
１０（１）は低消費電流モード時の波形を示し、図１０
（２）は従来モード時の波形を示す。
【００８７】図１０（１）に示す低消費電流モードにお
いて、第１のクロック信号OSC1が論理ハイレベルで、第
２のクロック信号OSC2が論理ロウレベルであるとき、図
３（１）の第１の状態となる。第１のクロック信号OS
C1が論理ロウレベルで、第２のクロック信号OSC2が論理
ハイレベルであるとき、図３（１）の第２の状態とな
る。第１のクロック信号OSC1と第２のクロック信号OSC2
の両方とも論理ロウレベルのとき、図３（１）の第３の
状態となる。第１のクロック信号OSC1と第２のクロッ
ク信号OSC2の両方とも論理ハイレベルのとき、図３
（１）の第４の状態となる。
【００８８】一方、図１０（２）に示す従来モードで
は、第２のクロック信号OSC2は論理ロウレベルに固定さ
れる。そして、第１のクロック信号OSC1が論理ハイレベ
ルのとき、図３（２）の第１の状態となり、論理ロウ
レベルのとき、図３（２）の第２の状態となる。
【００８９】図１１及び図１２は、図７に示した昇圧回
路の各部の動作波形を示すタイムチャートである。図１
１は低消費電流モードでの動作波形を示し、図１２は従
来モードでの動作波形を示す。
【００９０】図１１において、第１行目は第１のクロッ
ク信号OSC1の波形を、第２行目は第２のクロック信号OS
C2の波形を、第３行目はノードＮ１１，Ｎ１２，Ｎ２３
での波形を、第４行目はノードＮ４１，Ｎ５１での波形
を、第５行目はノードＮ４２，Ｎ５２での波形を、第６
行目はノードＮ２１，Ｎ３１での波形を、第７行目はノ
ードＮ２２，Ｎ３２での波形を、それぞれ、示してい
る。
【００９１】図１２において、第１行目は第１のクロッ
ク信号OSC1の波形を、第２行目は第２のクロック信号OS
C2の波形を、第３行目はノードＮ１１，Ｎ４１での波形
を、第４行目はノードＮ１２，Ｎ４２での波形を、第５
行目はノードＮ２１，Ｎ３１での波形を、第６行目はノ
ードＮ２２，Ｎ３２での波形を示している。
【００９２】図１３及び図１４は、図９に示した昇圧回
路の各部の動作波形を示すタイムチャートである。図１
３は低消費電流モードでの動作波形を示し、図１４は従
来モードでの動作波形を示す。
【００９３】図１３において、第１行目は第１のクロッ
ク信号OSC1の波形を、第２行目は第２のクロック信号OS
C2の波形を、第３行目はノードＮ１１，Ｎ１２，Ｎ２３
での波形を、第４行目はノードＮ４１，Ｎ５１での波形
を、第５行目はノードＮ４２，Ｎ５２での波形を、第６
行目はノードＮ２１，Ｎ３１での波形を、第７行目はノ
ードＮ２２，Ｎ３２での波形を、それぞれ、示してい
る。
【００９４】図１４において、第１行目は第１のクロッ
ク信号OSC1の波形を、第２行目は第２のクロック信号OS
C2の波形を、第３行目はノードＮ１２，Ｎ４２，Ｎ５２
での波形を、第４行目はノードＮ１１，Ｎ４１，Ｎ５１
での波形を、第５行目はノードＮ２２，Ｎ３２での波形
を、第６行目はノードＮ２１，Ｎ３１での波形を示して
いる。
【００９５】図１５は、本発明による昇圧回路が適用さ
れる昇圧電源回路の全体構成を示すブロック図である。
図示の昇圧電源回路は、発振回路１０と、ポンプ回路２
０と、レベルセンス回路３０とを備えている。ポンプ回
路２０は、第１及び第２のポンプ回路（ＰＵＭＰ）２１
及び２２から構成されている。第１及び第２のポンプ回
路２１及び２２の各々は、図７又は図９に図示された昇
圧回路によって構成される。
【００９６】発振回路１０は、第１及び第２のクロック
信号OSC1及びOSC2と、第１及び第２の変更クロック信号
OSC1D及びOSC2Dとを発振する。第１のポンプ回路２１に
は第１及び第２のクロック信号OSC1及びOSC2が供給さ
れ、第２のポンプ回路２２には第１及び第２の変更クロ
ック信号OSC1D及びOSC2Dされる。
【００９７】図１６は図９の変形例である。図９と同じ
構成要素には同一の参照符号を付し、以下では、異なる
部分についてのみ説明する。ノードＮ１１にクランプＭ
ＯＳ４１とＭＯＳダイオード４２とを接続すると共に、
ノードＮ１２にもクランプＭＯＳ４１とＭＯＳダイオー
ド４２とを接続している。さらに、昇圧ノードにもＭＯ
Ｓダイオード４３を接続している。また、トランスファ
ゲートＭ５の代わりに、パスゲートとしてＮＭＯＳトラ
ンジスタＭ’５を設け、このＮＭＯＳトランジスタＭ’
５をレベル変換回路４４でスイッチングするようにして
いる。
【００９８】図１７に、図７又は図９に示した昇圧回路
および図１６に示した昇圧回路のＶＰＰ供給のＡＣ特性
を示す。図１６に示したような安全回路（４１，４２，
４３）を備えた昇圧回路では、ポンプ回路の空回り期間
があっても、昇圧レベルＶＰＰが電源電位ＶＣＣより低
くなることはない。これに対して、図７又は図９に示し
たような、安全回路を持たない昇圧回路では、ポンプ回
路の空回り期間があると、昇圧レベルＶＰＰが電源電位
ＶＣＣより一時的に低くなることがある。
【００９９】図１８（Ａ）及び（Ｂ）に、それぞれ、図
１５に示したレベルセンス回路３０の第１及び第２の変
形例３０Ａ及び３０Ｂを示す。
【０１００】図１９には、図１５に示したレベルセンス
回路３０及び図１８に示した変形レベルセンス回路３０
Ａ及び３０Ｂの内部昇圧電圧の特性を示す。図１９にお
いて、横軸は電源電位ＶＣＣを、縦軸は内部電圧を示
す。図１９から明らかなように、変形例３０Ａ及び３０
Ｂでは、昇圧率のＶＣＣ依存性が鈍くなっている。これ
により、ＶＣＣ高領域で電流効率を向上させることがで
きる。
【０１０１】尚、本発明は、上述した実施の形態に限定
されず、本発明の要旨を逸脱しない範囲内で種々の変更
が可能なのはいうまでもない。
【０１０２】
【発明の効果】以上説明したように、本発明では、充電
２サイクル、放電２サイクルの計４サイクルを繰り返し
て昇圧回路を駆動するので、次に述べるような効果を奏
する。
【０１０３】第１の効果は、昇圧電源の供給電流の効率
が向上することである。例えば、昇圧電位がＶＣＣ×
１．３倍のとき、従来方式の消費電流は供給電流の２．
２倍になるのに対し、本方式では消費電流を１．８倍程
度に抑えられる。
【０１０４】第２の効果は、昇圧電源回路のレイアウト
面積を抑制できることである。特開平９−２３１７５２
号公報（第１の先行技術）の方式は昇圧電位の低い領域
では、本方式と同等に消費電流を抑えられるが、電流供
給量が小さいため、大きな回路面積（ほとんどポンプ容
量）を必要とする。例えば、昇圧電位がＶＣＣ×１．３
倍のとき、従来方式の３．５倍の回路面積を必要とする
が、本方式は２倍で済む。
【０１０５】上記効果が得られる理由は、昇圧電位を抑
制する動作を充放電サイクル中に取り入れているためで
ある（エネルギー保存則から、昇圧電位を抑制すれば電
流効率が上がることになる。）。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による昇圧回路の動
作原理を説明するための回路図である。
【図２】図１に示した昇圧回路の昇圧原理を補足説明す
るための回路図である。
【図３】本発明の第２の実施の形態による昇圧回路の動
作原理を説明するための回路図である。
【図４】図３に示した昇圧回路の昇圧原理を補足説明す
るための回路図である。
【図５】従来方式、先願（特開平９−２３１７５２）、
および本方式による昇圧回路の電流効率を示す図であ
る。
【図６】従来方式、先願（特開平９−２３１７５２）、
および本方式による昇圧回路の供給電流を示す図であ
る。
【図７】図１に示された昇圧回路の一実施例を示す回路
図である。
【図８】図７に示した昇圧回路に供給されるクロック信
号の波形を示すタイムチャートである。
【図９】図３に示された昇圧回路の一実施例を示す回路
図である。
【図１０】図９に示した昇圧回路に供給されるクロック
信号の波形を示すタイムチャートである。
【図１１】図７に示された昇圧回路における、低消費電
流モードでの各部の動作波形を示すタイムチャートであ
る。
【図１２】図７に示された昇圧回路における、従来モー
ドでの各部の動作波形を示すタイムチャートである。
【図１３】図９に示された昇圧回路における、低消費電
流モードでの各部の動作波形を示すタイムチャートであ
る。
【図１４】図９に示された昇圧回路における、従来モー
ドでの各部の動作波形を示すタイムチャートである。
【図１５】本発明における昇圧回路が適用される昇圧電
源回路の全体構成を示すブロック図である。
【図１６】図９の変形例を示す回路図である。
【図１７】図１６に示される安全回路を備えた昇圧回路
と、安全回路を持たない昇圧回路（図７、図９）とにお
ける、ポンプ回路の空回り期間がある場合のＶＰＰ供給
のＡＣ特性を示す波形図である。
【図１８】図１５の昇圧電源回路に使用される、センス
レベル回路の変形例を示す回路図である。
【図１９】図１５に示されたセンスレベル回路と、図１
８に示されたセンスレベル回路の変形例とにおける、内
部昇圧電圧の特性を示すグラフである。
【図２０】先願（特開平９−２３１７５２）の昇圧回路
の動作原理を説明するための回路図である。
【図２１】図２０に示した昇圧回路の昇圧原理を補足説
明するための回路図である。
【符号の説明】
ＣＰ１，ＣＰ２ ポンプ容量 Ｓ１〜Ｓ５ スイッチ ＣＬ 接続線
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H730 AA14 AS04 BB02 DD10 5M024 AA04 AA91 BB29 FF04 FF12 FF13 FF22 FF25 HH11 PP02 PP03 PP07 PP10

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 電源が供給される電源ノードと、グラン
    ドが供給されるグランドノードとを持ち、昇圧レベルを
    昇圧ノードから発生する昇圧回路であって、第１の入力
    ノードと第１の中間ノードとの間に接続された第１のポ
    ンプ容量と、第２の入力ノードと第２の中間ノードとの
    間に接続された第２のポンプ容量とを有する、前記昇圧
    回路において、 前記第１の入力ノードに固定的に接続された固定接点を
    持ち、可動接点が前記電源ノード、前記グランドノー
    ド、および前記昇圧ノードのいずれか１つに選択的に接
    続される第１のスイッチと、 前記第２の入力ノードに固定的に接続された固定接点を
    持ち、可動接点が前記電源ノード、前記グランドノー
    ド、および前記昇圧ノードのいずれか１つに選択的に接
    続される第２のスイッチと、 前記第１の中間ノードと前記第２の中間ノードとの間に
    接続された第３のスイッチと、 前記第１の中間ノードに固定的に接続された固定接点を
    持ち、可動接点が前記電源ノード、前記昇圧ノード、お
    よびどこにも接続されない非接続ノードのいずれか１つ
    に接続される第４のスイッチと、 前記第２の中間ノードに固定的に接続された固定接点を
    持ち、可動接点が前記電源ノード、前記昇圧ノード、お
    よび前記非接続ノードのいずれか１つに接続される第５
    のスイッチと、 を有する昇圧回路。
  2. 【請求項２】 請求項１に記載の昇圧回路を、第１乃至
    第４の状態を繰り返す低消費電流モードで駆動する方法
    であって、 前記第１の状態では、前記第１のスイッチは前記第１の
    入力ノードを前記グランドノードに接続し、前記第２の
    スイッチは前記第２の入力ノードを前記電源ノードに接
    続し、前記第３のスイッチはオフし、前記第４のスイッ
    チは前記第１の中間ノードを前記電源ノードに接続し、
    前記第５のスイッチは前記第２の中間ノードを前記昇圧
    ノードに接続し、 前記第２の状態では、前記第１のスイッチは前記第１の
    入力ノードを前記電源ノードに接続し、前記第２のスイ
    ッチは前記第２の入力ノードを前記昇圧ノードに接続
    し、前記第３のスイッチはオンし、前記第４のスイッチ
    は前記第１の中間ノードを前記非接続ノードに接続し、
    前記第５のスイッチは前記第２の中間ノードを前記非接
    続ノードに接続し、 前記第３の状態では、前記第１のスイッチは前記第１の
    入力ノードを前記電源ノードに接続し、前記第２のスイ
    ッチは前記第２の入力ノードを前記グランドノードに接
    続し、前記第３のスイッチはオフし、前記第４のスイッ
    チは前記第１の中間ノードを前記昇圧ノードに接続し、
    前記第５のスイッチは前記第２の中間ノードを前記電源
    ノードに接続し、 前記第４の状態では、前記第１のスイッチは前記第１の
    入力ノードを前記昇圧ノードに接続し、前記第２のスイ
    ッチは前記第２の入力ノードを前記電源ノードに接続
    し、前記第３のスイッチはオンし、前記第４のスイッチ
    は前記第１の中間ノードを前記非接続ノードに接続し、
    前記第５のスイッチは前記第２の中間ノードを前記非接
    続ノードに接続する、 昇圧回路の駆動方法。
  3. 【請求項３】 請求項１に記載の昇圧回路を、第１およ
    び第２の状態を繰り返す従来モードで駆動する方法であ
    って、 前記第１の状態では、前記第１のスイッチは前記第１の
    入力ノードを前記グランドノードに接続し、前記第２の
    スイッチは前記第２の入力ノードを前記電源ノードに接
    続し、前記第３のスイッチはオフし、前記第４のスイッ
    チは前記第１の中間ノードを前記電源ノードに接続し、
    前記第５のスイッチは前記第２の中間ノードを前記昇圧
    ノードに接続し、 前記第２の状態では、前記第１のスイッチは前記第１の
    入力ノードを前記電源ノードに接続し、前記第２のスイ
    ッチは前記第２の入力ノードを前記グランドノードに接
    続し、前記第３のスイッチはオフし、前記第４のスイッ
    チは前記第１の中間ノードを前記昇圧ノードに接続し、
    前記第５のスイッチは前記第２の中間ノードを前記電源
    ノードに接続する、 昇圧回路の駆動方法。
  4. 【請求項４】 電源が供給される電源ノードと、グラン
    ドが供給されるグランドノードとを持ち、昇圧レベルを
    昇圧ノードから発生する昇圧回路であって、第１の入力
    ノードと第１の中間ノードとの間に接続された第１のポ
    ンプ容量と、第２の入力ノードと第２の中間ノードとの
    間に接続された第２のポンプ容量とを有する、前記昇圧
    回路において、 前記第１の入力ノードの近傍と前記第２の入力ノードの
    近傍との間に延在する接続線と、 前記第１の入力ノードに固定的に接続された固定接点を
    持ち、可動接点が前記電源ノード、前記グランドノー
    ド、および前記接続線のいずれか１つに選択的に接続さ
    れる第１のスイッチと、 前記第２の入力ノードに固定的に接続された固定接点を
    持ち、可動接点が前記電源ノード、前記グランドノー
    ド、および前記接続線のいずれか１つに選択的に接続さ
    れる第２のスイッチと、 前記第１の中間ノードに固定的に接続された固定接点を
    持ち、可動接点が前記昇圧ノード或いは前記電源ノード
    のいずれか一方に選択的に接続される第３のスイッチ
    と、 前記第２の中間ノードに固定的に接続された固定接点を
    持ち、可動接点が前記昇圧ノード或いは前記電源ノード
    のいずれか一方に選択的に接続される第４のスイッチ
    と、を有する昇圧回路。
  5. 【請求項５】 請求項４に記載の昇圧回路を、第１乃至
    第４の状態を繰り返す低消費電流モードで駆動する方法
    であって、 前記第１の状態では、前記第１のスイッチは前記第１の
    入力ノードを前記電源ノードに接続し、前記第２のスイ
    ッチは前記第２の入力ノードを前記グランドノードに接
    続し、前記第３のスイッチは前記第１の中間ノードを前
    記昇圧ノードに接続し、前記第４のスイッチは前記第２
    の中間ノードを前記電源ノードに接続し、 前記第２の状態では、前記第１のスイッチは前記第１の
    入力ノードを前記接続線に接続し、前記第２のスイッチ
    は前記第２の入力ノードを前記接続線に接続し、前記第
    ３のスイッチは前記第１の中間ノードを前記電源ノード
    に接続し、前記第４のスイッチは前記第２の中間ノード
    を前記昇圧ノードに接続し、 前記第３の状態では、前記第１のスイッチは前記第１の
    入力ノードを前記グランドノードに接続し、前記第２の
    スイッチは前記第２の入力ノードを前記電源ノードに接
    続し、前記第３のスイッチは前記第１の中間ノードを前
    記電源ノードに接続し、前記第４のスイッチは前記第２
    の中間ノードを前記昇圧ノードに接続し、 前記第４の状態では、前記第１のスイッチは前記第１の
    入力ノードを前記接続線に接続し、前記第２のスイッチ
    は前記第２の入力ノードを前記接続線に接続し、前記第
    ３のスイッチは前記第１の中間ノードを前記昇圧ノード
    に接続し、前記第４のスイッチは前記第２の中間ノード
    を前記電源ノードに接続する、 昇圧回路の駆動方法。
  6. 【請求項６】 請求項４に記載の昇圧回路を、第１およ
    び第２の状態を繰り返す従来モードで駆動する方法であ
    って、 前記第１の状態では、前記第１のスイッチは前記第１の
    入力ノードを前記電源ノードに接続し、前記第２のスイ
    ッチは前記第２の入力ノードを前記グランドノードに接
    続し、前記第３のスイッチは前記第１の中間ノードを前
    記昇圧ノードに接続し、前記第４のスイッチは前記第２
    の中間ノードを前記電源ノードに接続し、 前記第２の状態では、前記第１のスイッチは前記第１の
    入力ノードを前記グランドノードに接続し、前記第２の
    スイッチは前記第２の入力ノードを前記電源ノードに接
    続し、前記第３のスイッチは前記第１の中間ノードを前
    記電源ノードに接続し、前記第４のスイッチは前記第２
    の中間ノードを前記昇圧ノードに接続する、 昇圧回路の駆動方法。
JP2001222835A 2001-07-24 2001-07-24 昇圧回路およびその駆動方法 Expired - Fee Related JP3726041B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001222835A JP3726041B2 (ja) 2001-07-24 2001-07-24 昇圧回路およびその駆動方法
DE10233249A DE10233249A1 (de) 2001-07-24 2002-07-22 Zwischen einem herkömmlichen Modus und einem Niedrigstromverbrauchsmodus umschaltbare Verstärkerhaltung
KR10-2002-0043190A KR100466487B1 (ko) 2001-07-24 2002-07-23 종래 모드와 저소비 전류 모드 사이에서 전환 가능한 승압회로
US10/201,553 US6762639B2 (en) 2001-07-24 2002-07-23 Booster circuit capable of switching between a conventional mode and a low consumption current mode
TW091116531A TW577078B (en) 2001-07-24 2002-07-24 Booster circuit capable of switching between a conventional mode and a low consumption current mode
CNB021265755A CN1220216C (zh) 2001-07-24 2002-07-24 一种能够在常规方式和低耗电流方式之间转换的升压电路及方法
CNB2005100509012A CN100399686C (zh) 2001-07-24 2002-07-24 一种能够在常规方式和低耗电流方式之间转换的升压电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001222835A JP3726041B2 (ja) 2001-07-24 2001-07-24 昇圧回路およびその駆動方法

Publications (2)

Publication Number Publication Date
JP2003036672A true JP2003036672A (ja) 2003-02-07
JP3726041B2 JP3726041B2 (ja) 2005-12-14

Family

ID=19056256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001222835A Expired - Fee Related JP3726041B2 (ja) 2001-07-24 2001-07-24 昇圧回路およびその駆動方法

Country Status (6)

Country Link
US (1) US6762639B2 (ja)
JP (1) JP3726041B2 (ja)
KR (1) KR100466487B1 (ja)
CN (2) CN1220216C (ja)
DE (1) DE10233249A1 (ja)
TW (1) TW577078B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3964900B2 (ja) * 2004-11-08 2007-08-22 株式会社東芝 電圧供給回路
JP4175393B2 (ja) * 2005-06-23 2008-11-05 セイコーエプソン株式会社 半導体装置および昇圧回路
US7557641B2 (en) * 2005-11-01 2009-07-07 Catalyst Semiconductor, Inc. Fractional charge pump for step-down DC-DC converter
US7602232B2 (en) * 2005-11-01 2009-10-13 Semiconductor Components Industries, L.L.C. Programmable fractional charge pump for DC-DC converter
KR100791072B1 (ko) * 2006-07-18 2008-01-02 삼성전자주식회사 반도체 장치의 승압 전압 발생기 및 이를 이용한 반도체메모리 장치
US7532033B2 (en) * 2007-01-12 2009-05-12 Himax Technologies Limited Source driver and level shifting apparatus thereof
DE202011102068U1 (de) * 2011-06-07 2012-09-10 Voltwerk Electronics Gmbh Hochsetzsteller
US9391597B2 (en) * 2013-11-12 2016-07-12 Macronix International Co., Ltd. Boost circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2548908B2 (ja) * 1985-04-13 1996-10-30 富士通株式会社 昇圧回路
JP2998271B2 (ja) * 1991-03-29 2000-01-11 日本電気株式会社 昇圧回路
JP2783044B2 (ja) * 1992-03-23 1998-08-06 日本電気株式会社 昇圧回路
JPH05344710A (ja) * 1992-06-12 1993-12-24 Nec Kansai Ltd 昇圧用電源回路
JPH0828965B2 (ja) * 1992-09-02 1996-03-21 日本電気株式会社 電圧変換回路
KR0167692B1 (ko) 1995-09-14 1999-02-01 김광호 반도체 메모리장치의 차아지 펌프회로
JP3998278B2 (ja) * 1996-02-27 2007-10-24 株式会社ルネサステクノロジ 内部電位発生回路
JPH09238463A (ja) 1996-02-29 1997-09-09 Sanyo Electric Co Ltd チャージポンプ回路
JPH09320267A (ja) * 1996-05-28 1997-12-12 Oki Micro Design Miyazaki:Kk 昇圧回路の駆動方法および昇圧回路
WO1998044621A1 (fr) 1997-03-28 1998-10-08 Seiko Epson Corporation Circuit d'alimentation en energie, unite d'affichage et equipement electronique
KR100253369B1 (ko) * 1997-12-04 2000-04-15 김영환 차지펌프회로
JP3773718B2 (ja) 1999-09-20 2006-05-10 株式会社東芝 半導体集積回路
US6504422B1 (en) * 2000-11-21 2003-01-07 Semtech Corporation Charge pump with current limiting circuit

Also Published As

Publication number Publication date
CN1399278A (zh) 2003-02-26
DE10233249A1 (de) 2003-03-20
CN100399686C (zh) 2008-07-02
US6762639B2 (en) 2004-07-13
US20030025549A1 (en) 2003-02-06
KR100466487B1 (ko) 2005-01-15
JP3726041B2 (ja) 2005-12-14
KR20030011608A (ko) 2003-02-11
CN1652442A (zh) 2005-08-10
TW577078B (en) 2004-02-21
CN1220216C (zh) 2005-09-21

Similar Documents

Publication Publication Date Title
CN1452306B (zh) 电荷泵电路
US20070159233A1 (en) Charge pump power supply circuit
US8860499B2 (en) Supply voltage generating circuit
US7608946B2 (en) Boosting circuit and integrated circuit having the same
US7586361B2 (en) Semiconductor device comprising a charge pump operated by clock signals
US6172493B1 (en) Switch-mode power converter circuit
JPH05298885A (ja) 電荷ポンプ回路
EP0594230B1 (en) High efficiency n-channel charge pump
JP3505324B2 (ja) チャージポンプ回路
JP2004088818A (ja) Ｄｃ／ｄｃコンバータの制御回路及びｄｃ／ｄｃコンバータ
JP3726041B2 (ja) 昇圧回路およびその駆動方法
KR100478866B1 (ko) 저전력발진기
US7142041B2 (en) Controlled active shutdown of charge pump
Wong et al. An evaluation of 2-phase charge pump topologies with charge transfer switches for green mobile technology
JP2004072829A (ja) 半導体集積回路および電源回路
Urso et al. A switched capacitor DC-DC buck converter for a wide input voltage range
CN110729887B (zh) 一种电源管理架构及应用于该电源管理架构的升压变换器
Hussein Design and Simulation of a High Performance CMOS Voltage Doublers using Charge Reuse Technique
CN114337251A (zh) 一种低电压噪声电荷泵电路
JP2003319640A (ja) チャージポンプ回路
JP2001245468A (ja) 昇圧回路
JP5271126B2 (ja) チャージポンプ回路
JP2004222394A (ja) 昇圧回路
JP3396555B2 (ja) 半導体ポンプ回路
CN114285268A (zh) 降低噪声的电荷泵电路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050119

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050926

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080930

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100930

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110930

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120930

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130930

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees