JPH05298885A - 電荷ポンプ回路 - Google Patents
電荷ポンプ回路Info
- Publication number
- JPH05298885A JPH05298885A JP5030260A JP3026093A JPH05298885A JP H05298885 A JPH05298885 A JP H05298885A JP 5030260 A JP5030260 A JP 5030260A JP 3026093 A JP3026093 A JP 3026093A JP H05298885 A JPH05298885 A JP H05298885A
- Authority
- JP
- Japan
- Prior art keywords
- pump
- switch means
- node
- capacitor
- substrate voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Nonlinear Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】基板電圧のセットアップ特性に優れ、待機電流
を抑えることができ、しかも電荷ポンプ効率の向上によ
り消費電流も抑えられ、安定性、信頼性に優れた電荷ポ
ンプ回路を提供する。 【構成】トランジスタ４１、４５よりなる第１制御手
段、ポンプキャパシタ３３、３５よりなる第２制御手
段、及びトランジスタ４４、４８よりなる第３制御手段
を備えるようにすることで、基板電圧ＶBBがトランジス
タのゲートに印加される構成をなくし、また、ノード
Ｃ、Ｅの電位を第２制御手段で制御すると共に第３制御
手段によりラッチして安定させるようにしている。
を抑えることができ、しかも電荷ポンプ効率の向上によ
り消費電流も抑えられ、安定性、信頼性に優れた電荷ポ
ンプ回路を提供する。 【構成】トランジスタ４１、４５よりなる第１制御手
段、ポンプキャパシタ３３、３５よりなる第２制御手
段、及びトランジスタ４４、４８よりなる第３制御手段
を備えるようにすることで、基板電圧ＶBBがトランジス
タのゲートに印加される構成をなくし、また、ノード
Ｃ、Ｅの電位を第２制御手段で制御すると共に第３制御
手段によりラッチして安定させるようにしている。
Description
【０００１】
【産業上の利用分野】本発明は半導体メモリ装置の基板
電圧発生器に関し、特に基板電圧発生器の電荷ポンプ回
路に関するものである。
電圧発生器に関し、特に基板電圧発生器の電荷ポンプ回
路に関するものである。
【０００２】
【従来の技術】一般的に、ＭＯＳＦＥＴを主要素子とす
るＤＲＡＭにおいては、負電圧を発生する基板電圧発生
器をメモリチップの内部に具備している。メモリチップ
の基板に負電圧を印加すると、基板を接地電圧とした場
合に比べて次のような利点がある。すなわち、トランジ
スタの形成された基板の電圧に起因して発生するしきい
電圧の変化を最小化させられ、そしてパンチスルー電圧
を高くすることができ、さらに接合容量を減少させてト
ランジスタの動作速度を向上させることができる。ま
た、ゲート電位をしきい電圧以下にしても流れる微小電
流を減少させられ、拡散領域に加えられる入力電圧のア
ンダーシュートによってトランジスタが順方向バイアス
されることを抑制でき、メモリチップを保護できる。こ
のように、基板電圧発生器を使用して基板に一定の負電
圧を印加することでメモリチップの性能は全般的に向上
する。
るＤＲＡＭにおいては、負電圧を発生する基板電圧発生
器をメモリチップの内部に具備している。メモリチップ
の基板に負電圧を印加すると、基板を接地電圧とした場
合に比べて次のような利点がある。すなわち、トランジ
スタの形成された基板の電圧に起因して発生するしきい
電圧の変化を最小化させられ、そしてパンチスルー電圧
を高くすることができ、さらに接合容量を減少させてト
ランジスタの動作速度を向上させることができる。ま
た、ゲート電位をしきい電圧以下にしても流れる微小電
流を減少させられ、拡散領域に加えられる入力電圧のア
ンダーシュートによってトランジスタが順方向バイアス
されることを抑制でき、メモリチップを保護できる。こ
のように、基板電圧発生器を使用して基板に一定の負電
圧を印加することでメモリチップの性能は全般的に向上
する。
【０００３】図４に一般的に使用される基板電圧発生器
の構成を示す。この基板電圧発生器は、オシレータ１、
ドライバ２、電荷ポンプ回路３、及び出力電圧感知回路
４から構成されている。出力電圧感知回路４の出力信号
Φｅｎがフィードバックループを介してオシレータ１に
提供されるので、基板電圧ＶBBが一定の負の値を維持し
ないときだけオシレータ１が動作するようになってい
る。ドライバ２は、オシレータ１から発生される交流
（ＡＣ）信号８を増幅することにより電荷ポンプ回路３
内の電荷ポンプキャパシタ５に矩形波９を供給する。電
荷ポンプ回路３は、電荷ポンプキャパシタ５とダイオー
ド６、７とを備えており、基板電圧ＶBBを出力する基板
電圧ＶBB端を有している。
の構成を示す。この基板電圧発生器は、オシレータ１、
ドライバ２、電荷ポンプ回路３、及び出力電圧感知回路
４から構成されている。出力電圧感知回路４の出力信号
Φｅｎがフィードバックループを介してオシレータ１に
提供されるので、基板電圧ＶBBが一定の負の値を維持し
ないときだけオシレータ１が動作するようになってい
る。ドライバ２は、オシレータ１から発生される交流
（ＡＣ）信号８を増幅することにより電荷ポンプ回路３
内の電荷ポンプキャパシタ５に矩形波９を供給する。電
荷ポンプ回路３は、電荷ポンプキャパシタ５とダイオー
ド６、７とを備えており、基板電圧ＶBBを出力する基板
電圧ＶBB端を有している。
【０００４】この電荷ポンプ回路３は、供給される矩形
波９のレベルにより電荷ポンプキャパシタ５にチャージ
される電圧のレベルが決定される。そして供給される矩
形波９が平均値より高電圧であるときはダイオード６
（ＤGND ）が導通して接地端に電荷を放出する。供給さ
れる矩形波９が低電圧であるときはダイオード７（Ｄ
SUB ）が導通して基板電圧ＶBB端から電荷が伝送される
ので、基板電圧ＶBBは負の値に降下する。
波９のレベルにより電荷ポンプキャパシタ５にチャージ
される電圧のレベルが決定される。そして供給される矩
形波９が平均値より高電圧であるときはダイオード６
（ＤGND ）が導通して接地端に電荷を放出する。供給さ
れる矩形波９が低電圧であるときはダイオード７（Ｄ
SUB ）が導通して基板電圧ＶBB端から電荷が伝送される
ので、基板電圧ＶBBは負の値に降下する。
【０００５】図５に、このような電荷ポンプ回路３の具
体的な回路を示す。同図に示す電荷ポンプ回路は４種の
矩形波を入力する形式であり、ＰチャネルＭＯＳトラン
ジスタを用いて構成されている。そして、図６は、この
回路が動作するときのタイミングチャートである。以下
に、これら図５及び図６を参照して電荷ポンプ回路の動
作を説明する。尚、説明の便宜上、図５のＭＯＳトラン
ジスタは理想的なトランジスタ（ゲート電圧が正のとき
にオフ、負のときにオン）であると仮定し、ＭＯＳトラ
ンジスタのしきい電圧の値は考慮しないものとする。
体的な回路を示す。同図に示す電荷ポンプ回路は４種の
矩形波を入力する形式であり、ＰチャネルＭＯＳトラン
ジスタを用いて構成されている。そして、図６は、この
回路が動作するときのタイミングチャートである。以下
に、これら図５及び図６を参照して電荷ポンプ回路の動
作を説明する。尚、説明の便宜上、図５のＭＯＳトラン
ジスタは理想的なトランジスタ（ゲート電圧が正のとき
にオフ、負のときにオン）であると仮定し、ＭＯＳトラ
ンジスタのしきい電圧の値は考慮しないものとする。
【０００６】同図の電荷ポンプ回路は、４種の第１〜第
４矩形波ＣＬＫ１〜４によって動作する。ＣＬＫ１とＣ
ＬＫ２は位相が同じでパルス幅が異なり、また、ＣＬＫ
３とＣＬＫ４も位相が同じでパルス幅が異なっている。
ＣＬＫ１、２とＣＬＫ３、４とは相補的な位相をもって
いるので、電荷ポンプ回路は１周期の間に２回のポンプ
動作をする。
４矩形波ＣＬＫ１〜４によって動作する。ＣＬＫ１とＣ
ＬＫ２は位相が同じでパルス幅が異なり、また、ＣＬＫ
３とＣＬＫ４も位相が同じでパルス幅が異なっている。
ＣＬＫ１、２とＣＬＫ３、４とは相補的な位相をもって
いるので、電荷ポンプ回路は１周期の間に２回のポンプ
動作をする。
【０００７】ＣＬＫ１とＣＬＫ２が電源電圧ＶCCレベル
の論理“ハイ”になった後、所定の時間が経過するとＣ
ＬＫ３とＣＬＫ４が接地電圧ＶSSレベルの論理“ロウ”
になる。この状態では、第３、第４ポンプキャパシタ１
３、１４によってノードｃ（第２ポンプノード）及びノ
ードｄの各電位が負の電源電圧レベル（−ＶCC）になっ
てトランジスタ２３、２５（第２、第３スイッチ手段）
がオンとなる。したがって、これ以前の半周期の間に基
板電圧ＶBB端からノードｂ（第１ポンプノード）に伝送
された電荷はトランジスタ２３を通じて接地端に送ら
れ、一方、ノードｃにおいてはオンとなったトランジス
タ２５を通じて基板電圧ＶBB端から電荷が伝送されるの
で、基板電圧ＶBBは負の値に降下する。このとき、ノー
ドｂの電位が接地電圧ＶSS以上にあるのでトランジスタ
２６（第４スイッチ手段）はオフとなっており、したが
って接地端と基板電圧ＶBB端との間は分離されている。
の論理“ハイ”になった後、所定の時間が経過するとＣ
ＬＫ３とＣＬＫ４が接地電圧ＶSSレベルの論理“ロウ”
になる。この状態では、第３、第４ポンプキャパシタ１
３、１４によってノードｃ（第２ポンプノード）及びノ
ードｄの各電位が負の電源電圧レベル（−ＶCC）になっ
てトランジスタ２３、２５（第２、第３スイッチ手段）
がオンとなる。したがって、これ以前の半周期の間に基
板電圧ＶBB端からノードｂ（第１ポンプノード）に伝送
された電荷はトランジスタ２３を通じて接地端に送ら
れ、一方、ノードｃにおいてはオンとなったトランジス
タ２５を通じて基板電圧ＶBB端から電荷が伝送されるの
で、基板電圧ＶBBは負の値に降下する。このとき、ノー
ドｂの電位が接地電圧ＶSS以上にあるのでトランジスタ
２６（第４スイッチ手段）はオフとなっており、したが
って接地端と基板電圧ＶBB端との間は分離されている。
【０００８】次に、位相が逆となりＣＬＫ３、４が電源
電圧ＶCCレベルの論理“ハイ”で、ＣＬＫ１、２が接地
電圧ＶSSレベルの論理“ロウ”になると、第１、第２ポ
ンプキャパシタ１１、１２によってノードａ及びノード
ｂの各電位が負の電源電圧レベル（−ＶCC）となり、ト
ランジスタ２２（第１スイッチ手段）及びトランジスタ
２６がオンとなる。したがって、これ以前の半周期の間
に基板電圧ＶBB端からノードｃに伝送された電荷はトラ
ンジスタ２６を通じて接地端に送られ、一方、ノードｂ
ではオンとなったトランジスタ２２を通じて基板電圧Ｖ
BB端から電荷が伝送されるので、基板電圧ＶBBは負の値
に降下する。このとき、ノードｃは接地電圧ＶSS以上に
あるので、トランジスタ２３はオフとなっており、した
がって接地端と基板電圧ＶBB端との間は分離されてい
る。
電圧ＶCCレベルの論理“ハイ”で、ＣＬＫ１、２が接地
電圧ＶSSレベルの論理“ロウ”になると、第１、第２ポ
ンプキャパシタ１１、１２によってノードａ及びノード
ｂの各電位が負の電源電圧レベル（−ＶCC）となり、ト
ランジスタ２２（第１スイッチ手段）及びトランジスタ
２６がオンとなる。したがって、これ以前の半周期の間
に基板電圧ＶBB端からノードｃに伝送された電荷はトラ
ンジスタ２６を通じて接地端に送られ、一方、ノードｂ
ではオンとなったトランジスタ２２を通じて基板電圧Ｖ
BB端から電荷が伝送されるので、基板電圧ＶBBは負の値
に降下する。このとき、ノードｃは接地電圧ＶSS以上に
あるので、トランジスタ２３はオフとなっており、した
がって接地端と基板電圧ＶBB端との間は分離されてい
る。
【０００９】このような回路では、トランジスタ２２、
２３、又はトランジスタ２５、２６が同時にオンとなる
ことは望ましくない。もし、トランジスタ２２、２３、
又はトランジスタ２５、２６が同時にオンになると、接
地端と基板電圧ＶBB端とがつながってしまい基板電圧Ｖ
BBが負の値に降下しなくなる。
２３、又はトランジスタ２５、２６が同時にオンとなる
ことは望ましくない。もし、トランジスタ２２、２３、
又はトランジスタ２５、２６が同時にオンになると、接
地端と基板電圧ＶBB端とがつながってしまい基板電圧Ｖ
BBが負の値に降下しなくなる。
【００１０】ところが、図５に示す電荷ポンプ回路で
は、トランジスタ２２、２３、又はトランジスタ２５、
２６が同時にオンとなる場合がある。すなわち、メモリ
チップの電源を入れて電源電圧ＶCCが昇圧された後に降
圧されるような場合、第１〜第４ポンプキャパシタ１１
〜１４によってノードａ〜ｄはすべて負の電源電圧レベ
ル（−ＶCC）に降下する。このとき、基板電圧ＶBBは負
の値にセットされない状態にあるので、基板電圧ＶBB端
にゲートが接続されているトランジスタ２１、２４はオ
フとなる。さらに、ノードａ、ｂによってトランジスタ
２２、２６がオンとなり、同様にノードｃ、ｄによって
トランジスタ２３、２５がオンとなる。したがって、ト
ランジスタ２２、２３及びトランジスタ２５、２６が同
時にオンとなるため、基板電圧ＶBB端と接地端とがつな
がってしまい、基板電圧ＶBBは負の値に降下できなくな
る。
は、トランジスタ２２、２３、又はトランジスタ２５、
２６が同時にオンとなる場合がある。すなわち、メモリ
チップの電源を入れて電源電圧ＶCCが昇圧された後に降
圧されるような場合、第１〜第４ポンプキャパシタ１１
〜１４によってノードａ〜ｄはすべて負の電源電圧レベ
ル（−ＶCC）に降下する。このとき、基板電圧ＶBBは負
の値にセットされない状態にあるので、基板電圧ＶBB端
にゲートが接続されているトランジスタ２１、２４はオ
フとなる。さらに、ノードａ、ｂによってトランジスタ
２２、２６がオンとなり、同様にノードｃ、ｄによって
トランジスタ２３、２５がオンとなる。したがって、ト
ランジスタ２２、２３及びトランジスタ２５、２６が同
時にオンとなるため、基板電圧ＶBB端と接地端とがつな
がってしまい、基板電圧ＶBBは負の値に降下できなくな
る。
【００１１】これを解決するためには、かなり高い電源
電圧ＶCCを印加する必要があるが、基板電圧ＶBBのセッ
トアップがこのような高い電源電圧ＶCCで行われる場
合、オシレータ１はそれだけ高い電源電圧ＶCCで動作す
ることになるので、待機電流が急増してしまう。
電圧ＶCCを印加する必要があるが、基板電圧ＶBBのセッ
トアップがこのような高い電源電圧ＶCCで行われる場
合、オシレータ１はそれだけ高い電源電圧ＶCCで動作す
ることになるので、待機電流が急増してしまう。
【００１２】図７に、上記のような電荷ポンプ回路に対
して、電源電圧ＶCCの昇圧及び降圧を２回連続して実施
したときの基板電圧ＶBBのセットアップ特性を示す。図
７において、一番目のサイクルの電源電圧ＶCCの昇圧時
には、電源電圧ＶCCが２Ｖ付近になると基板電圧ＶBBは
立ち上がり始める様子を見せているが、電源電圧ＶCCを
０Ｖに降圧した後に再び昇圧する二番目のサイクルで
は、電源電圧ＶCCが４Ｖ以上になったときに基板電圧Ｖ
BBが立ち上がり始めることが分かる。このように、基板
電圧ＶBBのセットアップが高い電源電圧ＶCCで行われる
ことになるので、前述のような待機電流の急増現象が発
生する。
して、電源電圧ＶCCの昇圧及び降圧を２回連続して実施
したときの基板電圧ＶBBのセットアップ特性を示す。図
７において、一番目のサイクルの電源電圧ＶCCの昇圧時
には、電源電圧ＶCCが２Ｖ付近になると基板電圧ＶBBは
立ち上がり始める様子を見せているが、電源電圧ＶCCを
０Ｖに降圧した後に再び昇圧する二番目のサイクルで
は、電源電圧ＶCCが４Ｖ以上になったときに基板電圧Ｖ
BBが立ち上がり始めることが分かる。このように、基板
電圧ＶBBのセットアップが高い電源電圧ＶCCで行われる
ことになるので、前述のような待機電流の急増現象が発
生する。
【００１３】また、図５の電荷ポンプ回路では、接地端
に接続されたトランジスタ２３、２６と接続するノード
ｂ、ｃの電位が安定しないので、電荷ポンプの効率があ
まりよくない。すなわち、基板電圧ＶBB端からの電荷を
接地端に放電させるときに、ノードｂ、ｃの電位が−Ｖ
CCを維持できず、−ＶCC以上になったりするので充分で
迅速な放電を行えず、電荷ポンプの効率が悪くなってし
まう。
に接続されたトランジスタ２３、２６と接続するノード
ｂ、ｃの電位が安定しないので、電荷ポンプの効率があ
まりよくない。すなわち、基板電圧ＶBB端からの電荷を
接地端に放電させるときに、ノードｂ、ｃの電位が−Ｖ
CCを維持できず、−ＶCC以上になったりするので充分で
迅速な放電を行えず、電荷ポンプの効率が悪くなってし
まう。
【００１４】
【発明が解決しようとする課題】したがって本発明で
は、基板電圧発生器における待機電流の発生を少なくで
きるような電荷ポンプ回路の提供を目的とする。また、
電荷ポンプ回路に与えられる電源電圧ＶCCの昇圧及び降
圧が繰り返されるときにも、基板電圧の立上りが早くな
るような電荷ポンプ回路を提供することを目的とする。
さらに、同様に反復される基板電圧発生サイクル毎の動
作の再現性、信頼性が優秀な電荷ポンプ回路の提供を目
的とする。そして、電荷ポンプ効率がより向上した電荷
ポンプ回路を提供することを目的とする。
は、基板電圧発生器における待機電流の発生を少なくで
きるような電荷ポンプ回路の提供を目的とする。また、
電荷ポンプ回路に与えられる電源電圧ＶCCの昇圧及び降
圧が繰り返されるときにも、基板電圧の立上りが早くな
るような電荷ポンプ回路を提供することを目的とする。
さらに、同様に反復される基板電圧発生サイクル毎の動
作の再現性、信頼性が優秀な電荷ポンプ回路の提供を目
的とする。そして、電荷ポンプ効率がより向上した電荷
ポンプ回路を提供することを目的とする。
【００１５】
【課題を解決するための手段】このような目的を達成す
るために本発明は、基板電圧を出力する基板電圧端と、
位相が同じでパルス幅の異なる第１矩形波及び第２矩形
波をそれぞれ受ける第１ポンプキャパシタ及び第２ポン
プキャパシタと、第１矩形波及び第２矩形波と位相が逆
でパルス幅の異なる第３矩形波及び第４矩形波を受ける
第３ポンプキャパシタ及び第４ポンプキャパシタと、第
２ポンプキャパシタに接続された第１ポンプノードと、
第１ポンプノードと基板電圧端との間に設けられ、制御
端子が第１ポンプキャパシタに接続された第１スイッチ
手段と、第１ポンプノードと接地端との間に設けられた
第２スイッチ手段と、第３ポンプキャパシタに接続され
た第２ポンプノードと、第２ポンプノードと基板電圧端
との間に設けられ、制御端子が第４ポンプキャパシタに
接続された第３スイッチ手段と、第２ポンプノードと接
地端との間に設けられた第４スイッチ手段とを備え、前
記第１〜第４矩形波の１周期の間に基板電圧端の電荷の
ポンプ動作を２回行うようになった電荷ポンプ回路にお
いて、第１及び第４ポンプキャパシタに接続され、該第
１及び第４ポンプキャパシタの各状態に従って第１及び
第４ポンプキャパシタと第１及び第２ポンプノードとの
各導通状態を制御する第１制御手段と、第２及び第４ス
イッチ手段の各制御端子に接続され、第２及び第３矩形
波に従って該第２及び第４スイッチ手段を制御する第２
制御手段と、第１及び第２ポンプノードと第２及び第４
スイッチ手段の各制御端子との間に設けられ、第２制御
手段に従って第１及び第２ポンプノードと第２及び第４
スイッチ手段の各制御端子との間の各導通状態を制御す
る第３制御手段とを備えていることを特徴としている。
るために本発明は、基板電圧を出力する基板電圧端と、
位相が同じでパルス幅の異なる第１矩形波及び第２矩形
波をそれぞれ受ける第１ポンプキャパシタ及び第２ポン
プキャパシタと、第１矩形波及び第２矩形波と位相が逆
でパルス幅の異なる第３矩形波及び第４矩形波を受ける
第３ポンプキャパシタ及び第４ポンプキャパシタと、第
２ポンプキャパシタに接続された第１ポンプノードと、
第１ポンプノードと基板電圧端との間に設けられ、制御
端子が第１ポンプキャパシタに接続された第１スイッチ
手段と、第１ポンプノードと接地端との間に設けられた
第２スイッチ手段と、第３ポンプキャパシタに接続され
た第２ポンプノードと、第２ポンプノードと基板電圧端
との間に設けられ、制御端子が第４ポンプキャパシタに
接続された第３スイッチ手段と、第２ポンプノードと接
地端との間に設けられた第４スイッチ手段とを備え、前
記第１〜第４矩形波の１周期の間に基板電圧端の電荷の
ポンプ動作を２回行うようになった電荷ポンプ回路にお
いて、第１及び第４ポンプキャパシタに接続され、該第
１及び第４ポンプキャパシタの各状態に従って第１及び
第４ポンプキャパシタと第１及び第２ポンプノードとの
各導通状態を制御する第１制御手段と、第２及び第４ス
イッチ手段の各制御端子に接続され、第２及び第３矩形
波に従って該第２及び第４スイッチ手段を制御する第２
制御手段と、第１及び第２ポンプノードと第２及び第４
スイッチ手段の各制御端子との間に設けられ、第２制御
手段に従って第１及び第２ポンプノードと第２及び第４
スイッチ手段の各制御端子との間の各導通状態を制御す
る第３制御手段とを備えていることを特徴としている。
【００１６】このようにすることで、基板電圧端とスイ
ッチ手段の制御端子とが直結されるような構成がすべて
除去されることになる。また、第２、第４スイッチ手段
を第２、第３矩形波に従って制御する第２制御手段を設
けたことにより、第２、第４スイッチ手段の動作が迅
速、十分なものとなり電荷ポンプ効率が向上する。そし
て、第３制御手段により第２、第４スイッチ手段の動作
を確実で安定したものとできる。
ッチ手段の制御端子とが直結されるような構成がすべて
除去されることになる。また、第２、第４スイッチ手段
を第２、第３矩形波に従って制御する第２制御手段を設
けたことにより、第２、第４スイッチ手段の動作が迅
速、十分なものとなり電荷ポンプ効率が向上する。そし
て、第３制御手段により第２、第４スイッチ手段の動作
を確実で安定したものとできる。
【００１７】
【実施例】図１に、本発明による電荷ポンプ回路の好適
な実施例を示す。この電荷ポンプ回路に用いられている
トランジスタはＰチャネルＭＯＳ形である。尚、説明の
便宜上、トランジスタのしきい電圧の値は考慮しないも
のとする。また、従来と共通する部分には共通の符号を
付し、重複する説明は省略する。
な実施例を示す。この電荷ポンプ回路に用いられている
トランジスタはＰチャネルＭＯＳ形である。尚、説明の
便宜上、トランジスタのしきい電圧の値は考慮しないも
のとする。また、従来と共通する部分には共通の符号を
付し、重複する説明は省略する。
【００１８】この実施例の電荷ポンプ回路は、第１矩形
波ＣＬＫ１が一方の端子に与えられる第１ポンプキャパ
シタ３１と、ＣＬＫ１と位相が同じでパルス幅の小さい
第２矩形波ＣＬＫ２が一方の端子に与えられる第２ポン
プキャパシタ３２と、ＣＬＫ２が一方の端子に与えら
れ、第２ポンプキャパシタ３２と並列に接続された第６
ポンプキャパシタ３３と、ＣＬＫ１と位相が異なりパル
ス幅の小さい第３矩形波ＣＬＫ３が一方の端子に与えら
れる第３ポンプキャパシタ３４と、ＣＬＫ３が一方の端
子に与えられ、第３ポンプキャパシタ３４と並列に接続
された第５ポンプキャパシタ３５と、ＣＬＫ３と位相が
同じでパルス幅の大きい第４矩形波ＣＬＫ４が一方の端
子に与えられる第４ポンプキャパシタ３６と、これら第
１〜第６ポンプキャパシタ３１〜３６の他方の各端子に
各々接続されたノードＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆと、ノー
ドＡとノードＢ（第１ポンプノード）との間にチャネル
が設けられ、ゲートがノードＦに接続されたトランジス
タ４１（第５スイッチ手段）と、ノードＢと基板電圧Ｖ
BB端との間にチャネルが設けられ、ゲートがノードＡに
接続されたトランジスタ４２（第１スイッチ手段）と、
ノードＢと接地端との間にチャネルが設けられ、ゲート
がノードＥに接続されたトランジスタ４３（第２スイッ
チ手段）と、ノードＣとノードＢとの間にチャネルが設
けられ、ゲートがノードＥに接続されたトランジスタ４
４（第８スイッチ手段）と、ノードＦとノードＤ（第２
ポンプノード）との間にチャネルが設けられ、ゲートが
ノードＡに接続されたトランジスタ４５（第６スイッチ
手段）と、ノードＤと基板電圧ＶBB端との間にチャネル
が設けられ、ゲートがノードＦに接続されたトランジス
タ４６（第３スイッチ手段）と、ノードＤと接地端との
間にチャネルが設けられ、ゲートがノードＣに接続され
たトランジスタ４７（第４スイッチ手段）と、ノードＥ
とノードＤとの間にチャネルが設けられ、ゲートがノー
ドＣに接続されたトランジスタ４８（第７スイッチ手
段）と、から構成されている。
波ＣＬＫ１が一方の端子に与えられる第１ポンプキャパ
シタ３１と、ＣＬＫ１と位相が同じでパルス幅の小さい
第２矩形波ＣＬＫ２が一方の端子に与えられる第２ポン
プキャパシタ３２と、ＣＬＫ２が一方の端子に与えら
れ、第２ポンプキャパシタ３２と並列に接続された第６
ポンプキャパシタ３３と、ＣＬＫ１と位相が異なりパル
ス幅の小さい第３矩形波ＣＬＫ３が一方の端子に与えら
れる第３ポンプキャパシタ３４と、ＣＬＫ３が一方の端
子に与えられ、第３ポンプキャパシタ３４と並列に接続
された第５ポンプキャパシタ３５と、ＣＬＫ３と位相が
同じでパルス幅の大きい第４矩形波ＣＬＫ４が一方の端
子に与えられる第４ポンプキャパシタ３６と、これら第
１〜第６ポンプキャパシタ３１〜３６の他方の各端子に
各々接続されたノードＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆと、ノー
ドＡとノードＢ（第１ポンプノード）との間にチャネル
が設けられ、ゲートがノードＦに接続されたトランジス
タ４１（第５スイッチ手段）と、ノードＢと基板電圧Ｖ
BB端との間にチャネルが設けられ、ゲートがノードＡに
接続されたトランジスタ４２（第１スイッチ手段）と、
ノードＢと接地端との間にチャネルが設けられ、ゲート
がノードＥに接続されたトランジスタ４３（第２スイッ
チ手段）と、ノードＣとノードＢとの間にチャネルが設
けられ、ゲートがノードＥに接続されたトランジスタ４
４（第８スイッチ手段）と、ノードＦとノードＤ（第２
ポンプノード）との間にチャネルが設けられ、ゲートが
ノードＡに接続されたトランジスタ４５（第６スイッチ
手段）と、ノードＤと基板電圧ＶBB端との間にチャネル
が設けられ、ゲートがノードＦに接続されたトランジス
タ４６（第３スイッチ手段）と、ノードＤと接地端との
間にチャネルが設けられ、ゲートがノードＣに接続され
たトランジスタ４７（第４スイッチ手段）と、ノードＥ
とノードＤとの間にチャネルが設けられ、ゲートがノー
ドＣに接続されたトランジスタ４８（第７スイッチ手
段）と、から構成されている。
【００１９】このように、この実施例では、トランジス
タ４１、４５により第１制御手段、第５、第６ポンプキ
ャパシタ３５、３３により第２制御手段、及びトランジ
スタ４４、４８により第３制御手段をそれぞれ構成して
いる。
タ４１、４５により第１制御手段、第５、第６ポンプキ
ャパシタ３５、３３により第２制御手段、及びトランジ
スタ４４、４８により第３制御手段をそれぞれ構成して
いる。
【００２０】トランジスタ４２、４６は基板電圧ＶBB端
から電荷を伝送する役割、トランジスタ４３、４７は基
板電圧ＶBB端から伝送された電荷を接地端に伝送する役
割をもっている。また、トランジスタ４１、４５は、ノ
ードＢ、Ｄにある電荷をノードＡ、Ｆにそれぞれ伝送す
る役割をもっている。そして、トランジスタ４４、４８
は、ノードＢ、Ｄにある電荷をノードＣ、Ｅにそれぞれ
伝送する役割をもっている。
から電荷を伝送する役割、トランジスタ４３、４７は基
板電圧ＶBB端から伝送された電荷を接地端に伝送する役
割をもっている。また、トランジスタ４１、４５は、ノ
ードＢ、Ｄにある電荷をノードＡ、Ｆにそれぞれ伝送す
る役割をもっている。そして、トランジスタ４４、４８
は、ノードＢ、Ｄにある電荷をノードＣ、Ｅにそれぞれ
伝送する役割をもっている。
【００２１】図２に図１の回路のタイミングチャートを
示し、以下、図１及び図２を参照してこの実施例の電荷
ポンプ回路の動作を説明する。ＣＬＫ１、２、３、４に
よって電荷ポンプ回路は動作する。ＣＬＫ１とＣＬＫ２
は位相が同じでパルス幅が異なり、ＣＬＫ３とＣＬＫ４
は位相が同じでパルス幅が異なる。そして、ＣＬＫ１、
２とＣＬＫ３、４とは互いに逆の位相をもつので、これ
により電荷ポンプ回路は１周期の間に２回のポンプ動作
を行う。
示し、以下、図１及び図２を参照してこの実施例の電荷
ポンプ回路の動作を説明する。ＣＬＫ１、２、３、４に
よって電荷ポンプ回路は動作する。ＣＬＫ１とＣＬＫ２
は位相が同じでパルス幅が異なり、ＣＬＫ３とＣＬＫ４
は位相が同じでパルス幅が異なる。そして、ＣＬＫ１、
２とＣＬＫ３、４とは互いに逆の位相をもつので、これ
により電荷ポンプ回路は１周期の間に２回のポンプ動作
を行う。
【００２２】ＣＬＫ１及びＣＬＫ２が電源電圧ＶCCレベ
ルの論理“ハイ”になった後、所定の時間が経過すると
ＣＬＫ３及びＣＬＫ４が接地電圧ＶSSレベルの論理“ロ
ウ”になる。この状態では、第３、第４、第５ポンプキ
ャパシタ３４、３６、３５によってノードＤ、Ｅ、Ｆの
電圧が負の電源電圧レベル（−ＶCC）になり、トランジ
スタ４１、４３、４４、４６がオンとなる。したがっ
て、これ以前の半周期の間に基板電圧ＶBB端からノード
Ｂに伝送された電荷はトランジスタ４３を通じて接地端
に送られる。この電荷はトランジスタ４１を通じてノー
ドＡにも伝送され、ノードＡの電位は接地電圧ＶSS以上
に維持される。このノードＡの電位によりトランジスタ
４２がオフとなってノードＢと基板電圧ＶBB端との間は
分離される。また、該電荷はトランジスタ４４を通じて
ノードＣにも伝送され、ノードＣの電位は接地電圧ＶSS
以上に維持される。このノードＣの電位によりトランジ
スタ４７がオフとなってノードＤと接地端との間は分離
され、またトランジスタ４８がオフとなってノードＥの
電位は−ＶCCを継続して維持するようになる。このと
き、オンとなったトランジスタ４６を通じて基板電圧Ｖ
BB端からノードＤに電荷が伝送されるので、基板電圧Ｖ
BBは負の値に降下する。
ルの論理“ハイ”になった後、所定の時間が経過すると
ＣＬＫ３及びＣＬＫ４が接地電圧ＶSSレベルの論理“ロ
ウ”になる。この状態では、第３、第４、第５ポンプキ
ャパシタ３４、３６、３５によってノードＤ、Ｅ、Ｆの
電圧が負の電源電圧レベル（−ＶCC）になり、トランジ
スタ４１、４３、４４、４６がオンとなる。したがっ
て、これ以前の半周期の間に基板電圧ＶBB端からノード
Ｂに伝送された電荷はトランジスタ４３を通じて接地端
に送られる。この電荷はトランジスタ４１を通じてノー
ドＡにも伝送され、ノードＡの電位は接地電圧ＶSS以上
に維持される。このノードＡの電位によりトランジスタ
４２がオフとなってノードＢと基板電圧ＶBB端との間は
分離される。また、該電荷はトランジスタ４４を通じて
ノードＣにも伝送され、ノードＣの電位は接地電圧ＶSS
以上に維持される。このノードＣの電位によりトランジ
スタ４７がオフとなってノードＤと接地端との間は分離
され、またトランジスタ４８がオフとなってノードＥの
電位は−ＶCCを継続して維持するようになる。このと
き、オンとなったトランジスタ４６を通じて基板電圧Ｖ
BB端からノードＤに電荷が伝送されるので、基板電圧Ｖ
BBは負の値に降下する。
【００２３】次に、位相が反転してＣＬＫ３、４が電源
電圧ＶCCレベルの論理“ハイ”になり、ＣＬＫ１、２が
接地電圧ＶSSレベルの論理“ロウ”になると、第１、第
２、第６ポンプキャパシタ３１、３２、３３によってノ
ードＡ、Ｂ、Ｃの電位が−ＶCCになり、トランジスタ４
２、４５、４７、４８はオンとなる。したがって、これ
以前の半周期の間に基板電圧ＶBB端からノードＤに伝送
された電荷は、トランジスタ４７を通じて接地端に送ら
れる。この電荷はトランジスタ４５を通じてノードＦに
も伝送され、ノードＦの電位は接地電圧ＶSS以上に維持
される。このノードＦの電位によりトランジスタ４６が
オフとなってノードＤと基板電圧ＶBB端との間は分離さ
れる。また、該電荷はトランジスタ４８を通じてノード
Ｅにも伝送され、ノードＥの電位は接地電圧ＶSS以上に
維持される。このノードＥの電位によりトランジスタ４
４がオフとなってノードＣの電位は−ＶCCを継続して維
持する。このとき、オンとなったトランジスタ４２を通
じて基板電圧ＶBB端からノードＢに電荷が伝送されるの
で、基板電圧ＶBBは負の値に降下する。
電圧ＶCCレベルの論理“ハイ”になり、ＣＬＫ１、２が
接地電圧ＶSSレベルの論理“ロウ”になると、第１、第
２、第６ポンプキャパシタ３１、３２、３３によってノ
ードＡ、Ｂ、Ｃの電位が−ＶCCになり、トランジスタ４
２、４５、４７、４８はオンとなる。したがって、これ
以前の半周期の間に基板電圧ＶBB端からノードＤに伝送
された電荷は、トランジスタ４７を通じて接地端に送ら
れる。この電荷はトランジスタ４５を通じてノードＦに
も伝送され、ノードＦの電位は接地電圧ＶSS以上に維持
される。このノードＦの電位によりトランジスタ４６が
オフとなってノードＤと基板電圧ＶBB端との間は分離さ
れる。また、該電荷はトランジスタ４８を通じてノード
Ｅにも伝送され、ノードＥの電位は接地電圧ＶSS以上に
維持される。このノードＥの電位によりトランジスタ４
４がオフとなってノードＣの電位は−ＶCCを継続して維
持する。このとき、オンとなったトランジスタ４２を通
じて基板電圧ＶBB端からノードＢに電荷が伝送されるの
で、基板電圧ＶBBは負の値に降下する。
【００２４】この実施例によれば、トランジスタのゲー
トに基板電圧ＶBBが印加される構成がないので、従来の
ように不必要に接地端と基板電圧ＶBBとが接続される場
合がない。すなわち、電源電圧ＶCCを連続して昇圧及び
降圧させ、第１〜第６ポンプキャパシタ３１〜３６によ
ってノードＡ〜Ｆの各電位がすべて負電圧に降下する
と、ノードＡ、Ｆは、各々トランジスタ４１、４５を通
じて接地端から電荷の供給を受けて接地電圧ＶSSレベル
にチャージされるので、トランジスタ４２、４６がオフ
となる。したがって、ノードＢ、Ｄが基板電圧ＶBB端か
ら一時的に分離される。接地端と基板電圧ＶBB端とが一
時的に分離されるので、低いレベルの電源電圧ＶCCで基
板電圧ＶBBは迅速にセットアップされる。その結果、待
機電流が減少することになる。
トに基板電圧ＶBBが印加される構成がないので、従来の
ように不必要に接地端と基板電圧ＶBBとが接続される場
合がない。すなわち、電源電圧ＶCCを連続して昇圧及び
降圧させ、第１〜第６ポンプキャパシタ３１〜３６によ
ってノードＡ〜Ｆの各電位がすべて負電圧に降下する
と、ノードＡ、Ｆは、各々トランジスタ４１、４５を通
じて接地端から電荷の供給を受けて接地電圧ＶSSレベル
にチャージされるので、トランジスタ４２、４６がオフ
となる。したがって、ノードＢ、Ｄが基板電圧ＶBB端か
ら一時的に分離される。接地端と基板電圧ＶBB端とが一
時的に分離されるので、低いレベルの電源電圧ＶCCで基
板電圧ＶBBは迅速にセットアップされる。その結果、待
機電流が減少することになる。
【００２５】また、電荷ポンプ動作中は、トランジスタ
４４、４８によりノードＢ、Ｄにある電荷がノードＣ、
Ｅに伝送され、ノードＣ、Ｅはラッチされるような状態
にあるのでその電位が安定的となり、トランジスタ４
７、４３を確実に相補的にオフとできる。したがって、
ノードＢ又はノードＤと接地端との間が確実に相補的に
分離されるようになる。さらに、第５、第６ポンプキャ
パシタ３５、３３によって、トランジスタ４３、４７の
ゲート電圧が−ＶCCに安定して維持されるようになって
いるので、基板電圧ＶBB端から伝送された電荷が集まっ
ているノードＢ、Ｄの電荷をトランジスタ４３、４７を
通じて接地端に迅速、十分に流すことができ、電荷ポン
プ効率も向上する。電荷ポンプ効率が向上されることに
より、基板電圧ＶBBをセットアップするために必要な電
荷ポンプ回路の動作回数を減少させられ、そのための消
費電流も減少するようになる。
４４、４８によりノードＢ、Ｄにある電荷がノードＣ、
Ｅに伝送され、ノードＣ、Ｅはラッチされるような状態
にあるのでその電位が安定的となり、トランジスタ４
７、４３を確実に相補的にオフとできる。したがって、
ノードＢ又はノードＤと接地端との間が確実に相補的に
分離されるようになる。さらに、第５、第６ポンプキャ
パシタ３５、３３によって、トランジスタ４３、４７の
ゲート電圧が−ＶCCに安定して維持されるようになって
いるので、基板電圧ＶBB端から伝送された電荷が集まっ
ているノードＢ、Ｄの電荷をトランジスタ４３、４７を
通じて接地端に迅速、十分に流すことができ、電荷ポン
プ効率も向上する。電荷ポンプ効率が向上されることに
より、基板電圧ＶBBをセットアップするために必要な電
荷ポンプ回路の動作回数を減少させられ、そのための消
費電流も減少するようになる。
【００２６】図３は、この実施例の電荷ポンプ回路の動
作測定結果であって、電源電圧ＶCCの昇圧及び降圧を繰
り返したとき、一番目のサイクルで基板電圧ＶBBが立ち
上がり始める電源電圧ＶCCのレベルと、二番目のサイク
ルで基板電圧ＶBBが立ち上がり始める電源電圧ＶCCのレ
ベルとは、同じになっていることが分かる。
作測定結果であって、電源電圧ＶCCの昇圧及び降圧を繰
り返したとき、一番目のサイクルで基板電圧ＶBBが立ち
上がり始める電源電圧ＶCCのレベルと、二番目のサイク
ルで基板電圧ＶBBが立ち上がり始める電源電圧ＶCCのレ
ベルとは、同じになっていることが分かる。
【００２７】尚、図１の実施例において、トランジスタ
のゲート酸化膜に高電界が印加されることによって発生
するゲート酸化膜の損傷を防止するために、トランジス
タのゲートにゲート酸化膜保護手段として一つ以上のダ
イオードを直列に接続することも可能である。
のゲート酸化膜に高電界が印加されることによって発生
するゲート酸化膜の損傷を防止するために、トランジス
タのゲートにゲート酸化膜保護手段として一つ以上のダ
イオードを直列に接続することも可能である。
【００２８】
【発明の効果】以上述べてきたように、本発明による電
荷ポンプ回路を用いれば、トランジスタのゲートに基板
電圧が印加されるような構成がなく、電荷ポンプ回路に
与えられる電源電圧ＶCCの昇圧及び降圧が繰り返される
ときにも、低レベルの電源電圧で基板電圧が立ち上がり
始めるためセットアップ特性が改善され、待機電流を減
少させられる。そして、基板電圧端に接続されたノード
と接地端との分離動作が確実、安定なものとなるうえ、
接地端への電荷放出が迅速、十分に行え、電荷ポンプ効
率が向上するので、消費電流を抑えるこも可能となり、
反復される基板電圧発生サイクル毎の動作の再現性、安
定性、信頼性が優れたものとなる。その結果、半導体メ
モリ装置等の動作速度や信頼性の向上に大きく寄与でき
るものである。
荷ポンプ回路を用いれば、トランジスタのゲートに基板
電圧が印加されるような構成がなく、電荷ポンプ回路に
与えられる電源電圧ＶCCの昇圧及び降圧が繰り返される
ときにも、低レベルの電源電圧で基板電圧が立ち上がり
始めるためセットアップ特性が改善され、待機電流を減
少させられる。そして、基板電圧端に接続されたノード
と接地端との分離動作が確実、安定なものとなるうえ、
接地端への電荷放出が迅速、十分に行え、電荷ポンプ効
率が向上するので、消費電流を抑えるこも可能となり、
反復される基板電圧発生サイクル毎の動作の再現性、安
定性、信頼性が優れたものとなる。その結果、半導体メ
モリ装置等の動作速度や信頼性の向上に大きく寄与でき
るものである。
【図１】本発明による電荷ポンプ回路の実施例を示す回
路図。
路図。
【図２】図１の回路の動作のタイミングチャート。
【図３】図１の回路での基板電圧のセットアップ特性の
測定結果を示す電圧波形図。
測定結果を示す電圧波形図。
【図４】基板電圧発生器の構成を示すブロック図。
【図５】従来の電荷ポンプ回路の一例を示す回路図。
【図６】図５の回路の動作のタイミングチャート。
【図７】図５の回路での基板電圧のセットアップ特性の
測定結果を示す電圧波形図。
測定結果を示す電圧波形図。
３１〜３６ 第１〜第６ポンプキャパシタ ４１〜４８ 第１〜第８スイッチ手段（トランジスタ） Ａ〜Ｆ ノード ＣＬＫ１〜４ 第１〜第４矩形波 ＶBB 基板電圧 ＶCC 電源電圧
Claims (9)
- 【請求項１】 基板電圧を出力する基板電圧端と、位相
が同じでパルス幅の異なる第１矩形波及び第２矩形波を
それぞれ受ける第１ポンプキャパシタ及び第２ポンプキ
ャパシタと、第１矩形波及び第２矩形波と位相が逆でパ
ルス幅の異なる第３矩形波及び第４矩形波を受ける第３
ポンプキャパシタ及び第４ポンプキャパシタと、第２ポ
ンプキャパシタに接続された第１ポンプノードと、第１
ポンプノードと基板電圧端との間に設けられ、制御端子
が第１ポンプキャパシタに接続された第１スイッチ手段
と、第１ポンプノードと接地端との間に設けられた第２
スイッチ手段と、第３ポンプキャパシタに接続された第
２ポンプノードと、第２ポンプノードと基板電圧端との
間に設けられ、制御端子が第４ポンプキャパシタに接続
された第３スイッチ手段と、第２ポンプノードと接地端
との間に設けられた第４スイッチ手段とを備え、前記第
１〜第４矩形波の１周期の間に基板電圧端の電荷のポン
プ動作を２回行うようになった電荷ポンプ回路におい
て、 第１及び第４ポンプキャパシタに接続され、該第１及び
第４ポンプキャパシタの各状態に従って第１及び第４ポ
ンプキャパシタと第１及び第２ポンプノードとの各導通
状態を制御する第１制御手段と、 第２及び第４スイッチ手段の各制御端子に接続され、第
２及び第３矩形波に従って該第２及び第４スイッチ手段
を制御する第２制御手段と、 第１及び第２ポンプノードと第２及び第４スイッチ手段
の各制御端子との間に設けられ、第２制御手段に従って
第１及び第２ポンプノードと第２及び第４スイッチ手段
の各制御端子との間の各導通状態を制御する第３制御手
段とを備えていることを特徴とする電荷ポンプ回路。 - 【請求項２】 第１制御手段は、第１ポンプキャパシタ
と第１ポンプノードとの間に設けられると共に制御端子
が第４ポンプキャパシタに接続された第５スイッチ手段
と、第４ポンプキャパシタと第２ポンプノードとの間に
設けられると共に制御端子が第１ポンプキャパシタに接
続された第６スイッチ手段とを備えてなる請求項１記載
の電荷ポンプ回路。 - 【請求項３】 第２制御手段は、第２スイッチ手段の制
御端子に接続され、第３矩形波を受けるようにされた第
５ポンプキャパシタと、第４スイッチ手段の制御端子に
接続され、第２矩形波を受けるようにされた第６ポンプ
キャパシタとを備えてなる請求項１又は２のいずれかに
記載の電荷ポンプ回路。 - 【請求項４】 第３制御手段は、第２スイッチ手段の制
御端子と第２ポンプノードとの間に設けられると共に制
御端子が第４スイッチ手段の制御端子に接続された第７
スイッチ手段と、第４スイッチ手段の制御端子と第１ポ
ンピングノードとの間に設けられると共に制御端子が第
２スイッチ手段の制御端子に接続された第８スイッチ手
段とを備えてなる請求項１〜３のいずれかに記載の電荷
ポンプ回路。 - 【請求項５】 ポンプキャパシタは、ＰチャネルＭＯＳ
トランジスタで構成されている請求項１〜４のいずれか
に記載の電荷ポンプ回路。 - 【請求項６】 スイッチ手段は、ＰチャネルＭＯＳトラ
ンジスタで構成されている請求項１〜５のいずれかに記
載の電荷ポンプ回路。 - 【請求項７】 ＰチャネルＭＯＳトランジスタの各ゲー
トに少なくとも一つのゲート酸化膜保護手段が接続され
ている請求項６記載の電荷ポンプ回路。 - 【請求項８】 ゲート酸化膜保護手段がダイオードであ
る請求項７記載の電荷ポンプ回路。 - 【請求項９】 ダイオードがＰチャネルＭＯＳトランジ
スタで形成されている請求項８記載の電荷ポンプ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920005285A KR950002726B1 (ko) | 1992-03-30 | 1992-03-30 | 기판전압 발생기의 전하 펌프 회로 |
| KR1992P5285 | 1992-03-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05298885A true JPH05298885A (ja) | 1993-11-12 |
| JP2703706B2 JP2703706B2 (ja) | 1998-01-26 |
Family
ID=19331105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5030260A Expired - Lifetime JP2703706B2 (ja) | 1992-03-30 | 1993-02-19 | 電荷ポンプ回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5343088A (ja) |
| JP (1) | JP2703706B2 (ja) |
| KR (1) | KR950002726B1 (ja) |
| DE (1) | DE4242804C2 (ja) |
| FR (1) | FR2689340B1 (ja) |
| GB (1) | GB2265770B (ja) |
| IT (1) | ITMI923000A1 (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69314164T2 (de) * | 1992-11-18 | 1998-01-15 | Oki Electric Ind Co Ltd | Leistungsversorgungs-spannungerhöher |
| JP3643385B2 (ja) * | 1993-05-19 | 2005-04-27 | 株式会社東芝 | 半導体回路装置 |
| US5493249A (en) * | 1993-12-06 | 1996-02-20 | Micron Technology, Inc. | System powered with inter-coupled charge pumps |
| US5642073A (en) * | 1993-12-06 | 1997-06-24 | Micron Technology, Inc. | System powered with inter-coupled charge pumps |
| KR100307514B1 (ko) * | 1994-07-30 | 2001-12-01 | 김영환 | 차지펌프회로 |
| US5672997A (en) * | 1994-09-21 | 1997-09-30 | Intel Corporation | Method and apparatus for reducing the nominal operating voltage supplied to an integrated circuit |
| JP3244601B2 (ja) * | 1994-12-09 | 2002-01-07 | 富士通株式会社 | 半導体集積回路 |
| KR0137317B1 (ko) * | 1994-12-29 | 1998-04-29 | 김광호 | 반도체 메모리소자의 활성싸이클에서 사용되는 승압회로 |
| KR100208443B1 (ko) * | 1995-10-14 | 1999-07-15 | 김영환 | 네가티브 전압 구동회로 |
| US5767736A (en) * | 1995-11-27 | 1998-06-16 | Lucent Technologies Inc. | Charge pump having high switching speed and low switching noise |
| JP2830807B2 (ja) * | 1995-11-29 | 1998-12-02 | 日本電気株式会社 | 半導体メモリ装置 |
| GB2308513B (en) * | 1995-12-20 | 2000-11-22 | Hyundai Electronics Ind | Negative voltage drive circuit |
| US6064250A (en) * | 1996-07-29 | 2000-05-16 | Townsend And Townsend And Crew Llp | Various embodiments for a low power adaptive charge pump circuit |
| US5828095A (en) * | 1996-08-08 | 1998-10-27 | Micron Technology, Inc. | Charge pump |
| US6198339B1 (en) | 1996-09-17 | 2001-03-06 | International Business Machines Corporation | CVF current reference with standby mode |
| TW379329B (en) * | 1997-02-03 | 2000-01-11 | Matsushita Electric Ind Co Ltd | Charge pump circuit and logic circuit |
| KR100264959B1 (ko) * | 1997-04-30 | 2000-10-02 | 윤종용 | 반도체 장치의 고전압발생회로 |
| KR100280434B1 (ko) * | 1998-01-23 | 2001-03-02 | 김영환 | 고전압발생회로 |
| US6118248A (en) * | 1998-04-02 | 2000-09-12 | The Procter & Gamble Company | Battery having a built-in controller to extend battery service run time |
| US6163131A (en) * | 1998-04-02 | 2000-12-19 | The Procter & Gamble Company | Battery having a built-in controller |
| US6074775A (en) * | 1998-04-02 | 2000-06-13 | The Procter & Gamble Company | Battery having a built-in controller |
| US6835491B2 (en) | 1998-04-02 | 2004-12-28 | The Board Of Trustees Of The University Of Illinois | Battery having a built-in controller |
| US6198250B1 (en) | 1998-04-02 | 2001-03-06 | The Procter & Gamble Company | Primary battery having a built-in controller to extend battery run time |
| KR100294584B1 (ko) * | 1998-06-19 | 2001-09-17 | 윤종용 | 반도체메모리장치의기판바이어스전압발생회로 |
| US6456152B1 (en) * | 1999-05-17 | 2002-09-24 | Hitachi, Ltd. | Charge pump with improved reliability |
| DE19924568B4 (de) | 1999-05-28 | 2014-05-22 | Qimonda Ag | Ladungspumpe |
| DE19961517A1 (de) * | 1999-12-20 | 2001-07-05 | Infineon Technologies Ag | Anordnung zur Versorgung von Wortleitungen mit negativen Spannungen |
| US6285243B1 (en) | 2000-02-23 | 2001-09-04 | Micron Technology, Inc. | High-voltage charge pump circuit |
| US6664846B1 (en) * | 2000-08-30 | 2003-12-16 | Altera Corporation | Cross coupled N-channel negative pump |
| JP2005516454A (ja) * | 2002-01-23 | 2005-06-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路及び電池式電子装置 |
| US20050024125A1 (en) * | 2003-08-01 | 2005-02-03 | Mcnitt John L. | Highly efficient, high current drive, multi-phase voltage multiplier |
| US6995603B2 (en) * | 2004-03-03 | 2006-02-07 | Aimtron Technology Corp. | High efficiency charge pump with prevention from reverse current |
| US7915933B2 (en) * | 2006-11-30 | 2011-03-29 | Mosaid Technologies Incorporated | Circuit for clamping current in a charge pump |
| TW200826446A (en) * | 2006-12-08 | 2008-06-16 | Ememory Technology Inc | Two-phase charge pump circuit capable of avoiding body effect |
| US7741898B2 (en) * | 2007-01-23 | 2010-06-22 | Etron Technology, Inc. | Charge pump circuit for high voltage generation |
| KR101504587B1 (ko) * | 2008-08-12 | 2015-03-23 | 삼성전자주식회사 | 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로 |
| US7859891B2 (en) * | 2008-09-30 | 2010-12-28 | Seagate Technology Llc | Static source plane in stram |
| US10903829B2 (en) * | 2019-06-18 | 2021-01-26 | Infineon Technologies Austria Ag | Switched capacitor driving circuits for power semiconductors |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53107765U (ja) * | 1977-02-04 | 1978-08-29 | ||
| JPS59123717U (ja) * | 1983-02-10 | 1984-08-20 | 日本原子力研究所 | ラチエツト座金 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4307333A (en) * | 1980-07-29 | 1981-12-22 | Sperry Corporation | Two way regulating circuit |
| US4403158A (en) * | 1981-05-15 | 1983-09-06 | Inmos Corporation | Two-way regulated substrate bias generator |
| JPS6266656A (ja) * | 1985-09-19 | 1987-03-26 | Toshiba Corp | 基板電位生成回路 |
| JPH0750552B2 (ja) * | 1985-12-20 | 1995-05-31 | 三菱電機株式会社 | 内部電位発生回路 |
| DE8714849U1 (de) * | 1986-12-23 | 1987-12-23 | Jenoptik Jena Gmbh, Ddr 6900 Jena | Geregelter CMOS-Substratspannungsgenerator |
| JP2805210B2 (ja) * | 1989-06-09 | 1998-09-30 | 日本テキサス・インスツルメンツ株式会社 | 昇圧回路 |
| US5059815A (en) * | 1990-04-05 | 1991-10-22 | Advanced Micro Devices, Inc. | High voltage charge pumps with series capacitors |
| JP2805991B2 (ja) * | 1990-06-25 | 1998-09-30 | ソニー株式会社 | 基板バイアス発生回路 |
| KR930008876B1 (ko) * | 1990-08-17 | 1993-09-16 | 현대전자산업 주식회사 | 반도체소자의 고전압 발생회로 |
| US5157278A (en) * | 1990-10-30 | 1992-10-20 | Samsung Electronics Co., Ltd. | Substrate voltage generator for semiconductor device |
| JP2575956B2 (ja) * | 1991-01-29 | 1997-01-29 | 株式会社東芝 | 基板バイアス回路 |
| US5126590A (en) * | 1991-06-17 | 1992-06-30 | Micron Technology, Inc. | High efficiency charge pump |
| KR940005691B1 (ko) * | 1991-10-25 | 1994-06-22 | 삼성전자 주식회사 | 기판전압 발생 장치의 차아지 펌프회로 |
-
1992
- 1992-03-30 KR KR1019920005285A patent/KR950002726B1/ko not_active IP Right Cessation
- 1992-12-08 FR FR9214771A patent/FR2689340B1/fr not_active Expired - Fee Related
- 1992-12-17 DE DE4242804A patent/DE4242804C2/de not_active Expired - Lifetime
- 1992-12-31 GB GB9227141A patent/GB2265770B/en not_active Expired - Lifetime
- 1992-12-31 IT IT003000A patent/ITMI923000A1/it unknown
-
1993
- 1993-02-19 JP JP5030260A patent/JP2703706B2/ja not_active Expired - Lifetime
- 1993-03-30 US US08/038,097 patent/US5343088A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53107765U (ja) * | 1977-02-04 | 1978-08-29 | ||
| JPS59123717U (ja) * | 1983-02-10 | 1984-08-20 | 日本原子力研究所 | ラチエツト座金 |
Also Published As
| Publication number | Publication date |
|---|---|
| ITMI923000A1 (it) | 1994-07-01 |
| ITMI923000A0 (it) | 1992-12-31 |
| KR930020448A (ko) | 1993-10-19 |
| GB9227141D0 (en) | 1993-02-24 |
| FR2689340A1 (fr) | 1993-10-01 |
| GB2265770A (en) | 1993-10-06 |
| KR950002726B1 (ko) | 1995-03-24 |
| DE4242804A1 (de) | 1993-10-07 |
| FR2689340B1 (fr) | 1994-06-10 |
| GB2265770B (en) | 1995-12-13 |
| DE4242804C2 (de) | 1999-06-24 |
| JP2703706B2 (ja) | 1998-01-26 |
| US5343088A (en) | 1994-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2703706B2 (ja) | 電荷ポンプ回路 | |
| US6661682B2 (en) | High voltage generating charge pump circuit | |
| JP2755047B2 (ja) | 昇圧電位発生回路 | |
| US7994845B2 (en) | Switched-capacitor charge pumps | |
| US6888399B2 (en) | Semiconductor device equipped with a voltage step-up circuit | |
| US5347171A (en) | Efficient negative charge pump | |
| US20080042731A1 (en) | High efficiency bi-directional charge pump circuit | |
| US20030214346A1 (en) | Charge pump for negative voltages | |
| US4208595A (en) | Substrate generator | |
| JP3281984B2 (ja) | 基板電圧発生回路 | |
| US6037622A (en) | Charge pump circuits for low supply voltages | |
| US20060273843A1 (en) | High efficiency bi-directional charge pump circuit | |
| US5412257A (en) | High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump | |
| US7724073B2 (en) | Charge pump circuit | |
| US6316985B1 (en) | Substrate voltage generating circuit provided with a transistor having a thin gate oxide film and a semiconductor integrated circuit device provided with the same | |
| US4952863A (en) | Voltage regulator with power boost system | |
| JP2704459B2 (ja) | 半導体集積回路装置 | |
| US6605985B2 (en) | High-efficiency power charge pump supplying high DC output currents | |
| JPH06150652A (ja) | 半導体集積回路 | |
| JP2000067578A (ja) | 基板バイアス電圧発生回路 | |
| US4275437A (en) | Semiconductor circuit for voltage conversion | |
| KR20010078777A (ko) | 전하 펌프 장치 | |
| JPH09294367A (ja) | 電圧供給回路 | |
| CN108696118B (zh) | 增压电路及其中的基体的偏压方法 | |
| US6137342A (en) | High efficiency semiconductor substrate bias pump |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 15 |