DE4242804C2 - Ladungspumpkreis - Google Patents

Ladungspumpkreis

Info

Publication number
DE4242804C2
DE4242804C2 DE4242804A DE4242804A DE4242804C2 DE 4242804 C2 DE4242804 C2 DE 4242804C2 DE 4242804 A DE4242804 A DE 4242804A DE 4242804 A DE4242804 A DE 4242804A DE 4242804 C2 DE4242804 C2 DE 4242804C2
Authority
DE
Germany
Prior art keywords
node
switching device
pump
voltage
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4242804A
Other languages
English (en)
Other versions
DE4242804A1 (de
Inventor
Jun-Young Jeon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4242804A1 publication Critical patent/DE4242804A1/de
Application granted granted Critical
Publication of DE4242804C2 publication Critical patent/DE4242804C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung bezieht sich auf einen Ladungspumpkreis der im Oberbegriff des Patentanspruchs 1 genannten Art.
Eine solcher Ladungspumpkreis ist bereits aus der US 4 740 715 bekannt. Dieser Ladungspumpkreis dient zur Erzeugung einer Substratvorspannung. Der Ladungspumpkreis umfaßt einen Oszillator, einen Invertierer, zwei Transistoren und zwei weitere Transistoren, die als Dioden geschaltet sind. Der Ladungspumpkreis erzeugt eine negative Ausgangsspannung.
Üblicherweise setzt ein Dynamic Random Access Memory (DRAM) einen Substratspannungsgenerator zur Erzeugung einer negativen Substratvorspannung innerhalb eines Speichermicrochips ein. Die Vorteile einer negativen Substratvorspannung sind eine erhöhte Punch-through-Spannung und eine geringere Variation der Schwellenwertspannung von Transistoren und einer Erhöhung der Arbeitsgeschwindigkeit von Transistoren aufgrund einer Reduzierung der Sperrschichtkapazität. Dadurch wird der Sperrstrom der Transistoren verringert. Weiterhin wird verhindert, daß der Transistor durch einen Unterschwinger der Eingangsspannung einer TTL-(Transistor-Transistorlogik) Eingangsklemme in Vorwärtsrichtung vorgespannt wird. Auf diese Weise wird der geschützt und durch eine negative Substratvorspannung unter Verwendung eines Substratspannungsgenerators das Betriebsverhalten des Microspeicherchips verbessert.
Es ist die Aufgabe der Erfindung, einen Ladungspumpkreis anzugeben, der einen geringen Bereitschaftsstrom aufweist, mit kleinen Kapazitäten betrieben werden kann und die Substratvorspannung beim Einschalten schnell und reproduzierbar aufbaut, wenn eine Betriebsspannung wiederholt an den Ladungspumpkreis angelegt und von diesem entfernt wird.
Diese Aufgabe wird durch den unabhängigen Anspruch 1 gelöst.
Bevorzugte Ausführungsformen sind Gegenstand der Unteransprüche.
Im folgenden wird eine bevorzugte Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Dabei zeigen:
Fig. 1 ein Schaltkreisdiagramm eines Ladungspump­ kreises, der die vorliegende Erfindung einsetzt;
Fig. 2 ein Zeitablaufdiagramm, das die Betriebsweise nach Fig. 1 darstellt;
Fig. 3 ein Diagramm, das die Anstiegscharakteristik einer Substratspannung gemäß Fig. 6 darstellt;
Fig. 4 ein Diagramm, das die Anstiegscharakteristik einer Substratspannung gemäß Fig. 1 darstellt;
Fig. 5 ein Blockschaltbild eines allgemeinen Substratspan­ nungsgenerators;
Fig. 6 ein Schaltkreisdiagramm, das einen herkömmlichen Ladungspumpkreis darstellt; und
Fig. 7 ein Zeitablaufdiagramm, das die Betriebsweise gemäß Fig. 6 darstellt.
In der Fig. 5 ist allgemein ein Substratspannungsgenerator dargestellt. Der Substratspannungsgenerator nach der Fig. 5 weist einen Oszillator 1, einen Treiber 2, einen Ladungspum­ pkreis 3 und einen Detektor 4 auf. Falls ein Aus­ gangssignal des Detektors 4 dem Oszillator 1 über eine Rückkopplungsschleife zugeführt wird, wird der Oszillator 1 nur dann betrieben, wenn eine Substratspannung VBB keine konstante negative Spannung aufrechterhält. Der Treiber 2 führt ein Rechteck-Wellensignal 9 dem Ladungspumpkondensa­ tor 5 des Ladungspumpkreises 3 durch Verstärkung eines Wechselspannungs-(AC)-Signals 8, das durch den Oszil­ lator 1 erzeugt wird, zu. Der Ladungspumpkreis 3, der an der Substratspannung VBB anliegt, weist einen La­ dungspumpkondensator 5 und zwei Dioden 6, 7 auf. Der Pegel einer Spannung, mit der der Ladungspumpkondensator 5 auf­ geladen wird, wird durch die Amplitude des Rechteck-Wellensignals 9, das zugeführt wird, bestimmt. Falls das Rechteckig-Wellensignal 9 den logischen Zustand "high" aufweist, wird eine Diode DGND durchgeschaltet und Ladungen werden auf das Massepotential ent­ laden. Zwischenzeitlich werden, falls sich das Rechteck-Wel­ lensignal 9 im logischen Zustand "low" befindet, da eine Diode DSUB durchgeschaltet wird, Ladungen von dem Substrat­ spannungsanschluß übertragen und die Substratspannung VBB wird auf eine negative Spannung herabgesetzt.
Die Fig. 6 zeigt einen herkömmlichen Ladungspump­ kreis, wobei der Schaltkreis aus P-Kanal-MOS-Transistoren besteht. Die Fig. 7 zeigt ein Zeitdiagramm eines Betriebs­ ablaufs eines herkömmlichen Ladungskreises der Fig. 6. Die Betriebsweise des Ladungspumpkreises wird nachfolgend unter Bezugnahme auf die Fig. 6 und 7 be­ schrieben. Zur vereinfachten Darstellung wird angenommen, daß die MOS-Transistoren der Fig. 6 ideale Transistoren sind und deshalb werden die Schwellwertspannungen der MOS- Transistoren nicht in Betracht gezogen. Der Ladungspump­ kreis wird durch die Taktsignale CLK1 bis CLK4 betrieben. Die Taktsignale CLK1 und CLK2 weisen die gleiche Phase und eine unterschiedliche Pulsbreite zueinander auf und ähnlich besitzen die Taktsignale CLK3 und CLK4 die glei­ che Phase und eine unterschiedliche Pulsbreite zueinander. Weiterhin sind die Phasen der Taktsignale CLK1 und CLK2 in der Phase gegenüber den Taktsignalen CLK3 und CLK4 entgegen­ gesetzt und hierdurch führt der Ladungspumpkreis Pumpoperationen zweimal während einer Periode durch. Falls die Taktsignale CLK1 und CLK2 den logischen Zustand "high" einer Versorgungsspannung Vcc annehmen, nehmen die Taktsig­ nale CLK3 und CLK4 den logischen Zustand "low" einer Grund­ spannung Vss nach Ablauf einer vorgegebenen Zeitspanne an. Zu diesem Zeitpunkt werden, da die Spannungen an den Knoten­ punkten c und d auf eine negative Versorgungsspannung -Vcc durch einen dritten und einen fünften Pumpkondensator 13 und 14 gesetzt werden, ein dritter und ein fünfter Transis­ tor 23 und 25 durchgeschaltet. Dadurch werden Ladungen, die zu dem Knotenpunkt b von einer Substratspannungswelle VBB während der Hälfte einer vorhergehenden Periode übergegangen sein müssen, auf einen Massepotentialanschluß über den drit­ ten Transistor 23 übertragen. Zwischenzeitlich wird in dem Knotenpunkt c, da sich die Ladungsträger von der Substrat­ spannung VBB über den fünften Transistor 25, der durchge­ schaltet wird, entladen, die Substratspannung VBB auf eine negative Spannung herabgesetzt. In diesem Fall wird ein sechster Transistor 26, da die Spannung an dem Knotenpunkt b die Grundspannung Vss übersteigt, abgeschaltet und der Mas­ sepotentialanschluß wird von der Substratspannung VBB ge­ trennt. Falls sich die Taktsignale CLK3 und CLK4 im logi­ schen Zustand "high" der Versorgungsspannung Vcc befinden und die Taktsignale CLK1 und CLK2 den logischen Zustand "low" des Massepotentials Vss annehmen, werden, da die Kno­ tenpunkte a und b auf die negative Versorgungsspannung -Vcc durch den ersten und den zweiten Pumpkondensator 11 und 12 herabgesetzt werden, der zweite und der sechste Transis­ tor 22 und 26 durchgeschaltet. Demzufolge werden Ladungen, die zu dem Knotenpunkt c von der Substrat­ spannung VBB während der Hälfte einer vorhergegangenen Periode geflossen sind, zu dem Massespannungsanschluß über den sechsten Transistor 26 übertragen. Zwischenzeitlich wird die Substratspannung VBB, da Ladungen zu dem Knotenpunkt b über den zweiten Transistor 22, der durchgeschaltet wird, geflossen sind, auf eine negative Spannung herabgesetzt. Zu diesem Zeitpunkt wird der dritte Transistor 23, falls die Spannung des Knotenpunkts c die Massespannung Vss über­ steigt, eingeschaltet, wodurch der Massespannungsanschluß von der Substratspannung VBB abgetrennt wird.
Allerdings sollten in diesem Fall der zweite und der dritte Transistor 22 und 23 oder der fünfte und der sechste Tran­ sistor 25 und 26 nicht gleichzeitig eingeschaltet werden. Falls der zweite und der dritte Transistor 22 und 23 oder der fünfte und der sechste Transistor 25 und 26 gleichzeitig eingeschaltet werden, kann die Stubstratspannung VBB, da der Massespannungsanschluß und die Substratspannung VBB mitein­ ander verbunden sind, nicht auf die negative Spannung herab­ gesetzt werden. Allerdings können in dem Schaltkreis nach der Fig. 6 der zweite und der dritte Transistor 22 und 23 oder der fünfte und der sechste Transistor 25 und 26 gleich­ zeitig eingeschaltet werden. Dies bedeutet, daß, wenn die Versorgungsspannung Vcc herabgesetzt wird, nachdem die Ver­ sorgung des Mikrospeicherchips eingeschaltet ist, die Versorgungsspannung Vcc ansteigt, wobei die Knotenpunkte a bis d auf die negative Versorgungsspannung -Vcc durch den ersten bis vierten Pumpkondensator 11 bis 14 herabgesetzt werden. In diesem Fall weist der erste und der vierte Tran­ sistor 21 und 24, da die Substratspannung VBB auf die nega­ tive Spannung gelegt ist, Gates auf, die mit der Substrat­ spannung VBB verbunden sind, die abgeschaltet sind. Weiter­ hin werden der zweite und der sechste Transistor 22 und 26 durch die Knotenpunkte a und b eingeschaltet und der dritte und der fünfte Transistor 23 und 25 werden durch die Knoten­ punkte c und d eingeschaltet. Dies bedeutet, da der zweite und der dritte Transistor 22 und 23 und der fünfte und der sechste Transistor 25 und 26 gleichzeitig eingeschaltet wer­ den, daß die Substratspannung VBB mit dem Massepotentialan­ schluß verbunden wird und die Substratspannung VBB kann nicht auf die negative Spannung herabgesetzt werden. Demzu­ folge muß die Versorgungsspannung Vcc mit einem beträchtlich hohen Pegel zugeführt werden. Jedoch wird, falls die Sub­ stratspannung VBB auf die negative Spannung an der Span­ nungsversorgung Vcc mit einem hohen Pegel gesetzt wird, da der Oszillator bei einer Versorgungsspannung Vcc mit hohem Pegel betrieben wird, der Bereitschaftsstrom abrupt ver­ größert.
Fig. 3 zeigt eine Anstiegskennlinie der Substratspan­ nung VBB des Ladungspumpkreises nach der Fig. 6, wenn die Versorgungsspannung Vcc aufeinanderfolgend ansteigt oder abfällt. In einem ersten Zyklus wird die Substratspan­ nung VBB, wenn die Versorgungsspannung Vcc ansteigt, auf eine negative Spannung mit der Versorgungsspannung Vcc von ungefähr 2 V gesetzt. Allerdings wird die Substratspan­ nung VBB in einem zweiten Zyklus, wenn die Versorgungsspan­ nung Vcc wieder ansteigt, nachdem die Versorgungsspan­ nung Vcc auf 0 V herabgesetzt wird, auf die negative Spannung der Versorgungsspannung Vcc von 4 V oder mehr gesetzt. Hier­ durch wird der Bereitschaftsstrom angehoben, da die Sub­ stratspannung VBB auf die negative Spannung der Versor­ gungsspannung Vcc mit einem hohen Pegel gesetzt wird.
Weiterhin wird in dem Ladungspumpkreis nach der Fig. 6, da das Potential der Knotenpunkte b und c, die mit dem dritten und dem sechsten Transistor 23 und 26 verbunden sind, nicht konstant ist, die Effizienz des Ladungspumpens herabgesetzt. Anders ausgedrückt wird die ausreichende und plötzliche Entladung, wenn die Ladungen, die von der Sub­ stratspannung VBB zu dem Massepotentialanschluß entladen werden, da das Potential der Knotenpunkte b und c nicht die negative Versorgungsspannung -Vcc beibehält und die negative Spannung -Vcc oder mehr übersteigt, nicht durchgeführt und die Effizienz des Ladungspumpens wird herabgesetzt.
In der bevorzugten Ausführungsform werden die Schwellwert­ spannungen der Transistoren nach der Fig. 1 zur Verein­ fachung der Beschreibung nicht in Betracht gezogen. Ein ers­ ter Pumpkondensator 31 besitzt einen Anschluß, der mit einem Taktsignal CLK1 verbunden ist. Ein zweiter Pumpkondensator 32 besitzt einen Anschluß, der mit einem Taktsignal CLK2 verbunden ist, der eine kleinere Pulsbreite als das Taktsignal CLK1 und die gleiche Phase wie das Taktsignal CLK1 aufweist. Ein dritter Pumpkondensa­ tor 33 ist parallel mit dem zweiten Pumpkondensator 32 geschaltet, wobei ein Anschluß mit dem Taktsignal CLK2 ver­ bunden ist. Ein vierter Pumpkondensator 34 besitzt einen Anschluß, der mit einem Taktsignal CLK3 verbunden ist, der eine kleinere Pulsbreite als das Taktsignal CLK1 und eine unterschiedliche Phase wie das Taktsignal CLK1 auf­ weist. Ein fünfter Pumpkondensator 35 ist parallel zu dem Taktsignal CLK3 geschaltet, wobei ein Anschluß mit dem drit­ ten Pumpkondensator 33 verbunden ist. Ein sechster Pump­ kondensator 36 besitzt einen Anschluß, der mit einem Takt­ signal CLK4 verbunden ist, der eine größere Puls­ breite als diejenige des Taktsignals CLK3 und die gleiche Phase wie das Taktsignal CLK3 aufweist. Der erste bis sechs­ te Pumpkondensator 31 bis 36 besteht aus einem Transistor und besitzt die anderen Anschlüsse, die mit den Knotenpunk­ ten A bis F jeweils verbunden sind. Weiterhin ist ein erster Transistor 41 vorgesehen, dessen Kanal zwischen den Knoten­ punkten A und B und dem Gate, das mit dem Knotenpunkt F ver­ bunden ist, geschaltet ist. Ein zweiter Transistor 42 be­ sitzt einen Kanal, der zwischen dem Knotenpunkt B und einer Substratspannung VBB geschaltet ist und dessen Gate mit dem Knotenpunkt A verbunden ist. Ein dritter Transis­ tor 43 besitzt einen Kanal, der zwischen dem Knotenpunkt B und einem Massepotentialanschluß (Grundspannungsanschluß) verbunden ist und der ein Gate aufweist, das mit dem Knoten­ punkt E verbunden ist. Ein vierter Transistor 44 besitzt einen Kanal, der zwischen den Knotenpunkten C und D geschal­ tet ist und dessen Gate mit dem Knotenpunkt E verbunden ist. Ein fünfter Transistor 45 besitzt einen Kanal, der zwischen den Knotenpunkten F und D geschaltet ist und dessen Gate mit dem Knotenpunkt A verbunden ist. Ein sechster Transistor 46 besitzt einen Kanal, der zwischen dem Knotenpunkt D und der Substratspannung VBB geschaltet ist und dessen Gate mit dem Knotenpunkt F verbunden ist. Ein siebter Transistor 47 be­ sitzt einen Kanal, der zwischen dem Knotenpunkt D und dem Massepotentialanschluß geschaltet ist und dessen Gate mit dem Knotenpunkt C verbunden ist. Ein achter Transistor 48 besitzt einen Kanal, der zwischen den Knotenpunkten E und D geschaltet ist und dessen Gate mit dem Knotenpunkt C verbun­ den ist. Der zweite und der sechste Transistor 42 und 46 dienen der Übertragung der Ladungen von der Substratspan­ nung VBB und der dritte und der siebte Transistor 43 und 47 übertragen Ladungen von der Substratspannung VBB zu dem Mas­ sepotentialanschluß. Weiterhin bewirken der erste und der fünfte Transistor 41 und 45, daß der zweite und der sechste Transistor 42 und 46 durch die Übertragung der Ladungen in den Knotenpunkten B und D jeweils zu den Knotenpunkten A und F gesperrt werden. Deshalb werden die Knoten­ punkte B und D von der Substratspannung VBB abgetrennt. Gleichzeitig bewirken der vierte und der achte Transistor 44 und 48, daß der dritte und der siebte Transistor 43 und 47 durch die Übertragung der Ladungen in den Knotenpunkten B und D zu den Knotenpunkten C und E gesperrt werden, um dem­ zufolge die Knotenpunkte B und D von dem Massepotentialan­ schluß abzutrennen.
In Fig. 2 ist ein Betriebszeitablaufdiagramm der Fig. 1 dargestellt. Die Betriebsweise des Ladungspumpkrei­ ses, der die vorliegende Erfindung einsetzt, wird nachfol­ gend unter Bezugnahme auf die Fig. 1 und 2 beschrieben.
Der Ladungspumpkreis wird durch Taktsignale CLK1 bis CLK4 betrieben. Die Taktsignale CLK1 und CLK2 besitzen zu­ einander die gleiche Phase und eine unterschiedliche Puls­ breite und in ähnlicher Weise besitzen die Taktsignale CLK3 und CLK4 die gleiche Phase zueinander und eine unterschied­ liche Pulsbreite. Die Phase der Taktsignale CLK1 und CLK2 sind zu den Taktsignalen CLK3 und CLK4 gegenläufig. Hier­ durch führt der Ladungspumpkreis Pumpvorgänge zwei­ mal während einer Periode durch. Falls sich die Taktsig­ nale CLK1 und CLK2 im logischen Zustand "high" eines Ver­ sorgungsspannungsniveaus Vcc befinden, gehen die Taktsig­ nale CLK3 und CLK4 zu dem logischen Zustand "low" eines Mas­ sespannungspotentials Vss nach der Verzögerung einer vorge­ gebenen Zeitspanne über. Zu diesem Zeitpunkt werden die Spannungen an den Knotenpunkten D, E und F auf eine negative Versorgungsspannung -Vcc durch den vierten, fünften und sechsten Pumpkondensator 34, 35 und 36 gesetzt, so daß der erste, dritte, vierte und sechste Transistor 41, 43, 44 und 46 durchgeschaltet werden. Deshalb werden Ladungen, die zu dem Knotenpunkt B von der Substratspannung VBB während der Hälfte einer vorherigen Periode geflossen sind, auf den Mas­ sespannungsanschluß über den dritten Transistor 43 entladen. Da diese Ladungen von der Substratspannung VBB auch zu dem Knotenpunkt A durch den Transistor 41 zugeführt werden, wird die Spannung an dem Knotenpunkt A über der Massespannung Vss beibehalten. Dementsprechend wird der zweite Transistor 42 abgeschaltet und der Knotenpunkt B wird von der Substrat­ spannung VBB abgetrennt. Weiterhin wird die Spannung des Knotenpunkts C, da die Ladungen von der Substratspannung VBB auch zu dem Knotenpunkt c über den Transistor 44 hin über­ tragen werden, über der Massespannung Vss beibehalten. Dem­ entsprechend wird der siebte Transistor 47 abgeschaltet und der Knotenpunkt B wird von der Substratspannung VBB abge­ trennt, so daß der achte Transistor 48 abgeschaltet wird, und die Spannung des Knotenpunkts E wird über der negativen Versorgungsspannung -Vcc beibehalten. Zu diesem Zeitpunkt werden Ladungen von der Substratspannung VBB zu dem Knoten­ punkt D über den sechsten Transistor 46 übertragen, der durchgeschaltet wird, und als Ergebnis hiervon wird die Sub­ stratspannung VBB auf eine negative Spannung herabgesetzt.
Falls die Taktsignale CLK3 und CLK4 den logischen Zustand "high" des Versorgungsspannungsniveaus Vcc einnehmen und die Taktsignale CLK1 und CLK2 den logischen Zustand "low" des Massespannungspotentials Vss annehmen, nehmen die Knoten­ punkte A, B und C die negative Versorgungsspannung -Vcc durch den ersten, zweiten und dritten Pumpeflkondensator 31, 32 und 33 an, so daß der zweite, fünfte, siebte und achte Transistor 42, 45, 47 und 48 durchgeschaltet werden. Demzu­ folge werden die Ladungen, die zu dem Knotenpunkt D von der Substratspannung VBB während der Hälfte einer vorherigen Periode geflossen sind, an den Massespannungsanschluß über den siebten Transistor 47 angelegt. Da diese Ladungen von der Substratspannung VBB zu dem Knotenpunkt F über den Tran­ sistor 45 übertragen werden, wird die Spannung des Knoten­ punkts F über der Massespannung Vss oder höher durch den fünften Transistor 45 aufrechterhalten. Dementsprechend wird der sechste Transistor 46 abgeschaltet und der Knotenpunkt D wird von der Substratspannung VBB abgetrennt. Weiterhin wird die Spannung des Knotenpunkts E, da die Ladung von der Sub­ stratspannung VBB ebenfalls zu dem Knotenpunkt E über den achten Transistor 48 übertragen wird, über der Massespan­ nung Vss aufrechterhalten. Dementsprechend wird der vierte Transistor 44 abgeschaltet, so daß die Spannung des Knoten­ punkts C über der negativen Versorgungsspannung -Vcc beibe­ halten wird. Zu diesem Zeitpunkt werden Ladungen von der Substratspannung VBB zu dem Knotenpunkt B durch den zweiten Transistor 42 übertragen, der durchgeschaltet wird, und als Ergebnis hiervon wird die Substratspannung VBB auf eine ne­ gative Spannung herabgesetzt.
Nach Fig. 1 ist der Massespannungsanschluß, da dort kein Bereich vorhanden ist, wo die Substratspannung VBB mit dem Gate des Transistors verbunden ist, von der Substratspan­ nung VBB getrennt. Dies bedeutet, daß die Knotenpunkte A bis F, falls die Versorgungsspannung Vcc in Folge ansteigt und abfällt, auf die negative Spannung durch die Pumpkonden­ satoren 31 bis 36 herabgesetzt werden, da die Knotenpunkte A und F auf ein Massespannungspotential durch die von dem Mas­ sespannungsanschluß über den fünften und ersten Transis­ tor 45 und 41 aufgenommenen Ladungen entladen werden, und der zweite und der sechste Transistor 42 und 46 werden abge­ schaltet. Deshalb werden die Knotenpunkte B und D umgehend von der Substratspannung VBB abgetrennt. Folglich wird die Substratspannung VBB, da der Massespannungsanschluß von der Substratspannung VBB abgetrennt wird, schnell auf die nega­ tive Spannung herabgesetzt, d. h. auf ein unteres Potential der Versorgungsspannung Vcc.
Zusätzlich werden die Ladungen in den Knotenpunkten B und D, da die Knotenpunkte B und D in einen verriegelten Zustand über den vierten und achten Transistor 44 und 48 versetzt werden, jeweils zu den Knotenpunkten C und E zugeführt und der siebte und der dritte Transistor 47 und 43 werden voll­ ständig abgeschaltet. Hierdurch werden die Knotenpunkte B und D von dem Massepotentialanschluß abgetrennt. Weiterhin werden die Gate-Spannungen des dritten und des siebten Tran­ sistors 43 und 47 durch den dritten und den fünften Pump­ kondensator 33 und 35 auf der negativen Versorgungsspan­ nung -Vcc gehalten, so daß Ladungen der Knotenpunkte B und D rasch und ausreichend auf den Massespannungsanschluß über den dritten und den siebten Transistor 43 und 47 übertragen werden können. Demzufolge wird die Ladungspumpeffizienz angehoben, und da die Zahl der Arbeitsvorgänge des Ladungs­ pumpkreises, die für die Heraufsetzung der Substrat­ spannung VBB erforderlich ist, herabgesetzt wird, wird der Stand-by-Strom herabgesetzt.
Nach Fig. 4 wird in einem ersten Zyklus, wenn die Versor­ gungsspannung Vcc aufeinanderfolgend angehoben und herabge­ setzt wird, die Substratspannung VBB auf die negative Span­ nung der Versorgungsspannung Vcc auf das gleiche Potential wie in einem zweiten Zyklus gesetzt.
In der vorstehend beschriebenen Ausführungsform kann mindes­ tens eine Diode in Reihe mit den Gates der Transistoren ge­ schaltet werden, um zu verhindern, daß Gate-Oxidschichten zerstört werden, falls ein hohes elektrisches Feld zu den Gate-Oxidschichten der Transistoren nach der Fig. 1 ange­ legt wird.

Claims (10)

1. Ladungspumpkreis, der einen Ausgangsanschluß, der mit einer Substratspannung (VBB) verbunden ist, einen ersten Pumpkondensator (32) zur Aufnahme eines ersten Rechteck-Wellensignals (CLK2), einen zweiten Pumpkondensator (34) zur Aufnahme eines zweiten Rechteck-Wellensignals (CLK3), das eine unterschiedliche Phase zu dem ersten Rechteck-Wellensignal (CLK2) besitzt, einen ersten Pumpknotenpunkt (B), der mit dem ersten Pumpkondensator (32) verbunden ist, eine erste Schalteinrichtung (42), die zwei Anschlüsse besitzt, die mit dem ersten Pumpknotenpunkt (B) und dem Ausgangsanschluß verbunden sind, eine zweite Schalteinrichtung (43), die mit dem ersten Pumpknotenpunkt (B) und einem Massepotentialanschluß verbunden ist, einen zweiten Pumpknotenpunkt (D), der mit dem zweiten Pumpkondensator (34) verbunden ist, eine dritte Schalteinrichtung (46), die zwei Anschlüsse besitzt, die mit dem zweiten Pumpknotenpunkt (D) und dem Ausgangsanschluß verbunden sind, und eine vierte Schalteinrichtung (47) aufweist, die mit dem zweiten Pumpknotenpunkt (D) und dem Massespannungsanschluß verbunden ist, wobei der Ladungspumpkreis zweimal während einer Periode des ersten und zweiten Rechteck-Wellensignals (CLK2, CLK3) Ladung zu dem Ausgangsanschlußpunkt pumpt, gekennzeichnet durch folgende Merkmale:
eine erste Einrichtung (33, 35), die mit Steueranschlüssen der zweiten und der vierten Schalteinrichtung (43, 47) verbunden ist, um die Betriebsweise der zweiten und vierten Schalteinrichtung (43, 47) zu steuern; und
eine zweite Einrichtung (44, 48), die mit dem ersten und dem zweiten Pumpknotenpunkt (B, D) und mit den Steueranschlüssen der zweiten und der vierten Schalteinrichtung (43, 47) zum komplementären Betrieb der zweiten und der vierten Schalteinrichtung (43, 47) durch Aufnahme eines Signals der ersten Einrichtung (33, 35) verbunden ist.
2. Ladungspumpkreis nach Anspruch 1, gekennzeichnet durch einen dritten Pumpkondensator (31) zur Aufnahme eines dritten Rechteck-Wellensignals (CLK1), das die gleiche Phase, aber eine unterschiedliche Pulsbreite bezüglich des ersten Rechteck-Wellensignals (CLK2) aufweist, einen vierten Pumpkondensator (36) zur Aufnahme eines vierten Rechteck-Wellensignals (CLK4), das eine unterschiedliche Phase als das erste und das dritte Rechteck-Wellensignal (CLK2, CLK1) und eine unterschiedliche Pulsbreite als das zweite Rechteck-Wellensignal (CLK3) aufweist, wobei die erste Schalteinrichtung (42) einen Steueranschluß aufweist, der mit dem dritten Pumpkondensator (31) verbunden ist, wobei die dritte Schalteinrichtung (46) einen mit dem vierten Pumpkondensator (36) verbundenen Steueranschluß aufweist, und eine dritte Einrichtung (41, 45), die mit dem dritten Pumpkondensator (31) und dem vierten Pumpkondensator (36) verbunden ist, um den ersten Pumpknotenpunkt (B) von dem zweiten Pumpknotenpunkt (D) zeitweise zu trennen.
3. Ladungspumpkreis nach Anspruch 2, dadurch gekennzeichnet, daß die dritte Einrichtung folgende Merkmale aufweist:
eine fünfte Schalteinrichtung (41), die zwei Anschlüsse aufweist, die zwischen dem ersten Pumpkondensator (31) und dem ersten Pumpknotenpunkt (B) verbunden ist und die einen Steueranschluß aufweist, der mit dem vierten Pumpkondensator (36) verbunden ist; und
eine sechste Schalteinrichtung (45), die zwei Anschlüsse aufweist, die zwischen dem vierten Pumpkondensator (36) und dem zweiten Pumpknotenpunkt (D) verbunden ist und die einen Steueranschluß aufweist, der mit dem dritten Pumpkondensator (31) verbunden ist.
4. Ladungspumpkreis nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die erste Einrichtung folgende Merkmale aufweist:
einen fünften Pumpkondensator (35), der mit einem Steueranschluß der zweiten Schalteinrichtung (43) zur Aufnahme des zweiten Rechteck-Wellensignals (CLK3) verbunden ist; und
einen sechsten Pumpkondensator (33), der mit einem Steueranschluß der vierten Schalteinrichtung (47) zur Aufnahme des ersten Rechteck-Wellensignals (CLK2) verbunden ist.
5. Ladungspumpkreis nach Anspruch 4, dadurch gekennzeichnet, daß die zweite Einrichtung folgende Merkmale aufweist:
eine siebte Schalteinrichtung (48), die zwei Anschlüsse, die zwischen dem fünften Pumpkondensator (35) und dem zweiten Pumpknotenpunkt (D) verbunden sind, und einen Steueranschluß aufweist, der mit dem sechsten Pumpkondensator (33) verbunden ist; und
eine achte Schalteinrichtung (44), die zwei Anschlüsse, die zwischen dem sechsten Pumpkondensator (33) und dem ersten Pumpknotenpunkt (B) verbunden sind, und einen Steueranschluß aufweist, der mit dem fünften Pumpkondensator (35) verbunden ist.
6. Ladungspumpkreis nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der erste bis sechste Pumpkondensator (31, 32, 33, 34, 35, 36) durch einen P- Kanal-MOS-Transistor gebildet wird.
7. Ladungspumpkreis nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die erste bis achte Schalteinrichtung (41, 42, 43, 44, 45, 46, 47, 48) durch einen P- Kanal-MOS-Transistor gebildet wird.
8. Ladungspumpkreis nach Anspruch 7, dadurch gekennzeichnet, daß die Gates der P-Kanal-MOS-Transistoren, die die zweite und vierte bis achte Schalteinrichtung (41, 43, 44, 45, 47, 48) bilden, jeweils mit mindestens einer Schutzeinrichtung verbunden sind.
9. Ladungspumpkreis nach Anspruch 8, dadurch gekennzeichnet, daß die Schutzeinrichtung eine Diode aufweist.
10. Ladungspumpkreis nach Anspruch 9, dadurch gekennzeichnet, daß die Diode durch einen P-Kanal-MOS-Transistor gebildet wird.
DE4242804A 1992-03-30 1992-12-17 Ladungspumpkreis Expired - Lifetime DE4242804C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920005285A KR950002726B1 (ko) 1992-03-30 1992-03-30 기판전압 발생기의 전하 펌프 회로

Publications (2)

Publication Number Publication Date
DE4242804A1 DE4242804A1 (de) 1993-10-07
DE4242804C2 true DE4242804C2 (de) 1999-06-24

Family

ID=19331105

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4242804A Expired - Lifetime DE4242804C2 (de) 1992-03-30 1992-12-17 Ladungspumpkreis

Country Status (7)

Country Link
US (1) US5343088A (de)
JP (1) JP2703706B2 (de)
KR (1) KR950002726B1 (de)
DE (1) DE4242804C2 (de)
FR (1) FR2689340B1 (de)
GB (1) GB2265770B (de)
IT (1) ITMI923000A1 (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100285974B1 (ko) * 1992-11-18 2001-04-16 사와무라 시코 승압전원 발생회로
JP3643385B2 (ja) * 1993-05-19 2005-04-27 株式会社東芝 半導体回路装置
US5642073A (en) * 1993-12-06 1997-06-24 Micron Technology, Inc. System powered with inter-coupled charge pumps
US5493249A (en) * 1993-12-06 1996-02-20 Micron Technology, Inc. System powered with inter-coupled charge pumps
KR100307514B1 (ko) * 1994-07-30 2001-12-01 김영환 차지펌프회로
US5672997A (en) * 1994-09-21 1997-09-30 Intel Corporation Method and apparatus for reducing the nominal operating voltage supplied to an integrated circuit
JP3244601B2 (ja) * 1994-12-09 2002-01-07 富士通株式会社 半導体集積回路
KR0137317B1 (ko) * 1994-12-29 1998-04-29 김광호 반도체 메모리소자의 활성싸이클에서 사용되는 승압회로
KR100208443B1 (ko) * 1995-10-14 1999-07-15 김영환 네가티브 전압 구동회로
US5767736A (en) * 1995-11-27 1998-06-16 Lucent Technologies Inc. Charge pump having high switching speed and low switching noise
JP2830807B2 (ja) * 1995-11-29 1998-12-02 日本電気株式会社 半導体メモリ装置
GB2308513B (en) * 1995-12-20 2000-11-22 Hyundai Electronics Ind Negative voltage drive circuit
US6064250A (en) 1996-07-29 2000-05-16 Townsend And Townsend And Crew Llp Various embodiments for a low power adaptive charge pump circuit
US5828095A (en) * 1996-08-08 1998-10-27 Micron Technology, Inc. Charge pump
US6198339B1 (en) 1996-09-17 2001-03-06 International Business Machines Corporation CVF current reference with standby mode
US6107863A (en) * 1997-02-03 2000-08-22 Matsushita Electric Industrial Co., Ltd. Charge pump circuit and logic circuit
KR100264959B1 (ko) * 1997-04-30 2000-10-02 윤종용 반도체 장치의 고전압발생회로
KR100280434B1 (ko) * 1998-01-23 2001-03-02 김영환 고전압발생회로
US6163131A (en) * 1998-04-02 2000-12-19 The Procter & Gamble Company Battery having a built-in controller
US6118248A (en) * 1998-04-02 2000-09-12 The Procter & Gamble Company Battery having a built-in controller to extend battery service run time
US6835491B2 (en) 1998-04-02 2004-12-28 The Board Of Trustees Of The University Of Illinois Battery having a built-in controller
US6198250B1 (en) 1998-04-02 2001-03-06 The Procter & Gamble Company Primary battery having a built-in controller to extend battery run time
US6074775A (en) * 1998-04-02 2000-06-13 The Procter & Gamble Company Battery having a built-in controller
KR100294584B1 (ko) 1998-06-19 2001-09-17 윤종용 반도체메모리장치의기판바이어스전압발생회로
US6456152B1 (en) * 1999-05-17 2002-09-24 Hitachi, Ltd. Charge pump with improved reliability
DE19924568B4 (de) * 1999-05-28 2014-05-22 Qimonda Ag Ladungspumpe
DE19961517A1 (de) * 1999-12-20 2001-07-05 Infineon Technologies Ag Anordnung zur Versorgung von Wortleitungen mit negativen Spannungen
US6285243B1 (en) * 2000-02-23 2001-09-04 Micron Technology, Inc. High-voltage charge pump circuit
US6664846B1 (en) * 2000-08-30 2003-12-16 Altera Corporation Cross coupled N-channel negative pump
KR100938039B1 (ko) * 2002-01-23 2010-01-21 엔엑스피 비 브이 집적 회로 및 배터리 전력 공급형 전자 장치
US20050024125A1 (en) * 2003-08-01 2005-02-03 Mcnitt John L. Highly efficient, high current drive, multi-phase voltage multiplier
US6995603B2 (en) * 2004-03-03 2006-02-07 Aimtron Technology Corp. High efficiency charge pump with prevention from reverse current
US7915933B2 (en) * 2006-11-30 2011-03-29 Mosaid Technologies Incorporated Circuit for clamping current in a charge pump
TW200826446A (en) * 2006-12-08 2008-06-16 Ememory Technology Inc Two-phase charge pump circuit capable of avoiding body effect
US7741898B2 (en) * 2007-01-23 2010-06-22 Etron Technology, Inc. Charge pump circuit for high voltage generation
KR101504587B1 (ko) * 2008-08-12 2015-03-23 삼성전자주식회사 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로
US7859891B2 (en) * 2008-09-30 2010-12-28 Seagate Technology Llc Static source plane in stram
US10903829B2 (en) * 2019-06-18 2021-01-26 Infineon Technologies Austria Ag Switched capacitor driving circuits for power semiconductors

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4740715A (en) * 1985-09-19 1988-04-26 Kabushiki Kaisha Toshiba Self substrate bias generator formed in a well

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53107765U (de) * 1977-02-04 1978-08-29
US4307333A (en) * 1980-07-29 1981-12-22 Sperry Corporation Two way regulating circuit
US4403158A (en) * 1981-05-15 1983-09-06 Inmos Corporation Two-way regulated substrate bias generator
JPS59123717U (ja) * 1983-02-10 1984-08-20 日本原子力研究所 ラチエツト座金
JPH0750552B2 (ja) * 1985-12-20 1995-05-31 三菱電機株式会社 内部電位発生回路
DE8714849U1 (de) * 1986-12-23 1987-12-23 Jenoptik Jena Gmbh, Ddr 6900 Jena Geregelter CMOS-Substratspannungsgenerator
JP2805210B2 (ja) * 1989-06-09 1998-09-30 日本テキサス・インスツルメンツ株式会社 昇圧回路
US5059815A (en) * 1990-04-05 1991-10-22 Advanced Micro Devices, Inc. High voltage charge pumps with series capacitors
JP2805991B2 (ja) * 1990-06-25 1998-09-30 ソニー株式会社 基板バイアス発生回路
KR930008876B1 (ko) * 1990-08-17 1993-09-16 현대전자산업 주식회사 반도체소자의 고전압 발생회로
FR2668668B1 (fr) * 1990-10-30 1994-02-04 Samsung Electronics Co Ltd Generateur de tension de substrat pour un dispositif a semiconducteurs.
JP2575956B2 (ja) * 1991-01-29 1997-01-29 株式会社東芝 基板バイアス回路
US5126590A (en) * 1991-06-17 1992-06-30 Micron Technology, Inc. High efficiency charge pump
KR940005691B1 (ko) * 1991-10-25 1994-06-22 삼성전자 주식회사 기판전압 발생 장치의 차아지 펌프회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4740715A (en) * 1985-09-19 1988-04-26 Kabushiki Kaisha Toshiba Self substrate bias generator formed in a well

Also Published As

Publication number Publication date
GB9227141D0 (en) 1993-02-24
GB2265770A (en) 1993-10-06
KR950002726B1 (ko) 1995-03-24
FR2689340A1 (fr) 1993-10-01
GB2265770B (en) 1995-12-13
ITMI923000A0 (it) 1992-12-31
JP2703706B2 (ja) 1998-01-26
ITMI923000A1 (it) 1994-07-01
US5343088A (en) 1994-08-30
FR2689340B1 (fr) 1994-06-10
DE4242804A1 (de) 1993-10-07
KR930020448A (ko) 1993-10-19
JPH05298885A (ja) 1993-11-12

Similar Documents

Publication Publication Date Title
DE4242804C2 (de) Ladungspumpkreis
DE60121792T2 (de) Ladungspumpen-leistungsversorgungsschaltung
DE602004008935T2 (de) Flächeneffiziente ladungspumpe
DE69413438T2 (de) Spannung-Erhöhungsschaltung
DE4122978C2 (de) Restladungskompensierungsschaltung und Verfahren zum Kompensieren einer Restladung
DE4039524C2 (de) Substratspannungserzeuger für eine Halbleitereinrichtung und Verfahren zum Erzeugen einer Substratspannung
DE2541131C2 (de) Schaltungsanordnung zum Konstanthalten der Schaltverzögerung von FET-Inverterstufen in einer integrierten Schaltung
DE69408665T2 (de) Spannungserhöher vom Ladungspumpentype
DE69819431T2 (de) Elektronisches Gerät
DE69606968T2 (de) Hochspannungsimpulsgenerator
DE69333353T2 (de) Spannungswandlerschaltung und mehrphasiger Taktgenerator
DE3519249C2 (de)
DE69127515T2 (de) Substratvorspannungsgenerator für Halbleiteranordnungen
DE4130191C2 (de) Konstantspannungsgenerator für eine Halbleitereinrichtung mit kaskadierter Auflade- bzw. Entladeschaltung
DE69027705T2 (de) Spannungserhöhungsschaltung für dynamische Speicher
DE19812096A1 (de) Ladepumpenschaltung für ein Halbleiterspeichergerät
DE69710697T2 (de) Ladungspumpe mit negativer Ausgangsspannung, insbesondere für Flash-EEPROM-Speicher
DE19642942A1 (de) Spannungspumpenschaltung mit einer unabhängigen Substratvorspannungsspannung
DE4336907A1 (de) Substratpotential-Erzeugungsschaltung zum Erzeugen eines Substratpotentials mit einem niedrigen Pegel und Halbleitervorrichtung mit einer solchen Schaltung
DE69515407T2 (de) Ausgangspufferschaltung
DE19953882A1 (de) Ladungspumpe zum Erzeugen von hohen Spannungen für Halbleiterschaltungen
DE4203137C2 (de) Substratvorspannungs-Erzeugungsschaltung und Betriebsverfahren
DE10157997A1 (de) Ladungspumpschaltung und zugehöriges Betriebsverfahren
DE19749602A1 (de) Eingangs/Ausgangsspannungdetektor für eine Substratspannungsgeneratorschaltung
DE2558549C3 (de) Anordnung zur Regelung des Potentials in einem MOS-CCD-Speicher

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right