DE69710697T2 - Ladungspumpe mit negativer Ausgangsspannung, insbesondere für Flash-EEPROM-Speicher - Google Patents

Description

• Diese Erfindung bezieht sich allgemein auf Halbleiterspeicher und betrifft insbesondere eine neuartige Ausführung einer Spannungsvervielfacherschaltung, die den Betrieb von in CMOS-Technik hergestellten integrierten Schaltungen auch in jenen Fällen, in denen höhere Spannungen erforderlich sind, die innerhalb der Schaltung selbst erzeugt werden, und in bestimmten Betriebsfällen mit einer Standard-Versorgungsspannung von 3,3 V oder 5,0 V ermöglicht.
• Es ist beispielsweise bekannt, daß in EEPROM-Speichern neben den Standard-Versorgungsspannungen von 5,0 oder 3,3 V auch höhere Spannungen von beispielsweise 12 V oder in anderen Betriebsfällen von 18 V verwendet werden, um Programmierungen oder Löschungen von Speicherzellen auszuführen. Es ist allgemein bekannt, daß diese Speicherbausteine eine zusätzliche Versorgungseinrichtung erfordern, die aufgrund der Tatsache, daß gerade die Notwendigkeit, daß zwei Versorgungseinrichtungen statt lediglich einer vorgesehen werden müssen, nicht als Vorteil betrachtet werden kann, einige Probleme mit sich bringt. Das Problem besteht darin, daß eine Spannung, die höher als die Versorgungsspannung ist, auf demselben Chip bereitgestellt werden muß.
• Im Chip integrierte Spannungsvervielfacher, häufig als "Ladungspumpen" bezeichnet, werden typischerweise verwendet, um einen Betrieb von integrierten Schaltungen mit der Standard-Leistungsversorgung zu ermöglichen, obwohl, wie es in Flash-EEPROM-Speichern vorkommt, in manchen Betriebsarten intern negative Spannungen und/oder positive Spannungen erforderlich sind, die höher als die Standard-Versorgungsspannungen sind.
• Wie dem Fachmann bekannt ist, ist einer der Kernpunkte, dem beim Entwurf und Implementieren einer integrierten Schaltung stets sorgfältig Rechnung getragen werden muß, der Ausnutzungsgrad der Fläche des Halbleiterchips, auf dem die integrierte Schaltung verwirklicht wird. Von diesem Gesichtspunkt aus sollte deshalb beachtet werden, daß die zur Implementierung einer Ladungspumpenschaltung erforderliche Chip-Fläche in Abhängigkeit von drei primären Faktoren stark variieren kann: der Versorgungsspannung, der Ausgangsanforderungen und der Kapazität pro Einheitsfläche der im Chip integrierten Kondensatoren, die verwirklicht sind.
• Als eine Entgegenhaltung im Stand der Technik sei auf Fig. 1 verwiesen, die eine schematisch dargestellte herkömmliche Ladungspumpenschaltung für negative Spannungen zeigt. Wie ersichtlich ist, umfaßt sie im wesentlichen eine Diodenkette D&sub1;, D&sub2;, ..., DN-1, DN plus einer Ausgangsdiode DOUT, die zwischen die Masse GND und den Ausgang Vour eingesetzt ist. Die abwechselnden Knoten zwischen den Dioden der Kette sind über Kondensatoren C&sub1;, C&sub3;, ..., CN-1 bzw. C&sub2;, C&sub4;, ..., CN mit zwei Taktsignalen PH und PH_gekoppelt.
• In dieser Schaltung werden längs der Kettendioden gemäß den Lade- und Entladeschritten der Koppeldioden unter der abwechselnden Einwirkung der obenerwähnten zwei Taktsignale PH und PH_, die in Gegenphase sind, Ladungspakete mit der Amplitude Vpp gepumpt.
• Die Dioden von Fig. 1 sind typischerweise durch PMOS ersetzt, die so entworfen sind, daß sie als Dioden arbeiten, da in der herkömmlichen CMOS- Technik keine Dioden verfügbar sind, die negativen Spannung widerstehen.
• Die Leistungen der Schaltung von Fig. 1 hängen stark mit dem Diodenwirkungsgrad und mit der Versorgungsspannung zusammen. Aufgrund der geringen Fähigkeit von PMOS-Transistoren, die geforderte Diodenfunktion zu erfüllen, insbesondere dann, wenn Hochspannungs-PMOS-Transistoren angesichts ihrer höheren VT-Werte und ihrer niedrigen KP-Werte gegenüber Niederspannungs- PMOS-Transistoren verwendet werden, weist die Ladungspumpe von Fig. 1 in Standard-CMOS-Technik, insbesondere bei niedrigen Versorgungsspannungen, eine sehr geringe Leistung sowohl hinsichtlich des Wirkungsgrades der Spannungsvervielfachung als auch des Stromverstärkungsvermögens auf.
• Ferner neigt die Ausgangsspannung zum Zusammenbrechen, wenn der Ausgangsstrom über den maximal zulässigen Wert ansteigt. Abschließend sei erwähnt, daß die Kondensatoren in der betreffenden Schaltung hohen, an ihnen anliegenden Spannungen ausgesetzt sind, wobei dies ein Nachteil hinsichtlich der Ausnutzung der Chip-Fläche ist, wie weiter unten, wenn die Fähigkeit pro Einheitsfläche in bezug auf die Dicke der dielektrischen Oxidschicht behandelt wird, beschrieben wird.
• EP-A-0 720170 offenbart eine Spannungsvervielfacherschaltung zur Erzeugung einer negativen Spannung für integrierte Schaltungen (Seite 1, Zeilen 2-6), die zwei gespiegelte Abschnitte umfaßt, die durch Steuersignale angesteuert sind, die von einer ein Taktsignal (PH) als Eingangssignal empfangenden Logikschaltung erzeugt werden, wobei jeder gespiegelte Abschnitt N Stufen und jede Stufe einen Kondensator (C1, C2, ..., CN) mit einem unteren Anschluß und einem oberen Anschluß enthält, wobei der obere Anschluß mit einem ersten Schalter (D1, D2, ..., DN) verbunden ist, der im geschlossenen Zustand den oberen Anschluß des Kondensators an die Versorgungsspannung (Udd) legt, wobei der untere Anschluß des Kondensators zusätzlich mit einem zweiten Schalter (T1, T2, ..., TN) verbunden ist, der im geschlossenen Zustand den unteren Anschluß des Kondensators an die Versorgungsspannung (Udd) legt, soweit die erste Stufe betroffen ist, oder mit dem unteren Anschluß des Kondensators der nächsten Stufe verbindet; wobei der untere Anschluß des Kondensators mit einem dritten Schalter (S1, S2, ..., SN) verbunden ist, der im geschlossenen Zustand den unteren Anschluß des Kompensators an Masse (Uss) legt, wobei der untere Anschluß des Kondensators der N-ten Stufe (CN) mit einem letzten Schalter (TN + 1) verbunden ist, der im geschlossenen Zustand den oberen Anschluß des Kondensators der N-ten Stufe mit dem Ausgang des Spannungsvervielfachers verbindet; wobei die Steuersignale die Schalter direkt oder indirekt so steuern, daß jeder gespiegelte Abschnitt in abwechselnden Zeitperioden mit einem durch das Taktsignal bestimmten Frequenz von einer Ladephase in eine Entladephase umgeschaltet wird (siehe Zeitablaufplan), so daß dann, wenn sich ein gespiegelter Abschnitt in der Ladephase befindet, der andere sich in der Entladephase befindet und umgekehrt (Seite 4, Zeilen 34-36; Fig. 2 Zeitablaufplan); wobei dann, wenn sich ein gespiegelter Abschnitt der Schaltung in der Ladephase befindet, der letzte Schalter (TN + 1) und alle seine zweiten Schalter (T1, ..., IN) den geöffneten Zustand haben, während seine ersten (D1, ..., DN) und dritten Schalter (S1, ..., SN) den geschlossenen Zustand haben, so daß alle Kondensatoren in diesem Schaltungsabschnitt parallel zwischen der Versorgungsspannung (Udd) und Masse (Uss) liegen und auf eine der Versorgungsspannung entsprechende Spannung aufgeladen werden, wobei der obere Belag an Udd und der untere Belag an Uss liegen; wobei dann, wenn sich ein gespiegelter Abschnitt der Schaltung in der Entladephase befindet, alle seine ersten (D1, ..., DN) und dritten Schalter (S1, ..., SN) den geöffneten Zustand haben, während sein letzter (TN + 1) und alle seine zweiten Schalter (T1, ..., TN) den geschlossenen Zustand haben, so daß alle Kondensatoren in Serie zueinander liegen, wobei der untere Anschluß des Kondensators der ersten Stufe an der Versorgungsspannung (Udd) liegt und der obere Anschluß des Kondensators der N-ten Stufe mit dem Ausgang des Spannungsvervielfachers verbunden ist.
• Angesichts dieses Standes der Technik ist es eine allgemeine Aufgabe dieser Erfindung, eine in CMOS-Technik ausgeführte Ladungspumpenschaltung zu verwirklichen, die ohne die Nachteile und Umfänge der Lösungen des Standes der Technik sehr hohe, negative Spannungen auf dem Chip erzeugen kann.
• Eine weitere Aufgabe dieser Erfindung ist die Verwirklichung einer Ladungspumpenschaltung, wie sie oben genannt ist, die sowohl sehr flexibel als auch leicht modifizierbar ist, um allen unterschiedlichen und spezifischen Anwendungsanforderungen zu genügen.
• Zusätzliche Ziele dieser Erfindung bestehen in der Verwirklichung einer Ladungspumpenschaltung, wie sie oben genannt ist, mit einem sehr hohen Wirkungsgrad bezüglich der Leistung, einem hohen Stromverstärkungsvermögen sowie einer effizienten Ausnutzung der Chip-Fläche.
• Die obenerwähnten Aufgaben werden durch eine Schaltung, wie sie oben dargelegt ist, erfüllt, wobei die Logikschaltung außerdem ein Freigabesignal (en) als Eingangssignal empfängt, wenn der Spannungsvervielfacher freigegeben ist (en = 1), wobei die Logikschaltung erste und zweite Steuersignale so erzeugt, daß jeder gespiegelte Abschnitt in abwechselnden Zeitperioden von einer Ladephase in eine Entladephase mit einer von dem Taktsignal (clk) bestimmten Frequenz umgeschaltet wird, während dann, wenn der Spannungsvervielfacher deaktiviert ist (en = 0), die Logikschaltung erste und zweite Steuersignale so erzeugt, daß sich beide gespiegelten Abschnitte der Schaltung in der Ladephase befinden.
• In der oben dargelegten Schaltung sind zwei gespiegelte Schaltungsabschnitte durch ein erstes und ein zweites Steuersignal angesteuert, die entgegengesetzte Polaritäten besitzen; wenn sich der gespiegelte Abschnitt in der Ladephase befindet, ist das erste Steuersignal auf Versorgungsspannung und das zweite Steuersignal auf Massespannung; wenn sich der gespiegelte Abschnitt in der Entladephase befindet, ist das erste Steuersignal auf Massespannung und das zweite Steuersignal auf Versorgungsspannung.
• In der bevorzugten Ausführungsform sind der erste und der zweite Schalter der ersten Stufe jedes Abschnitts mit Hilfe eines herkömmlichen CMOS-Negators verwirklicht, so daß der erste Schalter als P-Kanal-MOS-Transistor ausgeführt ist, dessen Source-Zone mit Masse verbunden ist, dessen Drain-Zone mit dem unteren Anschluß des Kondensators der ersten Stufe verbunden ist und dessen Gate-Zone mit der Leitung des zweiten Steuersignals verbunden ist, während der zweite Schalter als N-Kanal-MOS-Transistor ausgeführt ist, bei dem die Source-Zone und die N-Wanne, in der der Transistor gebildet ist, an die Versorgungsspannung gelegt sind, dessen Drain-Zone mit dem unteren Anschluß des Kondensators der ersten Stufe verbunden ist und dessen Gate-Zone mit der Leitung des zweiten Steuersignals verbunden ist.
• Ferner sind alle ersten Schalter mit Ausnahme der der ersten Stufe der beiden gespiegelten Abschnitte als P-Kanal-MOS-Transistoren ausgeführt, deren Source- Zone mit der Leitung des ersten Steuersignals verbunden ist, deren Drain-Zone mit dem unteren Anschluß des Kondensators verbunden ist und deren Gate-Zone an die Massespannung gelegt ist.
• Wiederum in der bevorzugten Ausführungsform sind alle zweiten Schalter mit Ausnahme der der ersten Stufe der beiden gespiegelten Abschnitte als N-Kanal- MOS-Transistoren vom Isolationstyp (iso-NMOS) ausgeführt, deren Source-Zone und P-Wanne, in der der Transistor gebildet ist, mit dem oberen Anschluß des Kondensators der vorhergehenden Stufe verbunden ist, deren Drain-Zone mit dem unteren Anschluß des Kondensators ihrer eigenen Stufe verbunden ist, deren tiefe N-Wanne an die Versorgungsspannung gelegt ist und deren Gate-Zone, soweit die unteren Stufen betroffen sind, mit der Leitung des zweiten Steuersignals verbunden ist, während sie, soweit die oberen Stufen betroffen sind, an Massespannung gelegt sein kann.
• Wie ersichtlich ist, sind alle dritten Schalter als P-Kanal-MOS-Transistoren ausgeführt, deren Source-Zone mit dem oberen Anschluß des Kondensators verbunden ist, deren Drain-Zone an Massespannung gelegt ist und deren Gate-Zone mit dem oberen Anschluß eines der Kondensatoren des anderen gespiegelten Abschnitts der Schaltung verbunden ist, so daß eine geeignete negative Spannung vom Entladeabschnitt zum Anlegen an die Gate-Zonen der MOS-Transistoren abgegriffen werden kann, damit sie voll durchgeschaltet werden, wenn sie einen geschlossenen Schalter emulieren.
• In der obenbeschriebenen Vervielfacherschaltung enthält jede Stufe ferner eine Diode, deren Katode an Massespannung gelegt ist und deren Anode mit dem oberen Anschluß des Kondensators verbunden ist, damit ein Vorladen der Kondensatoren gewährleistet wird, wenn der Spannungsvervielfacher deaktiviert ist, wobei die Schalter aufgrund der Tatsache den offenen Zustand haben, daß sie mit Hilfe von P-Kanal-MOS-Transistoren verwirklicht sind, deren Gate-Zonen an einer nicht negativen Spannung liegen, weil sich beide gespiegelten Abschnitte wegen des deaktivierten Zustandes des Spannungsvervielfachers in der Ladephase befinden.
• Wie ersichtlich ist, sind die Dioden durch P-Kanal-MOS-Transistoren gebildet, deren Source-Zone mit dem oberen Anschluß des Kondensators verbunden ist, deren Drain- und Gate-Zonen an Massespannung gelegt sind und deren N- Wannen-Zone, in der der Transistor gebildet ist, an die Spannungsversorgung gelegt ist oder, soweit die oberen Stufen betroffen sind, mit der Leitung des ersten Steuersignals verbunden sein kann.
• In einer weiteren bevorzugten Ausführungsform ist der letzte Schalter durch einen P-Kanal-MOS-Transistor gebildet, dessen Drain-Zone mit dem Ausgang der Spannungsvervielfacherschaltung verbunden ist, dessen Source-Zone mit dem oberen Anschluß des Kondensators der N-ten Stufe verbunden ist, wobei die N- Wannen-Zone, in der der Transistor gebildet ist, an die Versorgungsspannung gelegt sein kann oder vorzugsweise mit der Leitung des ersten Steuersignals verbunden sein kann und wobei schließlich zur korrekten Ansteuerung des PMOS- Transistors seine Gate-Zone mit dem oberen Anschluß einer zusätzlichen (N + 1)- ten Stufe verbunden ist, die der vorhergehenden N-ten Stufe vollständig gleicht und die zum oberen Abschnitt jedes gespiegelten Abschnitts hinzugefügt ist.
• Weitere Einzelheiten und Vorteile dieser Erfindung werden offenbar in der folgenden Spezifikation unter Bezugnahme auf die beiliegende Zeichnung, wobei die bevorzugte Ausführungsform beispielhaft und keinesfalls einschränkend gezeigt ist.
• In der Zeichnung zeigen:
• Fig. 1 eine Ladungspumpenschaltung gemäß der herkömmlichen Technik,
• Fig. 2 eine Ladungspumpenschaltung des Hochspannungstyps gemäß dieser Erfindung,
• Fig. 3 das Verhalten der Ausgangsspannung VOUT in der Ladungspumpenschaltung von Fig. 2.
• In Fig. 2 ist nun eine neuartige Spannungsvervielfacherschaltung schematisch gezeigt, die dahingehend entworfen wurde, einen sehr hohen Wirkungsgrad der Spannungsvervielfachung und ein hohes Stromverstärkungsvermögen zu erbringen.
• Die Grundstruktur des Spannungsvervielfachers besteht aus zwei gespiegelten Abschnitten, die durch sich nicht überlappende Phasen getaktet werden. Die vollständige Symmetrie der Schaltung erlaubt bei der Erläuterung aller Betriebsschritte das Beschränken der Analyse auf lediglich eine ihrer Hälften und das Beziehen auf ihre andere Hälfte im erforderlichen Maß. Jeder Halbabschnitt des Spannungsvervielfachers umfaßt N Stufen: Jede Stufe besteht aus einem Kondensator und einigen MOS-Transistoren, die als Schalter arbeiten. Die N Kondensatoren sind voneinander isoliert und werden während einer Phase des Taktsignals parallel auf die Spannung Vpp aufgeladen, während die N Kondensatoren während der nachfolgenden Phase des Taktsignals in Serie geschaltet sind, so daß sie mit Ausnahme eines einzigen direkt zum Ausgang entladen werden können. In Entsprechung mit dem Taktsignal sind diese N Kondensatoren voneinander isoliert und durch NMOS-Transistoren vom Isolationstyp (iso-NMOS) miteinander verbunden.
• Wie bekannt ist, ist ein NMOS-Transistor vom Isolationstyp typischerweise unter Verwendung einer tiefen N-Wanne ausgeführt, die eine P-Wanne enthält, in der der NMOS-Transistor gebildet ist. NMOS-Transistoren vom Isolationstyp werden hauptsächlich gebaut, um negative Spannungen zu handhaben. Die Mehrzahl dieses Typs ist durch die tiefe N-Wanne vom P-Substrat isoliert und kann mit verschiedenen Spannungen, die sich von Masse unterscheiden, angesteuert sein, die so ausgelegt sind, daß alle pn-Übergänge niemals in Vorwärtsrichtung vorgespannt sind. Für negative Spannungen oder positive Spannungen, die nicht höher als die Versorgungsspannung sind, kann die tiefe N-Wanne an die Versorgungsspannung Vpp gelegt sein, wohingegen die P-Wannen-Zone mit der Source-Zone, die stets an einer Spannung liegen muß, die nicht höher als die Drain-Spannung ist, kurzgeschlossen sein kann.
• Während der Ladephase sind die N Kondensatoren voneinander isoliert, wobei von den zwei Anschlüssen jedes Kondensators der eine an die Spannung Vpp und der andere an Masse GND über PMOS-Transistoren gelegt sind. Während der Entladephase sind die N Kondensatoren in Serie geschaltet, wobei der untere Belag des Kondensators der ersten Stufe an die Massespannung GND gelegt ist und der obere Belag des Kondensators der vorletzten Stufe über einen PMOS- Transistor mit dem Ausgang verbunden ist. Die Gate-Spannung dieses PMOS- Transistors wird durch die letzte Stufe im oberen Schaltungsabschnitt geliefert, um den Transistor in einen voll durchgeschalteten Zustand zu steuern.
• Die Ladungspumpenschaltung von Fig. 2 ist besonders für die Verwendung in einem eingebetteten Flash-EEPROM geeignet, wobei sie für den Fall N = 5 dargestellt worden ist und eine Ausgangsspannung von -9 V liefert. Zusätzlich sei angemerkt, daß lediglich Hochspannungs-MOS-Transistoren in der Schaltung von Fig. 2 verwendet werden, mit Ausnahme für die Verknüpfungsglieder, die durch Niederspannungs-MOS-Transistoren ausgeführt sind.
• Die Steuersignale werden durch Verknüpfungsglieder erzeugt, die im unteren Teil von Fig. 2 gezeigt sind und im eigentlichen einen Generator für sich nicht überlappende Phasen bilden.
• In Warte- oder Bereitschaftszuständen, in denen das Signal en auf Tiefpegel ist, sind die Phasen PH00, PH01, PH11 und PH10 auf Vpp-Spannung, während die Phasen PH0_N und PH1_N auf Massespannung GND sind. Die Kondensatoren C00, C01, C02, C03, C04, C10, C11, C12, C13 und C14 sind auf Vpp - Vd geladen, wobei Vd der Spannungsabfall an dem betreffenden, als Diode geschalteten PMOS-Transistor ist. Unter Betrachtung, daß einer der Kondensatoren, beispielsweise C01, im Bereitschaftsmodus sei, wird der Knoten 18 durch den Transistor NCH01 auf Vd gehalten, während der Knoten 12 durch den Transistor PCH01, der durchgeschaltet ist, da seine Gate-Zone mit der Masse GND verbunden ist und da seine Source-Zone mit der Phase PH01, die auf Spannung Vpp ist, verbunden ist, an die Versorgungsspannung Vpp gelegt wird.
• Dies bedeutet, daß im Bereitschaftsmodus jeder Kondensator C00, C01, C02, C03, C04 und C10, C11, C12, C13, C14 auf Vpp - Vd vorgeladen ist.
• Im Arbeitsmodus liegt das Freigabesignal en auf Hochpegel, während das Taktsignal clk in einem Freilaufzustand ist. Wenn als Ausgangspunkt der Analyse angenommen wird, daß das Taktsignal clk auf Tiefpegel ist, sind die Phasen PH00, PHO1 und PH1_N auf Spannung Vpp, während die Phasen PH0_N, PH11 und PH10 auf Masse GND sind. In diesem Fall ist die linke Seite der Spannungsvervielfacherschaltung in der Ladephase, während ihre rechte Seite in der Entladephase ist. Auf der linken Seite der Spannungsvervielfacherschaltung, die in der Ladephase ist, sperren die Transistoren NCH00, NCH01, NCH02 und NCH03, da ihre Gate-Zonen auf Massespannung GND sind und ihre Source-Drain- Spannungen nicht negativ sind. Deshalb sind die Kondensatoren C01, C02, C03 und C04 voneinander isoliert. Da die Phasen PH00 und PH01 auf Spannung Vpp sind und der Knoten 17 an einer geeigneten negativen Spannung liegt, wie weiter unten sichtbar wird, leiten die Transistoren PCH00, PCH01, PCH02, PCH03, PCH04, PCH05, PCH06, PCH07 und PCH08 bzw. schalten durch, wobei sie die Kondensatoren C00, C01, C02, C03 und C04 vollständig auf die Spannung Vpp aufladen.
• Der Transistor PCH014, der den oberen Belag des vorletzten Kondensators mit dem Ausgang verbindet, sperrt, da seine Gate-Zone mit dem Knoten 42 verbunden ist und seine Drain-Zone mit dem Knoten 38 verbunden ist und beide an der Massespannung GND liegen.
• Auf der rechten Seite der Spannungsvervielfacherschaltung, die in der Entladephase ist, da die Phase PH1_N auf Spannung Vpp ist und die Spannungen am Knoten 17, am Knoten 23, am Knoten 24 und am Knoten 34 negativ sind, schalten die Transistoren NCH10, NCH11, NCH12 und NCH13 durch und schalten folglich die Kondensatoren C10, C11, C12, C13 und C14 in Serie. Da die Phasen PH10 und PH11 auf Masse GND sind und der Knoten 26 an einer Spannung liegt, die nicht kleiner als die Massespannung GND ist, da die linke Seite der Schaltung in der Ladephase ist, sperren die Transistoren PCH10, PCH11, PCH12, PCH13, PCH14, PCH15, PCH16, PCH17 und PCH18. Die in Serie geschalteten Kondensatoren C10, C11, C12 und C13 können über den Transistor PCH114, der in einem voll durchgeschalteten Zustand ist, da seine Gate-Spannung durch die letzte Stufe des oberen rechten Schaltungsabschnitts (Kondensator C14) geeignet erbracht wird, zum Ausgang entladen werden.
• Wenn das Taktsignal clk von Tiefpegel auf Hochpegel wechselt, werden an erster Stelle alle Phasenspannungen PH11 und Ph10 auf Vpp geschaltet, während die Phasenspannung PH1_N gleich GND wird. Die Transistoren PCH11, PCH13, PCH15 und PCH17 schalten durch und bewirken, daß die Spannungen auf der rechten Seite der Spannungsvervielfacherschaltung ansteigen. Umgekehrt sperren die Transistoren NCH10, NCH11, NCH12 und NCH13. Die Spannung am Knoten 17 nimmt einen nicht negativen Wert an, wobei die Transistoren PCH00, PCH02, PCH04, PCH06 und PCH08 sperren.
• Nachdem die Spannung der Phase PH11 auf Vpp gewechselt ist, wird die Spannung der Phase PH01 gleich GND, wodurch der Knoten 12, der Knoten 22, der Knoten 30 und der Knoten 45 über die Transistoren PCH01, PCH03, PCH05 und PCH07, die als Dioden wirken, bis sie gesperrt werden, entladen werden. Dieses Entladen verbessert die Schaltungsleistung, da mit diesen Knoten Störkondensatoren gekoppelt sind.
• Tatsächlich ist in der MOS-Technik bekannt, daß ein Kondensator, dessen Anschlüsse auf negative Spannungen gesteuert werden können, typischerweise hergestellt wird unter Verwendung einer Polysiliconschicht als ersten Anschluß auf einer darunterliegenden dünnen oder dicken Schicht aus Gate-Oxid von MOS- Transistoren als Dielektrikum, das auf eine P-Diffusionszone (P-Wanne) gelegt ist, als zweiten Belag, der in einer tiefen N-Wanne enthalten ist, um die P-Wanne von dem (P-)-Substrat zu isolieren. Eine (P+)-Diffusion in der P-Diffusions- oder P-Wannen-Zone umgibt die Polysilicon/Oxid/P-Wannen-Vertikalstruktur, wodurch der Serienwiderstand abnimmt und die Kontakte mit der P-Wanne des zweiten Kondensatoranschlusses hergestellt werden können. Der pn-Übergang, der zwischen der P-Wanne und der tiefen N-Wanne ausgebildet ist, ist eine mit dem Kondensator zusammenhängende Störkapazität, deren Wert von der P- Wannenspannung abhängt, da die tiefe N-Wanne typischerweise an eine feste Spannung wie etwa Vpp gelegt ist. Diese Störkapazität nimmt ab, da die Spannung an dem umgekehrt vorgespannten pn-Übergang zunimmt. Somit verhindert das sehr schnelle Entladen des Knotens 12, des Knotens 22, des Knotens 30, des Knotens 45, des Knotens 13, des Knotens 16, des Knotens 23 sowie des Knotens 34, bevor die Entladephase begonnen wird, einen Verlust der "nützlichen" Ladung der Kondensatoren, die zum Aufladen der Störkondensatoren im ersten Spannungsbereich, in dem sie ihren maximalen Kapazitätswert besitzen, verwendet werden sollen. Abschließend, alle Kondensatoren, die mit einem dünnen Gate- Oxid des MOS-Transistors anstatt mit einer dicken Gate-Oxidschicht aufgebaut sind, weisen eine sehr viel geringere Störkapazität auf, da der Wert der Störkapazität proportional zur Mantelfläche des pn-Übergangs ist.
• Um in der Analyse der Schaltung fortzufahren, es zeigt sich nun, daß die PH0_N-Phasenspannung anschließend den Wert Vpp annimmt und dadurch die Transistoren NCH0 und NCH01 durchschaltet, die PH00-Phasenspannung den GND-Wert annimmt und die Transistoren NCH02 und NCH03 durchschaltet, in anbetracht der an ihre Source-Zonen angelegten negativen Spannungen. Insbesondere senkt sich die Spannung am Knoten 26 auf einen negativen Wert ab, der durch VOUT plus der Spannung am Kondensator C03 minus der Source-Drain- Spannungen der Transistoren PCH014 und NCH02 gegeben ist. Die negative Spannung am Knoten 26 schaltet die Transistoren PCH10, PCH12, PCH14, PCH16 und PCH18 in den voll durchgeschalteten Zustand. Zu diesem Zeitpunkt sind die Übergänge in der Schaltung infolge des Taktsignals clk abgeschlossen.
• Die linke Seite der Spannungsvervielfacherschaltung ist nun in der Entladephase, während ihre rechte Seite in der Ladephase ist. Da die Schaltung von Fig. 2 vollkommen symmetrisch ist, könnte zur Analyse der Arbeitsweise, wenn das Taktsignal clk von Hochpegel auf Tiefpegel wechselt, eine exakt analoge Beschreibung des Schaltungsverhaltens wiederholt werden.
• Sämtliche Hochspannungs-MOS-Transistoren der Schaltung von Fig. 2 schalten stets in vollkommen sicheren Zuständen, so daß jegliche Gefahr eines Feldbelag-Durchschlagens, die ein typisches Risiko darstellt, das beim Schalten von Transistoren mit hohen, an ihnen anliegenden Spannungen besteht, vermieden wird. Diesbezüglich wurden einige Verbindungen neu angeordnet, um die Spannungen an den stärker belasteten Transistoren zu verringern. Die Gate-Zonen der Transistoren NCH02 und NCH03 sowie die Gate-Zonen der Transistoren NCH12 und NCH13 sind an Masse GND gelegt, anstatt mit den PH0_N- und PH1_N- Phasenspannungen verbunden zu sein. Ferner sind die N-Wannen-Diffusionen der Transistoren PCH04, PCH06, PCH08, PCH011, PCH012, PCH013 und PCH014 sowie die N-Wannen-Diffusionen der Transistoren PCH14, PCH16, PCH18, PCH111, PCH112, PCH113 und PCH114 nicht an die Spannung Vpp gelegt, sondern sind durch die PH01- bzw. PH11-Phasenspannungen geeignet angesteuert.
• Abschließend, die Verknüpfungsglieder NAND0 und NAND1 sorgen für das richtige Takten, um die Spannung der N-Wannen der Transistoren PCH07 und PCH17 zu schalten.
• Anders als in der Schaltung nach Fig. 1 ist die maximale Spannung an jedem Kondensator in dem neuartigen Spannungsvervielfacherschema gemäß dieser Erfindung gleich der Spannungsversorgung Vpp. Diese Feststellung ist vom Gesichtspunkt einer effizienten Ausnutzung der Chip-Fläche aus sehr wichtig, wenn, wie es in manchen Fällen eintritt, das Kondensatordielektrikum aus dem MOS- Transistor-Gate-Oxid hergestellt ist. Tatsächlich hängt die maximal zulässige Spannung am Gate-Oxid eines MOS-Transistors von der Dicke des Gate-Oxids selbst ab. Niederspannungs-MOS-Transistoren sind mit einem dünnen Gate-Oxid hergestellt, das eine sehr hohe Kapazität pro Einheitsfläche aufweist. Umgekehrt sind Hochspannungs-MOS-Transistoren mit einem dicken Gate-Oxid hergestellt, da sie hohen Spannungen wiederstehen müssen; jedoch weist ein dickes Gate- Oxid im Vergleich zu einem dünnen Gate-Oxid eine viel geringere Kapazität pro Einheitsfläche auf.
• Der Spannungsvervielfacher gemäß dem Schema dieser Erfindung ermöglicht die Verwendung eines sehr dünnen Gate-Oxids zur Herstellung der Kondensatoren, was ein bemerkenswerter Vorteil hinsichtlich der Ausnutzung der Chip- Fläche darstellt. In einigen effektiven Ausführungsformen dieser Erfindung (Epic3-Flash-I²L-Technik (33M12)) besitzt das dünne Gate-Oxid des MOS- Transistors eine Dicke von 8 nm und eine Kapazität pro Einheitsfläche von etwa 3,8 FF/um², während das dicke Gate-Oxid des MOS-Transistors eine Dicke von 21 nm und eine Kapazität pro Einheitsfläche von 1,6 FF/um² besitzt. Die zum Aufbau desselben Kondensators benötigte Chip-Fläche beträgt mehr als das Zweifache, wenn anstelle eines dünnen MOS-Gate-Oxids ein dickes MOS-Gate-Oxid verwendet wird.
• Die Ladungspumpenschaltung von Fig. 2 wurde unter Anwendung von SPICE (SPICE ist ein Akronym für Simulation Program with Integrated Circuit Emphasis = Simulationsprogramm mit Schwerpunkt auf integrierte Schaltungen) bei einer Taktperiode von 80 ns und einer Versorgungsspannung von 4 V, die durch einen mit dem eingebetteten Flash-EEPROM-Speicher integrierten Hochstrom- Spannungsregler geliefert wurde, simuliert. Bei der SPICE-Simulation wurde der Störkapazität Rechnung getragen, indem zwischen den unteren Belag jedes Kondensators und die Versorgungsspannung Vpp ein zusätzlicher Kondensator geschaltet wurde. Jede Störkapazität wurde auf etwa 1, 2% des zugehörigen Kondensatorwertes geschätzt. Ferner wurde zwischen den Ausgang und Masse eine ideale Stromquelle IOUT eingesetzt, um den Ladestrom zu emulieren. Die Signalform der Ausgangsspannung VOUT ist in Fig. 3 gezeigt. Sie zeigt, daß die Ladungspumpe für negative Spannungen von Fig. 2 äquivalent ist zu einem idealen Spannungsgenerator von -13,7 V, der mit einem Widerstand von 18 kΩ in Serie geschaltet ist. Ein auf diesem Schema basierender Spannungsvervielfacher ist äquivalent zu einem idealen Spannungsgenerator Vo mit einem in Serie geschalteten Widerstand Ro, deren Werte im interessierenden Bereich und mit guter Näherung proportional zu Vpp bzw. zur Taktperiode T sind, daß also Vo ∼ a·Vpp und Ro ∼ b·T. Die a- und b-Koefflzienten hängen lediglich von der Schaltung selbst ab. Wie die SPICE-Simulation gezeigt hat, ist der Leistungswirkungsgrad bei einem Ausgangsstrom im Bereich von 200 uA bis 300 uA praktisch konstant und beträgt 33%, was ein sehr hoher Wert für eine Ladungspumpenschaltung für negative Spannungen ist.
• Die bevorzugte Ausführungsform wurde somit beschrieben, wobei oben einige Modifikationen vorgeschlagen worden sind, jedoch können Fachleute Modifikationen und Änderungen an den Komponenten anbringen, ohne vom Rahmen dieser Erfindung, wie er in den beigefügten Ansprüchen definiert ist, abzuweichen.

Claims (8)

1. Spannungsvervielfacherschaltung zur Erzeugung einer negativen Spannung für integrierte Schaltungen, mit zwei gespiegelten Abschnitten, die durch erste Steuersignale (PH00, PH01, PH10, PH11) und zweite Steuersignale (PH0_N; PH1_N) angesteuert sind, die von einer ein Taktsignal (clk) als Eingangssignal empfangenden Logikschaltung erzeugt werden, wobei jeder gespiegelte Abschnitt N Stufen und jede Stufe einen Kondensator (C00, C01, C02, C03; C10, C11, C12, C13) mit einem unteren Anschluß und einem oberen Anschluß enthält, wobei der untere Anschluß mit einem ersten Schalter (INV0, PCH01, PCH03, PCH05; INV1, PCH11, PCH13, PCH15) verbunden ist, der im geschlossenen Zustand den unteren Anschluß des Kondensators an die Versorgungsspannung (Vpp) legt, wobei der untere Anschluß des Kondensators zusätzlich mit einem zweiten Schalter (INV0, NCH00, NCH01, NCH02; INV1, NCH10, NCH11, NCH12) verbunden ist, der im geschlossenen Zustand den unteren Anschluß des Kondensators an Massespannung (GND) legt, soweit die erste Stufe betroffen ist, oder mit dem oberen Anschluß des Kondensators der vorhergehenden Stufe verbindet; wobei der obere Anschluß des Kondensators mit einem dritten Schalter (PCH00, PCH02, PCH04, PCH06; PCH10, PCH12, PCH14, PCH16) verbunden ist, der im geschlossenen Zustand den oberen Anschluß des Kondensators an Masse (GND) legt, wobei der obere Anschluß des Kondensators (C03; C13) der N-ten Stufe mit einem letzten Schalter (PCH014; PCH114) verbunden ist, der im geschlossenen Zustand den oberen Anschluß des Kondensators der N-ten Stufe mit dem Ausgang des Spannungsvervielfachers verbindet, wobei die ersten und zweiten Steuersignale die Schalter direkt oder indirekt so steuern, daß jeder gespiegelte Abschnitt in abwechselnden Zeitperioden mit einer durch das Taktsignal (clk) bestimmten Frequenz von einer Ladephase in eine Entladephase umgeschaltet wird, so daß dann, wenn sich ein gespiegelter Abschnitt in der Ladephase befindet, der andere sich in der Entladephase befindet und umgekehrt; wobei dann, wenn sich ein gespiegelter Abschnitt der Schaltung in der Ladephase befindet, der letzte Schalter (PCH014; PCH114) und alle seine zweiten Schalter (INV0, NCH00, NCH01, NCH02; INV1, NCH10, NCH11, NCH12) den geöffneten Zustand haben, während seine ersten (INV0, PCH01, PCH03, PCH05; INV1, PCH11, PCH13, PCH15) und seine dritten Schalter (PCH00, PCH02, PCH04, PCH06; PCH10, PCH12, PCH14, PCH16) den geschlossenen Zustand haben, so daß alle Kondensatoren in diesem Schaltungsabschnitt parallel zwischen der Versorgungsspannung (Vpp) und Masse (GND) liegen und auf eine der Versorgungsspannung (Vpp) entsprechende Spannung aufgeladen werden, wobei der obere Belag an Masse und der untere Belag an der Versorgungsspannung (Vpp) liegen; wobei dann, wenn sich ein gespiegelter Abschnitt der Schaltung in der Entladephase befindet, alle seine ersten (INV0, PCH01, PCH03, PCH05; INV1, PCH11, PCH13, PCH15) und dritten Schalter (PCH00, PCH02, PCH04, PCH06; PCH10, PCH12, PCH14, PCH16) den geöffneten Zustand haben, während sein letzter Schalter (PCH014; PCH114) und alle seine zweiten Schalter (INV0, NCH00, NCH01, NCH02; INV1, NCH10, NCH11, NCH12) den geschlossenen Zustand haben, so daß alle Kondensatoren in Serie zueinander liegen, wobei der untere Anschluß des Kondensators (C00; C10) der ersten Stufe an der Massespannung (GND) liegt und der obere Anschluß des Kondensators der N-ten Stufe mit dem Ausgang des Spannungsvervielfachers verbunden ist;

dadurch gekennzeichnet, daß die Logikschaltung außerdem ein Freigabesignal (en) als Eingangssignal empfängt, wenn der Spannungsvervielfacher freigegeben ist (en = 1), wobei die Logikschaltung erste und zweite Steuersignale so erzeugt, daß jeder gespiegelte Abschnitt in abwechselnden Zeitperioden von einer Ladephase in eine Entladephase mit einer von dem Taktsignal (clk) bestimmten Frequenz umgeschaltet wird, während dann, wenn der Spannungsvervielfacher deaktiviert ist (en = 0), die Logikschaltung erste und zweite Steuersignale so erzeugt, daß sich beide gespiegelten Abschnitte der Schaltung in der Ladephase befinden.

2. Spannungsvervielfacherschaltung für integrierte Schaltungen nach Anspruch 1, dadurch gekennzeichnet, daß der erste und der zweite Schalter jedes gespiegelten Abschnitts mit Hilfe eines herkömmlichen CMOS-Negators (INV0, INV1) verwirklicht sind, so daß der erste Schalter als P-Kanal-MOS-Transistor ausgeführt ist, dessen Source-Zone mit Masse verbunden ist, dessen Drain-Zone mit dem unteren Anschluß des Kondensators (C00, C10) der ersten Stufe verbunden ist und dessen Gate-Zone mit der Leitung des zweiten Steuersignals (PH0_N, PH1_N) verbunden ist, während der zweite Schalter als N-Kanal-MOS-Transistor ausgeführt ist, bei dem die Source-Zone und die N-Wanne, in der der Transistor gebildet ist, an die Versorgungsspannung (Vpp) gelegt sind, dessen Drain-Zone mit dem unteren Anschluß des Kondensators (C00, C10) der ersten Stufe verbunden ist und dessen Gate-Zone mit der Leitung des zweiten Steuersignals (PH0_N, PH1_N) verbunden ist.

3. Spannungsvervielfacherschaltung für integrierte Schaltungen nach Anspruch 1, dadurch gekennzeichnet, daß alle ersten Schalter mit Ausnahme der der ersten Stufe der beiden gespiegelten Abschnitte als P-Kanal-MOS-Transistoren (PCH01, PCH03, PCH05; PCH11, PCH13, PCH15) ausgeführt sind, deren Source-Zone mit der Leitung der ersten Steuersignale (PH01, PH11) verbunden ist, deren Drain-Zone mit dem unteren Anschluß des Kondensators verbunden ist und deren Gate-Zone an die Massespannung (GND) gelegt ist.

4. Spannungsvervielfacherschaltung für integrierte Schaltungen nach Anspruch 1, dadurch gekennzeichnet, daß alle zweiten Schalter (NCH00, NCH01, NCH02; NCH10, NCH11, NCH12) mit Ausnahme der der ersten Stufe der beiden gespiegelten Abschnitte als N-Kanal-MOS-Transistoren vom Isolationstyp (iso- NMOS) ausgeführt sind, deren Source-Zone und P-Wannen-Diffusionszone, in der der Transistor gebildet ist, mit dem oberen Anschluß des Kondensators der vorhergehenden Stufe verbunden ist, deren Drain-Zone mit dem unteren Anschluß des Kondensators ihrer eigenen Stufe verbunden ist, deren tiefe N-Wannenzone an die Versorgungsspannung gelegt ist und deren Gate-Zone, soweit die unteren Stufen (NCH00, NCH01; NCH10, NCH11) betroffen sind, mit der Leitung des zweiten Steuersignals (PH0_N, PH1_N) verbunden ist, während sie, soweit die oberen Stufen (NCH02; NCH12) betroffen sind, an Massespannung (GND) gelegt sein kann.

5. Spannungsvervielfacherschaltung für integrierte Schaltungen nach Anspruch 1, dadurch gekennzeichnet, daß alle dritten Schalter (PCH00, PCH02, PCH04, PCH06; PCH10, PCH12, PCH14, PCH16) als P-Kanal-MOS-Transistoren ausgeführt sind, deren Source-Zone mit dem oberen Anschluß des Kondensators verbunden ist, deren Drain-Zone an Massespannung (GND) gelegt ist, und deren Gate-Zone mit dem oberen Anschluß eines der Kondensatoren (C12, C02) des anderen gespiegelten Abschnitts der Schaltung verbunden ist, so daß eine geeignete negative Spannung vom Entladeabschnitt zum Anlegen an die Gate-Zonen der MOS-Transistoren abgegriffen werden kann, damit sie voll durchgeschaltet werden, wenn sie einen geschlossenen Schalter emulieren.

6. Spannungsvervielfacherschaltung für integrierte Schaltungen nach den Ansprüchen 1 und 5, dadurch gekennzeichnet, daß jede Stufe ferner eine Diode (PCH09, PCH010, PCH011, PCH012; PCH19, PCH110, PCH111, PCH112) enthält, deren Kathode an Massespannung (GND) gelegt ist und deren Anode mit dem oberen Anschluß des Kondensators verbunden ist, damit ein Vorladen der Kondensatoren gewährleistet wird, wenn der Spannungsvervielfacher deaktiviert ist (en = 0), wobei die Schalter aufgrund der Tatsache den offenen Zustand haben, daß sie mit Hilfe von P-Kanal-MOS-Transistoren verwirklicht sind, deren Gate- Zonen an einer nicht negativen Spannung liegen, weil sich beide gespiegelten Abschnitte wegen des deaktivierten Zustandes des Spannungsvervielfachers in der Ladephase befinden.

7. Spannungsvervielfacherschaltung für integrierte Schaltungen nach den Ansprüchen 1, 5 und 6, dadurch gekennzeichnet, daß die Dioden (PCH09, PCH010, PCH011, PCH012; PCH19, PCH110, PCH111, PCH112) durch P-Kanal-MOS- Transistoren gebildet sind, deren Source-Zone mit dem oberen Anschluß des Kondensators verbunden ist, deren Drain- und Gate-Zonen an Massespannung (GND) gelegt sind, wobei die N-Wannen-Diffusionszone, in der die unteren Transistoren (PCH09, PCH010, PCH19, PCH110) gebildet sind, an die Spannungsversorgung (Vpp) gelegt sind und die N-Wannen-Diffusionszone, in der die oberen Transistoren (PCH011, PCH012; PCH111, PCH112) gebildet sind, an das erste Steuersignal (PH01 und PH11) gelegt sind.

8. Spannungsvervielfacherschaltung für integrierte Schaltungen nach Anspruch 1, dadurch gekennzeichnet, daß der letzte Schalter (PCH014; PCH114) durch einen P-Kanal-MOS-Transistor gebildet ist, dessen Drain-Zone mit dem Ausgang der Spannungsvervielfacherschaltung verbunden ist, dessen Source- Zone mit dem oberen Anschluß des Kondensators (C03; C13) der N-ten-Stufe verbunden ist, wobei die N-Wannen-Diffusionszone, in der der Transistor gebildet ist, an die Versorgungsspannung (Vpp) gelegt sein kann, oder, vorzugsweise, mit der Leitung des ersten Steuersignals (PH01; PH11) verbunden sein kann, und wobei schließlich zur korrekten Ansteuerung des PMOS-Transistors seine Gate-Zone mit dem oberen Anschluß einer zusätzlichen (N + 1)-ten Stufe (C04, PCH07, NCH03, PCH08, PCH013; C14, PCH17, NCH13, PCH18, PCH113) verbunden ist, die der vorhergehenden N-ten Stufe vollständig gleicht und die zum oberen Abschnitt jedes gespiegelten Abschnitts hinzugefügt ist.