DE2359647A1 - Schaltungsanordnung zur erzeugung einer kompensierten steuerspannung - Google Patents

Schaltungsanordnung zur erzeugung einer kompensierten steuerspannung

Info

Publication number
DE2359647A1
DE2359647A1 DE2359647A DE2359647A DE2359647A1 DE 2359647 A1 DE2359647 A1 DE 2359647A1 DE 2359647 A DE2359647 A DE 2359647A DE 2359647 A DE2359647 A DE 2359647A DE 2359647 A1 DE2359647 A1 DE 2359647A1
Authority
DE
Germany
Prior art keywords
voltage
circuit
fet
node
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2359647A
Other languages
English (en)
Inventor
James Minda Lee
George Sonoda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2359647A1 publication Critical patent/DE2359647A1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H03K5/023—Shaping pulses by amplifying using field effect transistors

Description

Böblingeri, den 19. November 1973 moe-sn
Anmelderin: . , International Business1Machines
Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: FI 972 002
Schaltungsanordnung zur Erzeugung einer kompensierten Steuerspannung
Die Erfindung betrifft eine Schaltungsanordnung· mit Feldeffekttransistoren (FjET1S) zur Bereitstellung einer gegen Schwellen- . spannungsVeränderungen kompensierten und gegenüber der Betriebsspannung um einen festen Betrag erhöhten Vorspannung zur Steuerung nachgeschalteter FET's, die vorzugsweise lineare Lastelernente von Folgeschaltkreisen darstellen. .
Beim Aufbau von FET-Schaltungsanordnungen besteht häufig das Erfordernis, lineare Lastimpedanzen (linear load impedances) vorzusehen, d.h. daß die als Lastelemente benutzten FET's im linearen Bereich arbeiten müssen. In der US Patentschrift 3 406 298 wird zur Lösung dieses Problems die Gate-Elektrode des als Lastelement dienenden FET's auf einem gegenüber dem Drain-Potential dieses FET's höheren Potential gehalten. In dieser Patentschrift wird weiter angegeben, daß das Ausgangspoten-tial an der Source-Elektrode des als Lastelement dienenden FET's nicht den vollen Wert der an die Drain-Elektrode angelegten Betriebsspannung erreichen kann, wenn die Gate-Elektrode nicht auf einem demgegenüber höheren Potential gehalten wird. Dieses Problem läßt sich ebenfalls lösen, wenn man den Lastwiderstand linear macht. Häufig ist es jedoch unerwünscht, eine zweite Betriebsspannungsquelle separat vorzusehen, um eine höhere Gate-Spannung bereitstellen zu können.
409827/0950
Aus Gründen der Verlustleistungsminimierung ist es weiterhin erwünscht, die Gate-Elektrode des Lastelementes exakt auf einem Potentialwert zu halten, der um den Wert einer Schwellenspannung über dem Drain-Potential liegt. Da bei FET-Schaltungen Schwellenspannungsabweichungen bis zum Faktor 2 vorkommen können, sieht man sich bei externer Betriebsspannungsversorgung erheblichen Problemen gegenüber, wenn man die exakte Beziehung zwischen den Drain- und Gate-Potentialen bei auf verschiedenen Halbleiterplättchen realisierten Feldeffekttransistoren einhalten will.
Aus der US Patentschrift 3 564 290 ist es bekannt, den unerwünschten Effekt einer nichtlinearen Widerstandscharakteristik durch Verwendung eines sogenannten Bootstrap-Kondensators; d.h. durch eine kapazitive Rückkopplung des Last-FET's auszuschalten. Bei der in der letztgenannten.Patentschrift angegebenen Schaltung wird ein Kondensator zwischen die Gate- und Source-Elektrode eines Ausgangs-FET's geschaltet, wodurch beim Ansteigen des Ausgangspotentials an der Source-Elektrode auch das Gate-Potential ansteigt und zwar über den Wert des an die Drain-Elektrode angelegten Betriebsspannungspotentials. Ein solcher Rückkopplungsoder Bootstrap-Kondensator muß jedoch erheblich größer gewählt werden als die Gate-Substrat-Kapazität> die ohnehin mit einem FET verbunden ist. Angesichts der dadurch erforderlichen zusätzlichen Halbleiterfläche kommen für viele, insbesondere logische Schaltkreise derartige kapazitiv rückgekoppelte Schaltungen nicht ohne weiteres in Frage. Weiterhin besteht ein Problem darin, daß das an der Gate-Elektrode durch die kapazitive Rückkopplung bewirkte relativ höhere Potential nur kurzzeitig zur Verfügung steht und durch Entladeeffekte abgebaut werden kann, so daß eine solche Schaltung die an die gestellten Anforderungen dann nicht zu erfüllen in der Lage ist, wenn Ausgangssignale mit relativ langer Standzeit benötigt werden.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Bereitstellung einer gegen Schwellenspannungsveränderungen kompensierten und gegenüber der Betriebsspannung um einen festen
Fi 972 002 409827/0950
Betrag erhöhten Vorspannung zur Steuerung nachgeschalteter, vorzugsweise als lineare Lastelemente dienenden FET1S anzugeben. Die Vorspannung soll dabei möglichst exakt um lediglich den Wert einer Schwellenspannung über der Betriebsspannung liegen und gehalten werden. Zur Lösung dieser Aufgabe sieht die Erfindung eine Schaltungsanordnung der im" Patentanspruch 1 gekennzeichneten Art vor. Vorteilhafte Weiterbildungen der Erfindung sind in den ünteranspriichen bezeichnet. I
Zusammengefaßt sieht die Erfindung eine auf demselben Halbleiterplättchen mit den zu treibenden Feldeffekttransistoren vorgesehene. Impulsquelle vor* Diese Impulsquelle lädt einen ersten Schaltungspunkt über einen Kondensator auf ein Potential oberhalb der Betriebsspannung auf . Dieses höhere Potential wird über einen Isolations-FET zum Ausgang der Schaltung übertragen. Der Ausgang." wird über eine Klemmschaltung auf einen. Potentialwert fixiert, der genau um den Wert einer Schwellenspannung oberhalb der Betriebsspannung liegt. Dieses Potential wird dann an alle nachgeschalteten Lastelemente auf demselben Halbleiterplättchen weitergeleitet. Es ist bekannt, daß große Schwellenspannungsunterschiede bei der Herstellung von Feldeffekttransistoren unvermeidbar sind. Sie rühren häufig von .den besonders kritischen Herstellxmgsschritten für das Gate-Oxyd her. Auf einem zusammenhängenden Halbleiterplättchen streuen die Schwellenwertspannungen jedoch nur sehr wenig. Sieht man nun auf einem gemeinsamen Halbleiterplättchen sowohl die zu treibenden Schaltkreise als auch den erfindungsgemäßen Schaltkreis zur Bereitstellung der Steuerspannung vor, kann man sich in vorteilhafter Weise die obengenannte Eigenschaft der relativen Schwellenwertgleichheit zunutze machen. Ba der Ausgang der erfindungsgemäßen Schaltung gleichzeitig für eine große Zahl von linearen Lastelementen benutzt werden kann, diese Schaltung also für viele Folgeschaltkreise nur einmal vorgesehen zu werden braucht, ist der damit verbundene Aufwand angesichts der erzielbaren Vorteile unbedeutend.
Fi 972 OO2 409827/09 5 0
Die Erfindung wird im folgenden anhand eines Ausführungsbeispiels unter Zuhilfenahme der Zeichnungen näher erläutert.
Es zeigen:
Fig. 1 eine Schaltungsanordnung nach der Erfindung, die
mit einer linearen Lastschaltung verbunden ist, und
Fig. 2 entsprechende Spannungsverlaufe zur Erläuterung
der Arbeitsweise der Erfindung.
In dem bevorzugten Ausführungsbeispiel nach Fig. 1 liefert eine astabile Impulsquelle 10 ihre Ausgangsimpulse über den Kondensator Cl an den Knotenpunkt A. Mit dem Knoten A ist weiterhin ein Aufladetransistor T12 verbunden, dessen Drain-Source-Strecke zwischen einem ersten Potential +V und dem Knoten A liegt. Die Gate-Elektrode von T12 ist ebenfalls mit der Spannung +V verbunden. Die Spannung +V beträgt etwa 8 Volt und die Kapazität von Cl ist etwa 3pF. Zwischen den Knoten A und den Ausgangsknoten B ist weiterhin die Drain-Source-Strecke des Isolationstransistors T14 eingeschaltet. Die Gate-Elektrode von T14 ist ebenfalls mit dem Knoten A verbunden. Schließlich liegt zwischen dem Ausgangsknoten B und der Spannung +V ein weiterer Transistor Tl6 als sogenannter Klemm-Transistor. Soweit die Beschreibung des erfindungsgemäßen Schaltkreises zur Bereitstellung einer die FET-Schwellenspannung kompensierenden Vorspannung. In Fig. 1 ist weiterhin ein möglicher von mehreren typischen Schaltkreisen dargestellt, mit denen der Schaltungsausgang normalerweise verbunden werden kann. Ein solcher Schaltkreis besteht aus einem einfachen Inverter mit einem Signaltransistor T20 und einem weiteren FET T22 als Lastelement, deren Drain-Source-Strecken in Reihe zwischen dem Betriebspotential +V und Masse liegen. Das Ausgangssignal dieser Stufe wird "am gemeinsamen Verbindungspunkt zwischen T20 und T22 entnommen, der mit einer Lastkapazität CL gegen Masse belastet ist. Die Lastkapazität muß nicht notwendigerweise einen
Fi 972 002 409827/0850
diskreten Kondensator darstellen,, sondern kann auch durch die Kapazität nachfolgender Schaltungsstufen mit Feldeffekttransistoren dargestellt werden» Die Gate-Elektrode von T20 erhält ein Eingangssignal, während die Gate-Elektrode des Lastelementes T22 mit dem oben geschilderten erfindungsgemäßen Schaltkreis zur Bereitstellung einer die FET Schwellenspannung kompensierenden Vorspannung verbunden ist«
Der FET-Inverter aus den Transistoren T20 und T22 arbeitet in an sich bekannter Weise» Tritt ander Gate-Elektrode von T20 ein Eingangssignal auf, das sich auf dem oberen Pegelwert befindet, wird dadurch T20 leitend geschaltet und der Ausgang geht auf Massepotential. Ein Eingangssignal des unteren Spannungspegels an der Gate-Elektrode vonT20 schaltet diesen aus, wodurch der Ausgang auf +V angehoben wird» Dieser obere Ausgangspegel wird infolge der besonderen Vorspannung des Last-FET's T22 gemäß der .Erfindung erreicht.
Zur Erklärung der Arbeitsweise des erfindungsgemäßen, die Vorspannung bereitstellenden Schaltkreises wird zusätzlich auf Fig. 2 Bezug genommen. Das Ausgangssignal der astabilen Impulsquelle 10 ist eine Rechteckschwingung geeigneter Frequenz (z.B. IMHz) , wobei die Rechte ckspanming zwischen den verfügbaren Poten^- tialpegeln +V und Masse· geschaltet wird* Als derartige Impulsquellen sind viele,bekannte Schaltungen verfügbar. Die Ausgangs- impulse der Impulsquelle 10 werden über den Kondensator Cl an den Schaltungsknoten A angelegt. Zunächst wird der Knoten A über den Aufladetransistor ΤΪ2 auf einen Spannungswert von +V abzüglich einer Schwellenspannung aufgeladen. Infolge der kontinuierlich über üen Kondensator Cl zügeführten Impulse wird der Knoten A schließlich aber auf einen Pegelwert oberhalb +V aufge-laden. Dieses PotentiaLwird vermindert um den Wert einer Schwellenspannung (infolge des Isolationstransistors T14) . zum Ausgangsknoten B übertragen. Der Klemmtransistor ΤΪ6 verhindert . jedoch, daß der Ausgangsknoten potentialmäßig höher als eine Schwellenspannung.oberhalb +V aufgeladen wird. Da der Schwellen-
Fi 972 002 40.9827/09S0 . . -
Spannungsabfall von T16 mit den Schwellenspännungen der unter Umständen mehrfach vorgesehenen Lastelemente, wie z.B. T22, auf demselben Halbleiterplättchen gleich ist, wird die Gate-Elektrode des als Lastelement dienenden FET's, z.B. T22, genau auf einem Potential von +V zuzüglich des Wertes einer Schwellenspannung gehalten.
In dem beschriebenen Ausführungsbeispiel wurde der erfindungsgemäße Schaltkreis unter Zugrundelegung von N-Kanal-FET's erläutert. Bei entsprechender Umpolung der Betriebsspannungen sowie der Impulspolaritäten, kann die Schaltung jedoch auch ohne weiteres mit P-Kanal-FET·s realisiert werden. Dabei ist bekanntermaßen davon auszugehen, daß P-Kanal-FET's bei Gate-Signalen vom unteren Spannungspegel einschalten und bei Gate-Signalen vom oberen Spannungspegel ausschalten. Auch die Bezeichnungen "Aufladen" und "Entladen" sind nur als relative Ausdrücke zu verstehen und bezeichnen lediglich einen Stromfluß in einen Kondensator hinein bzw, aus einem Kondensator heraus. Eine Umkehr der Ladungs- bzw. Entladungsrichtungen ist deshalb im Rahmen der vorliegenden Erfindung enthalten.
4098 27/0950
FI 972 002

Claims (7)

  1. — 7 —
    PATEN TANS PRUCHE
    Schaltungsanordnung mit Feldeffekttransistoren zur Bereitstellung einer gegen Schwe1lenspannungsveränderungen kompensierten und gegenüber der Betriebsspannung um einen festen Betrag erhöhjten Vorspannung zur Steuerung ;nachgeschalteter Feldeffekttransistoren, die vorzugsweise lineare Lastelemente von Folgeschaltkreisen darstellen, gekennzeichnet durch eine zwischen die Potentialanschlüsse (+V; Masse) der Betriebsspannung eingeschaltete Reihenschaltung aus einer Impulsquelle (10), einer Kapazität (Cl bzw. Knoten A) und einem Auflade-FET (112) zur Aufladung des mit der Kapazität verbundenen Schaltungsknotens (A) auf ein gegenüber der Betriebsspannung stark erhöhtes, vorzugsweise etwa verdoppeltes Potential, durch einen zwischen diesen Schaltungsknoten (A) und, den Schaltungsausgang (B) eingefügten Isolations-FET (T14) sowie durch eine ausgangsseitige Klemmschaltung (T16) zur Fixierung des Ausgangspotentials auf den um eine Schwellenspannung. (VT) erhöhten Wert der Betriebsspannung (-KV).
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Feldeffekttransistoren der die Vorspannung bereitstellenden Schaltung und die von dieser Vorspannung zu steuernden nachgeschalteten Feldeffekttransistoren (T22) zusammenhängend integriert hergestellt sind, so daß ihre Schwellenspannungswerte möglichst gleich sind.
  3. 3. Schaltungsanordnung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die' Impulsquelle (10) ein astabiler Multi-
    , vibrator ist, dessen Rechteckimpulse alternierend die Betriebsspannungspotentiale (+V, Masse) annehmen.
  4. 4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadprch gekennzeichnet, daß die aus der Betriebs-
    Fi 972 002 409827/09 5 0-
    Spannungsquelle unter Einwirkung der Impulsquelle (1O) aufladbare Kapazität (Cl7 Knoten A) schrittweise von +V -VT bis auf 2 (+V) -VT mit VT:gleich der Schwellenspannung des Auflade-FETVs (T12) aufladbar ist.
  5. 5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß'der Auflade-FET (Tl2) ein als Diode geschalteter FET ist.
  6. 6. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Isolations-FET (T14). ein als Diode geschalteter FET ist, dessen Gate-Elektrode mit einer seiner gesteuerten Elektroden verbunden und an die Kapazität (Cl, Knoten A) angeschlossen ist.
  7. 7. Schaltungsanordnung nach einem der vorhergehenden. Ansprüche, dadurch gekennzeichnet, daß die Klemmschaltung aus einem zwischen den einem Pol (+V) der Betriebsspannung und den Schaltungsausgang (Knoten B) eingefügten als Diode geschalteten FET (T16) be steht,; und; daß die
    am Ausgang (Knoten B) bereitgestellte; Spannung den Wert +V +VT mit VT gleich der Schwellenspannung des Dioden-FET's (T16) erreicht, welche Schwellenspannung gleich der bzw. - den 'Schwellenspannung (en) des bzw. der nachfolgenden Iiast-FET's ist. \ [_..:....;..
    002
DE2359647A 1972-12-29 1973-11-30 Schaltungsanordnung zur erzeugung einer kompensierten steuerspannung Pending DE2359647A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00319266A US3805095A (en) 1972-12-29 1972-12-29 Fet threshold compensating bias circuit

Publications (1)

Publication Number Publication Date
DE2359647A1 true DE2359647A1 (de) 1974-07-04

Family

ID=23241538

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2359647A Pending DE2359647A1 (de) 1972-12-29 1973-11-30 Schaltungsanordnung zur erzeugung einer kompensierten steuerspannung

Country Status (5)

Country Link
US (1) US3805095A (de)
JP (1) JPS508450A (de)
DE (1) DE2359647A1 (de)
FR (1) FR2212643B1 (de)
GB (1) GB1431504A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2812378A1 (de) * 1978-03-21 1979-09-27 Siemens Ag Halbleiterschaltung mit mindestens zwei in einem halbleiterkristall vereinigten feldeffekttransistoren
DE2947712C2 (de) * 1979-11-27 1984-07-05 EUROSIL electronic GmbH, 8057 Eching Schaltungsanordnung in integrierter MOS-Technik zur impulsartigen Speisung einer Last
DE3910708A1 (de) * 1988-05-02 1989-11-16 Nat Semiconductor Corp Mit einem selbstisolierten c/dmos-prozess kompatibler spannungsvervielfacher

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH614837B (fr) * 1977-07-08 Ebauches Sa Dispositif pour regler, a une valeur determinee, la tension de seuil de transistors igfet d'un circuit integre par polarisation du substrat d'integration.
US4229667A (en) * 1978-08-23 1980-10-21 Rockwell International Corporation Voltage boosting substrate bias generator
US4260909A (en) * 1978-08-30 1981-04-07 Bell Telephone Laboratories, Incorporated Back gate bias voltage generator circuit
US4284905A (en) * 1979-05-31 1981-08-18 Bell Telephone Laboratories, Incorporated IGFET Bootstrap circuit
JPS5572351U (de) * 1979-12-05 1980-05-19
JPS5683131A (en) * 1979-12-11 1981-07-07 Nec Corp Semiconductor circuit
JPS56116330A (en) * 1980-02-20 1981-09-12 Oki Electric Ind Co Ltd Output interface circuit
JPS56122526A (en) * 1980-03-03 1981-09-26 Fujitsu Ltd Semiconductor integrated circuit
US4433257A (en) * 1980-03-03 1984-02-21 Tokyo Shibaura Denki Kabushiki Kaisha Voltage supply for operating a plurality of changing transistors in a manner which reduces minority carrier disruption of adjacent memory cells
JPS5713819A (en) * 1980-06-27 1982-01-23 Oki Electric Ind Co Ltd Output interface circuit
DE3105147A1 (de) * 1981-02-12 1982-09-09 Siemens AG, 1000 Berlin und 8000 München Integrierte digitale halbleiterschaltung
US4580070A (en) * 1983-03-21 1986-04-01 Honeywell Inc. Low power signal detector
JPS60217596A (ja) * 1985-02-21 1985-10-31 Toshiba Corp 半導体集積回路
JPH0697738B2 (ja) * 1985-10-07 1994-11-30 ソニー株式会社 ロ−レベルクランプ回路
IT1227561B (it) * 1988-11-07 1991-04-16 Sgs Thomson Microelectronics Dispositivo circuitale, a ridotto numero di componenti, per l'accensione simultanea di una pluralita' di transistori di potenza
EP0655669B1 (de) * 1993-11-30 2000-05-10 STMicroelectronics S.r.l. Stabile Referenzspannungsgeneratorschaltung
JPH09162713A (ja) * 1995-12-11 1997-06-20 Mitsubishi Electric Corp 半導体集積回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3407339A (en) * 1966-05-02 1968-10-22 North American Rockwell Voltage protection device utilizing a field effect transistor
US3480796A (en) * 1966-12-14 1969-11-25 North American Rockwell Mos transistor driver using a control signal
US3508084A (en) * 1967-10-06 1970-04-21 Texas Instruments Inc Enhancement-mode mos circuitry
US3582688A (en) * 1969-02-06 1971-06-01 Motorola Inc Controlled hysteresis trigger circuit
US3564290A (en) * 1969-03-13 1971-02-16 Ibm Regenerative fet source follower
US3648063A (en) * 1970-01-28 1972-03-07 Ibm Modified storage circuit for shift register
US3638047A (en) * 1970-07-07 1972-01-25 Gen Instrument Corp Delay and controlled pulse-generating circuit
US3648153A (en) * 1970-11-04 1972-03-07 Rca Corp Reference voltage source
US3697777A (en) * 1971-05-17 1972-10-10 Rca Corp Signal generating circuit including a pair of cascade connected field effect transistors
US3708689A (en) * 1971-10-27 1973-01-02 Motorola Inc Voltage level translating circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2812378A1 (de) * 1978-03-21 1979-09-27 Siemens Ag Halbleiterschaltung mit mindestens zwei in einem halbleiterkristall vereinigten feldeffekttransistoren
DE2947712C2 (de) * 1979-11-27 1984-07-05 EUROSIL electronic GmbH, 8057 Eching Schaltungsanordnung in integrierter MOS-Technik zur impulsartigen Speisung einer Last
DE3910708A1 (de) * 1988-05-02 1989-11-16 Nat Semiconductor Corp Mit einem selbstisolierten c/dmos-prozess kompatibler spannungsvervielfacher
DE3910708C2 (de) * 1988-05-02 1998-05-14 Nat Semiconductor Corp Mit einem selbstisolierten C/DMOS-Prozeß kompatibler CMOS-Schaltkreis bzw. Spannungsvervielfacher

Also Published As

Publication number Publication date
GB1431504A (en) 1976-04-07
FR2212643A1 (de) 1974-07-26
FR2212643B1 (de) 1977-09-30
JPS508450A (de) 1975-01-28
US3805095A (en) 1974-04-16

Similar Documents

Publication Publication Date Title
DE2359647A1 (de) Schaltungsanordnung zur erzeugung einer kompensierten steuerspannung
EP0135889B1 (de) Schaltung zur Spannungsvervielfachung
DE3740571C2 (de) Schaltungsanordnung zum Einschalt-Rücksetzen von integrierten logischen Schaltungen in MOS-Technik
DE2541131C2 (de) Schaltungsanordnung zum Konstanthalten der Schaltverzögerung von FET-Inverterstufen in einer integrierten Schaltung
DE2525057A1 (de) Spannungsvervielfacherschaltung
DE3814667A1 (de) Rueckspannungsgenerator
DE2356974A1 (de) Aus feldeffekttransistoren aufgebaute gegentakt-treiberschaltung fuer digitale anwendungen
DE3239432C2 (de)
EP0010137A1 (de) Substratvorspannungs-Generatorschaltung
DE2343128C3 (de) R-S-Flip-Flop-Schaltung mit komplementären Isolierschicht-Feldeffekt-Transistoren
DE102016102976B4 (de) Spannungsquelle
DE2620187A1 (de) Monostabile multivibratorschaltung
DE2316619A1 (de) Halbleiterschaltung
DE4236072A1 (de) Treiberschaltung zur erzeugung digitaler ausgangssignale
DE10134019A1 (de) Integrierte Halbleiterschaltung
DE3343700C2 (de)
DE2812378C2 (de) Substratvorspannungsgenerator für integrierte MIS-Schaltkreise
EP0010149A1 (de) Referenzquelle auf einem integrierten FET-Baustein sowie Verfahren zum Betrieb der Referenzquelle
DE2301855C3 (de) Schaltungsanordnung mit Feldeffekttransistoren zur Pegelanpassung
DE3108342C2 (de) Dynamische Schieberegisterschaltung
DE2548457A1 (de) Konstantspannungsschaltung
DE2314015A1 (de) Signalverstaerker
EP0036494B1 (de) Integrierte MOS-Halbleiterschaltung
EP0774705B1 (de) Hysteresebehaftete Komparatorschaltung zur Verwendung bei einer Spannungsregelungsschaltung
DE2045634A1 (de) Spannungs und temperaturkompensier ter Multivibrator

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee