DE2812378C2 - Substratvorspannungsgenerator für integrierte MIS-Schaltkreise - Google Patents

Substratvorspannungsgenerator für integrierte MIS-Schaltkreise

Info

Publication number
DE2812378C2
DE2812378C2 DE2812378A DE2812378A DE2812378C2 DE 2812378 C2 DE2812378 C2 DE 2812378C2 DE 2812378 A DE2812378 A DE 2812378A DE 2812378 A DE2812378 A DE 2812378A DE 2812378 C2 DE2812378 C2 DE 2812378C2
Authority
DE
Germany
Prior art keywords
field effect
effect transistor
oscillator
input
controlled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2812378A
Other languages
English (en)
Other versions
DE2812378A1 (de
Inventor
Roland Dipl.-Ing. 8000 München Ernst
Kurt Dr.-Ing. 8021 Taufkirchen Hoffmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2812378A priority Critical patent/DE2812378C2/de
Priority to US06/020,857 priority patent/US4266151A/en
Priority to JP3217979A priority patent/JPS54133083A/ja
Priority to FR7906979A priority patent/FR2420877A1/fr
Priority to GB7909754A priority patent/GB2020502B/en
Publication of DE2812378A1 publication Critical patent/DE2812378A1/de
Application granted granted Critical
Publication of DE2812378C2 publication Critical patent/DE2812378C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Description

Die Erfindung betrifft einen Substratvorspannungsgenerator für integrierte MlS-Schaltkreise nach dem Oberbegriff des Anspruchs 1.
Ein solcher Substratvorspannungsgenerator ist in »1976 IEEE International Solid-State Circuits Conference«. Seite 56 und 57 angegeben. Schließlich kann auch auf die Offenbarungen der DE-OS 23 59 647 hingewiesen werden, in der eine Schaltungsanordnung zur Erzeugung einer kompensierten Steuerspannung beschrieben ist.
Bei dem aus der erstgenannten Veröffentlichung bekannten Subsiratvorspannungsgenerator pumpt der mitintegrierte und ebenfalls in MOS-Technik realisierte Substratvorspannungsgeneralor elektrische Ladungen in den die stromführenden Bereiche der Feldeffekttran- .in sistoren umgebenden und gewöhnlich als Substrat bezeichneten Halbleiterbereich vom entgegengesetzten Leitungstyp. Dabei ist es erwünscht, den Pumpvorgang zu regeln, um von Chip /u Chip einen möglichst engen Schwankungsbereich von Zugriffszeit und Leistungsjuf- -15 nähme Z'i sichern, da dann, ν as vor allem bei Speicherschaltungen wichtig ist. die Auswirkungen vor. Schwankungen der Prozeßparameter. Temperatur und Versorgungsspannung reduziert werden.
Die bei Substratvor^pannungsgeneratoren an sich üblichen Pumpschaltungen bestehen aus einem Kondensator aus einer an das Substrat geschalteten MOS-Diode, über die während des Betriebs des Geneiators elektrische Ladung ins Substrat gepumpt wird. Angesteuert wird der Kondensator durch einen Oszillator mit ü Verstärker. Die durch die Aufladung des Substiats bedingte Vorspannung VW gegen Masse sinkt jedoch bis zum Auftreten der jeweils nächsten abfallenden Flanke der Os/illatorschwingung infolge des Substrat-Leckstroms wieder ab.
Es ist nun Aufgabe der Erfindung, das den bekannten Substratvorspannungsgeneratoren zugrunde liegende Konzept derart abzuändern, daß eine Beschleunigung der Regelung und damit eine Verminderung des Abfalls der Subsiratvorspannung Vbb gewährleistet und somit es eine Verminderung der Welligkeit dieser Spannung gegeben ist.
Diese Aufgabe wird durch den Substratvorspannungsgenerator nach Anspruch 1 gelöst.
Gegenüber den bekannten Anordnungen mit Substratvorspannungsgenerator ist der entscheidende Vorteil gegeben, daß zwei Pumpschaltungen und damit die in ihnen enthaltenen Ladungskapazitäten im Gegentaktbetrieb (Push-Pull-Betrieb) die gewünschte Korrektur der Vorspannung des — im folgenden allgemein als Substrat zu bezeichnenden — Halbleiterbereichs des entgegengesetzten Leitungstyps erzeugen und damit die Schwankungen von Vbb im Vergleich zu einer lediglich nur eine Pumpschaltung benutzenden Vorrichtung reduzieren, wozu weder eine Erhöhung der Oszillatorfrequenz noch eine merkliche Steigerung des Leistungsverbrauchs der Halbleiterschaltung im Vergleich zu der entsprechenden integrierten Schaltung mit einem Substratvorspannungsgenerator bekannter Art erforderlich ist.
Die Erfindung wird nun unter Verwendung der Zeichnungen weiter beschrieben und erklärt:
Fig. 1 zeigt ein Blockschaltbild emes der Erfindung entsprechenden SubstratvorspannuiiHSgenerators,
F i g. 2 ist eine detalliertere Darstellung in MOS-Technik, die deshilb mit der eigentlichen Halbleiterschaltung kompatibel und auf einem einzigen Sliciumchip integrierbar ist,
F i J5. 3 gibt schließlich in einer Anzahl von Zeil Spannungs-Diagrammen das zeitliche Verhalten der elektrischen Potentiale in einigen wichtigen Punkten der jn F i g. 1 und 2 dargestelhen Anordnung wieder.
Bei dem in Fig. I dargestelhen Blockschaltbild werden von einem Oszillator O, z. B. einem /?G"-Oszillator. periodische Schwingungen erzeugt, welche direkt bzw. invertiert an die beiden Signaleingänge einer bistabilen Kippstufe FF gelegt sind. Sie lösen damit entsprechende Kippvorgünge aus. aufgrund deren an den beiden Signalp.usgängen der bistabilen Kippstufe FF Rechteck-Signalf; erscheinen, die dann über die beiden Pumpschaltung-jn CP 1 und CP2 an d.is Substrat S b/u. an Masse gelangen und auf diese Weise eine Aufladung des Substrats .S'bewirken.
Die bistabile Kippstufe kann /. B. nach Art eines RS-Flip-Flops aufgebaut sein. Wichtig ist vor allem, d.tü neben den beiden Signaleingangcn R und V noch ein dritter Eingang, nämlich ein Steuereing;.<ig fur die Einstellung der Einsat/schwelle der K-ppstufe b/w. fur die Ein- und Abschaltung derselben vorhanden ist. Der Ausgang des Oszillators O. die Ausgänge der bistabilen Kippstufe FFund die Ausgänge der beiden Pumpschill tungen CPX. CP2 sind in der aus Fig. 1 b/w. 2 ersichtlichen Weise nummeriert.
Am Sieuereingt;ng der bistabilen Kippstufe F! isi über einen elektronischen Schalter .SV der mit ein.-m Sollwertgeber .S'lVden Regelkreis bildende Schwellen jpai.niingsdetektor SD angeschlossen. Der Sollwert ist durch eine Referenzspannung Vr1 , gegeben. Der Schwellenspannungsdetektor SD enthält impli/it den Komparator der Regelstufe.
Die beiden Pumpschaltungen ΓΡΙ und CPi sind einander gleich und bestehen aus je einem Kondensator C I b/w Cl und je einem Feldeffekttransistor V/ J b/w Λ/2 vom Anreicherungstyp, der als elektrischer Widerstand geschaltet ist. Als Kondensatoren sind MOS-Varaktoren vorgesehen, die durch die Kapazität zwischen einer Metallschicht oder einer Schicht aus dotiertem Polysilic/ym und der Inversionsschicht an der Oberfläche des Halbleiterkörpers mit der dazwischen befindlichen SiOrSchicht als Dielektrikum gebildet sind. Zweckmäßig werden die erforderlichen Kapazitä-
ten durch Feldeffekttransistoren vom Verarmungstyp geliefert, die eine genügend große Gatefläche aufweisen und deren Source* und Drain^Elektroden miteinander verbunden sind.
Die Gate-Elektrode des FET M I bzw. des FET M2 ist mit einer Hauptelektrode des jeweiligen Transistors, vorzugsweise der Drain unmittelbar leitend verbunden. Die Schaltung des Kondensators Und des FET in der einzelnen Pumpschaltung ist so getroffen, daß der eine »Belag« des Ladungs- oder Pumpkondensators CX bzw. C2 am jeweils zugeordneten Signalausgang der bistabilen Kippstufe FFund ihr anderer »Belag« an der Drain-Elektrode des jeweils zugeordneten MOS-FET M I bzw. Ml liegt. Die Drain-Elektroden der FET M X bzw. M 2 liegen außerdem über je eine Diode D I bzw. D 2 am Substrat der integrierten Halbleiterschaltung, während die Source-Elektroden mit Masse verbunden sind.
Das Substrat S, der die FET der Halbleiterschaltung umgebende Halbleiterbereich mit einem Leitungstyp, der dem der Source- und Drainzonen aller dieser FET entgegengesetzt ist. ist in F i g. I durch sein Ersatzschaltbild dargestellt. Gemäß diesem hat man eine Subslrat-Ladungskapazität C, und einen einer dieser parallelliegenden Leckwidersland Rs. Die am Substrat 5 aufgrund der Einwirkung des Substratvorspannungsgenerators auftretenden Spannungen gegen Masse zeigen das im letzten Diagramm von Fig. 3 gezeigte Zeitverhalten. Die zwischen dem Substrat Sund den Ausgängen 3 bzw. 3' der beiden Pumpschaltungen CPX und CP2 vorgesehenen Dioden DX und D 2 sind implizit durch die die Drainzonen der beiden Transistoren M X und M2 begrenzenden pn-Übergänge gegeben, wenn diese Transistoren und damit der ganze Substratvorspannungsgenerator von dem Substrat Sumgeben ist. so daß sie in der Praxis nicht eigens vorgesehen werden müssen.
Die von den Pumpkondensatoren Cl und C2 der beiden Pumpschaltungen CPX und CP2 an den beiden Signalausgängen 2 und 2' der bistabilen Kippstufe FF abgeleiteten Spannungsimpulse werden auf das Substrat 5 geführt, wobei die Transistoren MX und M2 die positiven Signalimpulse bis auf einen Spannungswert der Schwellenspannung Vr abschneiden. Die Vorspannung Vbb zwischen Substrat und Masse sinkt infolge des Leckstroms // am parasitären Substratwiderstand /?,bis zur nächsten abfallenden Flanke der auf die beiden Pumpschaitungen CfI und CP 2 mit Phasenverschiebung gegebenen Spannungsimpulse, d. h. für die halbe Dauer der Oszillatorschwingung, etwas ab.
Der Schalter Sr wirkt als Stellglied der Regelschaltung. Ist durch ihn die Wirkung des Regelkreises auf den Steuereingang der bistabilen Kippstufe FF unterbrochen, dann treten die aus dem letzten Diagramm der F i g. 3 ersichtlichen Regelpausen auf.
Die in Fig.2 dargestellte Ausführungsform des Substratvorspannungsgenerators ist ausschließlich mit Hilfe von FET vom MOS-Typ (oder allgemeiner vom M IS-Typ) aufgebaut, die teils vom Anreicherungstyp, teils vom Verarmungstyp sind. Die FET des Substratvorspannungsgerators sind entweder nur n-Kanal-FET oder nur p-Kanal-FET. N-Kanal-FET werden verwendet, wenn die FET der zu versorgenden integrierten Schaltung ebenfalls n-Kanal-FET sind. Analoges gilt, wenn der zu versorgende IC nur p-Kanal-FET verwendet. Hat die zu versorgende Schaltung sowohl η-Kanal- als auch p-Kanal-FET, wie dies bei der Anwendung der C-MOS-Technik der Fall ist. so werden zweckmäßig Zwei Substratvorspannungsgeneraloren — der eine mit n-Kanal-FET, der andere mit p-Kanal-FET — vorgesehen, die jeweils für die Versorgung der entsprechenden Tfafisislortype in der eigentlichen Halbleiterschaltung zuständig sind.
Wie aus Fig. 2 ersichtlich, ist der Oszillator O ein Multivibrator mit RC-Rückkopplung. Als Rückkopplungskofidensatofefi dient ein MOS-Väraklor II, der einerseits an Masse, andererseits am Eingang 10 des
to Multivibrators liegt.
Letzterer besteht aus den drei zwischen dem Versorgungspolcntial Von und Masse in Reihe geschalteten FET 12, 13 und 14 sowie dem FFT 16. dessen Drain-Source-Strecke zwischen Von und dem gemeinsamen Diffusionsgebiet der FET 12 und 13 liegt. FET 14 ist vom Verarmungstyp und erfüllt die Funktion eines Lastelements. Seine Gate- und Sourcc-Elektrode sind miteinander leitend verbunden und bilden gemeinsam mit der Gate-Elektrode von Transistor 19. der Drain-Elektrode von Transistor 13. der Drain- und Gate-Elektrode von Transistor 18 den Knoten 15. der den Ausgang des Oszillators Odarstellt.
Die Gate-Elektroden der Transistoren 12 und 13 sind miteinander verbunden und liegen am Eingang 10 des Multivibrators. Der Eingang 10 und der Ausgang 15 des Multivibrators wird außerdem von der Serienschaltung der Source·Drainstrecken der Verarmungstyp-FET 17 und 18 überbrückt. Diese Serienschaltung bildet den Rückkopplungszweig des Oszillators, zu dem auch noch
jo der bereits erwähnte Kondensator 11 gehört. Die FET 17 und 18 sind deshalb als Widerstände geschaltet, indem der Gate- und der Drain-Anschluß von FET 18 am Knoten 15. sein Source-Anschluß am Drein-Anschluß des FET 17 und das Gate und der Drain des FET 17 am Eingang 10 des Multivibrators liegen. Während die FET 14,17 und 18 vom Verarmungstyp sind, sind als FET 12,13 und 19 Anreicherungstyp-FET verwendet.
Gegenüber bereits bekannten Multivibratoren weist die vorliegende Ausführungsform zwei gegensinnig geschaltete Verarmungstyp-FET im Rückkopplungszweig auf. Das bringt den Vorteil, daß das Oszillatorsignal ein Tastverhältnis von 1 :1 aufweist. Als Folge davon resultiert ein symmetrisches Pumpsignal mit gleichlangen Pausen zwischen den Pumpvorgängen.
wodurch die Wirksamkeit des Substratvorspannungsgenerators erheblich verbessert wird.
Der Oszillatorausgang 15 führt an den ersten Signaleingang der bistabilen Kippstufe FFsowie an den Signaleingang eines zwischen Masse und dem Versorgungspotential Vdd liegenden Inverters IN, der durch einen als Widerstand geschalteten FET 20 vom Verarmungstyp und einem zu ihm in Serie geschalteten FET 21 vom Anreicherungstyp gebildet ist. Der Ausgang des Inverters IN ist durch einen Schaltungspunkt zwischen den Source-Drainslrecken der beiden FET 20 und 21 gegeben und liegt am zweiten Signaleingang der bistabilen Schaltzelie FF.
Als Sollwertsteller SW für den Regelkreis ist ein zwischen Masse und dem Versorgungspotential Vdd liegender Spannungsteiler mit zwei Festwiderständen R3 und Rb verwendet, die z. B. durch — auf der die Halbleiteroberfläche bedeckenden SiOrSchicht — aufgebrachte Leitbahnen aus dotiertem Polysilicium realisiert sein können. Der Teilerpunkt zwischen den beiden Widerstän'den R2 und Rb des Sollwertgebers SW hat ein PotentiaL das zusammen mit dem Potential an Masse die Referenzspannung VrcS ergibt Es liegt am Gate eines FET 22, der den Eingang des Schwellenspan-
hungsdetektors SD bildet.
Der Schwellenspannungsdetektor SD ist durch eine Serienschaltung der Source-Drainstrecken zweier FET 22 und 23 vom Anreicherungslyp und durch eine Serienschaltung der Source-Dfainslrecken eines S FET 24 Vom Anreicherungslyp und eines FET 25 vom Verafmungstyp gegeben; Dabei ist der zuletzt genannte FETIi lind der FET 23 der zuerst genannten Serienschaltung jeweils als Lastelement in der aus Fig.2 ersichtlichen Weise geschaltet.
Diese Serienschaltungen erfüllen die Punktion von Inverterstufen und überbrücken die Potentialdifferenz zwischen dem Versorgungspotential Von und Masse. Der Ausgang des Inverters mit den beiden FF.T22 und 23. also ein Schaltungspunkt zwischen diesen beiden FFT. ist an das Gate des FET 24 geschaltet Der Ausgang des Inverters mit den beiden FET 24 und 25. also ein Schaltungspunkt zwischen diesen beiden Transistoren, ist mit dem Gate eines Transistors Ml vom Anreicherungstyp verbunden, welches den SchalterSrdarstellt.
Die nun zu beschreibende bistabile Kippstufe FF besteht aus zwei zueinander parallelen Zweigen, die einerseits durch das Potential Vddbeaufschlagt sind und andererseits in einem am Drain des Transistors M7 liegenden Knoten 5 enden. Jeder dieser beiden Zweige enthält drei FET und je eine Anschlußstelle für eine Pumpschaltung CPl bzw. CPI. Diese beiden Zweige weisen zudem noch eine für das Zustandekommen der Flip-Flopwirkung wesentliche Kreuzkoppelung auf.
Der Transistor M 7 hat die Aufgabe, die Source-Zonen der Schalttransistoren M3, M4 bzw. (V/5. MB an Masse zu schalten, um auf diese Weise die bistabile Kippstufe FF zu aktivieren und die Lieferung der Versorgungsspannung für das Substrat Seinzuleiten.
Der erste der genannten Zweige enthält die Parallelschaltung der Source-Drain-Strecken der beiden FET M3 und Λ74. die beide vom Anreicherungstyp sind und deren Source am Knoten 5 und deren Drain an ' der Source eines Transistors 26 vom Verarmungstyp liegen. Der Drain des Transistors 26 liegt an Vdd. sein Gate am Ausgang des Inverters IN. Zwischen dem Transistor 26 und den beiden Transistoren Λ-/3 und M4 liegt die Anschlußstelle 3' für die Pumpschaltung CPl.
Der zweite dieser Zweige enthält die Parallelschaltung der Source-Drain-Strecken der beiden FETM5 und Λ-/6. die wiederum vom Anreicherungstyp sind und deren Source am Knoten 5 liegt, während die Drainzonen dieser beiden Transistoren mit der Source eines Verarmungstyp-Transistors 27 verbunden sind. Der Drain des FET 27 liegt an Vdd. sein Gate am Ausgang 15 des Oszillators O. Zwischen dem Transistor 27 und den beiden Transistoren M 5, Λ/6 liegt die Anschlußstelle 3 für die Pumpschaltung CP1.
Um die Flip-Flopwirkung zu erzielen, sind die Gates der Transistoren /V/4 bzw. /V/5 in den beiden Zweigen der bistabilen Kippstufe an je einen Schaltungspunkt des anderen Zweiges angeschlossen, der zwischen der Parallelschaltung der beiden Anfeichefungs-Transistoren und dem Verarmungslyp-Transislor des anderen Zweiges liegt. Diese Schaltungspunkte bilden zugleich die Ausgänge 3 bzw. 3' der bistabilen Kippstufe FF1 an die die Pumpschaltungen CPl und CP2 angeschlossen sind.
Unterschreitet die Schwellenspannung V, den Sollwert IVinfolge des Subslrat-Leckstroms //.. so wird der FET M 7 eingeschaltet und hierdurch eine Aktivierung der FETMX /V/4. /V/5 und /W6 erreicht. Steigt die Schwellenspannung Vrdagegen über die Referenzspannung VrW. so schaltet der FET M7 ab, und die zwischen Masse und dem Substrat liegende Spannung Vbb veränden sich mfuige lies Substrat-LcCksifums wicdcf solange, bis sich der Schalter M 7 erneut einschallet.
Durch die Verwendung der bistabilen Kippstufe FF als Stellglied für den Regelvorgang des Substratvorspannungsgenerators wird eine raschere Regelung erreicht, als wenn der Oszillator O selbst als Stellglied verwendet werden würde. Bei den bekannten Anordnungen wird hingegen der Substratvorspannungsgenerator über den Oszillator geregelt, so daß dort die Regelung langsamer funktioniert. Die vorliegende Ausbildung eines Substratgenerators gestattet außerdem dessen Darstellung in MOS-IC-Technik und dessen Zusammenfassung mit der eigentlichen integrierten Halbleiterschaltung auf einem gemeinsamen Siliciumchip.
Das Impulsverhalten der in F i g. 1 und 2 dargestellten Anordnung ist in Fig.3 wiedergegeben. Diese enthält sechs Impuls-Zeit-Diagramme mit der Zeit r als Abszisse und der Impulsspannung gegen Masse als Ordinate.
Im ersten Diagramm ist das Verhalten der am Ausgang 15 des Oszillators O auftretenden Spannung dargestellt. Das zweite Diagramm und das dritte Diagramm geben die an den Ausgängen 2 und 2' der bistabilen Kippstufe FFauftretenden Spannung wieder. Die Zeit T ist die Periode der vom Oszillator O gelieferten Impulse. Das vierte und fünfte Diagramm geben die Zustände an den Ausgängen der beiden Pumpschaltungen CPl und CP2 und das letzte Diagramm den Verlauf der Substratvorspannung Vbb unter Berücksichtigung der Wirkung des Schalters Sr. Man erkennt, wie sich VBB während des ausgeschalteten Zustands des Substratvorspannungsgenerators verkleinert und nach dem Wiederarschalten wieder auf den vollen Wert gebracht wird.
Hierzu 2 Blatt Zeichnungen

Claims (6)

  1. Patentansprüche:
    1, Substratvorspannungsgenerator für integrierte MlS-Schaltkreise zur Verbesserung der Konstanz der Schwellenspannungen
    a) mit einem zwischen das Betriebspotential (Vpp) und Masse gelegten Spannungsteiler als Sollwertgeber (SW),
    b) der mit seinem Spannungsteilerpunkt an den Eingang eines Schwellenspannungsdetektors (SD) angeschaltet ist,
    c) mit einem Oszillator (O),
    d) der über eine Logikschaltung (FF) und
    e) eine zwischen Substrat (S) und Masse geschalte- ! te Pumpschaltung (CP 1, CPT)
    f) die an die eigentliche integrierte Schaltungsanordnung anzulegende Hilfsspannung (Vbb) erzeugt, und bei dem
    g) der Sollwertgeber (SW), der Schwellenspannungsrietektor (SD) und die Logikschaltung (FF) Bestandteile eines Regelkreises für die Hilfsspannung fVsalsind,
    dadurch gekennzeichnet, daß
    h) die Logikschaltung eine bistabile Kippstufe (FF) mit einem direkten Signaleingang (2) und einem invertierenden Signaleii^ang (2') und einem dritten Signaleingang (5) sowie zwei entsprechenden Signalausgängen (3,3') ist,
    i) die über den Oszillator (Ojunmittelbar und über so einen Inverter (IN)gesteuert ist, und
    j) über Jen dritten Eingang (5) über den Regelkreis beeiniußt \vi~l· und daß
    k) die beiden Signalausgänge (3, 3') der bistabilen Kippstufe (FF) übe;· je 'ine Pumpschaltung (CPl, CP2) auf das Substrat (S) auf Masse geschaltet sind, so daß die Pumpschaltungen (CP I. CP2) im Gegentaktbelrieb die Korrektur der Hilfsspannung (Van)bewirken.
  2. 2. Substratvorspannungsgenerator nach Anspruch I, dadurch gekennzeichnet, daß
    a) in der Schaltung des Oszillators (O) ein Last-Feldeffekttransistor (14) mit seiner ein^n Haupteleklrode an das Hetriebspotential (Vnn) und mit seiner anderen Hauptelektrode an seine Gate-Elekirode sowie an den Ausgang (15) des Oszillators (Ο,/gelegi ist. daß
    b) der Ausgang (15) des Os/illalors (O) einerseits über die Serienschaltung eines jeweils als Diode geschalteten Feldeffekllransistorpaars (17, 18) an den einen Pol (10) eines Kondensators (11) gelegt ist. dnß
    c) der Ausgang (15) des Oszillators (O) andererseits über die Senenschaltung eines zweiten Feldeffcktiransistorpaares (12, 13) mit Masse « verbunden isi.daO
    d) die (iateelektmdcn des /weiten Feldeffekttransistorpaares (12, H) mit dem besagten Pol (10) des Kondensators (11) und
    e) und die hiniereinander in Reihe geschalteten Feldeffekttransistoren des zweiten Fcldeffekl· transisiorpaares (12, 13) über einen Feldeffckl· transistor (19) mit dem ersten Betriebspoleniial (Vdo,) verbundensirid, und daß
    f) die Gate-'Elektrodc des zuletzt genannten Feldeffekttransistors (19) am Ausgang (15) des Oszillators (O) liegt, die
    p) die GatcElektrode des mit seiner Hauptelektrode am Oszillatorausgang (15) liegenden Feldeffekttransistors (18) des ersten Transistorpaares (17, 18) ebenfalls am Ausgang (15) des Oszillators (O) liegt und
    h) die Gate-Elektrode des zweiten Feldeffekttransistors (17) des ersten Feldeffekttransistorpaares (17, 18) unmittelbar mit den Gate-Elektroden des zweiten Feldeffekttransistorpaares (12, 13) verbunden ist.
  3. 3. Substratvorspannungsgenerator nach Anspruch 2, dadurch gekennzeichnet, daß der Kondensator (11) als Varaktorkapazität ausgebildet ist.
  4. 4. Substratvorspannungsgenerator nach Anspruch 2, dadurch gekennzeichnet, daß
    a) die Drain-Elektrode eines als Schalter (SR) dienenden Feldeffekttransistors (M7) an einen durch den aus dem Schwellenspannungsdetektor (SD)\ma dem Sollwertgeber (SW)bestehenden Regelkreis zu steuernden Eingang (5) der bistabilen Kippstufe (FF) und seine Source-Elektrode an Masse gelegt ist, daß
    b) die Gateelektrode dieses Feldeffekttransistors (M7) mit dem Ausgang des Schwellenspannungsdetektors (SD) verbunden ist, daß
    c) von dem durch den Regelkreis zu steuernden Eingang der bistabilen Kippstufe (FF) zwei einander gleiche und aus je drei Feldeffekttransistoren bestehende Zweige (M3. M4, 26; M5, M 6. 27) zum ersten Betriebspotential (VOd) führen,
    d) daß dabti je zwei dieser Transistoren (MZ. M 4-, M 5. M6) durch Verbindung ihrer Hauptelektroden zu je einem Transistorpaar (M3, M4; /V/5. M6) zusammengefaßt sind, dessen Source-Elektroden an dem vom Regelkreis zu steuernden F.ingang (5) der bistabilen Kippstufe (FF) liegen und dessen Drainelektroden über den jeweiligen dritten Transistor (26). (27) am ersten Betriebspotential f V'/jn/liegen. sowie
    e) die Gate-EIektrodt je ci;i>.s Feldeffekttransistors (M4 b/w. (V/5) aus jedem der beiden an dem vom Regelkreis zu steuernden Eingang (5) liegenden Feldeffekttransistorpaare (M 3, M4: M 5. /W 6) mit den Dram-F.lektroden des jeweiligen anderen Feldeffekttransistorpaares verbunden ist. und daß
    f) die Gate-F.lektrode des jeweiligen anderen Feldeffekttransistors (M V) (M6) der beiden an dem vom Regelkreis zu steuernden Eingang (5) der bistabilen Kippstufe (FF) liegenden Feldeffektransisiorpaares (M 3. M4: M 5. Λ-/6) für die unmittelbare beziehungsweise invertierte Steuerung durch den Oszillator (O) vorgesehen ist
  5. 5. Subslraivorspannungser/euger nach Anspruch 4, dadurch gekennzeichnet, daß
    a) das Fransistorpaar (M 3, iV/4) mit dem unmittelbar vom Oszillator (Oj gesteuerten Feldeffekttransistor (M 3) der beiden unmittelbar an dem durch den Regelkreis zu steuernden Eingang (5) liegenden Feldeffekttransistorpaare (M3, M 4, M5, MG) über die SourccDrainstreckc eines Feldeffekttransistors (26) an das erste Betriebs» potential (Vdd) gelegt ist, dessen Gate*Elektrode vom Oszillator (O) über den Inverter (IN) gesteuert ist, und daß
    b) das Transistorpaaf (M5, MB) mit dem über den Inverter (IN) Vom Oszillator (Ö) gesteuerten
    Feldeffekttransistor (O) der beiden unmittelbar an dem durch den Regelkreis zu steuernden Eingang (5) liegenden Feldeffekttransistorpaare (M3, A/4; A/5, M6) über die Source-Drainstrecke eines Feldeffekttransistors (27) an das erste Betriebspotential (Von) gelegt ist, dessen Gate-Elektrode unmittelbar vom Oszillator (O) gesteuert ist
  6. 6. Substratvorspannungsgenerator nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß zwischen jedem der beiden unmittelbar an dem durch den Regelkreis zu steuernden Eingang (5) der bistabilen Kippstufe (FF) liegenden Feldeffekttransistorpaare (Ά/3, A/4; A/5, Μΰ) und dem die Verbindung zwischen dem betreffenden Feldeffekttransistorpaar und dem ersten Betriebspotential (Vqd) bildenden Feldeffekttransistor (26 bzw. 27) je ein der Beaufschlagung durch je eine der beiden vorgesehenen und einander gleichen Pumpschaltungen CPl, CP2) diender Eingang (3 bzw. 3') der bistabilen Kippstufe (FF)vorgesehen ist.
DE2812378A 1978-03-21 1978-03-21 Substratvorspannungsgenerator für integrierte MIS-Schaltkreise Expired DE2812378C2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE2812378A DE2812378C2 (de) 1978-03-21 1978-03-21 Substratvorspannungsgenerator für integrierte MIS-Schaltkreise
US06/020,857 US4266151A (en) 1978-03-21 1979-03-15 Semiconductor circuit with at least two field effect transistors united in a semiconductor crystal
JP3217979A JPS54133083A (en) 1978-03-21 1979-03-19 Semiconductor circuit
FR7906979A FR2420877A1 (fr) 1978-03-21 1979-03-20 Circuit a semi-conducteurs comportant deux transistors a effet de champ reunis dans un cristal semi-conducteur
GB7909754A GB2020502B (en) 1978-03-21 1979-03-20 Field effect transistor integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2812378A DE2812378C2 (de) 1978-03-21 1978-03-21 Substratvorspannungsgenerator für integrierte MIS-Schaltkreise

Publications (2)

Publication Number Publication Date
DE2812378A1 DE2812378A1 (de) 1979-09-27
DE2812378C2 true DE2812378C2 (de) 1982-04-29

Family

ID=6035091

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2812378A Expired DE2812378C2 (de) 1978-03-21 1978-03-21 Substratvorspannungsgenerator für integrierte MIS-Schaltkreise

Country Status (5)

Country Link
US (1) US4266151A (de)
JP (1) JPS54133083A (de)
DE (1) DE2812378C2 (de)
FR (1) FR2420877A1 (de)
GB (1) GB2020502B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5559756A (en) * 1978-10-30 1980-05-06 Fujitsu Ltd Semiconductor device
JPS6033314B2 (ja) * 1979-11-22 1985-08-02 富士通株式会社 基板バイアス電圧発生回路
DE3009303A1 (de) * 1980-03-11 1981-09-24 Siemens AG, 1000 Berlin und 8000 München Monolithisch integrierte digitale halbleiterschaltung
US4336466A (en) * 1980-06-30 1982-06-22 Inmos Corporation Substrate bias generator
JPS57199335A (en) * 1981-06-02 1982-12-07 Toshiba Corp Generating circuit for substrate bias
US4553047A (en) * 1983-01-06 1985-11-12 International Business Machines Corporation Regulator for substrate voltage generator
JPS6132457A (ja) * 1984-07-24 1986-02-15 Seiko Epson Corp 基板電圧発生回路
JPH07113863B2 (ja) * 1985-06-29 1995-12-06 株式会社東芝 半導体集積回路装置
JPS6266656A (ja) * 1985-09-19 1987-03-26 Toshiba Corp 基板電位生成回路
JP3561060B2 (ja) * 1995-12-08 2004-09-02 三菱電機株式会社 負電圧発生回路
JP3019805B2 (ja) * 1997-06-19 2000-03-13 日本電気株式会社 Ｃｍｏｓ論理回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3805095A (en) * 1972-12-29 1974-04-16 Ibm Fet threshold compensating bias circuit
US4004164A (en) * 1975-12-18 1977-01-18 International Business Machines Corporation Compensating current source
US4115710A (en) * 1976-12-27 1978-09-19 Texas Instruments Incorporated Substrate bias for MOS integrated circuit
JPS53130990A (en) * 1977-04-20 1978-11-15 Toshiba Corp Integrated circuit device
JPS5482056A (en) * 1977-12-13 1979-06-29 Nec Corp Substrate bias voltage generator circuit

Also Published As

Publication number Publication date
FR2420877B1 (de) 1984-11-23
GB2020502B (en) 1982-04-28
US4266151A (en) 1981-05-05
JPS54133083A (en) 1979-10-16
DE2812378A1 (de) 1979-09-27
JPS6250984B2 (de) 1987-10-28
GB2020502A (en) 1979-11-14
FR2420877A1 (fr) 1979-10-19

Similar Documents

Publication Publication Date Title
DE2541131C2 (de) Schaltungsanordnung zum Konstanthalten der Schaltverzögerung von FET-Inverterstufen in einer integrierten Schaltung
DE602004008935T2 (de) Flächeneffiziente ladungspumpe
DE3879804T2 (de) Integrierte halbleiterschaltungsvorrichtung.
DE3625949C2 (de) Schaltung zum Erzeugen eines stabilisierten Stromes, insbesondere für integrierte MOS-Schaltungen
DE3839888C2 (de)
DE69823289T2 (de) Temperaturunabhängiger Oszillator
DE4039524C2 (de) Substratspannungserzeuger für eine Halbleitereinrichtung und Verfahren zum Erzeugen einer Substratspannung
DE3880735T2 (de) Integrierter CMOS-Kreis mit Substratvorspannungsregler.
DE19612443C2 (de) Schaltungsanordnung zur Versorgung eines elektronischen Lastkreises
DE2143093C2 (de) Mehrphasenfeldeffekttransistor- Steuerungsschaltung
DE2933518A1 (de) Substratvorspannungsgenerator
DE19642942A1 (de) Spannungspumpenschaltung mit einer unabhängigen Substratvorspannungsspannung
DE2812378C2 (de) Substratvorspannungsgenerator für integrierte MIS-Schaltkreise
DE2359647A1 (de) Schaltungsanordnung zur erzeugung einer kompensierten steuerspannung
DE4336907A1 (de) Substratpotential-Erzeugungsschaltung zum Erzeugen eines Substratpotentials mit einem niedrigen Pegel und Halbleitervorrichtung mit einer solchen Schaltung
EP0010137A1 (de) Substratvorspannungs-Generatorschaltung
DE19749602A1 (de) Eingangs/Ausgangsspannungdetektor für eine Substratspannungsgeneratorschaltung
DE2933854A1 (de) Oszillatorschaltung
DE4204400A1 (de) Schaltung zur erzeugung einer rueckwaertsregelspannung
EP0010149B1 (de) Referenzquelle auf einem integrierten FET-Baustein sowie Verfahren zum Betrieb der Referenzquelle
DE3237778A1 (de) Dynamisches schieberegister
DE3643546C2 (de)
DE3343700C2 (de)
DE19650149C2 (de) Integrierte Halbleiterschaltung mit Zwischenpotential-Erzeugungsschaltung
EP0954896B1 (de) Schaltungsanordnung zum erzeugen negativer spannungen

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8339 Ceased/non-payment of the annual fee