DE19642942A1 - Spannungspumpenschaltung mit einer unabhängigen Substratvorspannungsspannung - Google Patents

Spannungspumpenschaltung mit einer unabhängigen Substratvorspannungsspannung

Info

Publication number
DE19642942A1
DE19642942A1 DE19642942A DE19642942A DE19642942A1 DE 19642942 A1 DE19642942 A1 DE 19642942A1 DE 19642942 A DE19642942 A DE 19642942A DE 19642942 A DE19642942 A DE 19642942A DE 19642942 A1 DE19642942 A1 DE 19642942A1
Authority
DE
Germany
Prior art keywords
voltage
transistor
pump
pumping
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19642942A
Other languages
English (en)
Inventor
Tae-Hoon Kim
Young-Hyun Jun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19642942A1 publication Critical patent/DE19642942A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine Spannungs­ pumpenschaltung mit einer unabhängigen Substratvorspannungs­ spannung (well-bias voltage) und insbesondere auf eine Pum­ penschaltung, bei der in einer Pumpenschaltung unter Verwen­ dung eines PMOS-Transistors als einem Übertragungstransistor eine Substratvorspannung an den Übertragungstransistor mit einer unabhängigen Spannung angelegt wird, um einen stabilen Pumpbetrieb zu ermöglichen.
Eine herkömmliche Spannungspumpenschaltung wurde in einem Artikel mit dem Titel: "Application of a High Voltage Pumped Supply for Low-power DRAM" auf S. 106 und 107 von "′92 Sym­ posium on VLSI Circuits Digest of Technical Papers", offen­ bart.
Ein Beispiel der herkömmlichen Spannungspumpenschaltung ist in Fig. 1 gezeigt, das einen Pegelschieber 10 zum Steuern einer Gate-Elektrode eines Übertragungstransistors MP4 mit Spannungen einer Massespannung Vss und einer erhöhten Span­ nung Vpp und eine Nicht-Überlappungsschaltung 20 zum Verhin­ dern einer Überlappung einer Pumpzeit und einer Ladungsüber­ tragungszeit auf. Zusätzlich ist ein Spannungspumpabschnitt 30 zum Pumpen der Spannung während des Vorladens/Pumpens ei­ ner Ladung zu/von einem Pumpkondensator vorgesehen.
Der Pegelschieber 10 ist derart gebildet, daß eine Gate- Elektrode eines PMOS-Transistors MP1, der über die Source- Elektrode desselben mit einer erhöhten Spannung Vpp versorgt wird, mit einer Drain-Elektrode eines PMOS-Transistors MP2, der über die Source-Elektrode desselben mit der erhöhten Spannung Vpp versorgt wird, verbunden ist. Ferner ist die Gate-Elektrode des PMOS-Transistors MP2, die über die Sour­ ce-Elektrode mit der erhöhten Spannung Vpp versorgt wird, mit der Drain-Elektrode des PMOS-Transistors MP1 verbunden. Die Drain-Elektrode des PMOS-Transistors MP1 ist über zwei NMOS-Transistoren MN1 und MN2 mit dem Massepotential Vss verbunden, während die Drain-Elektrode des PMOS-Transistors MP2 über zwei NMOS-Transistoren MN3 und MN4 mit dem Masse­ potential Vss verbunden ist. Die Gate-Elektroden der NMOS-Transistoren MN2 und MN3 werden mit einer Leistungsquelle Vdd gespeist, während die Gate-Elektrode des NMOS-Transi­ stors MN1 über einen Inverter INV1 mit einem Eingangspuls OSC verbunden ist. Der Eingangspuls OSC ist direkt mit der Gate-Elektrode des NMOS-Transistors MN4 verbunden.
Wenn der Eingangspuls OSC auf einem hohen logischen Pegel ist, wird durch diesen Ausbau der hohe logische Pegel mit dem erhöhten Spannungspegel an der Drain-Elektrode des PMOS-Transistors MP1 1 erhalten, während ein niedriger Pegel des Massepotentials Vss an der Drain-Elektrode des PMOS-Transistors MP2 erhalten wird. Wenn der Eingangspuls OSC auf einem niedrigen logischen Pegel ist, wird der niedrige logi­ sche Pegel des Massepotentials Vss an der Drain-Elektrode des PMOS-Transistors MP1 erhalten, während der hohe logische Pegel des erhöhten Spannungspegels an der Drain-Elektrode des PMOS-Transistors MP2 erhalten wird.
Die Nicht-Überlappungsschaltung 20 besteht aus einem NAND-Gatter, einem NOR-Gatter und einem Inverter INV2, derart, daß entweder einer oder beide Eingänge des NAND-Gatters mit dem Pulseingangssignal OSC verbunden sind, während der an­ dere Eingang mit der Drain-Elektrode des PMOS-Transistors MPI des Pegelschiebers 10 verbunden ist. Ferner ist entweder einer oder beide Eingänge des NOR-Gatters mit dem Pulsein­ gangssignal OSC verbunden, während der andere Eingang über den Inverter INV2 mit der Drain-Elektrode des PMOS-Transi­ stors MP2 des Pegelschiebers 10 verbunden ist.
Der Spannungspumpabschnitt weist einen Pumpkondensator C1 und einen PMOS-Transistor MP3 auf, dessen Drain-Elektrode mit einer ersten Elektrode des Pumpkondensators C1 verbunden ist, dessen Source-Elektrode mit der Leistungsquelle Vdd verbunden ist, und dessen Gate-Elektrode mit einem Ausgang des NAND-Gatters der Nicht-Überlappungsschaltung 20 verbun­ den ist. Ferner ist ein PMOS-Transistor MP4, dessen Drain- Elektrode mit einer zweiten Elektrode des Pumpkondensators C1 verbunden ist, dessen Source-Elektrode mit der erhöhten Spannung Vpp verbunden ist, und dessen Gate-Elektrode mit der Drain-Elektrode des PMOS-Transistors MP2 des Pegelschie­ bers 10 verbunden ist, vorgesehen. Die Drain-Elektrode eines NMOS-Transistors MN7 ist mit der zweiten Elektrode des Pump­ kondensators C1 verbunden, die Source-Elektrode desselben ist mit der Leistungsquelle Vdd verbunden, während die Ga­ te-Elektrode desselben mit dem Ausgang des NAND-Gatters der Nicht-Überlappungsschaltung 20 verbunden ist. Ferner ist die Drain-Elektrode eines NMOS-Transistors MN5 mit der ersten Elektrode des Pumpkondensators C1 verbunden, während die Ga­ te-Elektrode desselben mit der Leistungsquelle Vdd verbunden ist. Die Drain-Elektrode eines NMOS-Transistors MN6 ist mit der Source-Elektrode des NMOS-Transistors MN5 verbunden, die Source-Elektrode des NMOS-Transistors MN6 ist mit dem Masse­ potential Vss verbunden und die Gate-Elektrode desselben ist mit einem Ausgang des NOR-Gatters der Nicht-Überlappungs­ schaltung 20 verbunden.
Wie in dem Zeitdiagramm von Fig. 2 gezeigt ist, ist der Be­ trieb der herkömmlichen Pumpschaltung in zwei Schritte des Vorladens des Pumpkondensators C1 und des Pumpens des vorge­ ladenen Pumpkondensators klassifiziert.
Zuerst nehmen in dem Vorladungsschritt, wenn das Signal OSC in dem logisch "tiefen" Zustand ist, sowohl ein Knoten C, der der Ausgangsanschluß des NAND-Gatters ist, als auch ein Knoten D, der der Ausgangsanschluß des NOR-Gatters ist, den logisch "hohen" Zustand an. Folglich werden die NMOS-Transi­ storen MN5, MN6 und MN7 eingeschaltet, um zu ermöglichen, daß an dem Knoten A der Pegel Vss vorliegt, und daß ein Kno­ ten B mit einer Spannung geladen wird, die so gering wie VT des NMOS-Transistors MN7 ist.
Nach dem Durchführen der Vorladung, wie oben beschrieben ist, wird nachfolgend der Pumpschritt durchgeführt. Wenn das Signal OSC den logisch "hohen" Zustand annimmt, nehmen der Knoten C, der der Ausgangsanschluß des NAND-Gatters ist, und der Knoten D, der der Ausgangsanschluß des NOR-Gatters ist, den logisch "tiefen" Zustand an. Folglich werden die NMOS-Transistoren MN6 und MN7 ausgeschaltet, so daß der Knoten A in dem schwebenden Zustand ist und augenblicklich mit dem Einschalten des PMOS-Transistors MP3 den Pegel Vdd annimmt. Folglich wird der Pegel des Knoten B um Vdd auf Vdd-VT er­ höht, wobei der NMOS-Transistor MN4 eingeschaltet wird, um den Pegel Vss an die Gate-Elektrode des PMOS-Transistors MP4 anzulegen, der wiederum eingeschaltet wird, um die Spannung des Knotens B auf den Pegel Vpp zu übertragen.
Während der Pumpkondensator das Vorladen und Pumpen über den oben beschriebenen Betrieb wiederholt, wird die Operation des Übertragens der Ladung von dem niedrigen Potentialpegel auf den hohen Potentialpegel kontinuierlich durchgeführt.
Bei beinahe allen Halbleiterspeicherbauelementen wird ein Redundanzdecoder für die Verwendung einer zusätzlichen Zelle verwendet, wenn eine Wortleitung bezüglich der Spannung Vss kurzgeschlossen ist, wodurch ein Halbleiterchip wiederver­ wendbar wird. Wenn jedoch während eines anfänglichen Tests des Chips bei der vorherigen herkömmlichen Pumpschaltung auf die Wortleitung, die von der Spannung Vss kurzgeschlossen wurde, zugegriffen wird, wird der Pegel Vpp auf einen Pegel geringer als Vdd-VT abgesenkt. Ferner wird zu diesem Zeit­ punkt ein PN-Übergang in dem Übertragungstransistor vorwärts vorgespannt, derart, daß der Übertragungstransistor nicht als ein Transistor betrieben werden kann und der kurzge­ schlossene Zustand des PN-Übergangs macht es fortgesetzt un­ möglich, daß sich derselbe durch seinen eigenen Betrieb er­ holt.
Daher wird die elektrische Leistung stark zerstreut und der Pegel Vpp wird nicht wieder hergestellt, weshalb der Halb­ leiterchip als defekt behandelt wird, wodurch das Produk­ tionsergebnis verschlechtert wird.
Folglich besteht die Aufgabe der vorliegenden Erfindung dar­ in, eine Spannungspumpenschaltung zur Spannungsversorgung eines Übertragungstransistors zu schaffen, bei der die oben genannten Probleme beseitigt sind.
Diese Aufgabe wird durch eine Spannungspumpenschaltung gemäß Anspruch 1 und Anspruch 4 gelöst.
Eine weitere Aufgabe der vorliegenden Erfindung besteht dar­ in, ein Verfahren zum Anlegen einer Vorspannungsspannung an einen Übertragungstransistor zu schaffen.
Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 6 ge­ löst.
Die vorliegende Erfindung schafft eine Spannungspumpenschal­ tung, bei der ein Spannungsgenerator getrennt verwendet ist, um eine Substratvorspannungsspannung unabhängig an einen PMOS-Transistor anzulegen, der als ein Übertragungstransi­ stor zum Übertragen einer Ladung eines vorgeladenen Konden­ sators auf eine erhöhte Spannung verwendet ist, wobei die Spannung des Spannungsgenerators an ein Substrat des PMOS-Transistors angelegt wird.
Hierbei gleicht eine Erzeugungsspannung des Spannungsgenera­ tors der erhöhten Spannung oder überschreitet dieselbe, und ist näherungsweise doppelt so groß wie eine Leistungsquel­ lenspannung.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die beiliegenden Zeich­ nungen näher erläutert. Es zeigen:
Fig. 1 ein Diagramm, das eine herkömmliche Spannungspum­ penschaltung zeigt;
Fig. 2 Betriebszeitablaufdiagramme der Spannungspumpen­ schaltung, die in Fig. 1 gezeigt ist;
Fig. 3 ein Diagramm, das eine Spannungspumpenschaltung mit einer unabhängigen Substratvorspannungsspannung ge­ mäß der vorliegenden Erfindung zeigt;
Fig. 4 Betriebszeitablaufdiagramme der Spannungspumpen­ schaltung, die in Fig. 3 gezeigt ist;
Fig. 5 ein Schaltungsdiagramm, das den unabhängigen Sub­ stratvorspannungsspannungs-Generator gemäß der vor­ liegenden Erfindung zeigt; und
Fig. 6 Betriebszeitgebungsdiagramme des Substratvorspan­ nungsspannungs-Generators, der in Fig. 5 gezeigt ist.
Fig. 3 ist ein Schaltungsdiagramm, das ein Ausführungsbei­ spiel einer Spannungspumpenschaltung gemäß der vorliegenden Erfindung zeigt.
Die Spannungspumpenschaltung gemäß der vorliegenden Erfin­ dung weist einen Pegelschieber 10 zum Steuern der Gate-Elek­ trode eines Übertragungstransistors MP4 mit einer Massespan­ nung Vss und einer erhöhten Spannung Vpp und eine Nicht- Überlappungsschaltung 20 zum Verhindern eines Überlappens einer Pumpzeit und einer Ladungsübertragungszeit auf. Ein Spannungspumpabschnitt 30 lädt einen Pumpkondensator vor und pumpt denselben, um die Spannung zu pumpen, während ein ge­ trennter Substratvorspannungsspannungs-Generator 40 unabhän­ gig eine Substratvorspannungsspannung zu dem PMOS-Transistor MP4, der als der Übertragungstransistor verwendet ist, lie­ fert.
Der Pegelschieber 10 und die Nicht-Überlappungsschaltung 20 der Pumpenschaltung gemäß einem Ausführungsbeispiel der vor­ liegenden Erfindung sind aufgebaut, um identisch zu denen der herkömmlichen Schaltung, wie sie in Fig. 1 gezeigt ist, zu sein. Ferner sind alle anderen Teile die gleichen, mit Ausnahme dessen, daß der Spannungspumpabschnitt 30 den NMOS-Transistor MN7 der herkömmlichen Schaltung ersetzt, wo­ bei die Gate-Elektrode eines PMOS-Transistors MP5 mit der Drain-Elektrode des PMOS-Transistors MP1 des Pegelschiebers 10 verbunden ist. Der Betrieb der Pumpschaltung gemäß der vorliegenden Erfindung wird unter der Klassifizierung in zwei Schritte des Vorladens des Pumpkondensators und des Pumpens des vorgeladenen Pumpkondensators durchgeführt.
Zuerst wird das Vorladen in dem Vorladungsschritt erreicht, wenn das Signal OSC in dem logisch tiefen Zustand ist. Wenn ein Knoten C′, der der Ausgangsanschluß des NAND-Gatters ist, und ein Knoten D′, der der Ausgangsanschluß des NOR- Gatters ist, hierbei den logisch hohen Zustand annehmen, nehmen ein Knoten E′ und ein Knoten F′, der der Ausgang des Pegelschiebers 10 ist, einen logisch tiefen bzw. einen hohen Zustand des Pegels Vpp an, um zu ermöglichen, daß die Tran­ sistoren MN5, MN6 und MP5 eingeschaltet werden und der Tran­ sistor MP4 ausgeschaltet wird. Folglich weist ein Knoten A′ den Pegel Vss auf, während ein Knoten B′ mit Vdd vorgeladen wird. In diesem Fall wird der PMOS-Transistor MP5 als der Vorladungstransistor verwendet, um in der Lage zu sein, Vdd vorzuladen, ohne einen Spannungsabfall in der Größenordnung von VT zu bewirken.
Nachdem die Vorladung wie oben beschrieben durchgeführt ist, wird der Pumpschritt nachfolgend ausgeführt. Wenn das Signal OSC den logisch hohen Zustand annimmt, nimmt der Knoten D′, der der Ausgangsanschluß des NOR-Gatters ist, primär den Pe­ gel Vss an, um den NMOS-Transistor MN6 auszuschalten, wo­ durch der Knoten A′ schwebend wird. Danach nimmt der Knoten C′, der der Ausgangsanschluß des NAND-Gatters ist, den lo­ gisch tiefen Zustand an, während der Knoten E′, der der Aus­ gang des Pegelschiebers 10 ist, den logisch hohen Zustand annimmt, um den PMOS-Transistor MP5 auszuschalten und den PMOS-Transistor MP3 einzuschalten. Folglich weist der Knoten A′ den Pegel Vdd in dem schwebenden Zustand auf, wodurch der Knoten F′, der der Ausgang des Pegelschiebers 10 ist, den logisch tiefen Zustand annimmt, um den PMOS-Transistor MP4 einzuschalten, wodurch die Spannung des Knotens B auf den Pegel Vpp übertragen wird.
Durch diese Ausführung wiederholt der Kondensator das Vorla­ den und Pumpen, um den Spannungspumpbetrieb fortzusetzen.
Vor dem Betreiben der Pumpenschaltung bleibt das Ausgangs­ signal des Substratvorspannungsspannungs-Generators 40 auf dem Pegel 2Vdd.
Obwohl die Leistungsquellenspannung mit Vcc oder Vdd be­ zeichnet ist, um den Zeichnungen zu entsprechen, bezeichnen Vcc und Vdd gleichermaßen die Leistungsquellenspannung.
Der Substratvorspannungsspannungs-Generator 40 ist in Fig. 5 dargestellt und weist eine Nicht-Überlappungssteuerung 11, einen Pumpkondensator C12, Erstladungskondensatoren (boots­ trap capacitors) C11, C13 und C16, einen Vorladungsabschnitt 12, eine Erstschrittsteuerung 13 zum Steuern eines Transi­ stors MN18, eine Zweitschrittsteuerung 14 zum Steuern eines Transistors MN17, eine Pumpsteuerung 15 zum Steuern eines Transistors MN19 und einen Übertragungstransistor MN12 auf.
Der Substratvorspannungsspannungs-Generator 40 wird gemäß den Signalverläufen der jeweiligen Knoten, die in Fig. 6 gezeigt sind, betrieben.
Das Pulssignal OSC, das eine Frequenz mit einem kurzen Pump­ intervall und einem langen Vorladungsintervall aufweist, wird verwendet, um die Pumpleistung zu erzeugen, die in der Lage ist, nur einen Leckstrom des Substrats zu kompensieren.
Bei dieser Schaltung wird die Vorladungsoperation während der logisch tiefen Periode eines Pulses LOW_OSC durchge­ führt. Wenn das Pulssignal LOW_OSC einen logisch tiefen Wert annimmt, nehmen die Knoten R und S durch die Nicht-Überlap­ pungssteuerung 11 einen logisch hohen Zustand an, während ein Knoten X durch den Erstladungskondensator C11 in dem lo­ gisch hohen Zustand von 2 Vcc-VT ist. Folglich wird der Vor­ ladungstransistor MN11 eingeschaltet, um zu ermöglichen, daß der Knoten Y auf dem Pegel Vdd ist, und daß das Ausgangs­ signal eines Inverters INV12 auf einem tiefen logischen Pe­ gel ist, wodurch der Kondensator C12 näherungsweise mit dem Pegel Vcc vorgeladen wird.
Danach wird die Pumpoperation während der logisch hohen Pe­ riode des Pulssignals LOW_OSC auf eine solche Art und Weise durchgeführt, daß, wenn das Pulssignal LOW_OSC einen logisch hohen Wert annimmt, die Knoten R und S den logisch tiefen Zustand annehmen, während der Knoten X den Zustand von Vcc-VT annimmt und der Transistor MN10 eingeschaltet wird. Ferner nimmt der Ausgang des Inverters INV12 den logisch ho­ hen Zustand an. Folglich wird der Knoten Y durch die Span­ nung des vorgeladenen Kondensators C12 näherungsweise auf den Pegel 2Vcc erhöht. Zu diesem Zeitpunkt wird der Vorla­ dungstransistor MN11 ausgeschaltet und der Pegel 2 Vcc des Knotens Y wird durch das Einschalten des Übertragungstran­ sistors MN12 zu dem Substratvorspannungsanschluß geliefert. Hierbei besteht der Grund des Einschaltens des Übertragungs­ transistors MN12 darin, daß der Pegel des Knoten Z, der an der Gate-Elektrode desselben anliegt, die Substratvorspan­ nungsspannung überschreitet.
Hierin wird nachfolgend ein Schritt des Erzeugens der Span­ nung, die die Substratvorspannung an dem Knoten Z während der logisch hohen Periode des Pulssignals LOW_OSC über­ schreitet, beschrieben.
Wenn das Pulssignal LOW_OSC in dem logisch tiefen Zustand ist, nimmt der Knoten S einen hohen Zustand an. Im Gegensatz dazu nimmt der Knoten S einen logisch tiefen Zustand an, wenn das Pulssignal LOW_OSC in der Periode des hohen Zu­ stands ist. Die Spannung des Knotens S wird über einen In­ verter INV13, eine Erstschrittsteuerung 13 zum Steuern des Transistors MN18, eine Pumpsteuerung 15 zum Steuern des Transistors MN19 und eine Zweitschrittsteuerung 14 zum Steu­ ern des Transistors MN17 zu dem Erstladungskondensator C13 geliefert. Folglich wird ein Ausgangssignal eines NOR-Gat­ ters NOR11 der Erstschrittsteuerung 13 zusammen mit der Spannung des Knotens S zu dem Eingang des NOR-Gatters NOR12 der Zweitschrittsteuerung 14 gekoppelt.
Der Transistor MN18 empfängt einen Puls mit einem kurzen logisch hohen Intervall, das die Pulssignalform eines Kno­ tens T ist, der der Ausgang der Erstschrittsteuerung 13 ist, um für einen Moment eingeschaltet und dann ausgeschaltet zu werden. Der Transistor MN17 empfängt den Puls eines Knotens J, der der Ausgang der Zweitschrittsteuerung 14 ist, um ein­ geschaltet zu werden, während der logisch hohe Zustand an­ hält. Der Transistor MN19 empfängt die Ausgabe der Pump­ steuerung 15, um eingeschaltet zu werden, während ein Knoten V in dem logisch hohen Zustand ist.
Ein Knoten W wird mit einer Spannung des Pegels Vcc-VT ver­ sorgt, während der Transistor MN18 eingeschaltet ist, der Substratvorspannungsspannung Well_bias, während der Transi­ stor MN17 eingeschaltet ist, und der Spannung Vss, während der Transistor MN19 eingeschaltet ist. Der Zeitablauf des Einschaltens der Transistoren MN18, MN17 und MN19 zu diesem Zeitpunkt ist in Fig. 6 gezeigt. Der Erstladungskondensator C16 wird mit dem Pegel Vcc vorgeladen, während der Knoten W den Pegel Vss annimmt. Sobald der Knoten W auf eine Spannung Well_bias-VT erhöht wird, wird die Spannung des Knotens Z auf die Vorladungsspannung des Erstladungskondensators C16 erhöht. Folglich wird die Spannung des Knotens Z auf nähe­ rungsweise Vcc+Well_bias-VT erhöht. Obwohl die Spannung an dem Knoten Z erhöht wird, um die Substratvorspannungsspan­ nung Well_bias zu überschreiten, wird der Übertragungstran­ sistor MN12 über die Gate-Elektrode desselben mit der Span­ nung versorgt, um eingeschaltet zu werden. Zu diesem Zeit­ punkt ist die Spannungsausgabe von 2Vcc zu dem Substratvor­ spannungsspannungs-Anschluß durch den Kondensator C12 wie oben beschrieben.
Bei der Pumpenschaltung gemäß der vorliegenden Erfindung sind der Vorladungstransistor und der Übertragungstransistor durch die PMOS-Transistoren aufgebaut, wobei die Substrat­ vorspannungsspannung Well_bias, die an das Substrat des PMOS-Transistors angelegt wird, durch die Verwendung des un­ abhängigen Spannungsgenerators mit der Größe von 2Vdd ange­ legt wird, um das Verhindern des Einschaltens der PN-Diode zwischen einem Übergang des PMOS-Transistors und einem n-Substrat zu ermöglichen. Folglich kann ungeachtet eines Kurzschlusses zwischen der Wortleitung und Vss der Pumpbe­ trieb fortgesetzt werden. Folglich wird eine defekte Zelle repariert, um den Gesamtchip zu erneuern, um normal zu ar­ beiten, wodurch der Produktionsertrag erhöht wird. Außerdem fällt die Vorladungsspannung nicht um VT ab, verglichen mit dem Fall des Verwendens des NMOS-Transistors als den Vorla­ dungstransistor, um den Pumpwirkungsgrad zu verbessern.

Claims (7)

1. Eine Spannungspumpenschaltung zum Pumpen einer erhöhten Spannung (Vpp) durch das Vorladen und Pumpen einer La­ dung zu und von einem Pumpkondensator (C1), die einen getrennten Spannungsgenerator (40) zum unabhängigen Liefern einer Substratvorspannungsspannung zu einem PMOS-Transistor (MP4), der als ein Übertragungstransi­ stor zum Übertragen der Ladung des vorgeladenen Konden­ sators (C1) auf die erhöhte Spannung verwendet ist, aufweist, dadurch gekennzeichnet, daß die Spannung des Spannungsgenerators an ein Sub­ strat des PMOS-Transistors (MP4) angelegt wird.
2. Spannungspumpenschaltung gemäß Anspruch 1, dadurch ge­ kennzeichnet, daß die erzeugte Spannung des Spannungsgenerators (40) gleich der erhöhten Spannung (Vpp) ist oder dieselbe überschreitet.
3. Spannungspumpenschaltung gemäß Anspruch 2, dadurch ge­ kennzeichnet, daß die erzeugte Spannung näherungsweise zweimal so groß wie eine Leistungsquellenspannung (Vdd) ist.
4. Spannungspumpenschaltung mit einem Pegelverschiebungs­ abschnitt (10) zum Verschieben eines Pegels einer Si­ gnalspannung, einer Nicht-Überlappungsschaltung (20) zum Verhindern eines Überlappens eines Pulssignals (OSC) und einem Spannungspumpabschnitt (30) zum Pumpen einer Spannung durch das Vorladen/Pumpen einer Ladung zu/von einem Pumpkondensator (C1), dadurch gekennzeich­ net,
daß ein Übertragungstransistor (MP4) und ein Vorla­ dungstransistor (MP5) des Pumpabschnitts (30) durch PMOS-Transistoren gebildet sind, und daß ein Substrat­ vorspannungs-Spannungsgenerator (40) vorgesehen ist, um eine Substratvorspannungsspannung an ein n-Substrat des PMOS-Transistors zu liefern,
wodurch der Substratvorspannungs-Spannungsgenerator (40) eine Spannung, die eine erhöhte Spannung (Vpp), die von dem Spannungspumpabschnitt (30) erzeugt wird, überschreitet, unabhängig von der erhöhten Spannung (Vpp) erzeugt, um die erzeugte Spannung zu dem n-Sub­ strat zu liefern.
5. Spannungspumpenschaltung gemäß Anspruch 4, dadurch ge­ kennzeichnet, daß der Substratvorspannungs-Spannungsge­ nerator folgende Merkmale aufweist:
einen Nicht-Überlappungs-Steuerabschnitt zum Empfangen des Pulssignals (OSC) als einem Eingangssignal und zum Erzeugen zweier Pulssignale, die unterschiedliche Ände­ rungspunkte zu einem hohen und einem tiefen Pegel auf­ weisen;
einen Pumpkondensator (C12);
einen ersten, einen zweiten und einen dritten Erstla­ dungskondensator (C11, C13, C16);
einen Vorladungsabschnitt (12) zum Vorladen der Span­ nung in den Pumpkondensator (C12) und den ersten und den zweiten Erstladungskondensator (C11, C13) für eine vorbestimmte Periode;
einen ersten Schrittsteuerabschnitt (13) zum Steuern eines Transistors (MN18), einen zweiten Schrittsteuer­ abschnitt (14) zum Steuern eines ersten Transistors (MN19) und einen Pumpsteuerabschnitt (15) zum Steuern eines zweiten Transistors (MN17), die zum Vorladen der Spannung in den dritten Erstladungskondensator (C16) vorgesehen sind; und
einen Übertragungstransistor (MN12), dessen Gate-Elek­ trode mit der erhöhten Spannung des dritten Erstla­ dungskondensators (C16) zum Übertragen der erhöhten Spannung verbunden ist.
6. Verfahren zum Anlegen einer Substratvorspannungsspan­ nung an einen Übertragungstransistor (MP4) und einen Vorladungstransistor (MP5) eines Pumpabschnitts (30) einer Spannungspumpenschaltung, die einen Pegelver­ schiebungsabschnitt (10) zum Verschieben eines Pegels einer Signalspannung, eine Nicht-Überlappungsschaltung (20) zum Verhindern eines Überlappens eines Pulssignals (OSC) und einen Spannungspumpabschnitt (30) zum Pumpen einer Spannung durch das Vorladen/Pumpen einer Ladung zu/von einem Pumpkondensator (C1) aufweist, zum sub­ stratmäßigen Vorspannen des Übertragungstransistors (MP4) der Spannungspumpenschaltung, dadurch gekenn­ zeichnet,
daß ein PMOS-Transistor (MP4) als der Übertragungstran­ sistor verwendet ist, und daß die Substratvorspannungs­ spannung an ein n-Substrat des PMOS-Transistors (MP4) unabhängig von der erhöhten Spannung der Spannungspum­ penschaltung angelegt wird.
7. Verfahren zum substratmäßigen Vorspannen eines Übertra­ gungstransistors einer Spannungspumpenschaltung gemäß Anspruch 6, dadurch gekennzeichnet, daß die angelegte Substratvorspannungsspannung einen Spannungspegel aufweist, der größer ist als der der er­ höhten Spannung der Spannungspumpenschaltung.
DE19642942A 1996-06-01 1996-10-17 Spannungspumpenschaltung mit einer unabhängigen Substratvorspannungsspannung Withdrawn DE19642942A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960019536A KR100189752B1 (ko) 1996-06-01 1996-06-01 독립적인 웰 바이어스 전압을 가진 전압 펌프회로

Publications (1)

Publication Number Publication Date
DE19642942A1 true DE19642942A1 (de) 1997-12-11

Family

ID=19460608

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19642942A Withdrawn DE19642942A1 (de) 1996-06-01 1996-10-17 Spannungspumpenschaltung mit einer unabhängigen Substratvorspannungsspannung

Country Status (4)

Country Link
US (1) US5905402A (de)
JP (1) JP2945879B2 (de)
KR (1) KR100189752B1 (de)
DE (1) DE19642942A1 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19724451C1 (de) * 1997-06-10 1998-12-03 Siemens Ag Schaltungsanordnung zum Erzeugen digitaler Signale
US6232827B1 (en) * 1997-06-20 2001-05-15 Intel Corporation Transistors providing desired threshold voltage and reduced short channel effects with forward body bias
US6300819B1 (en) * 1997-06-20 2001-10-09 Intel Corporation Circuit including forward body bias from supply voltage and ground nodes
US6218895B1 (en) 1997-06-20 2001-04-17 Intel Corporation Multiple well transistor circuits having forward body bias
US6218892B1 (en) * 1997-06-20 2001-04-17 Intel Corporation Differential circuits employing forward body bias
US6593799B2 (en) 1997-06-20 2003-07-15 Intel Corporation Circuit including forward body bias from supply voltage and ground nodes
US6100751A (en) * 1997-06-20 2000-08-08 Intel Corporation Forward body biased field effect transistor providing decoupling capacitance
US6204576B1 (en) * 1998-06-22 2001-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. High-voltage switch circuit
KR100542946B1 (ko) * 1998-10-28 2006-09-13 주식회사 하이닉스반도체 부트스트랩 회로
JP2001144603A (ja) * 1999-11-18 2001-05-25 Oki Micro Design Co Ltd レベルシフタ回路およびそれを含むデータ出力回路
US6680650B2 (en) * 2001-01-12 2004-01-20 Broadcom Corporation MOSFET well biasing scheme that migrates body effect
KR100861193B1 (ko) * 2002-07-18 2008-09-30 주식회사 하이닉스반도체 정전기 방전 보호 회로
US7248988B2 (en) * 2004-03-01 2007-07-24 Transmeta Corporation System and method for reducing temperature variation during burn in
JP4421365B2 (ja) * 2004-04-21 2010-02-24 富士通マイクロエレクトロニクス株式会社 レベル変換回路
US7129745B2 (en) * 2004-05-19 2006-10-31 Altera Corporation Apparatus and methods for adjusting performance of integrated circuits
US7348827B2 (en) * 2004-05-19 2008-03-25 Altera Corporation Apparatus and methods for adjusting performance of programmable logic devices
JP4143054B2 (ja) * 2004-08-19 2008-09-03 株式会社東芝 電圧生成回路
US20060119382A1 (en) * 2004-12-07 2006-06-08 Shumarayev Sergey Y Apparatus and methods for adjusting performance characteristics of programmable logic devices
EP1691472B1 (de) * 2005-02-11 2009-07-15 STMicroelectronics (Research & Development) Limited Selbstregulierende Ladungspumpe
US7330049B2 (en) * 2006-03-06 2008-02-12 Altera Corporation Adjustable transistor body bias generation circuitry with latch-up prevention
US7495471B2 (en) 2006-03-06 2009-02-24 Altera Corporation Adjustable transistor body bias circuitry
US7355437B2 (en) * 2006-03-06 2008-04-08 Altera Corporation Latch-up prevention circuitry for integrated circuits with transistor body biasing
JP5342324B2 (ja) * 2009-05-26 2013-11-13 ルネサスエレクトロニクス株式会社 昇圧回路
JP2010283992A (ja) * 2009-06-04 2010-12-16 Elpida Memory Inc 電源電圧生成回路、及び半導体装置
US7986172B2 (en) * 2009-08-31 2011-07-26 Freescale Semiconductor, Inc. Switching circuit with gate driver having precharge period and method therefor
CN104854698A (zh) 2012-10-31 2015-08-19 三重富士通半导体有限责任公司 具有低变化晶体管外围电路的dram型器件以及相关方法
KR20180029576A (ko) * 2016-09-13 2018-03-21 에스케이하이닉스 주식회사 고전압 스위치 회로 및 이를 포함하는 반도체 메모리 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493486A (en) * 1995-03-17 1996-02-20 Motorola, Inc. High efficiency compact low power voltage doubler circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0130040B1 (ko) * 1993-11-09 1998-10-01 김광호 반도체 집적회로의 전압 승압회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493486A (en) * 1995-03-17 1996-02-20 Motorola, Inc. High efficiency compact low power voltage doubler circuit

Also Published As

Publication number Publication date
KR980004932A (ko) 1998-03-30
US5905402A (en) 1999-05-18
JPH1040680A (ja) 1998-02-13
KR100189752B1 (ko) 1999-06-01
JP2945879B2 (ja) 1999-09-06

Similar Documents

Publication Publication Date Title
DE19642942A1 (de) Spannungspumpenschaltung mit einer unabhängigen Substratvorspannungsspannung
DE69115983T2 (de) Schaltungen und Verfahren zur selektiven Umschaltung negativer Spannungen in integrierten CMOS-Schaltungen
DE4242804C2 (de) Ladungspumpkreis
DE10234388B4 (de) Halbleiterbauelement mit Doppelspannungserzeugung und Betriebsverfahren hierfür
DE4039524C2 (de) Substratspannungserzeuger für eine Halbleitereinrichtung und Verfahren zum Erzeugen einer Substratspannung
DE3032610C2 (de)
DE69027705T2 (de) Spannungserhöhungsschaltung für dynamische Speicher
DE3880735T2 (de) Integrierter CMOS-Kreis mit Substratvorspannungsregler.
DE69123666T2 (de) Halbleiterspeicheranordnung
DE69127515T2 (de) Substratvorspannungsgenerator für Halbleiteranordnungen
DE19812096A1 (de) Ladepumpenschaltung für ein Halbleiterspeichergerät
EP0010137B1 (de) Substratvorspannungs-Generatorschaltung
DE19749602C2 (de) Substratspannungs-Generatorschaltung
DE3814667A1 (de) Rueckspannungsgenerator
DE4305864A1 (en) Output buffer digital driver - has overshoot limiting and changes impedance with output voltage
DE3614421C2 (de)
DE69024929T2 (de) Spannungsregler mit Leistungszusatzsystem
DE4342458A1 (de) Spannungsgenerator für eine Halbleiterspeichervorrichtung
DE112007002102T5 (de) Verbesserte Leckstrom-Unterdrückung für einen Hochspannungs-Latch
DE19619923C2 (de) Spannungserhöhungsschaltung für eine Halbleiterspeichervorrichtung sowie Wortleitungstreiber für eine Halbleiterspeichervorrichtung mit einer Spannungserhöhungsschaltung
DE69629925T2 (de) Spannungsschaltkreis für negative spannungen
DE2812378C2 (de) Substratvorspannungsgenerator für integrierte MIS-Schaltkreise
DE4125086C2 (de) Integrierte Halbleiterschaltungsvorrichtung mit innerem Spannungswandler und Initialisierungsschaltung
DE4033950C2 (de)
DE69532071T2 (de) Aufwärtswandlerschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140501