DE3880735T2 - Integrierter CMOS-Kreis mit Substratvorspannungsregler. - Google Patents
Integrierter CMOS-Kreis mit Substratvorspannungsregler.Info
- Publication number
- DE3880735T2 DE3880735T2 DE88201025T DE3880735T DE3880735T2 DE 3880735 T2 DE3880735 T2 DE 3880735T2 DE 88201025 T DE88201025 T DE 88201025T DE 3880735 T DE3880735 T DE 3880735T DE 3880735 T2 DE3880735 T2 DE 3880735T2
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- integrated
- substrate bias
- substrate
- cmos circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 54
- 238000005086 pumping Methods 0.000 claims description 10
- 230000006870 function Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
- Logic Circuits (AREA)
Description
- Die Erfindung bezieht sich auf einen auf einem Substrat integrierten CMOS-Kreis mit einer Funktionsschaltung zum Durchführen einer Funktion unter Ansteuerung eines äußeren Taktimpulssignals, das von einer Eingangsklemme erhalten wird, wobei der CMOS-Kreis ebenfalls Vergleichsmittel aufweist zum Vergleichen einer Substratvorspannung mit einer Bezugsspannung, wobei diese Vergleichsmittei mit Schaltmitteln gekoppelt sind zum Ein/Aus-Schalten eines integrierten Osziliators, wobei dieser integrierte Oszillator erste Substratvorspannungspumpmittel speist.
- Ein integrierter CMOS-Kreis, in den ein Substratvorspannungsgenerator aufgenommen ist, ist aus dem europaischen Patent 0029681, veröffentlicht am 28. Januar 1987 bekannt.
- Ein anderer Substratvorspannungsgenerator ist aus der japanischen Kokal 50-193056 bekannt. Dieser Kreis hat eine negative Substratvorspannung und weist eine Vergleichsschaltung auf, die den inneren Oszillator ab schaltet, wenn die Substratvorspannung zu hoch wird. Auf diese Weise wird der Vorspannungspegel geregelt. Substratvorspannungsgeneratoren werden in CMOS-Kreisen verwendet um zu vermeiden, daß diese in den sog. "latch-up"-Zustand geraten. Wenn keine Substratvorspannungsgeneratoren verwendet werden, ist die Gefahr, daß dieser "latch-up"-Zustand erreicht wird, groß. In einem oft angewandten CMOS-Verfahren mit n-Wells werden n- leitende sowie p-leitende Transistoren implementiert, wodurch zugleich parasitäre Thyristoren gebildet werden. Wenn einer oder mehrere dieser Thyristoren durch bestimmte Spannungen an Knotenpunkten in einer Schaltungsanordnung und an mehreren Stellen in einem Substrat gezündet werden, werden diese Knotenpunkte der Schaltungsanordnung durch diese Thyristoren auf einer festen Spannung gehalten. Die Folge ist, daß die Schaltungsanordnung nicht mehr einwandfrei funktioniert und in einen "latch"-Zustand geraten ist. Die Erzeugung einer Substratvorspannung sorgt dafür, daß die Thyristoren viel schwieriger zünden können. Meistens besteht ein Substratvorspannungsgenerator aus einer kapazitiven Pumpe, die von einem Ringoszillator gesteuert wird. Der Ringoszillator wird auch verwendet zum Erzeugen der Taktimpulsfrequenz, die zum Steuern der weiteren Schaltungsanordnungen auf der integrierten Schaltung verwendet wird. Nun ist aber die "latch-up"-Empfindlichkeit abhängig von der Taktimpulsfrequenz, weil, wenn eine höhere Taktimpulsfrequenz verwendet wird, auch die Pumpe des Substratvorspannungsgenerators schneller pumpen muß um die durch die höhere Taktimpulsfrequenz erhöhte Substratströme ausgleichen zu können.
- Viele integrierte CMOS-Kreise haben jedoch eine Eingangsklemme zum Zuführen eines Taktimpulssignals mit einer von dem Gebraucher der Schaltungsanordnung erwünschten Frequenz, weil die Schaltungsanordnung in ein vom Gebraucher entworfenes System passen soll oder weil die Schaltungsanordnung in verschiedenen Betriebsarten arbeiten kann, wobei für die jeweiligen Betriebsarten verschiedene Taktimpulsfrequenzen erforderlich sind. Ein Beispiel davon ist eine Speicherschaltung, die zur Speicherung von Videotext-Information in Fernsehgeräten wirksam ist. Die Taktimpulsfrequenz für den Speicher wird dann auch durch das bei Fernsehen angewandte 625 oder 525 Bildzeilensystem bestimmt. Ein Oszillator zum Steuern der Ladungspumpe des Substratvorspannungsgenerators wird in derartigen integrierten Schaltungen nicht mitintegriert. Die Ladungspumpe wird dann mit Taktimpulsen gesteuert, die von draußen der Schaltungsanordnung zugeführt werden. In der europäischen Patentanmeldung Nr. 0022870 wird eine integrierte Schaltung beschrieben, die eine derartige durch von draußen zugeführte Taktimpulse gesteuerte ladungspumpe aufweist zum Ausgleichen von Leckstrom im Verhältnis zu der Taktimpulsfrequenz. Außerdem weist die Schaltungsanordnung eine Ladungspumpe auf, die von einem kontinuierlich laufenden inneren Oszillator gesteuert wird, zum Ausgleichen der restlichen Übergangsleckströme bei sehr niedrigen Taktimpulsfrequenzen. Diese Anordnung ist aber nicht imstande, sich an Stromstöße in dem Leckstrom anzupassen, wenn der äußere Taktimpuls nicht geliefert wird. Wenn die integrierte Schaltung vom Gebraucher getestet wird, wird nicht immer eine Taktimpulsfrequenz angeboten. Wenn in dem Fall Tests durchgeführt werden, wird keine Substratvorspannung erzeugt, wodurch also eine erhöhte "latch-up"-Empfindlichkeit entsteht. Weiterhin können bei der Entwicklung der Schaltungsanordnung während Meßverfahren unerwartet dennoch ein oder einige Teile der Schaltungsanordnung in den "latch-up"-Zustand geraten, wodurch Substratströme fließen, welche die Substratvorspannung abnehmen lassen. Die Folge ist, daß noch größere Teile der integrierten Schaltung in den "latch-up"-Zustand geraten usw. Letzten Endes kann an der integrierten Schaltung überhaupt nichts mehr gemessen werden.
- Die Erfindung hat nun zur Aufgabe, eine integrierte CMOS-Schaltung zu schaffen, bei der Maßnahmen getroffen wurden, wodurch sogar beim Fehlen der Taktimpulsfrequenz beim Testen der Schaltungsanordnung durch den Gebraucher oder beim Messen der Schaltungsanordnung bei der Entwicklung des Produktes dennoch kein "latch-up"-Zustand wird auftreten können.
- Die erfindungsgemäße CMOS-Schaltung weist deswegen das Kennzeichen auf, daß der Takimpulseingang ebenfalls gekoppelt ist zum Steuern der zweiten Substratvorspannungspumpmittel im normalen Betrieb, wobei die ersten integrierten Substratvorspannungpumpmittel zusätzlich zu den zweiten Substratvorspannungspumpmitteln arbeiten und einen Abfall in der von diesen zweiten Mitteln erzeugten Spannung ausgleichen, wenn das externe Taktimpulssignal nicht zugeführt wird.
- Eine integrierte CMOS-Schaltung mit einem derartigen Oszillator und mit einer Substratvorspannungspumpe bietet den Vorteil, daß wenn die Substratvorspannung nicht negativer ist als eine einzustellende Spannung, beispielsweise -2,2 Volt, dieser Vorspannungsgenerator automatisch eingeschaltet wird. Dadurch können zusätzliche Substratströme beim normalen Gebrauch ausgeglichen werden, aber der Substratvorspannungsgenerator kann auch vollwertig funktionieren wenn beim Testen beim Gebraucher oder beim Messen der integrierten Schaltung während deren Entwicklung keine Taktimpulse angeboten werden.
- Die erfindungsgemäße integrierte Schaltung wird anhand eines in einer Zeichnung dargestellten Ausführungsbeispiels näher erläutert, wobei in dieser Zeichnung ein Substratvorspannungsgenerator dargestellt ist.
- In einer erfindungsgemaßen integrierten CSMOS-Schaltung wird ein Oszillator O verwendet, der mit Schaltmitteln S ein- und ausschaltbar ist, eine Vergleichsschaltung CO, welche die erzeugte Substratvorspannung VBB mit einer Bezugsspannung vergleicht und eine Ladungspumpe PU zum Erzeugen der Substratvorspannung VBB, wobei die Pumpe PU durch das Ausgangssignal des Oszillators O gesteuert wird. Der Oszillator O weist eine Anzahl reihengeschalteter Verstärkerschaltungen 1 bis 6 und 8 bis 11 auf, wobei zwischen die Verstärkerschaltungen 6 und 8 ein mit den Schaltmitteln S ein- oder ausschaltbarer Verstärker aufgenommen ist. Die hier verwendeten Schaltmittel S mit der Verstärkerschaltung bilden ein NOR-Gatter, das zwei reihengeschaltete PMOS-Transistoren und zwei parallele NOR-Gatter aufweist.
- Von dem NOR-Gatter bilden der P-Transistor P15 und der N-Transistor N15 die Verstärkerschaltung, die einen Teil des Ringoszillators Q bildet, der die Inverter 1 bis 11 aufweist. Die Transistoren P16 und N14 des NOR-Gatters bilden die Schaltmittel; S, mit denen der Ringoszillator O ein- oder ausgeschaltet wird. Der Ausgang des Inverters 11 ist mit einem Eingang einer Treiberstufe 12 verbunden, welche die Substratvorspannungspumpe PU an steuert. Substratvorspannungspumpen PU sind an sich bekannt und bedürfen keiner weiteren Erläuterung. Die Vergleichsschaltung CO weist einen Spannungsteiler auf, der zwischen die Speisespannung VDD und die Substratspannung VBB angeschlossen ist. Der Spannungsteiler weist drei Transistoren auf, die in Reihe geschaltet sind, wobei ausgehend von VDD, ein PMOS-Transistor P13, dessen Steuerelektrode an Masse liegt, ein NMOS-Transistor, dessen Steuerelektrode ebenfalls an Masse liegt, und ein zweiter PMOS-Transistor in Reihe liegen, dessen Steuerelektrode mit der Substratvorspannung VBB verbunden ist. Ein Knotenpunkt 15 zwischen den Draln-Elektroden des PMOS-Transistors P13 und des NMOS-Transistors N12 ist mit einem Eingang des Inverters 13 verbunden, dessen Ausgang die Schaltmittel S oder die Transistoren P15 und N14 steuert. Die Wirkungsweise der Vergleichsschaltung ist wie folgt. Die Transistoren P13 und P20 sind immer leitend und bilden mit dem NMOS- Transistor N12 einen Spannungsteiler, wenn diese Transistor N12 ebenfalls leitend ist. Die Bemessungen dieser drei Transistoren P13, N12 und P20 sind derart gewählt worden, daß die Eingangsspannung des Inverters 13 immer bei einer ausreichend niedrigen Substratspannung niedrig genug ist, damit der Ausgang hoch sein kann. Dies führt dazu, daß der Transistor P15 gesperrt und der Transistor N14 der Schaltmittel S leitend ist. Deswegen ist der Oszillator O ausgeschaltet. Wenn nun die Substratvorspannung VBB nicht negativ genug mehr ist, mit anderen Worten positiver wird, wird der NMOS-Transistor N12 sperren, weil dessen Steuerelektrode an Masse liegt. Die Spannung zwischen der Steuerelektrode und der Hauptelektrode am Knotenpunkt 14 zwischen dem NMOS-Transistor 12 und dem PMCS-Transistor 20 ist dann nicht mehr größer als die Schwellenspannung des NMOS-Transistors N12. Der NMOS-Transistor N12 wird dadurch sperren und der Knotenpunkt 15 wird über den leitenden PMOSTransistor P13 aufgeladen. Deswegen wird, wenn die Spannung am Knotenpunkt 15 die Schwellenspannung des Inverters 13 überschreitet, der Ausgang dieses Inverters 13 von hoch nach niedrig umkippen. Deswegen wird der PMOS-Transistor P15 des Schalters S leitend und der NMOS-Transistor N14 des Schalters S sperrend. Der Oszillator O ist dadurch eingeschaltet. Deswegen wird über die Treiberstufe 12 und die Ladungspumpe PU zu dem Substrat gepumpt, so daß die Substratvorspannung VBB negativer wird. Der Oszillator O arbeitet nach wie vor bis eine ausreichend negative Substratvorspannung VBB erzeugt worden ist. Beim Abnehmen der Substratvorspannung nimmt auch die Spannung am Knotenpunkt 14 zwischen den Transistoren N12 und P20 weiter ab, so daß die gate-Source-Spannung des Transistors N12 zunehmen wird. Wird nun eine ausreichend negative Substratvorspannung VBB erreicht, so wird der Transistor N12 wieder stromleitend sein, so daß der Knotenpunkt 15 entladen wird. Der Eingang des Inverters 13 wird von einem hohen Potential zu einem niedrigen Potential enfladen, so daß der Ausgang des Inverters 13 einen hohen Ausgangspegel erhält und dadurch der Oszillator O über die Schaltmittel S mit den Transistoren P15und N14 ausgeschaltet.
- Die an sich bekannte Ladungspumpe PU hat eine Kapazität C, die zwischen dem Inverter 12 und dem Knotenpunkt C1 liegt, und zwei NMOS-Transistoren N10 und N11, die zwischen dem Knotenpunkt C1 und Masse bzw. dem Substrat liegen. Die beiden Transistoren N10 und N11 sind auf bekannte Weise als Diode geschaltet. Die Pumpkapazität C von beispielsweise 10 pf wird über den NMOS-Transistor N10 aufgeladen (der Ausgang des Inverters 12 ist hoch) und über den Transistor N11 zu dem Substrat entladen. Beim Entladen wird jedoch der Transistor N11 sich als Bipelar-Transistor verhalten, weil die Source des Transistors N11 negativer wird als das Substrat (auf VBB), das dann als Basis wirksam ist. Der Transistor N10 verhält sich jedoch auf dieselbe Weise, so daß der Transistor N10 als MOS-Feldeffekttransistor ausgeschaltet ist, aber als Bipelarelement jedoch stromleitend ist. Sind die Transistoren N10 und N11 gleich groß, so wird die Hälfte der in der Kapazität C gespeicherten Ladung durch den Transistor N10 abgeführt werden. Die Ladungspumpe PU hat eine Ausbeute von nur 50%. Wird nun der Transistor N11 größer gemacht als der Transistor N10 (beispielsweise Breite/Länge von N11 ist 5x Breite/Länge des Transistors N10), so läßt sich die Ausbeute verbessern (bei dem Beispiel auf 80%).
Claims (5)
1. Auf einem Substrat integrierten CMOS-Kreis mit einer Funktionsschaltung
zum Durchführen einer Funktion unter Ansteuerung eines äußeren Taktimpulssignals,
das von einer Eingangsklemme erhalten wird, wobei der CMOS-Kreis ebenfalls
Vergleichsmittel (CO) aufweist zum Vergleichen einer Substratvorspannung (VB) mit
einer Bezugsspannung, wobei diese Vergleichsmittel (CO) mit Schaltmitteln (N14, P15)
gekoppelt sind zum Ein/Aus-Schalten eines integrierten Oszillators (O), wobei dieser
integrierte Oszillator (O) erste integrierte Substratvorspannungspumpmittel (PU) speist,
dadurch gekennzeichnet, daß der Takimpulseingang ebenfalls gekoppelt ist zum Steuern
von zweiten Substratvorspannungspumpmitteln im normalen Betrieb, wobei die ersten
Substratvorspannungpumpmittel (PU) zusätzlich zu den zweiten
Substratvorspannungspumpmitteln arbeiten und einen Abfall in der von diesen zweiten Mitteln erzeugten
Spannung ausgleichen, wenn das externe Taktimpulssignal nicht zugeführt wird.
2. Integrierter CMOS-Kreis nach Anspruch 1, dadurch gekennzeichnet, daß
der integrierte Oszillator ein RingOszillator einer Anzahl reihengeschalteter
Inverterstufen ist, wobei eine Inverterstufe zusammen mit den Schaltmitteln eine
NOR-Gatterschaltung bildet.
3. CMOS-Kreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die
Vergleichsmittel (CO) einen Inverter (13) und eine Reihenschaltung aus einem ersten
PMOS-Transistor (T13), einem NMOS-Transistor (N12) und einem zweiten PMOS-
Transistor (P20) aufweist, der als Diode zwischen der positiven Speisespannung (VDD)
und der Substratspannung (VBB) vorgesehen ist, wobei der erste PMOS-Transistor
(P13) und der NMOS-Transistor (N12) mit ihren Gate-Elektroden an Erde gelegt sind,
wobei ein Verbindungspunkt (15) der Drain-Elektroden mit dem Eingang des Inverters
(13) verbunden ist und die Diode (P20) zwischen dem NMOS-Transistor (N12) und dem
Substrat vorgesehen ist.
4. Auf einem Substrat integrierter CMOS-Kreis nach Anspruch 1, dadurch
gekennzeichnet, daß das erste Substratvorspannungspumpmittel eine Kapazität (C)
aufweist zwischen einem ersten Verbindungspunkt (C1) und einem Ausgang des inneren
Oszillators (O), einen ersten NMOS-Transistor (N10) aufweist, der als Diode zwischen
dem ersten Verbindungspunkt (C1) und Erde vorgesehen ist und einen zweiten NMOS-
Transistor (N11) aufweist, der als Diode zwischen dem ersten Knotenpunkt (C1) und
dem Substrat vorgesehen ist, wobei das Breite-Längenverhältnis des zweiten Transistors
(N12) größer ist als das Breite-Längenverhältnis des ersten Transistors (N10).
5. Integrierter CMOS-Kreis nach Anspruch 4, dadurch gekennzeichnet, daß
das Breite/Längenverhältnis des zweiten Transistors (N12) das des ersten Transistors
(N10) um einen Faktor 5 übersteigt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8701278A NL8701278A (nl) | 1987-05-29 | 1987-05-29 | Geintegreerde cmos-schakeling met een substraatvoorspanningsgenerator. |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3880735D1 DE3880735D1 (de) | 1993-06-09 |
DE3880735T2 true DE3880735T2 (de) | 1993-11-11 |
Family
ID=19850082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE88201025T Expired - Fee Related DE3880735T2 (de) | 1987-05-29 | 1988-05-20 | Integrierter CMOS-Kreis mit Substratvorspannungsregler. |
Country Status (6)
Country | Link |
---|---|
US (1) | US4820936A (de) |
EP (1) | EP0293045B1 (de) |
JP (1) | JPS63307771A (de) |
KR (1) | KR960013760B1 (de) |
DE (1) | DE3880735T2 (de) |
NL (1) | NL8701278A (de) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5140177A (en) * | 1988-12-02 | 1992-08-18 | Mitsubishi Denki Kabushiki Kaisha | Complementary circuit device returnable to normal operation from latch-up phenomenon |
JPH0783254B2 (ja) * | 1989-03-22 | 1995-09-06 | 株式会社東芝 | 半導体集積回路 |
JPH04129264A (ja) * | 1990-09-20 | 1992-04-30 | Fujitsu Ltd | 半導体集積回路 |
US5081371A (en) * | 1990-11-07 | 1992-01-14 | U.S. Philips Corp. | Integrated charge pump circuit with back bias voltage reduction |
US5117125A (en) * | 1990-11-19 | 1992-05-26 | National Semiconductor Corp. | Logic level control for impact ionization sensitive processes |
US5162668A (en) * | 1990-12-14 | 1992-11-10 | International Business Machines Corporation | Small dropout on-chip voltage regulators with boosted power supply |
JP2902804B2 (ja) * | 1991-04-08 | 1999-06-07 | 株式会社東芝 | 基板バイアス電圧発生回路 |
US5146110A (en) * | 1991-05-22 | 1992-09-08 | Samsung Electronics Co., Ltd. | Semiconductor memory with substrate voltage generating circuit for removing unwanted substrate current during precharge cycle memory mode of operation |
WO1993009592A1 (en) * | 1991-10-30 | 1993-05-13 | Xilinx, Inc. | Regulator for pumped voltage generator |
JP2937591B2 (ja) * | 1991-12-09 | 1999-08-23 | 沖電気工業株式会社 | 基板バイアス発生回路 |
KR950002015B1 (ko) * | 1991-12-23 | 1995-03-08 | 삼성전자주식회사 | 하나의 오실레이터에 의해 동작되는 정전원 발생회로 |
US5347172A (en) * | 1992-10-22 | 1994-09-13 | United Memories, Inc. | Oscillatorless substrate bias generator |
KR0124046B1 (ko) * | 1993-11-18 | 1997-11-25 | 김광호 | 반도체메모리장치의 승압레벨 감지회로 |
JPH07322606A (ja) * | 1994-05-27 | 1995-12-08 | Sony Corp | 昇圧回路及びこれを用いた固体撮像装置 |
US5731736A (en) * | 1995-06-30 | 1998-03-24 | Dallas Semiconductor | Charge pump for digital potentiometers |
JPH09162713A (ja) * | 1995-12-11 | 1997-06-20 | Mitsubishi Electric Corp | 半導体集積回路 |
CH691010A5 (fr) * | 1997-01-09 | 2001-03-30 | Asulab Sa | Appareil électrique fonctionnant à l'aide d'une source photovoltaïque, notamment pièce d'horlogerie. |
EP0853265B1 (de) * | 1997-01-09 | 2002-04-24 | Asulab S.A. | Mit photovoltaischer Zelle funktionierendes elektronisches Gerät, insbesondere Zeitmesswerk |
US6014053A (en) * | 1997-05-12 | 2000-01-11 | Philips Electronics North America Corporation | Amplifier MOS biasing circuit for a avoiding latch-up |
KR100505597B1 (ko) * | 1998-03-17 | 2005-10-12 | 삼성전자주식회사 | 래치업을억제하는벌크바이어스전압발생회로및그발생방법 |
US6141200A (en) * | 1998-04-20 | 2000-10-31 | International Business Machines Corporation | Stacked PFET off-chip driver with a latch bias generator for overvoltage protection |
US6140630A (en) * | 1998-10-14 | 2000-10-31 | Micron Technology, Inc. | Vcc pump for CMOS imagers |
US6825878B1 (en) * | 1998-12-08 | 2004-11-30 | Micron Technology, Inc. | Twin P-well CMOS imager |
US7709777B2 (en) * | 2003-06-16 | 2010-05-04 | Micron Technology, Inc. | Pumps for CMOS imagers |
US7061296B2 (en) | 2003-12-19 | 2006-06-13 | Infineon Technologies Ag | Circuit arrangement for generating a digital clock signal |
FR2896057A1 (fr) * | 2006-01-12 | 2007-07-13 | St Microelectronics Sa | Procede et dispositif de generation d'un nombre aleatoire dans un peripherique usb |
US8638135B2 (en) * | 2011-10-13 | 2014-01-28 | Freescale Semiconductor, Inc. | Integrated circuit having latch-up recovery circuit |
US10516385B2 (en) | 2017-03-31 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ring oscillator, controlling circuit and methods for realignment |
US10461723B2 (en) * | 2017-11-30 | 2019-10-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Full range realignment ring oscillator |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4142114A (en) * | 1977-07-18 | 1979-02-27 | Mostek Corporation | Integrated circuit with threshold regulation |
JPS5559756A (en) * | 1978-10-30 | 1980-05-06 | Fujitsu Ltd | Semiconductor device |
JPS55107255A (en) * | 1979-02-12 | 1980-08-16 | Mitsubishi Electric Corp | Substrate potential generating circuit device |
DE2966592D1 (en) * | 1979-03-05 | 1984-03-01 | Motorola Inc | Substrate bias regulator |
JPS5632758A (en) * | 1979-08-27 | 1981-04-02 | Fujitsu Ltd | Substrate bias generating circuit |
JPS6033314B2 (ja) * | 1979-11-22 | 1985-08-02 | 富士通株式会社 | 基板バイアス電圧発生回路 |
JPS5785253A (en) * | 1980-11-17 | 1982-05-27 | Toshiba Corp | Semiconductor device |
JPS57186351A (en) * | 1981-05-12 | 1982-11-16 | Fujitsu Ltd | Semiconductor device |
JPS57193054A (en) * | 1981-05-22 | 1982-11-27 | Fujitsu Ltd | Substrate bias generating circuit |
US4439692A (en) * | 1981-12-07 | 1984-03-27 | Signetics Corporation | Feedback-controlled substrate bias generator |
JPS5965467A (ja) * | 1982-10-06 | 1984-04-13 | Matsushita Electronics Corp | 基板電位発生回路 |
JPS59193056A (ja) * | 1983-04-15 | 1984-11-01 | Hitachi Ltd | 基板バイアス電圧発生回路 |
-
1987
- 1987-05-29 NL NL8701278A patent/NL8701278A/nl not_active Application Discontinuation
- 1987-09-08 US US07/094,363 patent/US4820936A/en not_active Expired - Fee Related
-
1988
- 1988-05-20 EP EP88201025A patent/EP0293045B1/de not_active Expired - Lifetime
- 1988-05-20 DE DE88201025T patent/DE3880735T2/de not_active Expired - Fee Related
- 1988-05-26 JP JP63127214A patent/JPS63307771A/ja active Pending
- 1988-05-26 KR KR1019880006148A patent/KR960013760B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0293045A1 (de) | 1988-11-30 |
KR960013760B1 (ko) | 1996-10-10 |
NL8701278A (nl) | 1988-12-16 |
US4820936A (en) | 1989-04-11 |
KR880014438A (ko) | 1988-12-23 |
DE3880735D1 (de) | 1993-06-09 |
JPS63307771A (ja) | 1988-12-15 |
EP0293045B1 (de) | 1993-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3880735T2 (de) | Integrierter CMOS-Kreis mit Substratvorspannungsregler. | |
DE69113399T2 (de) | Integrierte Ladungspumpenschaltung mit reduzierter Substratvorspannung. | |
DE69210087T2 (de) | Vorspannungseinschaltschaltkreis | |
DE4211644C2 (de) | Schaltungsanordnung zur Erzeugung einer konstanten Spannung | |
DE4326135B4 (de) | MOS-Oszillatorschaltung | |
DE4039524C2 (de) | Substratspannungserzeuger für eine Halbleitereinrichtung und Verfahren zum Erzeugen einer Substratspannung | |
DE69127515T2 (de) | Substratvorspannungsgenerator für Halbleiteranordnungen | |
DE3921395A1 (de) | Strom- und spannungsgeregelte schaltung fuer eeprom-speicherzellen | |
EP0010137B1 (de) | Substratvorspannungs-Generatorschaltung | |
DE19642942A1 (de) | Spannungspumpenschaltung mit einer unabhängigen Substratvorspannungsspannung | |
DE2143093C2 (de) | Mehrphasenfeldeffekttransistor- Steuerungsschaltung | |
DE4334513C1 (de) | CMOS-Schaltung mit erhöhter Spannungsfestigkeit | |
DE10152285A1 (de) | Funktionsgenerator mit einstellbarer Schwingungsfrequenz | |
DE19749602A1 (de) | Eingangs/Ausgangsspannungdetektor für eine Substratspannungsgeneratorschaltung | |
EP0715237B1 (de) | Schaltungsanordung zur Erzeugung einer geregelten Ausgangsspannung | |
DE2933854A1 (de) | Oszillatorschaltung | |
DE68912739T2 (de) | Befehlschaltung. | |
DE3630679C2 (de) | ||
DE19630913B4 (de) | Schaltung zur Erfassung sowohl eines Normalbetriebs als auch eines Einbrennbetriebs einer Halbleitervorrichtung | |
DE3546524C2 (de) | ||
DE3781919T2 (de) | Eingangsschaltung. | |
DE2928224A1 (de) | Verzoegerungsschaltung aus misfets | |
EP0587931B1 (de) | CMOS-Pufferschaltung | |
DE2812378C2 (de) | Substratvorspannungsgenerator für integrierte MIS-Schaltkreise | |
DE2745302C2 (de) | Schaltungsanordnung zur Kontrolle der Versorgungsspannung für vorzugsweise integrierte Schaltkreise |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL |
|
8339 | Ceased/non-payment of the annual fee |