JPS6033314B2 - 基板バイアス電圧発生回路 - Google Patents

基板バイアス電圧発生回路

Info

Publication number
JPS6033314B2
JPS6033314B2 JP54151777A JP15177779A JPS6033314B2 JP S6033314 B2 JPS6033314 B2 JP S6033314B2 JP 54151777 A JP54151777 A JP 54151777A JP 15177779 A JP15177779 A JP 15177779A JP S6033314 B2 JPS6033314 B2 JP S6033314B2
Authority
JP
Japan
Prior art keywords
substrate
bias voltage
circuit
substrate bias
generation circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54151777A
Other languages
English (en)
Other versions
JPS5674956A (en
Inventor
節雄 倉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP54151777A priority Critical patent/JPS6033314B2/ja
Priority to DE8080304032T priority patent/DE3071900D1/de
Priority to EP80304032A priority patent/EP0029681B1/en
Priority to CA000364702A priority patent/CA1154834A/en
Priority to IE2395/80A priority patent/IE52926B1/en
Priority to US06/208,384 priority patent/US4390798A/en
Publication of JPS5674956A publication Critical patent/JPS5674956A/ja
Publication of JPS6033314B2 publication Critical patent/JPS6033314B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H01L27/0222—Charge pumping, substrate bias generation structures
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators

Description

【発明の詳細な説明】 本発明は、集積回路の半導体基板に逆バイアス電圧を与
える基板バイアス電圧発生回路に関する。
集積回路（ＩＣ）は半導体基板に多数の半導体素子を形
成してなるが、該素子に流れる電流により基板電位が変
動し、素子の動作に悪影響を及ぼす恐れがある。
例えば第１図はＭＯＳＩＣの一部を示し、ＳＵＢはＰ型
シリコン半導体基板、Ｓ，Ｄは該基板に形成したＮ十型
ソース、ドレィン領域、Ｇは該ソース、ドレィン領域間
のチャンネル領域上に絶縁層を介して取付けられたゲー
ト電極であり、これらのＳ、Ｇ、ＤでＭＯＳＦＥＴが構
成されるソース、ドレィン間に電流が流れるとドレィソ
近傍の空乏層で衝突電離により正孔、電子対が発生し、
そのうちの電子は正電位のドレィン領域Ｄに吸収される
が正孔は基板ＳＵＢに拡散し、基板電位を高める。この
結果若し基板電位が正になるとソース、ドレィン領域と
基板が作るＰＮ接合ダイオードは逆バイアスされること
になり、ソース、ドレィン領域の絶縁が保てなくなる。
そこで集積回路では半導体基板（チップ）上の各素子の
デバイスパラメータをできるだけ効率のよい条件に設定
すべく、基板に逆バイアス電圧をかけることが行なわれ
ている。この基板へのバイアス電圧印加は、簡単には外
部電源を利用することが考えられるが、こ方式ではＩＣ
動作のために正、負両電源が必要となり、ピン数も増加
することになる。そこで単一電源で動作するにではチッ
プ内にバイアス電圧発生回路を設け、該回路の出力によ
り基板バイアスを行なうようにする方法が採られている
。第１図にその例を示す。この図でＯＳＣは基板バイア
ス電圧発生用の発振器で、その出力はコンデンサＣを介
して一方ではに、ドレィンをゲートに短絡したＭＯＳト
ランジスタＤ，を通して半導体基板ＳＵＢに接続され、
また他方では同様な接続ではあるが、Ｄ，とは極性が逆
なＭＯＳトランジスタＤ２を介してグランドＧＮＤへ接
続される。こられのトランジスタＤ，，Ｄ２はダイオー
ドとして動作するもので、極性は矢印方向に電流を通す
向きである。またグランドＧＮＤはＩＣのピンに接続さ
れ、電源線の一方（帰線）となるもので、基板ＳＵＢと
は非接続である。この回路では発振器ＯＳＣが発振動作
を開始して図示の如き電圧Ｅを生じると、該電圧がＨレ
ベルのとき電流ｉ，がＣ、Ｄ２の経路で流れ、コンデン
サＣを図示極性に充電する。
次に電圧ＥがＬレベルになるとＤ，、Ｃの経路で電流ｉ
２が流れ、この電流は基板ＳＵＢの正電荷を除去して基
板電位を下げる効果を持つ。発振器ＯＳＣの発振中か）
る動作が繰り返され、基板はグランドＧＮＤに対して負
に保たれる。上記の説明からも明らかなようにこの基板
バイアス発生方式では発振器の発振周波数従ってチャー
ジポンピングの頻度が高まると基板は深く負にバイアス
され、発振周波数が下るとその逆になる。
第２図はこの関係を示し、基板バイアス電圧Ｖ８は発振
周波数Ｆに比例的に増減する。ところで基板バイアス電
圧は深ければ良いというものではなく、デバイスパラメ
ータを最適値にする適当な値が望ましい。そこで種々の
原因では基板電位が変動したらそれに応じてチャージポ
ンピングを調整し、基板電位が最適値を維持するように
することが望ましい。本発明はか）る観点にたつもので
あって、基板電位に応じて発振器の発振周波数を自動調
整しようとするものであり、その特徴とする所は集積回
路の半導体基板に与えるバイアス電圧を発生する回路に
おいて、該基板に形成されたィンバー夕を奇数個ループ
状に接続してリング発振器を構成し、その少なくとも１
つの前段ィンバータと後段ィンバータとの間には、該基
板に形成されそしてゲートに基板電位を受けるＭＯＳト
ランジスタとコンデンサからなるＣＲ時定数回路を挿入
してなる点にある。
以下第３図に示す実施例を参照しながらこれを詳細に説
明する。第３図でＱ．はディブレーション型のＭＯＳト
ランジスタでゲート、ソース間を短絡され、負荷抵抗と
して動作する。
Ｑ２はヱンハンスメント型ＭＯＳトランジスタで、トラ
ンジスタＱ，と直列に接続されてィンバータを構成する
。Ｑ４とＱ５、Ｑ７とＱもＱ，とＱ２と同様であり、第
２、第３のインバータを構成する。これらのインバータ
を奇数個、本例では３個、その入、出力を図示の如くル
ープ状に接続すると公知のリング発振器が構成され、そ
の発振周波数は信号伝播時間（各ィンバータにおける入
力信号印加から出力信号が生じる迄の時間のィンバータ
数倍の時間にほ）、等しい）により定まる。第３図では
ィンバータＱ，，Ｑ２とＱ，Ｑ５の間およびインバータ
Ｑ，Ｑ５とＱ７，Ｑ８の間に時定数回路が挿入されてお
り、これにより発振周波数が可調整にされている。即ち
ＭＯＳトランジスタＱ３とコンデンサＣ，およびＭＯＳ
トランジスタＱ６とコンデンサＣ２が該時定数回路で、
これらのトランジスタのゲートは基板ＳＵＢに接続され
て基板電位により制御される。これらのトランジスタＱ
，，Ｑ２，Ｑ…Ｑはすべて半導体基板ＳＵＢに第１図に
１つを示したように形成され、従って本例ではすべてｎ
チャンネル素子であるから、トランジスタＱ３，弘にお
いて基板電位が上昇すると該トランジスタの導通度が上
り（ｇｍが大になり）、等価抵抗が減少するからコンデ
ンサＣ，，Ｃ２と共に形成する時定数が４・になり、発
振周波数が高くなってチャージポンプの瀕度が大になり
、基板電位を下げる。基板電位が下ると逆になり、トラ
ンジスタＱ３，Ｑ６のｇｍが下って発振周波数が下り、
基板電位が上る。この回路はデバイスパラメータのプロ
セス変動に対しても補償効果を有する。
例えばトランジスタＱ，Ｑ６等の閥値電圧Ｖ比が小さ過
ぎた場合は発振周波数が上り、基板バイアスが深くなり
、この結果Ｖｔｈは大になる方向へシフトされ、基板バ
イアスが深くなり過ぎるのを抑ええる。逆の場合も同様
である。以上説明したように本発明では基板バイアス電
圧発生用の発振器の発振周波数を基板電位に応じて自動
調整するようにしたので基板バイアスを常に最適値に維
持することができる。
なお実施例では可変℃Ｒ時定数回路を構成するトランジ
スタＱ３とコンデンサＣ，およびトランジスタＱ６とコ
ンデンサＣ２を第１と第２のィソバータおよび第２と第
３のィンバータの各間に挿入し、第３と第１のィンバー
タの間へは挿入していないが、これは勿論挿入してもよ
く、また可変ＣＲ時定数回路は１つのみにして任意のイ
ンバータ間に挿入してもよく、発振周波数および周波数
調整幅に応じてィンバータおよび時定数回路の個数は適
宜増減することができる。また実施例では基板がＰ型、
従ってＭＯＳトランジスタはすべてｎチャンネル型のも
のであるが、このＰ、Ｎ導電型は逆にしてもよい。
【図面の簡単な説明】
第１図は基板バイアス電圧発生回路の説明図、第２図は
発振周波数対基板バイアス電圧の関係を示すグラフ、第
３図は本発明の実施例を示す回路図である。 図面でＳＵＢは半導体基板、Ｑ，とＱ２、Ｑ４とＱ、Ｑ
７と父はインバータ、Ｑ３とＣ，、Ｑ６とＣ２はＣＲ時
定数回路を構成するＭＯＳトランジスタとコンヂソサで
ある。 第１図 第２図 第３図

Claims (1)

    【特許請求の範囲】
  1. １ 集積回路の半導体基板に与えるバイアス電圧を発生
    する回路において、該基板に形成されたインバータを奇
    数個ループ状に接続してリング発振器を構成し、その少
    なくとも１つの前段インバータと後段インバータとの間
    には、該基板に形成されそしてゲートに基板電位を受け
    るＭＯＳトランジスタとコンデンサからなるＣＲ時定数
    回路を挿入してなることを特徴とする基板バイアス電圧
    発生回路。
JP54151777A 1979-11-22 1979-11-22 基板バイアス電圧発生回路 Expired JPS6033314B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP54151777A JPS6033314B2 (ja) 1979-11-22 1979-11-22 基板バイアス電圧発生回路
DE8080304032T DE3071900D1 (en) 1979-11-22 1980-11-11 Bias-voltage generator
EP80304032A EP0029681B1 (en) 1979-11-22 1980-11-11 Bias-voltage generator
CA000364702A CA1154834A (en) 1979-11-22 1980-11-14 Bias-voltage generator
IE2395/80A IE52926B1 (en) 1979-11-22 1980-11-18 Bias-voltage generator
US06/208,384 US4390798A (en) 1979-11-22 1980-11-19 Bias-voltage generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54151777A JPS6033314B2 (ja) 1979-11-22 1979-11-22 基板バイアス電圧発生回路

Publications (2)

Publication Number Publication Date
JPS5674956A JPS5674956A (en) 1981-06-20
JPS6033314B2 true JPS6033314B2 (ja) 1985-08-02

Family

ID=15526063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54151777A Expired JPS6033314B2 (ja) 1979-11-22 1979-11-22 基板バイアス電圧発生回路

Country Status (6)

Country Link
US (1) US4390798A (ja)
EP (1) EP0029681B1 (ja)
JP (1) JPS6033314B2 (ja)
CA (1) CA1154834A (ja)
DE (1) DE3071900D1 (ja)
IE (1) IE52926B1 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57204640A (en) * 1981-06-12 1982-12-15 Fujitsu Ltd Generating circuit of substrate bias voltage
JPS589352A (ja) * 1981-07-08 1983-01-19 Seiko Epson Corp 基板バイアス発生回路
US4461963A (en) * 1982-01-11 1984-07-24 Signetics Corporation MOS Power-on reset circuit
US4547682A (en) * 1983-10-27 1985-10-15 International Business Machines Corporation Precision regulation, frequency modulated substrate voltage generator
IT1220982B (it) * 1983-11-30 1990-06-21 Ates Componenti Elettron Circuito regolatore della tensione di polarizzazione del substrato di un circuito integrato a transistori a effetto di campo
JPH0620177B2 (ja) * 1984-01-20 1994-03-16 株式会社東芝 半導体装置の内部バイアス発生回路
JPS6148197A (ja) * 1984-08-13 1986-03-08 Fujitsu Ltd チヤ−ジアツプ回路
NL8701278A (nl) * 1987-05-29 1988-12-16 Philips Nv Geintegreerde cmos-schakeling met een substraatvoorspanningsgenerator.
GB2214017A (en) * 1987-12-22 1989-08-23 Philips Electronic Associated Ring oscillator
US5057707A (en) * 1989-07-05 1991-10-15 Motorola, Inc. Charge pump including feedback circuitry for eliminating the requirement of a separate oscillator
US5229709A (en) * 1990-06-29 1993-07-20 U.S. Philips Corp. Integrated circuit with temperature compensation
JP2605565B2 (ja) * 1992-11-27 1997-04-30 日本電気株式会社 半導体集積回路
US5493486A (en) * 1995-03-17 1996-02-20 Motorola, Inc. High efficiency compact low power voltage doubler circuit
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US7719343B2 (en) 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
EP1774620B1 (en) 2004-06-23 2014-10-01 Peregrine Semiconductor Corporation Integrated rf front end
US8742502B2 (en) 2005-07-11 2014-06-03 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US7890891B2 (en) 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US7960772B2 (en) 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
EP3346611B1 (en) 2008-02-28 2021-09-22 pSemi Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
EP2330735A3 (en) * 2008-07-18 2012-04-04 Peregrine Semiconductor Corporation Operational transconductance amplifier
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US9030248B2 (en) * 2008-07-18 2015-05-12 Peregrine Semiconductor Corporation Level shifter with output spike reduction
US8686787B2 (en) 2011-05-11 2014-04-01 Peregrine Semiconductor Corporation High voltage ring pump with inverter stages and voltage boosting stages
US9413362B2 (en) 2011-01-18 2016-08-09 Peregrine Semiconductor Corporation Differential charge pump
US9590674B2 (en) 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
US20150236748A1 (en) 2013-03-14 2015-08-20 Peregrine Semiconductor Corporation Devices and Methods for Duplexer Loss Reduction
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3806741A (en) * 1972-05-17 1974-04-23 Standard Microsyst Smc Self-biasing technique for mos substrate voltage
US4115710A (en) * 1976-12-27 1978-09-19 Texas Instruments Incorporated Substrate bias for MOS integrated circuit
US4142114A (en) * 1977-07-18 1979-02-27 Mostek Corporation Integrated circuit with threshold regulation
DE2812378C2 (de) * 1978-03-21 1982-04-29 Siemens AG, 1000 Berlin und 8000 München Substratvorspannungsgenerator für integrierte MIS-Schaltkreise
JPS5694654A (en) * 1979-12-27 1981-07-31 Toshiba Corp Generating circuit for substrate bias voltage

Also Published As

Publication number Publication date
EP0029681A2 (en) 1981-06-03
DE3071900D1 (en) 1987-03-05
JPS5674956A (en) 1981-06-20
IE802395L (en) 1981-05-22
EP0029681B1 (en) 1987-01-28
US4390798A (en) 1983-06-28
CA1154834A (en) 1983-10-04
IE52926B1 (en) 1988-04-13
EP0029681A3 (en) 1983-01-26

Similar Documents

Publication Publication Date Title
JPS6033314B2 (ja) 基板バイアス電圧発生回路
US4460835A (en) Semiconductor integrated circuit device with low power consumption in a standby mode using an on-chip substrate bias generator
EP0116820B1 (en) Complementary mos circuit
US6040610A (en) Semiconductor device
US4100502A (en) Class B FET amplifier circuit
US6593800B2 (en) Semiconductor integrated circuit device
US4446384A (en) MIS Device including a substrate bias generating circuit
JP2917957B2 (ja) 発振回路および遅延回路
US6605981B2 (en) Apparatus for biasing ultra-low voltage logic circuits
US4006491A (en) Integrated circuit having internal main supply voltage regulator
EP0068842B1 (en) Circuit for generating a substrate bias voltage
US4873668A (en) Integrated circuit in complementary circuit technology comprising a substrate bias generator
US9698763B1 (en) Ultra low voltage ring oscillator with redundant inverter
US4383224A (en) NMOS Crystal oscillator
JPS6153860B2 (ja)
JPS6250984B2 (ja)
US5532652A (en) Oscillation circuit with enable/disable frequency stabilization
JPS5852869A (ja) 半導体装置
JP3424434B2 (ja) リーク電流補償回路
JPS63252464A (ja) 半導体装置
JP3021627B2 (ja) 基板バイアス発生回路
JPS6195601A (ja) Ｃｍｏｓ発振回路
JPS6255308B2 (ja)
JPH1070195A (ja) 相補型半導体集積回路
JPS5937861B2 (ja) 自己基板バイアス発生手段を同一基板内に有するｍｏｓ型半導体装置