JPS63307771A - 相補型金属酸化物半導体集積回路 - Google Patents

相補型金属酸化物半導体集積回路

Info

Publication number
JPS63307771A
JPS63307771A JP63127214A JP12721488A JPS63307771A JP S63307771 A JPS63307771 A JP S63307771A JP 63127214 A JP63127214 A JP 63127214A JP 12721488 A JP12721488 A JP 12721488A JP S63307771 A JPS63307771 A JP S63307771A
Authority
JP
Japan
Prior art keywords
integrated circuit
metal oxide
oxide semiconductor
complementary metal
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63127214A
Other languages
English (en)
Inventor
ヘンドリカス・ヨセフィウス・マリア・フェーンドリック
コルネリス・ヘラルダス・レオナルダス・マリア・ファン・デル・サンデン
アリー・スロブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS63307771A publication Critical patent/JPS63307771A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、基板バイアス電圧発生器を具える相補型金属
酸化物半導体（ＣＭＯ３）集積回路であって、前記の基
板バイアス電圧発生器は、集積回路中の他の回路をも制
御するクロック発生器により駆動されるようになってい
る相補型金属酸化物半導体集積回路に関するものである
。
基板バイアス電圧発生器が設けられているＣＭＯ８集積
回路は１９８７年１月２８日に公開された欧州特許第０
０２９６８１号明細書に開示されており既知である。基
板バイアス電圧発生器は０Ｍ０３回路がいわゆる“ラッ
チアップ′”状態となるのを回避するためにこれら０Ｍ
０３回路に用いられている。基板バイアス電圧発生器を
用いない場合には、この“°ラッチアップ°゛状態が極
めて得られやすい。ｎ型のウェルがしばしば用いられて
いるＣＭＯ３処理では、ｎおよびｐ型の双方のトランジ
スタが設けられる為、寄生サイリスクも形成される。こ
れらサイリスクのうちの１つ又はそれ以上が回路中の接
続点や基板中の異なる領域で点弧する場合には、回路の
上記接続点がこれらサイリスクによって固定電圧に保持
される。その結果、回路はもはや正しく動作せず、“ラ
ッチ”状態になってしまう。基板バイアス電圧を生ぜし
めると、サイリスクを点弧せしめるのが著しく困難とな
る。一般に、基板バイアス電圧発生器はリング発振器に
よって制御される容量性のポンプより成っている。この
リング発振器は集積回路の他の回路を制御するのに用い
るクロック周波数を生ぜしめるのにも用いられている。
しかし、この場合、６ラツチアツプ”が生じる可能性は
クロック周波数に依存する。その理由は、クロック周波
数を高くすると、この高いクロック周波数により増大せ
しめられる基板電流を補償せしめうるようにするために
基板バイアス電圧発生器のポンプをもより一層急速に動
作せしめる必要がある為である。
しかし多くのＣＭＯ３集積回路は回路のユーザーが望む
周波数を有するクロック信号が供給される入力端子を有
している。その理由は、集積回路はユーザーによって設
計されるシステムに適合させる必要がある為であるか或
いは回路を種々のモードで動作させうるようにする為で
ある。後者の場合、これら種々のモードに対して種々の
クロック周波数を必要とする。この回路の一例はテレビ
ジョン分野でテレテキスト情報を記憶する作用をするメ
モリ回路である。この場合、このメモリ回路に対するク
ロック周波数はテレビジョン分野で用いられている６２
５または５２５映像ラインシステムによっても決定され
る。基板バイアス電圧発生器の電荷ポンプを制御する発
振器はこのような集積回路には集積化されていない。従
って、この電荷ポンプは集積回路に外部から供給するク
ロックパルスにより制御される。しかし、ユーザーが集
積回路を検査する場合に必ずしもクロック周波数を供給
しえない。この場合検査をしようとすると、基板バイア
ス電圧が生じない為、“ラッチアップ“°が生じる可能
性が増大する。更に、集積回路を開発する場合でも、最
初に形成した珪素ウェファに関する測定処理中にこの集
積回路の１つ或いは数個所の部分が不所望にも“ラッチ
アップ”状態になり、その結果基板電流が流れ、これに
より基板バイアス電圧を減少せしめるおそれがある。
その結果、集積回路の更に多くの部分が“ラッチアップ
′”状態となり、以下同様である。従って、最終的に集
積回路に対しもはや測定を全く行えなくなる。
本発明の目的は、クロック周波数が無い場合でもユーザ
ーが回路の検査を行なう場合に或いは製品の開発中回路
に関する測定を行なう場合に、゛ラッチ状態゛が依然と
して生じえない為に測定を行ないうるＣＭＯ３集積回路
を提供せんとするにある。
本発明は、基板バイアス電圧発生器を有する相補型金属
酸化物半導体集積回路であって、前記の基板バイアス電
圧発生器を集積回路中の他の回路をも制御する外部クロ
ック発生器により駆動しうるようにした相補型金属酸化
物半導体集積回路において、この集積回路が更に基板バ
イアス電圧ポンプを有し、この基板バイアス電圧ポンプ
は集積化された発振器により駆動され、この発振器は、
基板バイアス電圧を基準電圧と比較する比較回路の出力
により駆動されるスイッチング手段によりスイッチ・オ
ンしうるようになっていることを特徴とする。
上述したような発振器基板バイアス電圧ポンプを有する
本発明による集積回路によれば、基板バイアス電圧が調
整すべき電圧、例えば−２，２■よりも負にならない場
合に、このバイアス電圧発生器が自動的にスイッチ・オ
ンされるという利点が得られる。従って、常規作動中追
加の基板電流を補償でき、しかもユーザーによる検査中
或いは集積回路の開発に際してのこの集積回路の測定中
にクロックパルスが供給されない場合に基板バイアス電
圧発生器を１００パーセント動作せしめることもできる
。
図面につき本発明を説明する。
本発明による基板バイアス電圧発生器を有するＣＭＯ３
集積回路では、発振器０を用いており、この発振器はス
イッチング手段Ｓによりスイッチ・オンせしめたりスイ
ッチ・オフせしめたりすることができ、このＣＭＯ３集
積回路には更に、生ぜしめた基板バイアス電圧ＶＩＩＢ
を基準電圧と比較する比較回路ＣＯと、基板バイアス電
圧Ｖ！１８を生せしめる電荷ポンプＰＵとが設けられて
おり、この電荷ポンプＰＵは発振器０の出力により制御
される。発振器Ｏは直列接続された多数の増幅器回路１
〜６および８〜１１を有しており、スイッチング手段Ｓ
によりスイッチ・オンおよびスイッチ・オフせしめうる
増幅器回路が増幅器回路６および８間に接続されている
。ここに用いた増幅器回路を有するスイッチング手段Ｓ
は、直列接続された２つのＰＭＯＳトランジスタと、並
列接続された２つのＮＭＯＳトランジスタとを具えるＮ
ＯＲゲートを構成する。このＮＯＲゲートのＰＭＯＳト
ランジスタＰ１６およびＮＭＯＳトランジスタＮ１５は
インバータ１〜１１を有するリング発振器Ｏの一部を構
成する増幅器回路となる。ＮＯＲゲートのトランジスタ
Ｐ１５およびＮ１４は、リング発振器０をスイッチ・オ
ンおよびスイッチ・オフせしめるスイッチング部材Ｓを
構成する。インバータ１１の出力端は駆動段１２の入力
端に接続され、この駆動段が基板バイアス電圧ポンプＰ
ｔＪを制御する。基板バイアス電圧ポンプＰＵ自体は既
知であり、その更に詳細な説明は省略する。比較回路Ｃ
Ｏは電源電圧点ＶＤＤと基板電圧点Ｖｌ１１との間に接
続した分圧器を有している。この分圧器は直列に接続し
た３つのトランジスタを有し、電源電圧点ＶＤＤ側から
見て、ゲート電極が接地されている第１ＰＭＯＳトラン
ジスタＰ１３と、同じくゲート電極が接地されているＮ
ＭＯ３Ｉ−ランジスタＮ１２と、ゲート電極が基板バイ
アス電圧点Ｖ１１８に接続されている第２ＰＭＯ３！−
ランジスタＰ２０とが順次に直列に接続されている。Ｐ
ＭＯＳトランジスタＰ１３およびＮＭＯＳトランジスタ
Ｎ１２のドレイン間の相互接続点１５はインバータ１３
の入力端に接続され、このインバータ１３の出力はスイ
ッチング手段ＳすなわちトランジスタＰ１５およびＮ１
４を＄ＩＩ？卸する。
比較回路ＣＯの動作は以下の通りである。トランジスタ
Ｐ１３およびＰ２Ｏは常に導通しており、ＮＭＯＳトラ
ンジスタＮ１２と相俟って、このトランジスタＮ１２も
導通している場合に、分圧器を構成する。これら３つの
トランジスタＰ１３．　Ｎ１２およびＰ２Ｏの寸法は、
基板の電圧が充分低い際にインバータ１３の入力電圧が
常に充分低くなり、出力を高くするように選択する。そ
の結果どしてスイッチング手段ＳのトランジスタＰ１５
が遮断され、トランジスタＮ１４が導通する。従って発
振器Ｏがスイッチ・オフされる。基板バイアス電圧Ｖｌ
ｌＢが充分負とならない、換言すればより一層正となる
場合には、ＮＭＯＳトランジスタＮ１２はそのゲート電
極が接地されている為に、遮断される。この場合、ＮＭ
ＯＳトランジスタＮ１２とＰＭＯ３トランジスタＰ２０
との間の相互接続点１４における、このＮＭＯＳトラン
ジスタＮ１２のゲート電極および主電極間の電圧はもは
やＮＭＯＳトランジスタＮ１２のしきい値電圧よりも高
くならない。従って、ＮＭＯＳトランジスタＮ１２は遮
断され、相互接続点１５は導通中のＰＭＯＳトランジス
タＰ１３を経て充電される。従って、相互接続点１５に
おける電圧がインバータ１３のしきい値電圧を超える場
合には、このインバータ１３の出力端は高レベルから低
レベルに変化する。従って、スイッチング手段ＳのＰＭ
ＯＳトランジスタＰ１５が導通状態となり、ＮＭＯＳト
ランジスタＮ１４が遮断される。これにより発振器Ｏが
スイッチ・オンされる。従って、駆動段１２および電荷
ポンプＰＵを経て電荷が基板にボンピングされ、基板バ
イアス電圧■。が一層負となる。
発振器０は充分に負の基板バイアス電圧Ｖｌｌｌｌが生
じるまで動作し続ける。基板バイアス電圧の減少中は、
トランジスタＮ１２およびＰ２Ｏ間の相互接続点１４に
おける電圧も更に減少する為、トランジスタＮ１２のゲ
ート−ソース電圧は増大する。充分に負の基板バイアス
電圧■□に達すると、トランジスタＮ１２は再び電流を
流すようになり、接続点１５が放電される。従って、イ
ンバータ１３の入力端は高電位から低電位に放電され、
インバータ１３の出力が高出力レベルとなり、従ってト
ランジスタＰ１５およびＮ１４を有するスイッチング手
段Ｓを介して発振器０をスイッチ・オフせしめる。
既知の電荷ポンプＰＵは、インバータ１２および相互接
続点Ｃ１間に接続されたキャパシタＣと、２つのＮＭＯ
３Ｉ−ランジスタＮＩＯおよびＮｌｌとを有しており、
これらトランジスタＮＩＯおよびＮｌｌは相互接続点Ｃ
１と大地および基板との間にそれぞれ接続されている。
これら２つのトランジスタＮＩＯおよびＮｌｌは既知の
ようにダイオードとして用いられる。例えば１０ｐＦと
したポンプキャパシタＣはＮＭＯＳトランジスタＮＩＯ
を経て充電され（インバータ１２の出力が高レベルの場
合）、トランジスタＮｌｌを経て基板に放電される。し
かし放電中はトランジスタＮｌｌは、そのソースの電位
が基板の電位（ｖｏ）よりも負となる為にバイポーラト
ランジスタのように動作し、従って基板がベースとして
作用する。しかし、トランジスタＮＩＯも同様に動作す
る為、このトランジスタＮＩＯはＭＯ３電界効果トラン
ジスタとしてスイッチ・オフされるもバイポーラ素子と
して電流を流している。
トランジスタＮＩＯおよびＮｌｌを同一寸法とする場合
には、キャパシタＣに蓄積された電荷の半分がトランジ
スタＮＩＯによって引かれる。この電荷ポンプＰＵは５
０％の効率しか有さない。トランジスタＮｉｌをトラン
ジスタＮＩＯよりも大きくする（（例えばＮｉｌの幅／
長さをＮＩＯの幅／長さの５倍にする）場合には効率を
改善しうる（上記の例では±８０％まで改善しうる）。
【図面の簡単な説明】
第１図は、本発明による基板バイアス電圧発生器を有す
るＣＭＯ３集積回路の一例を示す回路図である。 Ｏ・・・発振器 Ｓ・・・スイッチング手段 ＣＯ・・・比較回路 ＰＵ・・・電荷ポンプ（基板バイアス電圧ポンプ）１〜
６．８〜１１・・・増幅器回路（インバータ）１２・・
・駆動段（インバータ） １３・・・インバータ

Claims (1)

  1. 【特許請求の範囲】 １、基板バイアス電圧発生器を有する相補型金属酸化物
    半導体集積回路であって、前記の基板バイアス電圧発生
    器を集積回路中の他の回路をも制御する外部クロック発
    生器により駆動しうるようにした相補型金属酸化物半導
    体集積回路において、この集積回路が更に基板バイアス
    電圧ポンプを有し、この基板バイアス電圧ポンプは集積
    化された発振器により駆動され、この発振器は、基板バ
    イアス電圧を基準電圧と比較する比較回路の出力により
    駆動されるスイッチング手段によりスイッチ・オンしう
    るようになっていることを特徴とする相補型金属酸化物
    半導体集積回路。 ２、請求項１に記載の相補型金属酸化物半導体集積回路
    において、集積化された前記の発振器は直列接続された
    多数のインバータ段より成るリング発振器であり、１つ
    のインバータ段がスイッチング手段と相俟ってＮＯＲゲ
    ートを構成していることを特徴とする相補型金属酸化物
    半導体集積回路。 ３、請求項１または２に記載の相補型金属酸化物半導体
    集積回路において、前記の比較回路は、第１ＰＭＯＳト
    ランジスタと、ＮＭＯＳトランジスタと、ダイオードと
    して接続した第２ＰＭＯＳトランジスタとの直列回路お
    よびインバータを以って構成され、この直列回路は正の
    電源電圧の点と基板電圧の点との間に設けられ、前記の
    第１ＰＭＯＳトランジスタおよび前記のＮＭＯＳトラン
    ジスタのゲート電極は接地され、これら第１のＰＭＯＳ
    トランジスタおよびＮＭＯＳトランジスタのドレインの
    相互接続点が前記のインバータの入力端に接続され、前
    記のダイオードが前記のＮＭＯＳトランジスタと基板と
    の間に接続されていることを特徴とする相補型金属酸化
    物半導体集積回路。 ４、基板バイアス電圧発生器を具える相補型金属酸化物
    半導体集積回路であって、この基板バイアス電圧発生器
    は、第１相互接続点と発振器との間のキャパシタと、前
    記の第１相互接続点および大地間にダイオードとして接
    続した第１ＮＭＯＳトランジスタと、前記の第１相互接
    続点と基板との間にダイオードとして接続した第２ＮＭ
    ＯＳトランジスタとを具えている相補型金属酸化物半導
    体集積回路において、前記の第２ＮＭＯＳトランジスタ
    の幅／長さの比が前記の第１ＮＭＯＳトランジスタの幅
    ／長さの比よりも可成り大きくなっていることを特徴と
    する相補型金属酸化物半導体集積回路。 ５、請求項４に記載の相補型金属酸化物半導体集積回路
    において、第２ＮＭＯＳトランジスタの幅／長さの比が
    第１ＮＭＯＳトランジスタの幅／長さの比の５倍となっ
    ていることを特徴とする相補型金属酸化物半導体集積回
    路。
JP63127214A 1987-05-29 1988-05-26 相補型金属酸化物半導体集積回路 Pending JPS63307771A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8701278A NL8701278A (nl) 1987-05-29 1987-05-29 Geintegreerde cmos-schakeling met een substraatvoorspanningsgenerator.
NL8701278 1987-05-29

Publications (1)

Publication Number Publication Date
JPS63307771A true JPS63307771A (ja) 1988-12-15

Family

ID=19850082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63127214A Pending JPS63307771A (ja) 1987-05-29 1988-05-26 相補型金属酸化物半導体集積回路

Country Status (6)

Country Link
US (1) US4820936A (ja)
EP (1) EP0293045B1 (ja)
JP (1) JPS63307771A (ja)
KR (1) KR960013760B1 (ja)
DE (1) DE3880735T2 (ja)
NL (1) NL8701278A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06303765A (ja) * 1992-10-22 1994-10-28 Nittetsu Semiconductor Kk 集積回路用基板バイアス発生装置および基板バイアス制御方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140177A (en) * 1988-12-02 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Complementary circuit device returnable to normal operation from latch-up phenomenon
JPH0783254B2 (ja) * 1989-03-22 1995-09-06 株式会社東芝 半導体集積回路
JPH04129264A (ja) * 1990-09-20 1992-04-30 Fujitsu Ltd 半導体集積回路
US5081371A (en) * 1990-11-07 1992-01-14 U.S. Philips Corp. Integrated charge pump circuit with back bias voltage reduction
US5117125A (en) * 1990-11-19 1992-05-26 National Semiconductor Corp. Logic level control for impact ionization sensitive processes
US5162668A (en) * 1990-12-14 1992-11-10 International Business Machines Corporation Small dropout on-chip voltage regulators with boosted power supply
JP2902804B2 (ja) * 1991-04-08 1999-06-07 株式会社東芝 基板バイアス電圧発生回路
US5146110A (en) * 1991-05-22 1992-09-08 Samsung Electronics Co., Ltd. Semiconductor memory with substrate voltage generating circuit for removing unwanted substrate current during precharge cycle memory mode of operation
WO1993009592A1 (en) * 1991-10-30 1993-05-13 Xilinx, Inc. Regulator for pumped voltage generator
JP2937591B2 (ja) * 1991-12-09 1999-08-23 沖電気工業株式会社 基板バイアス発生回路
KR950002015B1 (ko) * 1991-12-23 1995-03-08 삼성전자주식회사 하나의 오실레이터에 의해 동작되는 정전원 발생회로
KR0124046B1 (ko) * 1993-11-18 1997-11-25 김광호 반도체메모리장치의 승압레벨 감지회로
JPH07322606A (ja) * 1994-05-27 1995-12-08 Sony Corp 昇圧回路及びこれを用いた固体撮像装置
US5731736A (en) * 1995-06-30 1998-03-24 Dallas Semiconductor Charge pump for digital potentiometers
JPH09162713A (ja) * 1995-12-11 1997-06-20 Mitsubishi Electric Corp 半導体集積回路
CH691010A5 (fr) * 1997-01-09 2001-03-30 Asulab Sa Appareil électrique fonctionnant à l'aide d'une source photovoltaïque, notamment pièce d'horlogerie.
EP0853265B1 (fr) * 1997-01-09 2002-04-24 Asulab S.A. Appareil électrique fonctionnant à l'aide d'une source photovoltaique notamment pièce d'horlogerie
US6014053A (en) * 1997-05-12 2000-01-11 Philips Electronics North America Corporation Amplifier MOS biasing circuit for a avoiding latch-up
KR100505597B1 (ko) * 1998-03-17 2005-10-12 삼성전자주식회사 래치업을억제하는벌크바이어스전압발생회로및그발생방법
US6141200A (en) * 1998-04-20 2000-10-31 International Business Machines Corporation Stacked PFET off-chip driver with a latch bias generator for overvoltage protection
US6140630A (en) * 1998-10-14 2000-10-31 Micron Technology, Inc. Vcc pump for CMOS imagers
US6825878B1 (en) 1998-12-08 2004-11-30 Micron Technology, Inc. Twin P-well CMOS imager
US7709777B2 (en) * 2003-06-16 2010-05-04 Micron Technology, Inc. Pumps for CMOS imagers
US7061296B2 (en) * 2003-12-19 2006-06-13 Infineon Technologies Ag Circuit arrangement for generating a digital clock signal
FR2896057A1 (fr) * 2006-01-12 2007-07-13 St Microelectronics Sa Procede et dispositif de generation d'un nombre aleatoire dans un peripherique usb
US8638135B2 (en) * 2011-10-13 2014-01-28 Freescale Semiconductor, Inc. Integrated circuit having latch-up recovery circuit
US10516385B2 (en) 2017-03-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Ring oscillator, controlling circuit and methods for realignment
US10461723B2 (en) * 2017-11-30 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Full range realignment ring oscillator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57193054A (en) * 1981-05-22 1982-11-27 Fujitsu Ltd Substrate bias generating circuit
JPS5965467A (ja) * 1982-10-06 1984-04-13 Matsushita Electronics Corp 基板電位発生回路
JPS59193056A (ja) * 1983-04-15 1984-11-01 Hitachi Ltd 基板バイアス電圧発生回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142114A (en) * 1977-07-18 1979-02-27 Mostek Corporation Integrated circuit with threshold regulation
JPS5559756A (en) * 1978-10-30 1980-05-06 Fujitsu Ltd Semiconductor device
JPS55107255A (en) * 1979-02-12 1980-08-16 Mitsubishi Electric Corp Substrate potential generating circuit device
DE2966592D1 (en) * 1979-03-05 1984-03-01 Motorola Inc Substrate bias regulator
JPS5632758A (en) * 1979-08-27 1981-04-02 Fujitsu Ltd Substrate bias generating circuit
JPS6033314B2 (ja) * 1979-11-22 1985-08-02 富士通株式会社 基板バイアス電圧発生回路
JPS5785253A (en) * 1980-11-17 1982-05-27 Toshiba Corp Semiconductor device
JPS57186351A (en) * 1981-05-12 1982-11-16 Fujitsu Ltd Semiconductor device
US4439692A (en) * 1981-12-07 1984-03-27 Signetics Corporation Feedback-controlled substrate bias generator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57193054A (en) * 1981-05-22 1982-11-27 Fujitsu Ltd Substrate bias generating circuit
JPS5965467A (ja) * 1982-10-06 1984-04-13 Matsushita Electronics Corp 基板電位発生回路
JPS59193056A (ja) * 1983-04-15 1984-11-01 Hitachi Ltd 基板バイアス電圧発生回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06303765A (ja) * 1992-10-22 1994-10-28 Nittetsu Semiconductor Kk 集積回路用基板バイアス発生装置および基板バイアス制御方法

Also Published As

Publication number Publication date
DE3880735D1 (de) 1993-06-09
DE3880735T2 (de) 1993-11-11
EP0293045A1 (en) 1988-11-30
KR880014438A (ko) 1988-12-23
US4820936A (en) 1989-04-11
KR960013760B1 (ko) 1996-10-10
EP0293045B1 (en) 1993-05-05
NL8701278A (nl) 1988-12-16

Similar Documents

Publication Publication Date Title
JPS63307771A (ja) 相補型金属酸化物半導体集積回路
JP2805991B2 (ja) 基板バイアス発生回路
JP2869791B2 (ja) 半導体集積回路装置およびそれを応用した電子装置
JP2575956B2 (ja) 基板バイアス回路
JPH064181A (ja) パワーオンリセット信号発生装置
US7466187B2 (en) Booster circuit
US6677798B2 (en) High speed voltage level shifter
EP0307323B1 (en) Bipolar-complementary metal oxide semiconductor inverter
JPH03231455A (ja) 半導体集積回路
JP2969346B2 (ja) 高出力電圧生成用半導体回路
JP2553816B2 (ja) 半導体装置の内部電源発生回路
JPS61222318A (ja) パワ−オンリセツト回路
JP3165751B2 (ja) 半導体集積回路装置
JP2937592B2 (ja) 基板バイアス発生回路
US6181214B1 (en) Voltage tolerant oscillator input cell
JP2538986B2 (ja) 論理回路
US6271705B1 (en) Data output circuits having enhanced ESD resistance and related methods
JP2672023B2 (ja) 基板電圧発生回路
JP3396555B2 (ja) 半導体ポンプ回路
JPH04237214A (ja) クロックドインバータ
JP3207305B2 (ja) Ｂｉｍｏｓ回路
JP3099351B2 (ja) ＢｉＣＭＯＳ論理回路
JPH11160369A (ja) エミッタ入力正帰還型微小電圧検出回路
JPH07327357A (ja) 半導体昇圧回路
JPH05342867A (ja) ブースト電位発生回路