JPH07322606A - 昇圧回路及びこれを用いた固体撮像装置 - Google Patents
昇圧回路及びこれを用いた固体撮像装置Info
- Publication number
- JPH07322606A JPH07322606A JP6138150A JP13815094A JPH07322606A JP H07322606 A JPH07322606 A JP H07322606A JP 6138150 A JP6138150 A JP 6138150A JP 13815094 A JP13815094 A JP 13815094A JP H07322606 A JPH07322606 A JP H07322606A
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- circuit
- solid
- mos transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 33
- 238000003384 imaging method Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 238000001514 detection method Methods 0.000 claims 2
- 230000000630 rising effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 12
- 239000012535 impurity Substances 0.000 description 7
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Dc-Dc Converters (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 回路素子のサイズを変更したりすることな
く、昇圧電圧の立ち上がり特性を改善した昇圧回路を提
供する。 【構成】 電源１の正極側と回路出力端子２との間に、
ダイオード接続の３段の昇圧用ＭＯＳトランジスタＭ１
〜Ｍ３を直列に接続するとともに、１段目のＭＯＳトラ
ンジスタＭ１の出力端Ｎ１にコンデンサＣ１を介してク
ロックパルスφ１を、２段目のＭＯＳトランジスタＭ２
の出力端Ｎ２にコンデンサＣ２を介してクロックパルス
φ２をそれぞれ印加する構成のパルス昇圧型の昇圧回路
において、電源１の正極側と回路出力端子２との間に、
ダイオード接続の充電用ＭＯＳトランジスタＭ４を、電
源１側から回路出力端子２側に向けて順方向に接続した
構成とする。
く、昇圧電圧の立ち上がり特性を改善した昇圧回路を提
供する。 【構成】 電源１の正極側と回路出力端子２との間に、
ダイオード接続の３段の昇圧用ＭＯＳトランジスタＭ１
〜Ｍ３を直列に接続するとともに、１段目のＭＯＳトラ
ンジスタＭ１の出力端Ｎ１にコンデンサＣ１を介してク
ロックパルスφ１を、２段目のＭＯＳトランジスタＭ２
の出力端Ｎ２にコンデンサＣ２を介してクロックパルス
φ２をそれぞれ印加する構成のパルス昇圧型の昇圧回路
において、電源１の正極側と回路出力端子２との間に、
ダイオード接続の充電用ＭＯＳトランジスタＭ４を、電
源１側から回路出力端子２側に向けて順方向に接続した
構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、昇圧回路及びこれを用
いた固体撮像装置に関し、特にパルス昇圧型の昇圧回路
及びこれを用いた固体撮像装置に関する。
いた固体撮像装置に関し、特にパルス昇圧型の昇圧回路
及びこれを用いた固体撮像装置に関する。
【０００２】
【従来の技術】パルス昇圧型の昇圧回路の従来例を図１
０に示す。同図において、電源１０１の正極側と回路出
力端子１０２との間には、ゲート及びドレインが共通接
続されたいわゆるダイオード接続のＮチャネル形ＭＯＳ
ＦＥＴ（以下、単にＭＯＳトランジスタと称する）Ｍ１
０ｎが例えば３段直列に接続されている。
０に示す。同図において、電源１０１の正極側と回路出
力端子１０２との間には、ゲート及びドレインが共通接
続されたいわゆるダイオード接続のＮチャネル形ＭＯＳ
ＦＥＴ（以下、単にＭＯＳトランジスタと称する）Ｍ１
０ｎが例えば３段直列に接続されている。
【０００３】そして、１段目のＭＯＳトランジスタＭ１
０１の出力端Ｎ１０１には、クロックパルスφ１１がコ
ンデンサＣ１１を介して印加される。一方、２段目のＭ
ＯＳトランジスタＭ１０２の出力端Ｎ１０２には、クロ
ックパルスφ１１と逆相のクロックパルスφ１２が印加
される。また、３段目のＭＯＳトランジスタＭ１０３の
出力端Ｎ１０３（回路出力端子１２）と接地間には、負
荷コンデンサＣＬが接続されている。
０１の出力端Ｎ１０１には、クロックパルスφ１１がコ
ンデンサＣ１１を介して印加される。一方、２段目のＭ
ＯＳトランジスタＭ１０２の出力端Ｎ１０２には、クロ
ックパルスφ１１と逆相のクロックパルスφ１２が印加
される。また、３段目のＭＯＳトランジスタＭ１０３の
出力端Ｎ１０３（回路出力端子１２）と接地間には、負
荷コンデンサＣＬが接続されている。
【０００４】上記構成の昇圧回路は、例えば、リニアセ
ンサ（ラインセンサ）やエリアセンサと称される固体撮
像装置において、電源電圧を昇圧してその昇圧電圧Ｖｏ
ｕｔを基板電圧ＶｓｕｂとするＶｓｕｂ発生昇圧回路と
して用いられる。固体撮像装置においては、現行５Ｖの
電源電圧が３Ｖ、あるいはそれ以下に低電圧化される傾
向にある。しかしながら、電源電圧が低電圧化されて
も、固体撮像装置の性能を引き出すためには、基板電圧
Ｖｓｕｂとして５Ｖ程度の電圧が必要である。このた
め、電源電圧の低電圧化が進むにつれ、電源電圧を昇圧
して基板電圧Ｖｓｕｂを発生するＶｓｕｂ発生昇圧回路
が必要となる。
ンサ（ラインセンサ）やエリアセンサと称される固体撮
像装置において、電源電圧を昇圧してその昇圧電圧Ｖｏ
ｕｔを基板電圧ＶｓｕｂとするＶｓｕｂ発生昇圧回路と
して用いられる。固体撮像装置においては、現行５Ｖの
電源電圧が３Ｖ、あるいはそれ以下に低電圧化される傾
向にある。しかしながら、電源電圧が低電圧化されて
も、固体撮像装置の性能を引き出すためには、基板電圧
Ｖｓｕｂとして５Ｖ程度の電圧が必要である。このた
め、電源電圧の低電圧化が進むにつれ、電源電圧を昇圧
して基板電圧Ｖｓｕｂを発生するＶｓｕｂ発生昇圧回路
が必要となる。
【０００５】
【発明が解決しようとする課題】このように、固体撮像
装置のＶｓｕｂ発生昇圧回路として用いた場合には、固
体撮像装置の基板（チップ）全体が負荷容量となり、大
容量駆動でかつ電流容量も必要とするため、図１１に示
すように、昇圧電圧Ｖｏｕｔの立ち上がり特性が悪くな
る。このように立ち上がり時間が遅くなるのは、Ｖｓｕ
ｂ発生昇圧回路として用いた場合に限られるものではな
く、大容量駆動でかつ電流容量も必要とする用途全般に
言える問題である。
装置のＶｓｕｂ発生昇圧回路として用いた場合には、固
体撮像装置の基板（チップ）全体が負荷容量となり、大
容量駆動でかつ電流容量も必要とするため、図１１に示
すように、昇圧電圧Ｖｏｕｔの立ち上がり特性が悪くな
る。このように立ち上がり時間が遅くなるのは、Ｖｓｕ
ｂ発生昇圧回路として用いた場合に限られるものではな
く、大容量駆動でかつ電流容量も必要とする用途全般に
言える問題である。
【０００６】上記構成の昇圧回路において、昇圧電圧Ｖ
ｏｕｔの立ち上がり時間を短くするためには、各ＭＯＳ
トランジスタＭ１０１〜Ｍ１０３のドレイン‐ソース間
電流Ｉｄｓを大きくとれば良い。そのためには、各ＭＯ
ＳトランジスタＭ１０１〜Ｍ１０３の閾値電圧Ｖｔｈを
下げたり、チャネル幅Ｗを大きくしたり、あるいはチャ
ネル長Ｌを短くしたりする必要がある。
ｏｕｔの立ち上がり時間を短くするためには、各ＭＯＳ
トランジスタＭ１０１〜Ｍ１０３のドレイン‐ソース間
電流Ｉｄｓを大きくとれば良い。そのためには、各ＭＯ
ＳトランジスタＭ１０１〜Ｍ１０３の閾値電圧Ｖｔｈを
下げたり、チャネル幅Ｗを大きくしたり、あるいはチャ
ネル長Ｌを短くしたりする必要がある。
【０００７】現実的には、チャネル幅Ｗを大きくする方
法が一般的であるが、この方法の場合には、各トランジ
スタＭ１０１〜Ｍ１０３のゲート‐ソース（ゲート‐ド
レイン）間の容量が増えるため、昇圧電圧Ｖｏｕｔの電
位を下げないようにコンデンサＣ１１，Ｃ１２等の容量
値を大きくしなければならない。
法が一般的であるが、この方法の場合には、各トランジ
スタＭ１０１〜Ｍ１０３のゲート‐ソース（ゲート‐ド
レイン）間の容量が増えるため、昇圧電圧Ｖｏｕｔの電
位を下げないようにコンデンサＣ１１，Ｃ１２等の容量
値を大きくしなければならない。
【０００８】そうすると、この昇圧回路を例えば固体撮
像装置のＶｓｕｂ発生昇圧回路として用いた場合におい
て、当該昇圧回路を固体撮像装置の基板上に作製（オン
チップ）するには、大きなスペースが必要になり、固体
撮像装置の小型化の妨げになるという問題が新たに発生
することになる。
像装置のＶｓｕｂ発生昇圧回路として用いた場合におい
て、当該昇圧回路を固体撮像装置の基板上に作製（オン
チップ）するには、大きなスペースが必要になり、固体
撮像装置の小型化の妨げになるという問題が新たに発生
することになる。
【０００９】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、回路素子のサイズを
変更したりすることなく、昇圧電圧の立ち上がり特性を
改善した昇圧回路及びこれを用いた固体撮像装置を提供
することにある。
であり、その目的とするところは、回路素子のサイズを
変更したりすることなく、昇圧電圧の立ち上がり特性を
改善した昇圧回路及びこれを用いた固体撮像装置を提供
することにある。
【００１０】
【課題を解決するための手段】本発明による昇圧回路
は、電源と回路出力端子との間に、一方向性素子が電源
側から回路出力端子側に向けて順方向に複数段直列に接
続され、かつ各段間にクロックパルスがコンデンサを介
して印加され昇圧回路であって、電源と回路出力端子と
の間に、電源側から回路出力端子側に向けて順方向に接
続された一方向性素子を有する構成となっている。
は、電源と回路出力端子との間に、一方向性素子が電源
側から回路出力端子側に向けて順方向に複数段直列に接
続され、かつ各段間にクロックパルスがコンデンサを介
して印加され昇圧回路であって、電源と回路出力端子と
の間に、電源側から回路出力端子側に向けて順方向に接
続された一方向性素子を有する構成となっている。
【００１１】
【作用】上記構成の昇圧回路において、電源が立ち上が
ると、先ず、電源側から回路出力端子側に向けて順方向
に接続された充電用の一方向性素子が順バイアス状態と
なり、導通状態となるため、この一方向性素子を通して
負荷が充電される。また、電源が立ち上がることによ
り、複数段の昇圧用の一方向性素子も順バイアス状態と
なり、導通状態となるため、この複数段の一方向性素子
による昇圧動作に伴う充電も並行して行われる。これに
より、負荷の充電電圧が素早く電源電圧まで立ち上が
る。
ると、先ず、電源側から回路出力端子側に向けて順方向
に接続された充電用の一方向性素子が順バイアス状態と
なり、導通状態となるため、この一方向性素子を通して
負荷が充電される。また、電源が立ち上がることによ
り、複数段の昇圧用の一方向性素子も順バイアス状態と
なり、導通状態となるため、この複数段の一方向性素子
による昇圧動作に伴う充電も並行して行われる。これに
より、負荷の充電電圧が素早く電源電圧まで立ち上が
る。
【００１２】負荷の充電電圧が電源電圧を越えると、そ
れまで充電を行っていた充電用の一方向性素子が逆バイ
アス状態となるため非導通状態となる。したがって、そ
れ以降はこの一方向性素子による充電は行われず、複数
段の昇圧用の一方向性素子により、互いに逆相のクロッ
クパルスに同期して昇圧動作が行われる。
れまで充電を行っていた充電用の一方向性素子が逆バイ
アス状態となるため非導通状態となる。したがって、そ
れ以降はこの一方向性素子による充電は行われず、複数
段の昇圧用の一方向性素子により、互いに逆相のクロッ
クパルスに同期して昇圧動作が行われる。
【００１３】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明による昇圧回路の第１実施
例を示す回路図である。図１において、電源１の正極側
と回路出力端子２との間には、ゲート及びドレインが共
通接続された昇圧用ＭＯＳトランジスタＭｎが一方向性
素子として、電源１側から回路出力端子２側に向けて順
方向に例えば３段直列に接続されている。
に説明する。図１は、本発明による昇圧回路の第１実施
例を示す回路図である。図１において、電源１の正極側
と回路出力端子２との間には、ゲート及びドレインが共
通接続された昇圧用ＭＯＳトランジスタＭｎが一方向性
素子として、電源１側から回路出力端子２側に向けて順
方向に例えば３段直列に接続されている。
【００１４】そして、１段目のＭＯＳトランジスタＭ１
の出力端Ｎ１には、クロックパルスφ１がコンデンサＣ
１を介して印加される。一方、２段目のＭＯＳトランジ
スタＭ２の出力端Ｎ２には、クロックパルスφ１と逆相
のクロックパルスφ２がコンデンサＣ２を介して印加さ
れる。
の出力端Ｎ１には、クロックパルスφ１がコンデンサＣ
１を介して印加される。一方、２段目のＭＯＳトランジ
スタＭ２の出力端Ｎ２には、クロックパルスφ１と逆相
のクロックパルスφ２がコンデンサＣ２を介して印加さ
れる。
【００１５】また、３段目のＭＯＳトランジスタＭ３の
出力端Ｎ３（回路出力端子２）と接地間には、負荷コン
デンサＣＬが接続されている。電源１の正極側と回路出
力端子２との間には更に、ゲート及びドレインが共通接
続された充電用ＭＯＳトランジスタＭ４が一方向性素子
として、電源１側から回路出力端子２側に向けて順方向
に接続されている。すなわち、充電用ＭＯＳトランジス
タＭ４のゲート及びドレインが電源１の正極側に配線さ
れ、ソースが回路出力端子２に配線されている。
出力端Ｎ３（回路出力端子２）と接地間には、負荷コン
デンサＣＬが接続されている。電源１の正極側と回路出
力端子２との間には更に、ゲート及びドレインが共通接
続された充電用ＭＯＳトランジスタＭ４が一方向性素子
として、電源１側から回路出力端子２側に向けて順方向
に接続されている。すなわち、充電用ＭＯＳトランジス
タＭ４のゲート及びドレインが電源１の正極側に配線さ
れ、ソースが回路出力端子２に配線されている。
【００１６】この充電用ＭＯＳトランジスタＭ４は、後
述するように、電源立上げ時に負荷コンデンサＣＬを迅
速に充電するために設けられたものであり、ドレイン‐
ソース間電流Ｉｄｓが大きく設定される。具体的には、
ＭＯＳトランジスタＭ４の閾値電圧Ｖｔｈを下げたり、
チャネル幅Ｗを大きくしたり、あるいはチャネル長Ｌを
短くしたりすることで、ＭＯＳトランジスタＭ４のドレ
イン‐ソース間電流Ｉｄｓを大きく設定できる。
述するように、電源立上げ時に負荷コンデンサＣＬを迅
速に充電するために設けられたものであり、ドレイン‐
ソース間電流Ｉｄｓが大きく設定される。具体的には、
ＭＯＳトランジスタＭ４の閾値電圧Ｖｔｈを下げたり、
チャネル幅Ｗを大きくしたり、あるいはチャネル長Ｌを
短くしたりすることで、ＭＯＳトランジスタＭ４のドレ
イン‐ソース間電流Ｉｄｓを大きく設定できる。
【００１７】次に、上記構成の第１実施例に係る昇圧回
路における昇圧動作について説明する。先ず、電源１が
立ち上がると（電源オン）、充電用ＭＯＳトランジスタ
Ｍ４が順バイアス状態となるために導通する。したがっ
て、この充電用ＭＯＳトランジスタＭ４を通して負荷コ
ンデンサＣＬの充電が開始される。また、電源１が立ち
上がることにより、昇圧用ＭＯＳトランジスタＭ１〜Ｍ
３も順バイアス状態となり、導通（オン）状態となるた
め、これらの昇圧用ＭＯＳトランジスタＭ１〜Ｍ３によ
る昇圧動作に伴う充電も並行して行われる。
路における昇圧動作について説明する。先ず、電源１が
立ち上がると（電源オン）、充電用ＭＯＳトランジスタ
Ｍ４が順バイアス状態となるために導通する。したがっ
て、この充電用ＭＯＳトランジスタＭ４を通して負荷コ
ンデンサＣＬの充電が開始される。また、電源１が立ち
上がることにより、昇圧用ＭＯＳトランジスタＭ１〜Ｍ
３も順バイアス状態となり、導通（オン）状態となるた
め、これらの昇圧用ＭＯＳトランジスタＭ１〜Ｍ３によ
る昇圧動作に伴う充電も並行して行われる。
【００１８】これにより、電源立上げ時に、先ず充電用
ＭＯＳトランジスタＭ４を通して負荷コンデンサＣＬの
充電が急速に行われることになるため、図２に実線で示
すように、昇圧電圧Ｖｏｕｔを素早く立ち上げることが
できる。なお、図２において、破線は従来例での立ち上
げ時の応答波形を示している。負荷コンデンサＣＬに対
する充電が進み、その充電電圧が電源電圧Ｖｄｄを越え
ると、充電用ＭＯＳトランジスタＭ４が逆バイアス状態
となるために、非導通（オフ）状態となる。
ＭＯＳトランジスタＭ４を通して負荷コンデンサＣＬの
充電が急速に行われることになるため、図２に実線で示
すように、昇圧電圧Ｖｏｕｔを素早く立ち上げることが
できる。なお、図２において、破線は従来例での立ち上
げ時の応答波形を示している。負荷コンデンサＣＬに対
する充電が進み、その充電電圧が電源電圧Ｖｄｄを越え
ると、充電用ＭＯＳトランジスタＭ４が逆バイアス状態
となるために、非導通（オフ）状態となる。
【００１９】それ以降は、定常状態として昇圧用ＭＯＳ
トランジスタＭ１〜Ｍ３による昇圧動作が行われる。こ
の定常状態での昇圧動作を、図３のタイミングチャート
を参照しつつ説明する。先ず、クロックパルスφ１が
“Ｌ”レベルのときは、ＭＯＳトランジスタＭ１のゲー
ト及びドレインが電源１の正極側に接続されていること
から、その出力端Ｎ１の電圧Ｖ１は電源電圧Ｖｄｄより
もＶｘ1 だけ低くなっている。ここで、Ｖｘ1 はＭＯＳ
トランジスタＭ１の閾値電圧Ｖｔｈ1 による電圧降下分
である。
トランジスタＭ１〜Ｍ３による昇圧動作が行われる。こ
の定常状態での昇圧動作を、図３のタイミングチャート
を参照しつつ説明する。先ず、クロックパルスφ１が
“Ｌ”レベルのときは、ＭＯＳトランジスタＭ１のゲー
ト及びドレインが電源１の正極側に接続されていること
から、その出力端Ｎ１の電圧Ｖ１は電源電圧Ｖｄｄより
もＶｘ1 だけ低くなっている。ここで、Ｖｘ1 はＭＯＳ
トランジスタＭ１の閾値電圧Ｖｔｈ1 による電圧降下分
である。
【００２０】この状態において、コンデンサＣ１を介し
てクロックパルスφ１が入力されると、そのクロックパ
ルスφ１の波高値分だけＭＯＳトランジスタＭ１の出力
端Ｎ１の電圧Ｖ１が昇圧される。一方、クロックパルス
φ２はクロックパルスφ１と逆相であることから、クロ
ックパルスφ２が“Ｌ”レベルのときには、ＭＯＳトラ
ンジスタＭ２の出力端Ｎ２の電圧Ｖ２は、出力端Ｎ１の
電圧Ｖ１よりもＶｘ2 だけ低くなっている。ここで、Ｖ
ｘ2 はＭＯＳトランジスタＭ２の閾値電圧Ｖｔｈ2 によ
る電圧降下分である。
てクロックパルスφ１が入力されると、そのクロックパ
ルスφ１の波高値分だけＭＯＳトランジスタＭ１の出力
端Ｎ１の電圧Ｖ１が昇圧される。一方、クロックパルス
φ２はクロックパルスφ１と逆相であることから、クロ
ックパルスφ２が“Ｌ”レベルのときには、ＭＯＳトラ
ンジスタＭ２の出力端Ｎ２の電圧Ｖ２は、出力端Ｎ１の
電圧Ｖ１よりもＶｘ2 だけ低くなっている。ここで、Ｖ
ｘ2 はＭＯＳトランジスタＭ２の閾値電圧Ｖｔｈ2 によ
る電圧降下分である。
【００２１】この状態において、コンデンサＣ２を介し
てクロックパルスφ２が入力されると、そのクロックパ
ルスφ2 の波高値分だけＭＯＳトランジスタＭ２の出力
端Ｎ２の電圧Ｖ２が昇圧される。この出力端Ｎ２の電圧
Ｖ２は、ＭＯＳトランジスタＭ３及び負荷コンデンサＣ
Ｌによって平滑化され、回路出力端子２から昇圧電圧Ｖ
ｏｕｔとして導出される。なお、昇圧電圧Ｖｏｕｔは、
出力端Ｎ２の電圧Ｖ２よりもＶｘ3 だけ低くなってい
る。ここで、Ｖｘ3 はＭＯＳトランジスタＭ３の閾値電
圧Ｖｔｈ3 による電圧降下分である。
てクロックパルスφ２が入力されると、そのクロックパ
ルスφ2 の波高値分だけＭＯＳトランジスタＭ２の出力
端Ｎ２の電圧Ｖ２が昇圧される。この出力端Ｎ２の電圧
Ｖ２は、ＭＯＳトランジスタＭ３及び負荷コンデンサＣ
Ｌによって平滑化され、回路出力端子２から昇圧電圧Ｖ
ｏｕｔとして導出される。なお、昇圧電圧Ｖｏｕｔは、
出力端Ｎ２の電圧Ｖ２よりもＶｘ3 だけ低くなってい
る。ここで、Ｖｘ3 はＭＯＳトランジスタＭ３の閾値電
圧Ｖｔｈ3 による電圧降下分である。
【００２２】上述したように、パルス昇圧型の昇圧回路
において、電源１の正極側にゲート及びドレインが接続
されかつソースが回路出力端子２に接続された充電用Ｍ
ＯＳトランジスタＭ４を設けたことにより、電源立上げ
時に、この充電用ＭＯＳトランジスタＭ４を通して負荷
コンデンサＣＬが急速に充電されることになるため、昇
圧電圧Ｖｏｕｔを高速に立ち上げることができる。
において、電源１の正極側にゲート及びドレインが接続
されかつソースが回路出力端子２に接続された充電用Ｍ
ＯＳトランジスタＭ４を設けたことにより、電源立上げ
時に、この充電用ＭＯＳトランジスタＭ４を通して負荷
コンデンサＣＬが急速に充電されることになるため、昇
圧電圧Ｖｏｕｔを高速に立ち上げることができる。
【００２３】また、充電用ＭＯＳトランジスタＭ４のド
レイン‐ソース間電流Ｉｄｓを大きく設定しておくこと
により、その他の昇圧用ＭＯＳトランジスタＭ１〜Ｍ３
のサイズやコンデンサＣ１，Ｃ２の容量値を大きくしな
くても、電源立上げ時に昇圧電圧Ｖｏｕｔが高速に立ち
上がる昇圧回路を実現できるので、ＭＯＳトランジスタ
の小サイズ化やコンデンサの小容量化に伴い、回路を構
成するスペースが小さくて済むことになる。
レイン‐ソース間電流Ｉｄｓを大きく設定しておくこと
により、その他の昇圧用ＭＯＳトランジスタＭ１〜Ｍ３
のサイズやコンデンサＣ１，Ｃ２の容量値を大きくしな
くても、電源立上げ時に昇圧電圧Ｖｏｕｔが高速に立ち
上がる昇圧回路を実現できるので、ＭＯＳトランジスタ
の小サイズ化やコンデンサの小容量化に伴い、回路を構
成するスペースが小さくて済むことになる。
【００２４】なお、上記実施例では、一方向性素子とし
てダイオード接続のＭＯＳトランジスタＭ４を用いた場
合について説明したが、図４に示すように、電源１の正
極側にアノードが接続されかつ回路出力端子２にカソー
ドが接続されたダイオードＤ１を用いても良いことは勿
論である。
てダイオード接続のＭＯＳトランジスタＭ４を用いた場
合について説明したが、図４に示すように、電源１の正
極側にアノードが接続されかつ回路出力端子２にカソー
ドが接続されたダイオードＤ１を用いても良いことは勿
論である。
【００２５】但し、昇圧用一方向性素子としてＭＯＳト
ランジスタを用いた昇圧回路では、第１実施例の場合の
ように、ダイオード接続のＭＯＳトランジスタＭ４を用
いた方が、回路を作製する上で有利である。しかしなが
ら、ＭＯＳトランジスタの方がダイオードよりもバラツ
キが生じ易いため、図４の変形例の場合のように、昇圧
用一方向性素子としてダイオードＤ１を用いた方が、特
性のバラツキが少ないという利点がある。
ランジスタを用いた昇圧回路では、第１実施例の場合の
ように、ダイオード接続のＭＯＳトランジスタＭ４を用
いた方が、回路を作製する上で有利である。しかしなが
ら、ＭＯＳトランジスタの方がダイオードよりもバラツ
キが生じ易いため、図４の変形例の場合のように、昇圧
用一方向性素子としてダイオードＤ１を用いた方が、特
性のバラツキが少ないという利点がある。
【００２６】図５は、上記構成の昇圧回路をＶｓｕｂ発
生昇圧回路として用いた固体撮像装置の一例を示す構成
図である。本例では、固体撮像装置として、ＣＣＤリニ
アセンサに適用した場合を示すが、ＣＣＤリニアセンサ
への適用に限定されるものではなく、ＣＣＤに限らずエ
リアセンサを含め固体撮像装置全般に適用し得るもので
ある。
生昇圧回路として用いた固体撮像装置の一例を示す構成
図である。本例では、固体撮像装置として、ＣＣＤリニ
アセンサに適用した場合を示すが、ＣＣＤリニアセンサ
への適用に限定されるものではなく、ＣＣＤに限らずエ
リアセンサを含め固体撮像装置全般に適用し得るもので
ある。
【００２７】図５に示すように、ＣＣＤリニアセンサ
は、入射光をその光量に応じた電荷量の信号電荷に変換
して蓄積するフォトダイオード等からなる受光部１１が
一列に複数個配列されてなるセンサ列１２と、このセン
サ列１２の各受光部１１から読出しゲート１３を介して
読み出された信号電荷を転送するＣＣＤからなる電荷転
送レジスタ１４とを有する構成となっている。
は、入射光をその光量に応じた電荷量の信号電荷に変換
して蓄積するフォトダイオード等からなる受光部１１が
一列に複数個配列されてなるセンサ列１２と、このセン
サ列１２の各受光部１１から読出しゲート１３を介して
読み出された信号電荷を転送するＣＣＤからなる電荷転
送レジスタ１４とを有する構成となっている。
【００２８】読出しゲート１３は、読出しパルスφＲＯ
Ｇが印加されることにより、センサ列１２の各受光部１
１に蓄えられた信号電荷を電荷転送レジスタ１４に一斉
に読み出す。電荷転送レジスタ１４は、２相の転送クロ
ックφＨ１，φＨ２によって２相駆動されることにより
信号電荷を転送する。電荷転送レジスタ１４の最終段に
は、転送されてきた信号電荷を検出して電圧に変換する
例えばフローティング・ディフュージョン構成の電荷電
圧変換部（電荷検出部）１５が形成されている。この電
荷電圧変換部１５の出力電圧は、バッファ１６を介して
出力端子１７からＣＣＤ出力として導出される。
Ｇが印加されることにより、センサ列１２の各受光部１
１に蓄えられた信号電荷を電荷転送レジスタ１４に一斉
に読み出す。電荷転送レジスタ１４は、２相の転送クロ
ックφＨ１，φＨ２によって２相駆動されることにより
信号電荷を転送する。電荷転送レジスタ１４の最終段に
は、転送されてきた信号電荷を検出して電圧に変換する
例えばフローティング・ディフュージョン構成の電荷電
圧変換部（電荷検出部）１５が形成されている。この電
荷電圧変換部１５の出力電圧は、バッファ１６を介して
出力端子１７からＣＣＤ出力として導出される。
【００２９】上記構成のＣＣＤリニアセンサにおいて、
本発明に係る昇圧回路が、電源電圧Ｖｄｄを昇圧して基
板電圧Ｖｓｕｂを発生するＶｓｕｂ発生昇圧回路１８と
して用いられる。このＶｓｕｂ発生昇圧回路１８は、セ
ンサ列２や電荷転送レジスタ１４等と同じ基板１９上に
作製（オンチップ）され、クロックパルスφ１，φ２と
して２相の転送クロックφＨ１，φＨ２が用いられる。
なお、Ｖｓｕｂ発生昇圧回路１８としてのみならず、バ
ッファ１６等の他の回路に対して動作電源電圧を供給す
る昇圧回路として用いることも可能である。
本発明に係る昇圧回路が、電源電圧Ｖｄｄを昇圧して基
板電圧Ｖｓｕｂを発生するＶｓｕｂ発生昇圧回路１８と
して用いられる。このＶｓｕｂ発生昇圧回路１８は、セ
ンサ列２や電荷転送レジスタ１４等と同じ基板１９上に
作製（オンチップ）され、クロックパルスφ１，φ２と
して２相の転送クロックφＨ１，φＨ２が用いられる。
なお、Ｖｓｕｂ発生昇圧回路１８としてのみならず、バ
ッファ１６等の他の回路に対して動作電源電圧を供給す
る昇圧回路として用いることも可能である。
【００３０】図６は、Ｖｓｕｂ発生昇圧回路１８をオン
チップしたＣＣＤリニアセンサの要部の断面構造図であ
る。図６において、Ｎ型シリコン基板１９上のＰウェル
２０内には、Ｎ+ 型電荷蓄積層２１及びその上のＰ+ 型
正孔蓄積層２２からなる受光部１１が形成されている。
この受光部１１に隣接して、Ｎ型不純物領域２３及びそ
の上方に配されたゲート電極２４からなる読出しゲート
１３が形成され、更にＮ+ 型不純物領域２５及びその上
方に配された転送電極２６からなる電荷転送レジスタ１
４が形成されている。
チップしたＣＣＤリニアセンサの要部の断面構造図であ
る。図６において、Ｎ型シリコン基板１９上のＰウェル
２０内には、Ｎ+ 型電荷蓄積層２１及びその上のＰ+ 型
正孔蓄積層２２からなる受光部１１が形成されている。
この受光部１１に隣接して、Ｎ型不純物領域２３及びそ
の上方に配されたゲート電極２４からなる読出しゲート
１３が形成され、更にＮ+ 型不純物領域２５及びその上
方に配された転送電極２６からなる電荷転送レジスタ１
４が形成されている。
【００３１】また、Ｐウェル２０と分離して形成された
別のＰウェル２７内には、Ｎ型不純物領域２８をソース
領域とし、Ｎ型不純物領域２９をドレイン領域とし、両
領域２８，２９間の上方にゲート電極３０が配されるこ
とによって最終段のＭＯＳトランジスタ（図１における
ＭＯＳトランジスタＭ３）が形成されている。この最終
段のＭＯＳトランジスタＭ３のソース領域２８から昇圧
電圧が導出される。そして、この昇圧電圧が基板電圧Ｖ
ｓｕｂとして、Ｎ型シリコン基板１９の表面側に形成さ
れたＮ+ 型不純物領域３１に印加される。
別のＰウェル２７内には、Ｎ型不純物領域２８をソース
領域とし、Ｎ型不純物領域２９をドレイン領域とし、両
領域２８，２９間の上方にゲート電極３０が配されるこ
とによって最終段のＭＯＳトランジスタ（図１における
ＭＯＳトランジスタＭ３）が形成されている。この最終
段のＭＯＳトランジスタＭ３のソース領域２８から昇圧
電圧が導出される。そして、この昇圧電圧が基板電圧Ｖ
ｓｕｂとして、Ｎ型シリコン基板１９の表面側に形成さ
れたＮ+ 型不純物領域３１に印加される。
【００３２】上述したように、本発明に係る昇圧回路を
Ｖｓｕｂ発生昇圧回路１８として用いたことにより、本
発明に係る昇圧回路は小さなＭＯＳトランジスタサイズ
で大容量を充電できるため、オンチップできるととも
に、チップサイズを小さく構成できる。したがって、Ｃ
ＣＤリニアセンサの小型化に寄与できるとともに、低電
源電圧化にも対応できることになる。
Ｖｓｕｂ発生昇圧回路１８として用いたことにより、本
発明に係る昇圧回路は小さなＭＯＳトランジスタサイズ
で大容量を充電できるため、オンチップできるととも
に、チップサイズを小さく構成できる。したがって、Ｃ
ＣＤリニアセンサの小型化に寄与できるとともに、低電
源電圧化にも対応できることになる。
【００３３】図７は、本発明による昇圧回路の第２実施
例を示す回路図であり、図中、図１と同等部分には同一
符号を付して示してある。この第２実施例では、より高
電圧の昇圧電圧Ｖｏｕｔを発生すべく、昇圧用ＭＯＳト
ランジスタの段数を増やし、ＭＯＳトランジスタＭｎを
例えば５段直列に接続した構成となっている。すなわ
ち、図７において、電源１の正極側と回路出力端子２と
の間に、ゲート及びドレインが共通接続された昇圧用Ｍ
ＯＳトランジスタＭ１１〜Ｍ１５が一方向性素子とし
て、電源１側から回路出力端子２側に向けて順方向に直
列に接続されている。
例を示す回路図であり、図中、図１と同等部分には同一
符号を付して示してある。この第２実施例では、より高
電圧の昇圧電圧Ｖｏｕｔを発生すべく、昇圧用ＭＯＳト
ランジスタの段数を増やし、ＭＯＳトランジスタＭｎを
例えば５段直列に接続した構成となっている。すなわ
ち、図７において、電源１の正極側と回路出力端子２と
の間に、ゲート及びドレインが共通接続された昇圧用Ｍ
ＯＳトランジスタＭ１１〜Ｍ１５が一方向性素子とし
て、電源１側から回路出力端子２側に向けて順方向に直
列に接続されている。
【００３４】１段目と３段目（最終段を除く奇数段目）
のＭＯＳトランジスタＭ１１，Ｍ１３の各出力端Ｎ１
１，Ｎ１３には、クロックパルスφ１がコンデンサＣ
１，Ｃ３を介して印加される。一方、２段目と４段目
（偶数段目）のＭＯＳトランジスタＭ１２，Ｍ４の各出
力端Ｎ１２，Ｎ１４には、クロックパルスφ１と逆相の
クロックパルスφ２がコンデンサＣ２を介して印加され
る。
のＭＯＳトランジスタＭ１１，Ｍ１３の各出力端Ｎ１
１，Ｎ１３には、クロックパルスφ１がコンデンサＣ
１，Ｃ３を介して印加される。一方、２段目と４段目
（偶数段目）のＭＯＳトランジスタＭ１２，Ｍ４の各出
力端Ｎ１２，Ｎ１４には、クロックパルスφ１と逆相の
クロックパルスφ２がコンデンサＣ２を介して印加され
る。
【００３５】そして、５段目のＭＯＳトランジスタＭ１
５の出力端Ｎ１５（回路出力端子２）と接地間には、負
荷コンデンサＣＬが接続されている。また、電源１の正
極側と回路出力端子２との間には更に、ゲート及びドレ
インが共通接続された充電用ＭＯＳトランジスタＭ１６
が一方向性素子として、電源１側から回路出力端子２側
に向けて順方向に接続されている。すなわち、充電用Ｍ
ＯＳトランジスタＭ１６のゲート及びドレインが電源１
の正極側に配線され、ソースが回路出力端子２に配線さ
れている。
５の出力端Ｎ１５（回路出力端子２）と接地間には、負
荷コンデンサＣＬが接続されている。また、電源１の正
極側と回路出力端子２との間には更に、ゲート及びドレ
インが共通接続された充電用ＭＯＳトランジスタＭ１６
が一方向性素子として、電源１側から回路出力端子２側
に向けて順方向に接続されている。すなわち、充電用Ｍ
ＯＳトランジスタＭ１６のゲート及びドレインが電源１
の正極側に配線され、ソースが回路出力端子２に配線さ
れている。
【００３６】次に、上記構成の第２実施例に係る昇圧回
路における昇圧動作について説明する。先ず、電源１が
立ち上がると（電源オン）、充電用ＭＯＳトランジスタ
Ｍ１６が順バイアス状態となるために導通する。したが
って、この充電用ＭＯＳトランジスタＭ１６を通して負
荷コンデンサＣＬの充電が開始される。また、電源１が
立ち上がることにより、昇圧用ＭＯＳトランジスタＭ１
１〜Ｍ１５も順バイアス状態となり、導通（オン）状態
となるため、これらの昇圧用ＭＯＳトランジスタＭ１１
〜Ｍ１５による昇圧動作に伴う充電も並行して行われ
る。
路における昇圧動作について説明する。先ず、電源１が
立ち上がると（電源オン）、充電用ＭＯＳトランジスタ
Ｍ１６が順バイアス状態となるために導通する。したが
って、この充電用ＭＯＳトランジスタＭ１６を通して負
荷コンデンサＣＬの充電が開始される。また、電源１が
立ち上がることにより、昇圧用ＭＯＳトランジスタＭ１
１〜Ｍ１５も順バイアス状態となり、導通（オン）状態
となるため、これらの昇圧用ＭＯＳトランジスタＭ１１
〜Ｍ１５による昇圧動作に伴う充電も並行して行われ
る。
【００３７】これにより、電源立上げ時に、先ず充電用
ＭＯＳトランジスタＭ６を通して負荷コンデンサＣＬの
充電が急速に行われることになるため、図８に実線で示
すように、昇圧電圧Ｖｏｕｔを素早く立ち上げることが
できる。ここで、第１実施例に係る電源立上げ時の応答
波形を示す図２と、第２実施例に係る電源立上げ時の応
答波形を示す図８とを対比すると、昇圧用ＭＯＳトラン
ジスタＭ１〜Ｍ５の段数が多い分だけ、昇圧電圧Ｖｏｕ
ｔの立ち上がりが早いことがわかる。
ＭＯＳトランジスタＭ６を通して負荷コンデンサＣＬの
充電が急速に行われることになるため、図８に実線で示
すように、昇圧電圧Ｖｏｕｔを素早く立ち上げることが
できる。ここで、第１実施例に係る電源立上げ時の応答
波形を示す図２と、第２実施例に係る電源立上げ時の応
答波形を示す図８とを対比すると、昇圧用ＭＯＳトラン
ジスタＭ１〜Ｍ５の段数が多い分だけ、昇圧電圧Ｖｏｕ
ｔの立ち上がりが早いことがわかる。
【００３８】負荷コンデンサＣＬに対する充電が進み、
その充電電圧が電源電圧Ｖｄｄを越えると、充電用ＭＯ
ＳトランジスタＭ１６が逆バイアス状態となるため、非
導通（オフ）状態となる。それ以降は、定常状態として
昇圧用ＭＯＳトランジスタＭ１１〜Ｍ１５による昇圧動
作が行われる。この定常状態での昇圧動作を、図９のタ
イミングチャートを参照しつつ説明する。
その充電電圧が電源電圧Ｖｄｄを越えると、充電用ＭＯ
ＳトランジスタＭ１６が逆バイアス状態となるため、非
導通（オフ）状態となる。それ以降は、定常状態として
昇圧用ＭＯＳトランジスタＭ１１〜Ｍ１５による昇圧動
作が行われる。この定常状態での昇圧動作を、図９のタ
イミングチャートを参照しつつ説明する。
【００３９】先ず、１段目のＭＯＳトランジスタＭ１１
の出力端Ｎ１１の電圧Ｖ１１は、電源電圧Ｖｄｄよりも
Ｖｘ11だけ低くなっている。ここで、Ｖｘ11はＭＯＳト
ランジスタＭ１１の閾値電圧Ｖｔｈ11による電圧降下分
である。この状態において、コンデンサＣ１を介してク
ロックパルスφ１が入力されると、そのクロックパルス
φ１の波高値分だけＭＯＳトランジスタＭ１１の出力端
Ｎ１１の電圧Ｖ１１が昇圧される。
の出力端Ｎ１１の電圧Ｖ１１は、電源電圧Ｖｄｄよりも
Ｖｘ11だけ低くなっている。ここで、Ｖｘ11はＭＯＳト
ランジスタＭ１１の閾値電圧Ｖｔｈ11による電圧降下分
である。この状態において、コンデンサＣ１を介してク
ロックパルスφ１が入力されると、そのクロックパルス
φ１の波高値分だけＭＯＳトランジスタＭ１１の出力端
Ｎ１１の電圧Ｖ１１が昇圧される。
【００４０】次に、２段目のＭＯＳトランジスタＭ１２
の出力端Ｎ１２の電圧Ｖ１２は、出力端Ｎ１１の電圧Ｖ
１１よりもＶｘ12だけ低くなっている。ここで、Ｖｘ12
はＭＯＳトランジスタＭ１２の閾値電圧Ｖｔｈ12による
電圧降下分である。この状態において、コンデンサＣ２
を介してクロックパルスφ２が入力されると、そのクロ
ックパルスφ２の波高値分だけＭＯＳトランジスタＭ１
２の出力端Ｎ１２の電圧Ｖ１２が昇圧される。
の出力端Ｎ１２の電圧Ｖ１２は、出力端Ｎ１１の電圧Ｖ
１１よりもＶｘ12だけ低くなっている。ここで、Ｖｘ12
はＭＯＳトランジスタＭ１２の閾値電圧Ｖｔｈ12による
電圧降下分である。この状態において、コンデンサＣ２
を介してクロックパルスφ２が入力されると、そのクロ
ックパルスφ２の波高値分だけＭＯＳトランジスタＭ１
２の出力端Ｎ１２の電圧Ｖ１２が昇圧される。
【００４１】次に、３段目のＭＯＳトランジスタＭ１３
の出力端Ｎ１３の電圧Ｖ１３は、出力端Ｎ１２の電圧Ｖ
１２よりもＶｘ13だけ低くなっている。ここで、Ｖｘ13
はＭＯＳトランジスタＭ１３の閾値電圧Ｖｔｈ13による
電圧降下分である。この状態において、コンデンサＣ３
を介してクロックパルスφ１が入力されると、そのクロ
ックパルスφ１の波高値分だけＭＯＳトランジスタＭ１
３の出力端Ｎ１３の電圧Ｖ１３が昇圧される。
の出力端Ｎ１３の電圧Ｖ１３は、出力端Ｎ１２の電圧Ｖ
１２よりもＶｘ13だけ低くなっている。ここで、Ｖｘ13
はＭＯＳトランジスタＭ１３の閾値電圧Ｖｔｈ13による
電圧降下分である。この状態において、コンデンサＣ３
を介してクロックパルスφ１が入力されると、そのクロ
ックパルスφ１の波高値分だけＭＯＳトランジスタＭ１
３の出力端Ｎ１３の電圧Ｖ１３が昇圧される。
【００４２】次に、４段目のＭＯＳトランジスタＭ１４
の出力端Ｎ１４の電圧Ｖ１４は、出力端Ｎ１３の電圧Ｖ
１３よりもＶｘ14だけ低くなっている。ここで、Ｖｘ14
はＭＯＳトランジスタＭ１４の閾値電圧Ｖｔｈ14による
電圧降下分である。この状態において、コンデンサＣ４
を介してクロックパルスφ２が入力されると、そのクロ
ックパルスφ２の波高値分だけＭＯＳトランジスタＭ１
４の出力端Ｎ１４の電圧Ｖ１４が昇圧される。
の出力端Ｎ１４の電圧Ｖ１４は、出力端Ｎ１３の電圧Ｖ
１３よりもＶｘ14だけ低くなっている。ここで、Ｖｘ14
はＭＯＳトランジスタＭ１４の閾値電圧Ｖｔｈ14による
電圧降下分である。この状態において、コンデンサＣ４
を介してクロックパルスφ２が入力されると、そのクロ
ックパルスφ２の波高値分だけＭＯＳトランジスタＭ１
４の出力端Ｎ１４の電圧Ｖ１４が昇圧される。
【００４３】この出力端Ｎ１４の電圧Ｖ１４は、ＭＯＳ
トランジスタＭ１５及び負荷コンデンサＣＬによって平
滑化され、回路出力端子２から昇圧電圧Ｖｏｕｔとして
導出される。なお、昇圧電圧Ｖｏｕｔは、出力端Ｎ１４
の電圧Ｖ１４よりもＶｘ15だけ低くなっている。ここ
で、Ｖｘ15はＭＯＳトランジスタＭ１５の閾値電圧Ｖｔ
ｈ15による電圧降下分である。
トランジスタＭ１５及び負荷コンデンサＣＬによって平
滑化され、回路出力端子２から昇圧電圧Ｖｏｕｔとして
導出される。なお、昇圧電圧Ｖｏｕｔは、出力端Ｎ１４
の電圧Ｖ１４よりもＶｘ15だけ低くなっている。ここ
で、Ｖｘ15はＭＯＳトランジスタＭ１５の閾値電圧Ｖｔ
ｈ15による電圧降下分である。
【００４４】このように、昇圧用のＭＯＳトランジスタ
の段数を増やすことで、より高電圧の昇圧電圧Ｖｏｕｔ
を導出することができる。したがって、この第２実施例
の昇圧回路によれば、図５に示した如く固体撮像装置の
Ｖｓｕｂ発生昇圧回路として用いた場合において、固体
撮像装置の電源電圧が例えば１．５Ｖ程度まで低電圧化
されたとしても、固体撮像装置の性能を引き出すために
必要な５Ｖ程度の基板電圧Ｖｓｕｂを容易に得ることが
できる。
の段数を増やすことで、より高電圧の昇圧電圧Ｖｏｕｔ
を導出することができる。したがって、この第２実施例
の昇圧回路によれば、図５に示した如く固体撮像装置の
Ｖｓｕｂ発生昇圧回路として用いた場合において、固体
撮像装置の電源電圧が例えば１．５Ｖ程度まで低電圧化
されたとしても、固体撮像装置の性能を引き出すために
必要な５Ｖ程度の基板電圧Ｖｓｕｂを容易に得ることが
できる。
【００４５】なお、図４に示す第１実施例の変形例の場
合のように、ダイオード接続のＭＯＳトランジスタＭ６
に代えてダイオードＤ１を一方向性素子として用いても
良いことは勿論である。また、昇圧用ＭＯＳトランジス
タの段数は、第１，第２実施例に示した３段或いは５段
に限定されるものではなく、２段，４段或いは６段以上
であっも良く、昇圧用ＭＯＳトランジスタの段数が多け
れば多いほどより高電圧の昇圧電圧Ｖｏｕｔを導出でき
ることになる。
合のように、ダイオード接続のＭＯＳトランジスタＭ６
に代えてダイオードＤ１を一方向性素子として用いても
良いことは勿論である。また、昇圧用ＭＯＳトランジス
タの段数は、第１，第２実施例に示した３段或いは５段
に限定されるものではなく、２段，４段或いは６段以上
であっも良く、昇圧用ＭＯＳトランジスタの段数が多け
れば多いほどより高電圧の昇圧電圧Ｖｏｕｔを導出でき
ることになる。
【００４６】
【発明の効果】以上説明したように、本発明によれば、
パルス昇圧型の昇圧回路において、電源と回路出力端子
との間に、一方向性素子を電源側から回路出力端子側に
向けて順方向に接続するように構成したことにより、電
源立上げ時に、この一方向性素子を通して負荷が急速に
充電されることになるため、回路素子のサイズを変更し
たりすることなく、昇圧電圧の立ち上がり特性を改善で
きることになる。
パルス昇圧型の昇圧回路において、電源と回路出力端子
との間に、一方向性素子を電源側から回路出力端子側に
向けて順方向に接続するように構成したことにより、電
源立上げ時に、この一方向性素子を通して負荷が急速に
充電されることになるため、回路素子のサイズを変更し
たりすることなく、昇圧電圧の立ち上がり特性を改善で
きることになる。
【００４７】また、本発明に係る昇圧回路によれば、小
サイズの回路素子で大容量を充電できるため、固体撮像
装置に適用した場合に、オンチップ化できるとともに、
チップサイズを小さくできることになる。したがって、
固体撮像装置の小型化に寄与できるとともに、低電源電
圧化にも対応できることになる。
サイズの回路素子で大容量を充電できるため、固体撮像
装置に適用した場合に、オンチップ化できるとともに、
チップサイズを小さくできることになる。したがって、
固体撮像装置の小型化に寄与できるとともに、低電源電
圧化にも対応できることになる。
【図１】本発明の第１実施例を示す回路図である。
【図２】第１実施例に係る電源立上げ時の応答波形を示
す波形図である。
す波形図である。
【図３】第１実施例に係る定常状態でのタイミングチャ
ートである。
ートである。
【図４】第１実施例の変形例を示す回路図である。
【図５】本発明に係るＣＤＤリニアセンサの一例の構成
図である。
図である。
【図６】Ｖｓｕｂ発生昇圧回路をオンチップしたＣＣＤ
リニアセンサの要部の断面構造図である。
リニアセンサの要部の断面構造図である。
【図７】本発明の第２実施例を示す回路図である。
【図８】第２実施例に係る電源立上げ時の応答波形を示
す波形図である。
す波形図である。
【図９】第２実施例に係る定常状態でのタイミングチャ
ートである。
ートである。
【図１０】従来例を示す回路図である。
【図１１】従来例に係る電源立上げ時の応答波形を示す
波形図である。
波形図である。
１ 電源 ２ 回路出力端子 ＣＬ 負荷コンデンサ Ｍ１〜Ｍ３，Ｍ１１〜Ｍ１５ 昇圧用ＭＯＳトランジス
タ Ｍ４，Ｍ１６ 充電用ＭＯＳトランジスタ
タ Ｍ４，Ｍ１６ 充電用ＭＯＳトランジスタ
Claims (4)
- 【請求項１】 電源と回路出力端子との間に、一方向性
素子が電源側から回路出力端子側に向けて順方向に複数
段直列に接続され、かつ各段間にクロックパルスがコン
デンサを介して印加される昇圧回路であって、 電源と回路出力端子との間に、電源側から回路出力端子
側に向けて順方向に接続された一方向性素子を有するこ
とを特徴とする昇圧回路。 - 【請求項２】 入射光をその光量に応じた電荷量の信号
電荷に変換して蓄積する受光部が複数個配列されてなる
センサ部と、前記センサ部の各受光部から読み出された
信号電荷を転送する電荷転送レジスタと、前記電荷転送
レジスタによって転送された信号電荷を検出しかつ電気
信号に変換して出力する電荷検出部とを具備した固体撮
像装置であって、 請求項１記載の昇圧回路を有することを特徴とする固体
撮像装置。 - 【請求項３】 請求項２記載の固体撮像装置において、
前記昇圧回路による昇圧電圧を基板電圧として用いたこ
とを特徴とする固体撮像装置。 - 【請求項４】 請求項２記載の固体撮像装置において、
前記昇圧回路を前記センサ部、前記電荷転送レジスタ及
び前記電荷検出部と同一の基板上に作製したことを特徴
とする固体撮像装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6138150A JPH07322606A (ja) | 1994-05-27 | 1994-05-27 | 昇圧回路及びこれを用いた固体撮像装置 |
| SG1995000504A SG28278A1 (en) | 1994-05-27 | 1995-05-24 | Boosting circuit and solid-state image-sensing device employing said boosting circuit |
| MYPI95001378A MY113172A (en) | 1994-05-27 | 1995-05-25 | Boosting circuit and solid-state image-sensing device employing said boosting circuit |
| EP95303587A EP0684686B1 (en) | 1994-05-27 | 1995-05-26 | Boosting circuit and solid-state image-sensing device employing same |
| KR1019950013378A KR100527606B1 (ko) | 1994-05-27 | 1995-05-26 | 승압회로및이회로를사용한고체촬상장치 |
| DE69529017T DE69529017T2 (de) | 1994-05-27 | 1995-05-26 | Spannungserhöhungsschaltung und ihre Verwendung in einer Festkörper-Bildaufnahmevorrichtung |
| US08/827,778 US5777317A (en) | 1994-05-27 | 1997-04-11 | Boosting circuit and solid-state image-sensing device employing said boosting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6138150A JPH07322606A (ja) | 1994-05-27 | 1994-05-27 | 昇圧回路及びこれを用いた固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07322606A true JPH07322606A (ja) | 1995-12-08 |
Family
ID=15215189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6138150A Pending JPH07322606A (ja) | 1994-05-27 | 1994-05-27 | 昇圧回路及びこれを用いた固体撮像装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5777317A (ja) |
| EP (1) | EP0684686B1 (ja) |
| JP (1) | JPH07322606A (ja) |
| KR (1) | KR100527606B1 (ja) |
| DE (1) | DE69529017T2 (ja) |
| MY (1) | MY113172A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100404063B1 (ko) * | 2000-02-04 | 2003-11-03 | 산요덴키가부시키가이샤 | Ｃｃｄ 이미지 센서 구동 장치 |
| JP2006158157A (ja) * | 2004-12-01 | 2006-06-15 | Toshiba Matsushita Display Technology Co Ltd | Ｄｃ−ｄｃ変換回路 |
| JP2007060872A (ja) * | 2005-08-26 | 2007-03-08 | Rohm Co Ltd | 昇圧回路とそれを用いた電気機器 |
| US7884665B2 (en) | 2005-12-08 | 2011-02-08 | Rohm Co., Ltd. | Charge pump circuit, LCD driver IC, and electronic appliance |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3346273B2 (ja) * | 1998-04-24 | 2002-11-18 | 日本電気株式会社 | ブースト回路および半導体記憶装置 |
| EP1158654B1 (en) * | 2000-02-15 | 2006-05-03 | STMicroelectronics S.r.l. | Charge pump booster device with transfer and recovery of the charge |
| DE10051936B4 (de) * | 2000-10-19 | 2004-10-14 | Infineon Technologies Ag | Spannungspumpe mit Einschaltsteuerung |
| TW529178B (en) * | 2001-02-06 | 2003-04-21 | Sanyo Electric Co | Charge pump device |
| US7675015B2 (en) * | 2004-11-08 | 2010-03-09 | Samsung Electronics Co., Ltd. | CMOS image sensor with boosted voltage signal and related method of operation |
| JP4837519B2 (ja) * | 2006-10-16 | 2011-12-14 | 株式会社 日立ディスプレイズ | 表示装置の駆動回路 |
| US8030988B2 (en) * | 2009-12-31 | 2011-10-04 | Stmicroelectronics Asia Pacific Pte. Ltd. | Method for generating multiple incremental output voltages using a single charge pump chain |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH614837B (fr) * | 1977-07-08 | Ebauches Sa | Dispositif pour regler, a une valeur determinee, la tension de seuil de transistors igfet d'un circuit integre par polarisation du substrat d'integration. | |
| JPS62150597A (ja) * | 1985-12-25 | 1987-07-04 | Nissan Motor Co Ltd | 昇圧回路 |
| JPS62233064A (ja) * | 1986-04-02 | 1987-10-13 | Nec Corp | Ｃｍｏｓ電圧変換回路 |
| NL8701278A (nl) * | 1987-05-29 | 1988-12-16 | Philips Nv | Geintegreerde cmos-schakeling met een substraatvoorspanningsgenerator. |
| JP2805210B2 (ja) * | 1989-06-09 | 1998-09-30 | 日本テキサス・インスツルメンツ株式会社 | 昇圧回路 |
| JPH07123163B2 (ja) * | 1989-07-21 | 1995-12-25 | 日本電気株式会社 | 電荷転送装置 |
| US5059815A (en) * | 1990-04-05 | 1991-10-22 | Advanced Micro Devices, Inc. | High voltage charge pumps with series capacitors |
| KR920006991A (ko) * | 1990-09-25 | 1992-04-28 | 김광호 | 반도체메모리 장치의 고전압발생회로 |
| US5081371A (en) * | 1990-11-07 | 1992-01-14 | U.S. Philips Corp. | Integrated charge pump circuit with back bias voltage reduction |
| JP2575964B2 (ja) * | 1991-03-27 | 1997-01-29 | 株式会社東芝 | 固体撮像装置 |
| EP0620719A1 (en) * | 1992-01-11 | 1994-10-26 | TOLEMAN, Paul | Tonometer |
-
1994
- 1994-05-27 JP JP6138150A patent/JPH07322606A/ja active Pending
-
1995
- 1995-05-25 MY MYPI95001378A patent/MY113172A/en unknown
- 1995-05-26 DE DE69529017T patent/DE69529017T2/de not_active Expired - Fee Related
- 1995-05-26 KR KR1019950013378A patent/KR100527606B1/ko not_active IP Right Cessation
- 1995-05-26 EP EP95303587A patent/EP0684686B1/en not_active Expired - Lifetime
-
1997
- 1997-04-11 US US08/827,778 patent/US5777317A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100404063B1 (ko) * | 2000-02-04 | 2003-11-03 | 산요덴키가부시키가이샤 | Ｃｃｄ 이미지 센서 구동 장치 |
| JP2006158157A (ja) * | 2004-12-01 | 2006-06-15 | Toshiba Matsushita Display Technology Co Ltd | Ｄｃ−ｄｃ変換回路 |
| JP2007060872A (ja) * | 2005-08-26 | 2007-03-08 | Rohm Co Ltd | 昇圧回路とそれを用いた電気機器 |
| US7884665B2 (en) | 2005-12-08 | 2011-02-08 | Rohm Co., Ltd. | Charge pump circuit, LCD driver IC, and electronic appliance |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0684686A3 (en) | 1997-09-24 |
| DE69529017D1 (de) | 2003-01-16 |
| KR100527606B1 (ko) | 2006-06-07 |
| MY113172A (en) | 2001-12-31 |
| US5777317A (en) | 1998-07-07 |
| EP0684686B1 (en) | 2002-12-04 |
| DE69529017T2 (de) | 2003-10-09 |
| EP0684686A2 (en) | 1995-11-29 |
| KR950034810A (ko) | 1995-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7116156B2 (en) | Charge pump circuit | |
| US7405549B2 (en) | Soft start circuit, power supply unit and electric equipment | |
| US7135911B2 (en) | Potential detector and semiconductor integrated circuit | |
| US7932770B2 (en) | Charge pump circuit | |
| US20080079480A1 (en) | Electronic device including boosting circuit | |
| US7259611B2 (en) | Step-up / step-down circuit | |
| JPH07322606A (ja) | 昇圧回路及びこれを用いた固体撮像装置 | |
| EP1613056A2 (en) | Cmos image sensor, reset transistor control circuit and voltage switch circuit | |
| JP5211355B2 (ja) | 電源回路及び携帯機器 | |
| CN110324542B (zh) | 电子设备 | |
| JP2003033006A (ja) | チャージポンプ回路 | |
| KR100296451B1 (ko) | 개선된이득을가지는소오스팔로워회로및그것을이용한고체촬상장치의출력회로 | |
| JP3548161B2 (ja) | チャージポンプ回路 | |
| KR100279294B1 (ko) | 개선된 이득을 가지는 소오스 팔로워 회로 및그것을 이용한 고체 촬상 장치의 출력 회로 | |
| JPH09307817A (ja) | ドライバ回路 | |
| JP3463357B2 (ja) | 昇圧回路及びこれを用いた固体撮像装置 | |
| JP3596130B2 (ja) | 昇圧回路、これを搭載した固体撮像装置 | |
| CN110324543B (zh) | 电子设备 | |
| JP3552313B2 (ja) | 昇圧回路及びこれを用いた固体撮像装置 | |
| JPH07298607A (ja) | 半導体昇圧回路 | |
| US6631081B2 (en) | Capacitive high voltage generator | |
| KR101312801B1 (ko) | 승압 회로 | |
| JP3449823B2 (ja) | 固体撮像装置の駆動方法 | |
| JP3354713B2 (ja) | 半導体昇圧回路 | |
| JP2002084740A (ja) | チャージポンプ回路 |