DE19812096A1

DE19812096A1 - Ladepumpenschaltung für ein Halbleiterspeichergerät

Info

Publication number: DE19812096A1
Application number: DE19812096A
Authority: DE
Inventors: Chang-Man Kang; Young-Hyun Jun
Original assignee: LG Semicon Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1997-04-02
Filing date: 1998-03-19
Publication date: 1998-10-08
Also published as: KR19980075793A; KR100273208B1; GB2323952B; GB2323952A; JP2964240B2; TW354402B; GB9807050D0; US6177828B1; JPH10337003A; US5841725A

Description

Die vorliegende Erfindung betrifft ein Speichergerät und ins besondere eine verbesserte Ladepumpenschaltung für ein Halbleiterspeichergerät.

Fig. 1 zeigt eine Ladepumpenschaltung für ein dem Stand der Technik entsprechendes Halbleiterspeichergerät. Ein Oszilla tor 11 empfängt ein Freigabesignal, führt eine Schwingungs operation aus und generiert ein Impulssignal. Erste und zwei te Klemmschaltungen 12, 14 fixieren das vom Oszillator 11 generierte Impulssignal auf einem konstanten Pegel, wenn das vom Oszillator 11 generierte Impulssignal ein einen vorgege benen Wert überschreitendes Potential hat. Kondensatoren 13, 15 sind zwischen dem Oszillator 11 und der ersten und zweiten Klemmschaltung 12 und 14 parallel geschaltet und erhöhen das Potential des vom Oszillator 11 ausgegebenen Impulssignals auf einen erforderlichen Spannungspegel. Das Drain eines Aus gangstransistors 16 ist mit einem Ausgangssignal des Konden sators 13, das Gate mit einem Ausgangssignal des Kondensators 15 und die Source mit einem Ausgangsknoten 17 verbunden.

Ein Pullup-Transistor 18 ist zwischen dem Ausgangsknoten 17 und einem Versorgungspotential Vcc geschaltet und führt eine Vorladeoperation aus, wenn die Spannung eingeschaltet ist. Ein Überspannungsdetektor 19 ist zwischen dem Oszillator 11 und dem Ausgangsknoten 17 geschaltet und erkennt einen Über spannungszustand des Ausgangsknotens 17, so daß der Oszilla tor 11 bei einer am Ausgangsknoten 17 auftretenden Überspan nung seinen Betrieb einstellt. Ein Leitungskondensator 20 und ein Ladekondensator 21 sind mit einem Ausgangswert des Aus gangstransistors 16 gekoppelt, um eine erhöhte Spannung aus zugeben. Ein Entkopplungskondensator 22 arbeitet mit einer Ladepumpe zusammen, um eine stabil erhöhte Spannung auszuge ben.

Beim Einschalten der Spannung wird ein Versorgungspotential Vcc an den Pullup-Transistor 18 angelegt. Das angelegte Span nungspotential Vcc wird um einen Schwellenspannungspegel Vt des Pullup-Transistors 18 verringert, und eine verringerte Spannung (Vcc-Vt) wird an den Ausgangsknoten 17 angelegt. Die Spannung (Vcc-Vt), mit der der Ausgangsknoten 17 vor geladen wird, wird im Überspannungsdetektor 19 erkannt.

Da die im Überspannungsdetektor 19 erkannte Spannung (Vcc - Vt) niedriger ist als die Versorgungsspannung Vcc, gibt der Überspannungsdetektor 19 ein Freigabesignal EN an den Oszil lator 11 aus, um diesen dadurch die aktivieren. Der Oszilla tor 11 führt dementsprechend eine Schwingungsoperation aus und generiert ein Impulssignal.

Wenn das vom Oszillator 11 generierte Potential auf einem niedrigen Pegel liegt, werden die erste und zweite Klemm schaltung 12, 14 deaktiviert, und die Kondensatoren 13, 15 führen eine Pumpoperation aus. Dementsprechend werden die entsprechenden Potentiale an Drain und Gate des Ausgangstran sistors 16 auf das Zweifache des Versorgungspotentials Vcc angehoben. Der Ausgangstransistor 16 wird eingeschaltet, und eine Source-Anschlußspannung Vccw des Ausgangstransistors 16 erreicht eine Spannung (2Vcc-Vt), wobei Vt die Schwellen spannung des Ausgangstransistors 16 ist. Die Spannung (2Vcc- Vt) wird über den Ausgangsknoten 17 an eine Speicherzelle an gelegt.

Zu diesem Zeitpunkt erkennt der Überspannungsdetektor 19 wie derholt die Spannung am Ausgangsknoten 17 und steuert den Betrieb des Oszillators 11 entsprechend dem erkannten Span nungswert. Die wiederholte Erkennung durch den Überspannungs detektor 19 wird so lange fortgesetzt, bis ein erkannter re sultierender Wert das Potential (Vcc + Vt) erreicht. Wird während der wiederholten Operation eine Überspannung erkannt, veranlaßt der Überspannungsdetektor 19 den Oszillator 11 da zu, seinen Betrieb einzustellen.

Ist die an die Ladepumpe gelieferte Spannung nicht angemes sen, wird der Pullup-Transistor 18 so eingesetzt, daß er die Ladepumpe wirksam umgeht. Das bedeutet, daß der Pullup-Tran sistor 18 aktiviert ist, wenn die Sourceanschlußspannung Vccw kleiner ist als die Spannung Vcc-Vt (Vccw < (Vcc-Vt)), und daß der Pullup-Transistor 18 ausgeschaltet ist, wenn die Sourceanschlußspannung Vccw größer ist als die Spannung Vcc - Tv (Vccw < (Vcc-Vt)).

Das Potential der Drain- und Gate-Anschlüsse des Ausgangs transistors 16 während einer Pumpoperation ist jedoch zweimal so groß wie die Versorgungsspannung (2Vcc), während die Span nung am Ausgangsknoten 17 auf den Betrag der Schwellenspan nung 16 gesenkt wird, um damit die Spannung (2Vcc-Vt) zu erhalten. Als Ergebnis wird die Ladung am Drainanschluß des Ausgangstransistors 16 nicht vollständig zum Ausgangsknoten 17 übertragen. Da die Drainanschlußladung des Ausgangstran sistors 16 nicht vollständig an den Ausgangsknoten 17 über tragen wird, wird des weiteren die Pumpleistung bei einer niedrigen Spannung verringert, was bei Anliegen einer niedri gen Spannung zu instabilem Betrieb führt.

Es ist demnach die Aufgabe der vorliegenden Erfindung, eine Ladepumpenschaltung mit hohem Leistungsvermögen für ein Halb leiterspeichergerät bereitzustellen, die in der Lage ist, unter Verwendung einer von außerhalb des Chips gelieferten Versorgungsspannung oder einer internen Spannung eine erhöhte Spannung zu generieren und die generierte hohe Spannung ver lustfrei an einen Ausgangsknoten auszugeben, die es möglich macht, unverzüglich Ladung an einen Ausgangsknoten mit einem niedrigen Spannungspegel zu liefern und durch Verbessern der Pumpleistung eine stabile Operation auszuführen, und die in der Lage ist, den Betrag der elektrischen Leistung zu verrin gern, indem sie eine geeignete Ladungsgröße an einen auf einer hohen Spannung liegenden Knoten liefert.

Zur Lösung der obigen Aufgabe wird eine Ladepumpenschaltung mit hohem Leistungsvermögen für ein Halbleiterspeichergerät bereitgestellt, die folgendes aufweist: einen Hochspannungs detektor zur Ausgabe eines Hochspannungsdetektorsignals, wenn die angelegte Versorgungsspannung einen vorgegebenen Span nungspegel erreicht, einen Regler zur Ausgabe eines auf einem hohen Pegel liegenden Ein-Signals, wenn die erhöhte Spannung unter eine vorgegebene Spannung abgefallen ist, während er kannt wird, daß die erhöhte Spannung im eingeschalteten Zu stand angelegt ist, eine Steuerung, die an der abfallenden Flanke eines Zeilenzugriffs-Abtastsignals angesteuert wird und ein auf einem hohen Pegel liegendes Zeilenzugriffs- Abtast-Impulssignal ausgibt, einen Oszillator zum Generieren eines Schwingungsimpulssignals entsprechend dem vom Regler ausgegebenen auf einem hohen Pegel liegenden Einschaltsig nals, eine Ladepumpe zum Ausführen einer Pumpoperation, bis das Schwingungsimpulssignal den potentialwert (Vdd + 2Vt) er reicht, wenn das Schwingungsimpulssignal vom Oszillator an sie angelegt wird, und zum Anhalten der Pumpoperation, wenn das auf einem hohen Pegel liegende Hochspannungsdetektor signal angelegt wird, einen Pullup-Transistor zum Vorladen der erhöhten Spannung Vpp auf einen Potentialwert (Vdd - Vt), wenn die Spannung eingeschaltet ist, und einen an einen Endausgangsanschluß angeschlossenen Entkopplungskondensator zum Ausführen einer Ladungsspeicher- und Entkopplungsopera tion.

Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der nachfolgenden Beschreibung und werden für den Fachmann aus der Verwirklichung der Erfindung offensichtlich. Die Er findung wird anhand der bei liegenden Zeichnungen näher erläu tert, in denen identische Bezugszeichen einander entsprechen de Elemente kennzeichnen; Es zeigen:

Fig. 1 ein Blockschaltbild einer Ladepumpenschaltung gemäß dem Stand der Technik;

Fig. 2 ein Blockschaltbild einer Ladepumpenschaltung mit hohem Leistungsvermögen für ein Halbleiterspeichergerät gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;

Fig. 3 eine detaillierte Schaltungsansicht eines Hochspan nungsdetektors im Schaltbild von Fig. 2;

Fig. 4 ein Blockschaltbild einer Ladepumpe im Schaltbild von Fig. 2;

Fig. 5 eine detaillierte Schaltungsansicht entsprechender Ab schnitte im Schaltbild von Fig. 4;

Fig. 6A bis 6G Impulsdiagramme der jeweiligen Signale im Schaltbild von Fig. 2;

Fig. 7A bis 7J Impulsdiagramme der jeweiligen Signale im Schaltbild von Fig. 4; und

Fig. 8 ein Blockschaltbild der Ladepumpenschaltung mit hohem Leistungsvermögen für ein Halbleiterspeichergerät gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung.

Fig. 2 zeigt eine Ladepumpenschaltung mit hohem Leistungsver mögen für ein Halbleiterspeichergerät gemäß einem ersten Aus führungsbeispiel der vorliegenden Erfindung. Ein Hochspan nungsdetektor 22 gibt ein Hochspannungsdetektorsignal HVDET aus, wenn eine angelegte Versorgungsspannung Vdd einen vorge gebenen Spannungspegel erreicht. Ein Regler 23 gibt ein auf einem hohem Pegel liegendes Ein-Signal LON aus, wenn die er höhte Spannung Vpp unter eine vorgegebene Spannung abgefallen ist, und erkennt die erhöhte während der eingeschalteten Spannung angelegte Spannung Vpp. Eine Steuerung 21 wird an der abfallenden Flanke eines RASB-Zeilenzugriffs-Abtast)- Signals angesteuert und gibt ein auf einem hohen Pegel liegendes Zeilenzugriffs-Abtast-Signal RASP aus. Ein Oszillator 24 generiert gemäß dem vom Regler 23 ausgegebenen auf einem hohen Pegel liegenden Ein-Signal LON ein Schwin gungsimpulssignal OSCH. Eine Ladepumpe 25 führt eine Pumpope ration aus, bis das Signal OSCH den Potentialwert (Vdd + 2Vt) erreicht, wenn das Schwingungsimpulssignal OSCH vom Oszilla tor 24 an sie angelegt wird, und hält die Pumpoperation an, wenn das auf einem hohen Pegel liegende Hochspannungsdetek torsignal HVDET angelegt wird. Ein Pullup-Transistor 26 lädt die erhöhte Spannung Vpp auf das Potential (Vdd-Vt) vor, wenn die Spannung eingeschaltet ist. Ein Entkopplungskonden sator 27 ist mit einem Endausgangsanschluß verbunden und führt eine Ladungsspeicher- und Entkopplungsoperation aus.

Fig. 3 zeigt ein detailliertes Schaltbild des Hochspannungs detektors 22. Ein Referenzspannungsgenerator 200a generiert eine beliebig festgelegte Referenzspannung, wenn die Spannung eingeschaltet ist. Ein Pegeldetektor 200b erkennt den Pegel des angelegten Versorgungspotentials Vdd und gibt ein Detek torsignal aus. Erste bis vierte Inverter 200c bis 200f verzö gern das Detektorsignal des Pegeldetektors 200b um eine vor gegebene Zeit, regeln die Ausgangstaktung ein und geben das eingeregelte Signal aus.

Fig. 4 zeigt ein detailliertes Schaltbild der in Fig. 2 dar gestellten Ladepumpe 25. Eine Impulslaufzeitsteuerung 40 ge neriert erste bis fünfte Impulssignale 40a, 40b, 40c, 40d, 40f mit jeweils einer vorgegebenen Impulsbreite entsprechend dem Pegel des Impulssignals RASP oder des Schwingungsimpuls signals OSCH. Erste bis vierte Pumpkondensatoren 41 bis 44 führen eine Pumpoperation gemäß dem entsprechenden Pegel der von der Impulslaufzeitsteuerung 40 ausgegebenen Impulssignale aus.

Eine Doppelverstärkerschaltung 47 empfängt die von der Im pulslaufzeitsteuerung 40 generierten dritten bis fünften Impulssignale, führt eine doppelte Verstärkungsoperation aus, um deren erforderliche Pegel zu erhalten, und hält die dop pelte Verstärkungsoperation an, wenn das auf einem hohen Pegel liegende Hochspannungsdetektorsignal HVDET angelegt wird. Ein Pullup-Transistor 50 hält einen Ausgangsknoten 41a des ersten Pumpkondensators 41 auf dem Potential (Vdd - Vt), wenn die Spannung eingeschaltet ist. Eine zweite Klemmschal tung 46 fixiert das Potential des Ausgangsknotens 41a zwi schen dem Ausgangsknoten 41a des ersten Pumpkondensators 41 und einem Ausgangsknoten 44a des vierten Pumpkondensators 44 und hält den Ausgangsknoten 44a auf einem vorgegebenen Span nungspegel. Eine erste Klemmschaltung 45 fixiert das Poten tial des Ausgangsknotens 41a zwischen dem Ausgangsknoten 41a und einem Ausgangsknoten 43a des dritten Pumpkondensators 43 und hält den Ausgangsknoten 43a auf einem vorgegebenen Span nungspegel. Eine erste und eine zweite Begrenzerschaltung 48, 49 kappen die angelegte hohe Versorgungsspannung Vdd auf eine vorgegebene Spannung und halten die entsprechenden Ausgangs knoten 41a, 44a der ersten und vierten Pumpkondensatoren 41 bzw. 44 gemäß der gekappten Spannung auf einem vorgegebenen Spannungspegel. Ein MOS-Transistor 53 hält einen Ausgangs knoten 42a des zweiten Pumpkondensators 42 während der ersten Pumpoperation auf dem Versorgungspotential Vdd, und ein erster und zweiter Ausgangstransistor 51, 52 übertragen die Ladung des Ausgangsknotens 42a an einen Ausgangsknoten.

Nunmehr werden Funktion und Auswirkungen der so aufgebauten Ladepumpenschaltung mit hohem Leistungsvermögen für ein Halb leiterspeichergerät gemäß der vorliegenden Erfindung be schrieben.

Zunächst wird wie in Fig. 2 dargestellt bei der extern ange legten Versorgungsspannung Vdd die an den Ausgangsknoten aus gegebene erhöhte Spannung Vpp auf ein Potential Vdd - Vt vor geladen, wie in Fig. 6A dargestellt. Das Bezugszeichen Vt kennzeichnet hier eine Schwellenspannung des Pullup-Transi stors 26. Wechselt ein Einschaltsignal PWRUP von einem hohen auf einen niedrigen Pegel, wie in Fig. 6B dargestellt, so wechselt das Ein-Signal LON der Reglers 23 von einem niedri gen auf einen hohen Pegel, wie in Fig. 6E dargestellt, der an den Oszillator 24 angelegt wird.

In einer ersten Phase des Einschaltens tp (Fig. 6F) wird der Knoten 41a mit einem Potential (Vdd-Vt) entsprechend dem Einschalten des Pullup-Transistors 50 durch die Pumpoperation des ersten Pumpkondensators 41 auf ein Potential (2Vdd + Vt) angehoben. Die erhöhte Spannung schaltet den MOS-Transistor 53 ein, um dadurch den Knoten 42a auf dem Potential Vdd zu halten.

Der Ausgangsknoten 41a des ersten Pumpkondensators 41 bleibt auf dem Potential 2Vdd-Vt, so daß die erste bzw. zweite Klemmschaltung 45, 46 eine Klemmoperation ausführen. Die ent sprechenden Ausgangsknoten 43a, 44a des dritten bzw. vierten Kondensators 43, 44, die jeweils auf einem niedrigen Pegel liegende Impulssignale 40b, 40c von der Impulslaufzeitsteue rung 40 erhalten haben, werden nicht aktiviert.

Der das auf einem hohen Pegel liegende Ein-Signal LON vom Regler 23 erhaltende Oszillator 24 wird an der ansteigenden Flanke des Ein-Signals LON angesteuert, was in der Generie rung eines Schwingungsimpulssignals OSCH resultiert, das eine vorgegebene Impulsbreite hat, wie in Fig. 6F dargestellt. Das generierte Schwingungsimpulssignal OSCH wird an die Ladepumpe 25 angelegt und in dieser gepumpt, bis die erhöhte Spannung Vpp das Potential (Vdd + 2Vt) erreicht.

Wenn die erhöhte Spannung Vpp das vorgegebene Potential (Vdd + 2Vt) erreicht, wechselt das Ein-Signal LON im Regler 23 auf einen niedrigen Pegel, um den Betrieb des Oszillators 24 an zuhalten. Der Oszillator 24 beendet die Generierung des Schwingungsimpulssignals OSCH, und die Ladepumpe 25 stellt die Pumpoperation ein.

Ist die erhöhte Spannung Vpp niedriger als das Potential (Vdd + 2Vt), gibt der Regler 23 ein auf einem hohen Pegel liegen des Ein-Signal LON aus, um den Oszillator 24 zu aktivieren. Der aktivierte Oszillator 24 gibt ein Schwingungsimpulssignal OSCH aus, und die Ladepumpe 25 erhöht das Potential der er höhten Spannung Vpp auf das Potential (Vdd + 2Vt). Die Steue rung 21 erhält das auf einem hohen Pegel liegende Ein-Signal LON vom Regler 23 und ein auf einem hohen Pegel liegendes ex tern angelegtes Signal RASB, um ein auf einem niedrigen Pegel liegendes Impulssignal RASP auszugeben. Wenn das Signal RASB von der ansteigenden zur abfallenden Flanke wechselt, wie in Fig. 6C dargestellt, wird das auf einem hohen Pegel liegende Impulssignal RASP 10 ns an die Ladepumpe 25 ausgegeben, wie in Fig. 6D dargestellt. Zu diesem Zeitpunkt führt die Lade pumpe 25, die das auf einem hohen Pegel liegende Impulssignal RASP erhält, eine Pumpoperation aus und bleibt aktiviert, bis die erhöhte Spannung Vpp auf das Potential (Vdd + 2Vt) ange hoben worden ist. Obwohl die Ladepumpe 25 eine Pumpoperation ausführt und der Signalpegel auf das Potential (Vdd + 2Vt) angehoben wird, wird die Ladepumpe 25 synchron mit dem auf einem niedrigen Pegel liegenden Signal RASB.

Der Hochspannungsdetektor 22 erkennt wiederholt die Versor gungsspannung Vdd, und wenn diese einen vorgegebenen Span nungspegel erreicht, wie in Fig. 6A dargestellt, wird das auf einem hohen Pegel liegendes Hochspannungsdetektorsignal HVDET an die Ladepumpe 25 ausgegeben, wie in Fig. 6G dargestellt, um den Betrieb der Doppelverstärkerschaltung der Ladepumpe 25 anzuhalten.

Nunmehr folgt unter Bezugnahme auf Fig. 4, 5 und 7A bis 7J eine Erläuterung, wie die Ladepumpe 25 durch Erhalt des Impulssignals RASP und des Schwingungsimpulssignals OSCH eine Pumpoperation ausführt, bis die erhöhte Spannung Vpp das Potential (Vdd + 2Vt) erreicht, und wie sie arbeitet, wenn das auf einem hohen Pegel liegende Hochspannungsdetektor signal HVDET angelegt wird.

Wenn das Impulssignal RASP oder das Schwingungsimpulssignal OSCH an die Ladepumpe 25 angelegt wird, gibt zunächst die Impulslaufzeitsteuerung 40 auf hohem oder niedrigem Pegel liegende Impulssignale 40a, 40b, 40c, 40d, 40f aus. Wird das auf einem niedrigen Pegel liegende Schwingungsimpulssignal OSCH angelegt, wie in Fig. 7B, 7C, 7E und 7G dargestellt, generiert die Impulslaufzeitsteuerung 40 auf einem hohen Pegel liegende erste, vierte und fünfte Impulssignale 40a, 40d, 40f und auf einem niedrigen Pegel liegende zweite und dritte Impulssignale 40b, 40c.

Wenn das Schwingungsimpulssignal OSCH von einem niedrigen nach einem hohen Pegel geht, wie in Fig. 7B dargestellt, generiert die Impulslaufzeitsteuerung 40 die auf niedrigem oder hohem Pegel liegenden Signale 40a, 40b, 40c, 40d, 40f. Das bedeutet, daß die Impulssignale 40a, 40d und 40f jeweils auf einen niedrigen Pegel und die Impulssignale 40b und 40c jeweils auf einen hohen Pegel wechseln.

Entsprechend dem Einschalten des MOS-Transistors 53 werden die Ausgangsknoten 42a, 43a, die jeweils durch das Potential Vdd vorgeladen wurden, gemäß der Pumpoperation des zweiten Pumpkondensators 42 und des dritten Pumpkondensators 43 auf das Potential 2Vdd gebracht, wie in Fig. 7F und 7H darge stellt. Ein Knoten 40e generiert entsprechend der Operation der Doppelverstärkerschaltung 47 ein Impulssignal mit dem Potential Vdd-Vt mit einer Breite von einigen Nanosekunden, wie in Fig. 7I dargestellt.

Danach wird nach einigen Nanosekunden eine Pegelverschiebe schaltung 480 wie in Fig. 5 dargestellt aktiviert, und ent sprechend der Operation der Pegelverschiebeschaltung 480 wird ein Impulssignal mit dem Potential Vpp zurückgeschickt, so daß in einer Vorladespannung mit dem Potential Vdd die Span nung am Knoten 44a auf das Potential 2Vdd + Vt entsprechend dem vierten Pumpkondensator 44 angehoben wird, wie in Fig. 7J dargestellt. Generieren der mit der ersten Begrenzerschaltung 48 verbundene Knoten 41a und der mit der zweiten Begrenzer schaltung 49 verbundene Knoten 44a eine die vorgegebene Span nung übersteigende Spannung, wird die die vorgegebene Span nung übersteigende Spannung gekappt, um so eine konstante Spannung aufrechtzuerhalten. Das Potential am Knoten 41a wird also auf dem Pegel Vdd gehalten, und die Knoten 42a, 43a wechseln jeweils auf den Pegel 2Vdd, wie in Fig. 7F und 7H dargestellt. Das Spitzenpotential am Knoten 44a wird auf dem Pegel 2Vdd + Vt gehalten, wie in Fig. 7J dargestellt, wodurch die NMOS-Transistoren 51, 52 eingeschaltet werden und dement sprechend das Potential des Knotens 42a in ausreichender Weise an den Knoten Vpp übertragen wird.

Bei der bisher beschriebenen Operation handelt es sich um den Fall, in dem das an die Doppelverstärkerschaltung 47 angeleg te Hochspannungsdetektorsignal HVDET auf einem niedrigen Pe gel liegt. Steigt die Spannung Vdd an und erreicht eine vom Hochspannungsdetektor 22 vorgegebene Spannung, wird ein auf einem hohen Pegel liegendes Hochspannungsdetektorsignal HVDET generiert, wodurch die Doppelverstärkerschaltung 47 keine Doppelverstärkungsoperation ausführt.

Zu diesem Zeitpunkt wird ein Transistor 485 in einer Impuls eingangssteuerung 47a der Doppelverstärkerschaltung 47 ein geschaltet, wenn das Schwingungsimpulssignal OSCH auf einem niedrigen Pegel liegt, wie in Fig. 5 dargestellt. Der Knoten 40e geht auf einen niedrigen Pegel, da das auf einem niedri gen Pegel liegende Impulssignal 40c an den Knoten 40e über tragen wird.

Obwohl das Schwingungsimpulssignal OSCH auf einen hohen Pegel wechselt, wird das Potential am Knoten 40e entsprechend dem Transistor 485 bis auf das Potential Vdd-Vt gebracht. Das Potential am Knoten 44a wird gemäß der Pumpoperation des vierten Pumpkondensators 44 bis auf das Potential 2Vdd-Vt abgesenkt, wie Fig. 7J dargestellt. Mit ansteigendem Poten tial Vdd wird eine am Gate-Anschluß des zweiten Ausgangs transistors 52 oder am Knoten 44a induzierte Spannung kon trollierbar und dient zum Schutz eines Halbleiterspeicher geräts, um dadurch einen stabilen Betrieb zu ermöglichen.

Die obige unter Bezugnahme auf Fig. 4 beschriebene Operation wird nunmehr unter Bezugnahme auf Fig. 5 detaillierter be schrieben. Das Impulssignal RASP und das Schwingungsimpuls signal OSCH werden in einem NOR-Gatter 401 der Impulslauf zeitsteuerung 40 einer NOR-Operation unterzogen. Das NOR- Gatter 401 gibt das fünfte Impulssignal 40f an die Doppel verstärkerschaltung 47 aus. Das fünfte Impulssignal 40f wird über ein erstes NOT-Gatter 402 invertiert und beim Durchgang durch eine erste und eine zweite Verzögerungseinheit 403, 404 um eine vorgegebene Zeit verzögert.

Ein erstes NOR-Gatter 405 in einem ersten Impulsgenerator 420 führt mit dem im ersten NOT-Gatter 402 invertierten Impuls signal und mit dem die erste und zweite Verzögerungseinheit 403, 404 durchlaufenen Signal eine NOR-Operation aus. Das Ausgangssignal des NOR-Gatters 405 durchläuft nacheinander ein zweites und ein drittes NOT-Gatter 406, 407, um dadurch das erste Impulssignal 40a auszugeben. In einem zweiten Im pulsgenerator 430 durchläuft das die erste Verzögerungsein heit 403 durchlaufene Signal nacheinander ein viertes und ein fünftes NOT-Gatter 408, 409, so daß das zweite Impulssignal 40b generiert wird, dessen Phase derjenigen des ersten Im pulsgenerators 420 entgegengesetzt ist.

Ein im ersten NOT-Gatter 402 invertiertes Signal und ein die erste und zweite Verzögerungseinheit 403, 404 durchlaufenes Signal werden in einem ersten NAND-Gatter 410 in einem drit ten Impulsgenerator 440 einer NAND-Operation unterzogen, wel cher demgemäß das vierte Impulssignal 40d an die Doppelver stärkerschaltung 47 ausgibt. Das vierte Impulssignal 40d wird über ein sechstes NOT-Gatter 411 zum dritten Impulssignal 40c gewandelt, dessen Phase derjenigen des vierten Impulssignals 40d entgegengesetzt ist.

Wird das auf einem hohen Pegel liegende Schwingungsimpuls signal OSCH angelegt, wechseln die Impulssignale 40a, 40d, 40f jeweils nach einem niedrigen Pegel und die Impulssignale 40b, 40c jeweils nach einem hohen Pegel. Wird das auf einem niedrigen Pegel liegende Schwingungsimpulssignal OSCH ange legt, wechseln die Impulssignale 40a, 40d, 40f jeweils nach einem hohen Pegel und die Impulssignale 40b, 40c jeweils nach einem niedrigen Pegel.

Zu diesem Zeitpunkt wird der NMOS-Transistor 485 in der Im pulseingangssteuerung 47a ausgeschaltet, wenn das auf einem niedrigen Pegel liegende Hochspannungsdetektorsignal HVDET angelegt wird, und ein erstes Übertragungsgatter 471 sowie ein zweites Übertragungsgatter 476 werden jeweils in den betriebsbereiten Zustand gebracht. Das erste Übertragungsgat ter 471 wird dementsprechend eingeschaltet, und das von der Impulslaufzeitsteuerung 40 ausgegebene Impulssignal 40d wird daran angelegt.

Liegt das Impulssignal 40d auf einem niedrigen Pegel, wird es an einen Eingangsanschluß eines dritten NOR-Gatters 475 in einer Impulsübertragungseinheit 47b angelegt, und an einen anderen Anschluß des dritten NOR-Gatters 475 in der Impuls übertragungseinheit 47b wird ein auf einem hohen Pegel lie gendes Signal angelegt, das beim Durchlaufen einer dritten Verzögerungseinheit 472 und eines achten NOT-Gatters 473 ver zögert und invertiert wird. Das dritte NOR-Gatter 475 liefert ein auf einem niedrigen Pegel liegendes Signal, das in ihm einer NOR-Operation unterzogen wurde, über eine vierte Verzö gerungseinheit 481 an das Gate eines Transistors 484, wodurch dieser ausgeschaltet wird.

Zu diesem Zeitpunkt führt ein viertes NOR-Gatter 477 in einer Operationssignalausgabeeinheit 47e eine NOR-Operation mit einem auf einem niedrigen Pegel liegenden das dritte NOR- Gatter 475 in der Impulsübertragungseinheit 47b durchlaufenen und mit dem auf einem niedrigen Pegel liegenden das erste Übertragungsgatter 471 durchlaufenen Impulssignal 40d aus. Das nach der NOR-Operation auf einem hohen Pegel liegende Signal wird in einem neunten NOT-Gatter 478 zu einem auf einem niedrigen Pegel liegenden Signal invertiert, das sei nerseits an einen Eingangsanschluß eines fünften NOR-Gatters 479 übertragen wird. Das vom neunten NOT-Gatter 478 ausgege bene auf einem niedrigen Pegel liegende Signal und das vom zweiten Übertragungsgatter 476 ausgegebene auf einem niedri gen Pegel liegende Impulssignal 40f werden im fünften NOR- Gatter 479 einer NOR-Operation unterzogen, welche wiederum ein auf einem hohen Pegel liegendes Signal generiert, so daß die Pegelverschiebeschaltung 480 nicht aktiviert wird. Dem entsprechend wird ein PMOS-Transistor 486 in einer Steuerung 47d für die erhöhte Spannung ausgeschaltet.

Ein Transistor 487 wird durch ein auf einem niedrigen Pegel liegendes Signal, das das erste Übertragungsgatter 471 durch laufen hat, und ein auf ein auf einem hohen Pegel liegendes Signal, das in einem zehnten NOT-Gatter 483 nach einem AND- Gatter 482 invertiert wurde, eingeschaltet. Ein Transistor 488 wird durch das auf einem hohen Pegel liegenden Hochpsan nungsdetektorsignal HVDET eingeschaltet, das in einem siebten NOT-Gatter 470 invertiert wird, wodurch der Knoten 40e auf einen niedrigen Pegel gelegt wird.

Wechselt das Schwingungsimpulssignal OSCH von einem niedrigen auf einen hohen Pegel, so daß die Impulssignale 40d, 40f ebenfalls jeweils auf einen hohen Pegel wechseln, durchlaufen das auf einem hohen Pegel liegende Impulssignal 40d, das das erste Übertragungsgatter 471 durchlaufen hat, und ein auf einem niedrigen Pegel liegendes verzögertes und invertiertes Signal nacheinander die dritte Verzögerungseinheit 472 und das achte NOT-Gatter 473 und werden im dritten NOR-Gatter 475 des ersten Impulsübertragungseinheit 47b einer NOR-Operation unterzogen. Das vom dritten NOT-Gatter 475 erhaltene auf einem niedrigen Pegel liegende Signal wird über die vierte Verzögerungseinheit 481 an das Gate des Transistors 484 ge legt, wodurch dieser von einem eingeschalteten in einen aus geschalteten Zustand gebracht wird.

Das vierte NOR-Gatter 477 in der Operationssignalausgabeein heit 47e führt eine NOR-Operation mit einem auf einem nied rigen Pegel liegenden Signal (das das dritte NOR-Gatter 475 in der ersten Impulsübertragungseinheit 47b durchlaufen hat) und mit einem auf einem hohen Pegel liegenden Signal (das das erste Übertragungsgatter 471 durchlaufen hat) aus. Das resul tierende auf einem niedrigen Pegel liegende Signal wird an das neunte NOT-Gatter 478 ausgegeben. Das vom neunten NOT- Gatter 478 invertierte auf einem hohen Pegel liegende Signal und das auf einem hohen Pegel liegende Impulssignal 40f, das das zweite Übertragungsgatter 476 durchlaufen hat, werden im fünften NOR-Gatter 479 einer NOR-Operation unterzogen.

Wird das vom fünften NOR-Gatter 479 erhaltene auf einem nied rigen Pegel liegende Signal an die Pegelverschiebeschaltung 480 angelegt, wird diese aktiviert, um dadurch ein auf einem niedrigen Pegel liegendes Impulssignal an das Gate des PMOS- Transistors 486 anzulegen. Zu diesem Zeitpunkt wird der Tran sistor 487 durch das AND-Gatter 476 und das zehnte NOT-Gatter 483 ausgeschaltet, wodurch der PMOS-Transistor 486 einge schaltet und der Knoten 402 auf das Potential Vdd-Vt gelegt wird.

Wechselt das Hochspannungsdetektorsignal HVDET von einem niedrigen auf einen hohen Pegel, werden das erste und das zweite Übertragungsgatter 471 und 476 ausgeschaltet, so daß die Impulsübertragungseinheit 47b und die Operationssignal ausgabeeinheit 47c deaktiviert werden, wodurch der Transistor 485 in der Impulseingangssteuerung 47a eingeschaltet wird. Liegt das Impulssignal 40c auf einem niedrigen Pegel, bleibt der Knoten 40e auf einem niedrigen Pegel, liegt das Impuls signal 40c auf einem hohen Pegel, nimmt der Knoten 40e das Potential Vdd - Vt an.

Die jeweiligen Drains eines Paares MOS-Transistoren in jeder der ersten und zweiten Klemmschaltung 45, 46 sind gemeinsam mit der Versorgungsspannung verbunden. Jedes Gate des MOS- Transistorpaares in jeder der ersten und zweiten Klemmschal tung 45, 46 ist mit jedem Drain desselben verbunden. Das Potential am Knoten 41a wird fixiert, um dadurch die Knoten 43a, 44a auf einer vorgegebenen Spannung zu halten, wenn dieses höher als ein vorgegebener Pegel ist.

Die Drains und Gates einer Vielzahl NMOS-Transistoren in jeder der ersten und zweiten Begrenzerschaltung 48, 49 sind nacheinander miteinander verbunden. Die Vielzahl NMOS-Transi storen in jeder der ersten und zweiten Begrenzerschaltung 48, 49 sind beginnend mit der Versorgungsspannung Vdd zueinander parallel geschaltet. Wird die Versorgungsspannung Vdd mit einem hohen Pegel angelegt, so wird eine vorgegebene Spannung gekappt, so daß die Knoten 41a, 44a auf einer vorgegebenen Spannung gehalten werden.

Der erste bis vierte Pumpkondensator 41 bis 44 (Fig. 5) ver wenden jeweils einen Transistorkondensator des P-Typs. Wie in Fig. 8 dargestellt, erzielen erste bis vierte Pumpkondensato ren 41' bis 44' unter Verwendung von Transistorkondensatoren des N-Typs jeweils die gleichen Wirkungen wie der erste bis Pumpkondensator 41 bis 44.

Abschließend wird nunmehr der Hochspannungsdetektor 22 unter Bezugnahme auf Fig. 3 beschrieben. Während eines ersten Ein schaltvorgangs wird ein auf einem hohen Pegel liegendes Ein schaltsignal angelegt, ein Transistor 202 wird eingeschaltet, um dadurch den Referenzspannungsgenerator 200a zu aktivieren. Der Referenzspannungsgenerator 200a generiert eine Referenz spannung, die an den Pegeldetektor 200b angelegt wird.

Entsprechend der Referenzspannung wird ein Transistor 213 im Pegeldetektor 200b eingeschaltet. Wird die auf einem hohen Pegel liegende Versorgungsspannung Vdd angelegt, wird ein auf einem hohen Pegel liegendes Signal erkannt, nachdem es eine Vielzahl diodenartiger Transistoren 209 bis 212 im Pegel detektor 200b durchlaufen hat. Das auf einem hohen Pegel lie gende Signal wird an die erste Invertereinheit 200c angelegt. Transistoren 216, 217 in der ersten Invertereinheit 200c wer den ausgeschaltet, und ein Transistor 218 wird eingeschaltet und in Richtung Massespannung Vss umgangen, wodurch ein auf einem niedrigen Pegel liegendes Signal an die zweite Inver tereinheit 200e angelegt wird.

Das auf einem niedrigen Pegel liegende Signal wird in der zweiten Invertereinheit 200e zu einem auf einem hohen Pegel liegenden Signal invertiert und an die dritte Invertereinheit 200e angelegt. Danach wird ein Transistor 220 in der dritten Invertereinheit 200e ausgeschaltet und ein Transistor 221 eingeschaltet. Der Transistor 222 wird entsprechend der Re ferenzspannung des Referenzspannungsgenerators 200a einge schaltet, wodurch ein auf einem niedrigen Pegel liegendes Signal an die vierte Invertereinheit 200f angelegt wird. Nach dem Durchlaufen der NOT-Gatter 224 bis 226 der vierten Inver tereinheit 200f wird das auf einem hohen Pegel liegende Hoch spannungsdetektorsignal HVDET ausgegeben.

Wird die auf einem niedrigen Pegel liegende Versorgungsspan nung Vdd angelegt, geht das durch die diodenartigen Transi storen 209 bis 212 im Pegeldetektor 200b erkannte Signal auf einen niedrigen Pegel. Das auf einem niedrigen Pegel liegende Signal dient zum Ausschalten des Transistors 218 in der ersten Invertereinheit 200c, und die Transistoren 216, 217 werden eingeschaltet, wodurch ein auf einem hohen Pegel lie gendes Signal an die zweite Invertereinheit 200d angelegt wird.

Die zweite Invertereinheit 200d invertiert das auf einem hohen Pegel liegende Signal zu einem auf einem niedrigen Pegel liegenden Signal. Das invertierte Signal schaltet den Transisistor 221 der dritten Invertereinheit 200e aus, und der Transistor 220 wird eingeschaltet. Ein auf einem hohen Pegel liegendes Signal wird an die vierte Invertereinheit 200f angelegt. Das auf einem hohen Pegel liegende Signal durchläuft die NOT-Gatter 224 bis 226 in der vierten Inver tereinheit 200f und wird zu dem auf einem niedrigen Pegel liegenden Hochspannungsdetektorsignal HVDET invertiert.

Bei einem Halbleiterspeichergerät, das eine extern angelegte Versorgungsspannung Vdd oder eine interne Spannung Vint ver wendet, werden der Regler 23, der Oszillator 24, der Hoch spannungsdetektor 22 und die Ladepumpe 25 aktiviert. Die Versorgungsspannung oder die interne Spannung werden auf einem niedrigen Pegel liegend angelegt, und eine in gewünsch ter Weise erhöhte Spannung wird generiert.

Wie oben beschrieben verwendet die Ladepumpenschaltung mit hohem Leistungsvermögen für ein Halbleiterspeichergerät die Doppelverstärkerschaltung in der Ladepumpe, um zwei Ausgangs transistoren für die Ladungsübertragung zu trennen, während der Betrag der aufgenommen erhöhten Spannung abnimmt. Die Gatespannung des Ausgangstransistors wird auf das Potential 2Vdd + Vt angehoben. Die Drainspannung 2Vdd des Ausgangs transistors dient als die erhöhte Spannung, um dadurch den Wirkungsgrad der Ladungsversorgung zu erhöhen, und senkt die Leistungsaufnahme, indem eine angemessene Ladung übertragen wird, wenn eine hohe Spannung anliegt.

Claims

1. Ladepumpenschaltung für ein Halbleiterspeichergerät, die folgendes aufweist:
einen Hochspannungsdetektor (22) zum Ausgeben eines Hochspan nungsdetektorsignals (HVDET), wenn eine angelegte Versor gungsspannung (Vdd) einen vorgegebenen Spannungspegel er reicht;
einen Regler (23) zum Ausgeben eines auf einem hohen Pegel liegenden Ein-Signals (LON), wenn eine erhöhte Spannung (Vpp) unter eine vorgegebene Spannung absinkt, während erkannt wird, daß die erhöhte Spannung (Vpp) bei eingeschalteter Spannung anliegt;
eine Steuerung (21), die an der abfallenden Flanke eines Zeilenzugriffs-Abtastsignals (RASB) angesteuert wird und eine auf einem hohen Pegel liegendes Zeilenzugriffs-Abtast-Impuls signal (RASP) ausgibt;
einen Oszillator (24) zum Generieren eines Schwingungsimpuls signals (OSCH) gemäß dem vom Regler (23) ausgegebenen auf einem hohen Pegel liegenden Ein-Signal (LON);
eine Ladepumpe (25) zum Ausführen einer Pumpoperation, bis das Schwingungsimpulssignal (OSCH) das Potential (Vdd + 2Vt) erreicht, wenn das Schwingungsimpulssignal vom Oszillator (24) daran angelegt wird, und zum Anhalten der Pumpoperation, wenn das auf einem hohen Pegel liegende Hochspannungsdetek torsignal (HVDET) angelegt ist;
einen Pullup-Transistor (26) zum Vorladen der erhöhten Span nung (Vpp) auf den Potentialwert (Vdd-Vt), wenn die Span nung eingeschaltet ist; und
einen Entkopplungskondensator (27), der mit einem Endaus gangsanschluß verbunden ist und eine Ladungsspeicher- und Entkopplungsoperation ausführt.

2. Schaltung nach Anspruch 1, bei der der Hochspannungs detektor (22) folgendes aufweist:
einen Referenzspannungsgenerator (200a) zum Generieren einer beliebig festgelegten Referenzspannung, wenn die Spannung eingeschaltet ist;
einen Pegeldetektor (200b) zum Erkennen des Pegels der ange legten Versorgungsspannung und zum Ausgeben eines Detektor signals; und
erste bis vierte Inverter (200c bis 200f) zum Verzögern des Detektorsignals des Pegeldetektors (200b) um eine vorgegebene Zeit, Einregeln der Ausgangstaktung und Ausgeben des einge regelten Signals.

3. Schaltung nach Anspruch 2, bei der der Pegeldetektor (200b) einen Transistor des Typs mit vier Dioden und einen von der Referenzspannung gesteuerten Transistor enthält, die zueinander parallel geschaltet sind.

4. Schaltung nach Anspruch 1, bei der die Ladepumpe (25) folgendes aufweist:
eine Impulslaufzeitsteuerung (40) zum Generieren eines ersten bis fünften Impulssignals (40a, 40b, 40c, 40d, 40f) mit einer vorgegebenen Impulsbreite entsprechend mindestens einem Pegel des Zeilenzugriffs-Abtast-Impulssignals (RASP) und des Schwingungsimpulssignals (OSCH);
einen ersten bis vierten Pumpkondensator (41 bis 44) zum Aus führen einer Pumpoperation gemäß einem entsprechenden Pegel der von der Impulslaufzeitsteuerung (40) ausgegebenen Impuls signale;
eine Doppelverstärkerschaltung (47) zum Empfangen des von der Impulslaufzeitsteuerung (40) generierten dritten bis fünften Impulssignals (40c, 40d, 40f), zum Ausführen einer Doppelver stärkungsoperation, um den erforderlichen Pegel zu erzielen, und zum Anhalten der Doppelverstärkungsoperation, wenn das auf einem hohen Pegel liegende Hochspannungsdetektorsignal (HVDET) anliegt;
einen Pullup-Transistor (50) zum Halten eines Ausgangsknotens (41a) des ersten Pumpkondensators (41) auf dem Potential (Vdd-Vt), wenn die Spannung eingeschaltet ist;
eine zweite Klemmschaltung (46) zum Fixieren des Potentials des Ausgangsknotens (41a) zwischen dem Ausgangsknoten (41a) des ersten Pumpkondensators (41) und einem Ausgangsknoten (44a) des vierten Pumpkondensators (44) und zum Halten des Ausgangsknotens (44a) auf einem vorgegebenen Spannungspegel;
eine erste Klemmschaltung (45) zum Fixieren des Ausgangskno tens (41a) zwischen einem Ausgangsknoten (43a) des dritten Pumpkondensators (43) und zum Halten des Ausgangsknotens (43a) auf einem vorgegebenen Spannungspegel;
eine erste und eine zweite Begrenzerschaltung (48, 49) zum Kappen der angelegten hohen Versorgungsspannung (Vdd) auf eine vorgegebene Spannung und zum Halten der entsprechenden Ausgangsknoten (41a, 44a) des ersten bzw. vierten Pumpkonden sators (41, 44) gemäß der gekappten Spannung auf einem vorge gebenen Spannungspegel;
einen MOS-Transistor (53) zum Halten eines Ausgangsknotens (42a) des zweiten Pumpkondensators (42) während einer ersten Pumpoperation auf dem Versorgungspotential (Vdd); und einen ersten und einen zweiten Ausgangstransistor (51, 52) zum Übertragen der Ladung des Ausgangsknotens (42a) bei Ver stärkung an einen Ausgangsknoten.

5. Schaltung nach Anspruch 4, bei der ein erster Übertra gungstransistor gemäß einem Ausgangssignal des dritten Pump kondensators (43) oder der ersten Klemmschaltung (45) ein- bzw. ausgeschaltet wird.

6. Schaltung nach Anspruch 4, bei der ein zweiter Übertra gungstransistor gemäß einem Ausgangssignal von mindestens entweder dem vierten Pumpkondensators (44) oder der zweiten Klemmschaltung (46) ein- bzw. ausgeschaltet wird.

7. Schaltung nach Anspruch 4, bei der die Impulslaufzeit steuerung (40) folgendes aufweist:
ein NOR-Gatter (401) zum Ausführen einer NOR-Operation mit dem Zeilenzugriffs-Abtast-Impulssignal (RASP) und dem Schwin gungsimpulssignal (OSCH) und zum Ausgeben des fünften Impuls signals (40f) an die Doppelverstärkerschaltung (47);
ein erstes NOT-Gatter (402) zum Invertieren des vom NOR- Gatter (401) ausgegebenen Impulssignals;
eine erste und eine zweite Verzögerungseinheit (403, 404) zum Verzögern des Ausgangssignals des ersten NOT-Gatters (402) um eine vorgegebene Zeit;
einen ersten Impulsgenerator (420) zum Empfangen eines Im pulssignals, das nacheinander die erste und zweite Verzöge rungseinheit (403, 404) durchlaufen hat, zum Generieren des ersten Impulssignals (40a) gemäß einer logischen Kombination und zum Ausgeben des generierten Signals an den ersten Pump kondensator (41);
einen zweiten Impulsgenerator (430) zum Steuern der Taktung der Signale, die die erste Verzögerungseinheit (403) durch laufen haben, zum Generieren des zweiten Impulssignals (40b), dessen Phase derjenigen des ersten Impulssignals (40a) ent gegengesetzt ist, und zum Ausgeben des generierten Signals an den zweiten Pumpkondensator (42); und
einen dritten Impulsgenerator (440) zum Empfangen des Impuls signals, das nacheinander das erste NOT-Gatter (402) und die erste und zweite Verzögerungseinheit (403, 404) durchlaufen hat, zum Ausführen einer logischen Kombination und zum Gene rieren des dritten und vierten Impulssignals (40c, 40d), wobei das dritte Impulssignal (40c) an den dritten Pumpkon densator (43) und das vierte Impulssignal (40d) an die Dop pelverstärkerschaltung (47) ausgegeben wird.

8. Schaltung nach Anspruch 7, bei der der erste Impulsgene rator (420) folgendes aufweist:
ein NOR-Gatter 405 zum Ausführen einer NOR-Operation mit dem Impulssignal, das nacheinander das erste NOT-Gatter (402) und die zweite Verzögerungseinheit (404) durchlaufen hat, und zum Generieren des ersten Impulssignals (40a); und
ein zweites und ein dritten NOT-Gatter (406, 407) zum Verzö gern und Ausgeben des das erste NOR-Gatter (405) durchlaufe nen ersten Impulssignals (40a) um eine vorgegebene Zeit, um dadurch die Signaltaktung des ersten Impulssignals (40a) zu steuern.

9. Schaltung nach Anspruch 8, bei der der zweite Impuls generator (420) ein viertes und fünftes NOT-Gatter (408, 409) zum Invertieren eines Signals, das die erste Verzögerungsein heit (403) durchlaufen hat, als das zweite Impulssignal (40b) und zum Verzögern desselben um eine vorgegebene Zeit enthält, um ein Einregeln der Taktung zu erzielen.

10. Schaltung nach Anspruch 7, bei der der dritte Impuls generator (440) folgendes aufweist:
ein erstes NAND-Gatter (410) zum Ausführen einer NAND-Opera tion mit dem das erste NOT-Gatter (402) und dem die erste und zweite Verzögerungseinheit (403, 404) durchlaufenen Signal und zum Generieren des vierten Impulssignals (40f); und
ein sechstes NOT-Gatter (411) zum Invertieren des vom ersten NAND-Gatter (410) ausgegebenen vierten Impulssignals (40f) und zum Ausgeben des invertierten Signals als das dritte Impulssignal (40c).

11. Schaltung nach Anspruch 4, bei der die Doppelverstärker schaltung (47) folgendes aufweist:
eine Impulsübertragungseinheit (47b) zum Übertragen des von der Impulslaufzeitsteuerung (40) ausgegebenen vierten Impuls signals (40d);
eine Operationssignalausgabeeinheit (47c) zum Ausführen einer logischen Operation mit dem fünften von der Impulslaufzeit steuerung (40) ausgegebenen Impulssignal (40f) und einem an diese über die erste Impulsübertragungseinheit (471) über tragenen Signal und zum Ausgeben des kombinierten Signals;
eine Pegelverschiebeschaltung (480), die entsprechend einem Operationssignal der Operationseinheit für die Pegelverschie beschaltung aktiviert wird und ein auf einem niedrigen Pegel liegendes Signal ausgibt;
eine Steuerung (47d) für die erhöhte Spannung zum Steuern der erhöhten Spannung entsprechend den Ausgangssignalen der Pe gelverschiebeschaltung (480); und
eine Impulseingangssteuerung (47a) zum Übertragen eines Im pulssignals entweder an die Impulsübertragungseinheit (47b) oder an die Operationssignalausgabeeinheit (47c) und zum Sperren des von der Impulslaufzeitsteuerung (40) ausgegebenen Impulssignals entsprechend dem angelegten Hochspannungsdetek torsignal (HVDET).

12. Schaltung nach Anspruch 11, bei der die Impulsübertra gungseinheit (47b) folgendes aufweist:
eine dritte Verzögerungseinheit (472) zum Empfangen des von der Impulslaufzeitsteuerung (40) ausgegebenen vierten Impuls signals (40d) und zum Verzögern des empfangenen Signals um eine vorgegebene Zeit;
ein achtes NOT-Gatter (473) zum Invertieren des Ausgangssig nals der dritten Verzögerungseinheit (472) und zum Ausgeben des resultierenden Signals; und
ein drittes NOR-Gatter (475) zum Ausführen einer NOR-Opera tion mit dem das achte NOT-Gatter (473) durchlaufenen Signal und dem vierten Impulssignal (40d) und zum Ausgeben des der NOR-Operation unterzogenen Signals.

13. Schaltung nach Anspruch 11, bei der die Operations signalausgabeeinheit (47c) folgendes aufweist:
ein viertes NOR-Gatter (477) zum Ausführen einer NOR-Opera tion mit dem Ausgangssignal der Impulsübertragungseinheit (47b) und dem von der Impulslaufzeitsteuerung (40) ausge gebenen vierten Impulssignal (40d);
ein neuntes NOT-Gatter (478) zum Invertieren des Ausgangs signals des vierten NOR-Gatters (477) und zum Ausgeben des resultierenden Signals;
ein fünftes NOR-Gatter (479) zum Ausführen einer NOR-Opera tion mit dem von der Impulslaufzeitsteuerung (40) ausgege benen fünften Impulssignal (40f) und einem Ausgangssignal des neunten NOT-Gatters (478) und zum Generieren eines Opera tionssignals für die Pegelverschiebeschaltung (480);
ein zweites NAND-Gatter für das vierte Impulssignal (40d) und das beim Durchlaufen der dritten Verzögerungseinheit (472) in der Impulsübertragungseinheit (47b) um eine vorgegebene Zeit verzögerte vierte Impulssignal (40d); und
ein zehntes NOT-Gatter (483) zum Invertieren des Ausgangs signals des zweiten NAND-Gatters und zum Ausgeben des resul tierenden Signals.

14. Schaltung nach Anspruch 11, bei der die Steuerung (47d) für die erhöhte Spannung einen PMOS-Transistor (486) und ein Paar zueinander parallel geschaltete NMOS-Transistoren ent hält.

15. Schaltung nach Anspruch 11, bei der die Impulseingangs steuerung (47a) folgendes umfaßt:
ein erstes und ein zweites Übertragungsgatter (471, 476) zum Sperren entweder des vierten Impulssignals (40d) oder des fünften Impulssignals (40f) entsprechend dem Hochspannungs detektorsignal (HVDET); und
einen NMOS-Transistor zum Steuern der erhöhten Spannung in der Steuerung (47d) für die erhöhte Spannung durch Ein-/Aus schalten entsprechend dem Hochspannungsdetektorsignal (HVDET).

16. Schaltung nach Anspruch 4, bei der zwischen der Versor gungsspannung (Vdd) und einem Pumpkondensator in jeder der ersten und zweiten Klemmschaltung (45, 46) ein Gate-Anschluß eines MOS-Transistors mit einem Source-Anschluß eines anderen MOS-Transistors verbunden ist.

17. Schaltung nach Anspruch 4, bei der zwischen der Versor gungsspannung (Vdd) und einem Pumpkondensator in jeder der ersten und zweiten Begrenzerschaltung (48, 49) eine Vielzahl NMOS-Transistoren vorgesehen ist, die zueinander parallel geschaltet sind, wobei jedes Drain der NMOS-Transistoren mit dem entsprechenden Gate der NMOS-Transistoren verbunden ist.

18. Schaltung nach Anspruch 4, bei der der erste und vierte Pumpkondensator (41, 44) jeweils aus einem Kondensator des P- Typs gebildet sind.

19. Schaltung nach Anspruch 18, bei der der erste und vierte Kondensator (41', 44') jeweils mit einem Kondensator des N- Typs kompatibel sind.