DE4442848C2 - Spannungsabwärtswandler für eine Halbleiterspeichervorrichtung - Google Patents
Spannungsabwärtswandler für eine HalbleiterspeichervorrichtungInfo
- Publication number
- DE4442848C2 DE4442848C2 DE4442848A DE4442848A DE4442848C2 DE 4442848 C2 DE4442848 C2 DE 4442848C2 DE 4442848 A DE4442848 A DE 4442848A DE 4442848 A DE4442848 A DE 4442848A DE 4442848 C2 DE4442848 C2 DE 4442848C2
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- lowered
- node
- memory
- overshoot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dram (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Static Random-Access Memory (AREA)
- Dc-Dc Converters (AREA)
Description
Die vorliegende Erfindung betrifft allgemein einen Spannungs
abwärtswandler, der in einer Halbleiterspeichervorrichtung
vorgesehen ist, um Speicherblöcken und Speicherperipherie
schaltkreisen eine Treiberspannung zuzuführen, und insbeson
dere einen Spannungsabwärtswandler für eine Halbleiterspei
chervorrichtung, die dazu in der Lage ist, eine Treiberspan
nung zu erzeugen, die einen konstanten Pegel hat, der ungeach
tet schneller Last- bzw. Stromänderungen in den Speicherblöcken
und den Speicherperi
pherieschaltkreisen konstant und stabil ist.
Aus der DE 39 23 632 C2 ist ein Versorgungsspannungswandler
für eine Halbleiterspeichervorrichtung bekannt, dessen Strom
verbrauch gering ist und mit hoher Geschwindigkeit betrieben
werden kann. Der beschriebene Versorgungsspannungswandler ent
hält mehrere Stromversorgungsteile, die durch eine äußere Ver
sorgungsspannung oder eine davon abgeleitete Spannung versorgt
werden, um eine innere Versorgungsspannung an eine zugeordnete
Halbleitervorrichtung abzugeben. Jede der Stromversor
gungsteile besteht dabei aus zwei Teilen, wobei das erste Teil
die innere Versorgungsspannung nur während Perioden höheren
Energieverbrauchs der zugeordneten Halbleitervorrichtung ab
gibt und das zweite Stromversorgungsteil die innere Versor
gungsspannung kontinuierlich abgibt, um die zugeordnete Halb
leitervorrichtung zu versorgen. Dabei enthält das erste Strom
versorgungsteil einen Differenzverstärker, der durch ein Im
pulssignal aktiviert wird, sowie ein erstes Leistungsbauteil,
das die innere Versorgungsspannung in Abhängigkeit vom Aus
gangssignal des ersten Differenzverstärkers abgibt. Das zweite
Stromversorgungsteil enthält ebenfalls einen Differenzverstär
ker, der kontinuierlich aktiviert ist, sowie ein Leistungsbau
teil, das die innere Versorgungspannung in Abhängigkeit von
dein Ausgangssignal des Differenzverstärkers abgibt.
Eine Halbleiterspeichervorrichtung umfaßt üblicherweise Spei
cherblöcke zum Speichern einer Mehrzahl von binären Informa
tionen und Speicherperipherieschaltkreise zum Treiben der
Speicherblöcke. Die Speicherblöcke und Speicherperipherie
schaltkreise werden nachfolgend als "interner Schaltkreis" be
zeichnet. Die Halbleiterspeichervorrichtung umfaßt ferner ei
nen Spannungsabwärtswandler zum Absenken einer Versorgungs
spannung von einem externen Leistungsversorgungsschaltkreis
auf einen gewünschten Pegel und zum Zuführen der abgesenkten
Spannung zu dem internen Schaltkreis, um einen Niedriglei
stungsbetrieb sicherzustellen und die Zuverlässigkeit von
Transistoren zu erhöhen. Ein derartiger Spannungsabwärtswand
ler für die Halbleiterspeichervorrichtungen hat jedoch den
Nachteil, daß er eine instabile Spannung einschließlich einer
Wechselstromkomponente, wie beispielsweise einer Überschuß- oder
Überschwingungsspannung aufgrund einer Überlastung des
internen Schaltkreises erzeugt. Dieses Problem des herkömmli
chen Spannungsabwärtswandlers für die Halbleiterspeichervor
richtung wird nachfolgend im einzelnen in bezug auf Fig. 1
erläutert.
In Fig. 1 ist ein Schaltungsdiagramm des herkömmlichen Span
nungsabwärtswandlers für die Halbleiterspeichervorrichtung
gezeigt. Der herkömmliche Spannungsabwärtswandler umfaßt
demnach einen Spannungsabsenkungstreiber 11. Der Spannungs
absenkungstreiber 11 umfaßt Bereitschafts- und Aktivitäts
treiber 12 und 13 zum gemeinsamen Eingeben einer Bezugsspan
nung VR von einem (nicht gezeigten) Bezugsspannungserzeuger
durch einen Knoten N1 (vorliegend wird unter "Knoten" entwe
der eine Leitung oder ein Verknüpfungspunkt von Leitungen
verstanden). Dieser Bereitschaftstreiber 12 wird in Erwide
rung auf ein externes Bereitschaftssteuerungssignal SCS be
trieben, das durch einen Knoten N2 angelegt wird, um dadurch
eine erste Treiberspannung eines gewünschten Pegels an einen
internen Schaltkreis 14 anzulegen, der an einen Knoten N4
angeschlossen ist. Zu diesem Zweck arbeitet der Bereit
schaftstreiber 12 als Spannungsfolger, indem er einen Diffe
renzverstärker zum Differenzverstärken der Bezugsspannung VR
an dem Knoten N1 und der abgesenkten Spannung am Knoten N4
und einen Ausgangsteil zum Übertragen eines Ausgangssignals
des Differenzverstärkers zu dem Knoten N4 umfaßt. Die erste
Treiberspannung von dem Bereitschaftstreiber 12 wird mit ei
nem gewünschten Verhältnis variiert, wenn die Bezugsspannung
VR variiert wird. Der Differenzverstärker umfaßt fünf MOS-Transistoren
Q1 bis Q5, die in Erwiderung auf das Bereit
schaftssteuersignal SCS betrieben werden. Der Ausgangsteil
umfaßt zwei MOS-Transistoren Q6 und Q7, die in Erwiderung
auf das Bereitschaftssteuersignal SCS betrieben werden.
Der Aktivitätstreiber 13 wird in Erwiderung auf ein externes
Aktivitätssteuersignal ACS betrieben, das durch einen Knoten
N3 angelegt wird, wodurch eine zweite Treiberspannung eines
gewünschten Pegels an den internen Schaltkreis 14 angelegt
wird, der an den Knoten N4 angeschlossen ist. Zu diesem
Zweck arbeitet der Aktivitätstreiber 13 als Spannungsfolger,
indem er einen Differenzverstärker zum Differenzverstärken
der Bezugsspannung VR am Knoten N1 und der abgesenkten Span
nung am Knoten N4 und einen Ausgangs-MOS-Transistor Q14 zum
Puffern eines Ausgangs des Differenzverstärkers und Übertra
gen des gepufferten Ausgangssignals zu dem Knoten N4 umfaßt.
Die zweite Treiberspannung von dem Aktivitätstreiber 13 wird
unter einem gewünschten Verhältnis variiert, wenn die Be
zugsspannung VR variiert wird, und ihr Pegel ist höher als
derjenige der ersten Treiberspannung. Der Differenzverstär
ker umfaßt sechs MOS-Transistoren Q8 bis Q13, die in Erwide
rung auf das Aktivitätssteuersignal ACS betrieben werden.
In dem Aktivitätstreiber 13 umfaßt die Treiberspannung am
Knoten N4 jedoch eine Wechselstromrauschkomponente, wie bei
spielsweise ein Überschwingen, wenn der interne Schaltkreis
14 im Aktivitätsmodus überlastet wird. In dem Fall, daß die
Ströme im internen Schaltkreis 14 schnell ansteigen, wird
der MOS-Transistor Q14 im einzelnen durch die Treiberspan
nung Vint an dem Knoten N4, die schlagartig oder abrupt auf
VoL (nahe der Massespannung) abgesenkt wird, stark oder
kräftig eingeschaltet. Sobald er eingeschaltet wird, erhöht
der MOS-Transistor Q14 den Betrag oder die Höhe eines
Stroms, der von einer ersten Spannungsversorgungsquelle VCC
zu dem Knoten N4 über seine Source und seinen Drain fließt,
um die abgesenkte Treiberspannung Vint am Knoten N4 zu kom
pensieren. Obwohl die abgesenkte Treiberspannung Vint, am
Knoten N4 bis auf den Pegel der Bezugsspannung Vr kompen
siert wird, hält der MOS-Transistor Q14 jedoch die Höhe des
Stroms, die dem Knoten N4 zugeführt wird, weitgehend auf
recht, wodurch das Überschwingen verursacht wird, das in der
Treiberspannung Vint zu erzeugen ist.
Die vorliegende Erfindung ist im Hinblick auf das vorstehend
genannte Problem gemacht worden. Die Aufgabe der vorliegen
den Erfindung besteht darin, einen Spannungsabwärtswandler
zu schaffen, der dazu in der Lage ist, eine abgesenkte Span
nung zu erzeugen, die einen Pegel aufweist, der ungeachtet
schneller Last- bzw. Stromänderungen in den
Speicherblöcken und Speicherperipherie
schaltkreisen bzw. deren Überlastung konstant und stabil ist.
Gelöst wird diese Aufgabe durch die Merkmale des Anspruchs
1. Eine vorteilhafte Weiterbildung der Erfindung ist im An
spruch 2 genannt.
Demnach schafft die Erfindung einen Spannungsabwärtswandler
für eine Halbleiterspeichervorrichtung mit Speicherblöcken
zum Speichern einer Mehrzahl von binären Informationen,
Speicherperipherieschaltkreisen zum Steuern der Speicher
blöcke und einer Bezugsspannungserzeugungseinrichtung zum
Teilen einer Versorgungsspannung von einem externen Span
nungsversorgungsschaltkreis zum Antreiben der Speicherblöcke
und der Speicherperipherieschaltkreise, wobei der Spannungs
abwärtswandler eine Spannungsabsenkungstreibereinrichtung
zum Absenken einer Bezugsspannung von der Bezugsspannungser
zeugungseinrichtung auf unterschiedliche Pegel gemäß Bereit
schafts- und Aktivitätsbetriebsarten und zum Zuführen der
abgesenkten Spannung an die Speicherblöcke und die Speicher
peripherieschaltkreise umfaßt, eine Überschwingungsermitt
lungseinrichtung zum Ermitteln, ob ein Pegel der abgesenkten
Spannung von der Spannungsabsenkungstreibereinrichtung einen
gewünschten Spannungspegel übertritt, und eine Spannungsre
geleinrichtung zum Regeln des Pegels der abgesenkten Span
nung von der Spannungsabsenkungstreibereinrichtung, die den
Speicherblöcken und den Speicherperipherieschaltkreisen in
Erwiderung auf ein Ausgangssignal von der Überschwingungser
mittlungseinrichtung zugeführt wird, um eine Überschwin
gungskomponente zu entfernen, die in der abgesenkten Span
nung von der Spannungsabsenkungstreibereinrichtung erzeugt
wird.
Nachfolgend wird die Erfindung anhand der Zeichnung bei
spielhaft näher erläutert; es zeigen:
Fig. 1 ein Schaltungsdiagramm eines herkömmlichen Spannungs
abwärtswandlers für eine Halbleiterspeichervorrichtung,
Fig. 2 ein Blockdiagramm eines Spannungsabwärtswandlers für
eine Halbleiterspeichervorrichtung gemäß der vorliegenden
Erfindung,
Fig. 3 ein detailliertes Schaltungsdiagramm einer Ausfüh
rungsform eines Überschwingungsdetektors in Fig. 2,
Fig. 4 ein detailliertes Schaltungsdiagramm einer Ausfüh
rungsform eines Selbstverzögerungsimpulsgenerators in Fig.
2,
Fig. 5A und 5B Wellenformdiagramme von Eingangs- und Aus
gangssignalen des Generators von Fig. 4,
Fig. 6 ein detailliertes Schaltungsdiagramm einer Ausfüh
rungsform einer Stromsenke in Fig. 2 und
Fig. 7 ein detailliertes Schaltungsdiagramm einer alternati
ven Ausführungsform der Stromsenke in Fig. 2.
Fig. 1 ist einleitend zum Stand der Technik abgehandelt wor
den. Nachfolgend wird die Erfindung anhand der Fig. 2 bis 7
erläutert.
In Fig. 2 ist ein Blockdiagramm eines Spannungsabwärtswand
lers für eine Halbleiterspeichervorrichtung gemäß der vor
liegenden Erfindung gezeigt. Einige Teile dieses Wandlers
sind dieselben wie diejenigen des in Fig. 1 gezeigten Wand
lers, weshalb gleiche Bezugszeichen die gleichen Teile in
den Fig. 1 und 2 bezeichnen. Wie in Fig. 2 gezeigt, umfaßt
der Spannungsabwärtswandler einen Spannungsabsenkungstreiber
11 und einen Spannungskomparator 15 zum gemeinsamen Eingeben
der Bezugsspannung VR von dem (nicht gezeigten) Bezugsspan
nungsgenerator durch den Knoten N1. Der Spannungsabsen
kungstreiber 11 wird in zwei Betriebsarten betrieben, näm
lich einer Bereitschaftsbetriebsart und einer Aktivitätsbe
triebsart in Erwiderung auf die externen Bereitschafts- und
Aktivitätssteuersignale SCS und ACS, die durch die Knoten N2
und N3 jeweils an ihn angelegt werden. Sobald der Absen
kungsspannungstreiber 11 das Bereitschaftssteuersignal SCS
empfängt, senkt er die Bezugsspannung VR auf einen ersten
gewünschten Pegel ab und führt die abgesenkte Spannung Vint
dem internen Schaltkreis 14 durch den Knoten N4 zu. Wenn der
Spannungsabsenkungstreiber 11 hingegen das Aktivitätssteuer
signal ACS empfängt, senkt er die Bezugsspannung VR auf ei
nen zweiten gewünschten Pegel ab und legt die abgesenkte
Spannung Vint an den internen Schaltkreis 14 durch den Kno
ten N4 an. Der erste gewünschte Pegel ist niedriger als der
zweite gewünschte Pegel. Der interne Schaltkreis 14 umfaßt
die Speicherblöcke und die Speicherperipherieschaltkreise
der Halbleiterspeichervorrichtung, wie vorstehend ausge
führt.
Der Spannungskompensator 15 umfaßt einen Überschwingungsde
tektor 16 zum Eingeben des Aktivitätssteuersignals ACS von
dem Knoten N3, einen Selbstverzögerungsimpulsgenerator 17
zum Erzeugen eines Impulssignals einer gewünschten Impuls
breite in Erwiderung auf ein Ausgangssignal von dem Über
schwingungsdetektor 16 und eine Stromsenke 18, die in Erwi
derung auf das Impulssignal von dem Selbstverzögerungsim
pulsgenerator 17 betrieben wird. Der Überschwingungsdetektor
16 wird für eine Zeitperiode betrieben, in der das Aktivi
tätssteuersignal ACS an ihn angelegt wird. Im Betrieb führt
der Überschwingungsdetektor 16 eine Differenzverstärkung der
Bezugsspannung VR am Knoten N1 und der abgesenkten Spannung
Vint am Knoten N4 durch, um ein Überschwingungsermitt
lungsimpulssignal Vintdet zu erzeugen. Das Überschwingungs
ermittlungsimpulssignal Vintdet von dem Überschwingungsde
tektor 16 hat eine Impulsbreite entsprechend einer Zeitperi
ode, in der der Pegel der abgesenkten Spannung Vint höher
bleibt als derjenige der Bezugsspannung VR. Der Selbstverzö
gerungsimpulsgenerator 17 erzeugt das Impulssignal der ge
wünschten Impulsbreite, beginnend mit einer abfallenden
Flanke des Überschwingungsermittlungsimpulssignals Vintdet
von dem Überschwingungsdetektor 16. Die Stromsenke 18 wird
für eine Zeitperiode der Impulsbreite des Impulssignals von
dem Selbstverzögerungsimpulsgenerator 17 betrieben, um einen
Teil der abgesenkten Spannung Vint an dem Knoten N4 zu sper
ren oder stumm zu schalten. Der Sperrbetrieb der Stromsenke
18 führt zu einer Entfernung einer Überschwingungskompo
nente, die in der abgesenkten Spannung Vint am Knoten N4 er
zeugt wird.
In Fig. 3 ist ein detailliertes Schaltungsdiagramm einer
Ausführungsform des Überschwingungsdetektors 16 in Fig. 2
gezeigt. Demnach umfaßt der Überschwingungsdetektor 16 kas
kadierte Differenzverstärker zum Vergleichen des Pegels der
abgesenkten Spannung Vint am Knoten N4 mit demjenigen der
Bezugsspannung VR am Knoten N1.
In der Bereitschaftsbetriebsart, in der das Aktivitätssteu
ersignal ACS einen niedrigen logischen Zustand oder Pegel
hat, wird ein aus acht MOS-Transistoren Q15 bis Q22 beste
hender erster Signalspeicher-Differenzverstärker ausge
schaltet, um ein Signal niedrigen logischen Zustands an den
Knoten N12 und N13 zu erzeugen. Ein aus sechs MOS-Transisto
ren Q23 bis Q28 bestehender zweiter Differenzverstärker wird
ausgeschaltet, um ein Signal mit vorgeladenem hohem logi
schen Zustand oder Pegel als das Überschwingungsermitt
lungsimpulssignal Vintdet zu erzeugen.
In der aktiven Betriebsart, bei der das Aktivitätssteuer
signal ACS einen hohen logischen Zustand hat, werden hinge
gen die beiden Differenzverstärker getrieben oder angetrie
ben. Im einzelnen vergleicht der aus den acht MOS-Transisto
ren Q15 bis Q22 bestehende erste Differenzverstärker den Pe
gel der abgesenkten Spannung Vint mit demjenigen der Bezugs
spannung VR. Daraufhin verstärkt der aus den sechs MOS-Tran
sistoren Q23 bis Q28 bestehende zweite Differenzverstärker
ein Ausgangssignal von dem ersten Differenzverstärker und
gibt das verstärkte Signal als das Überschwingungsermitt
lungsimpulssignal Vintdet aus.
Wenn beispielsweise VR < Vint, wird die Höhe des Stroms
durch den MOS-Transistor Q18 größer als die Höhe des Stroms
durch den MOS-Transistor Q19, weil die Höhe des Stroms durch
den MOS-Transistor Q17 größer wird als die Höhe des Stroms
durch den MQS-Transistor Q16. Dadurch wird an dem Knoten N13
ein Signal hohen logischen Zustands erzeugt, während an dem
Knoten N12 ein Signal niedrigen logischen Zustands erzeugt
wird. Die Höhe des Stroms durch den MOS-Transistor Q26, der
das Signal hohen logischen Zustands an dem Knoten N13 ein
gibt, wird daraufhin größer als die Höhe des Stroms durch
den MOS-Transistor Q25, der das Signal niedrigen logischen
Zustands an dem Knoten N12 eingibt. Das Überschwingungser
mittlungsimpulssignal Vintdet an dem Knoten N9 wird dadurch
von seinem hohen logischen Zustand in seinen niedrigen logi
schen Zustand überführt.
Wenn hingegen VR < Vint, wird die Höhe des Stroms durch den
MOS-Transistor Q16 größer als die Höhe des Stroms durch den
MOS-Transistor Q17. Dadurch wird an dem Knoten N13 ein
Signal niedrigen logischen Zustands erzeugt, während an dem
Knoten N12 ein Signal hohen logischen Zustands erzeugt wird.
Die Höhe des Stroms durch den MOS-Transistor Q25, der das
Signal hohen logischen Zustands am Knoten N12 eingibt, wird
deshalb größer als die Höhe des Stroms durch den MOS-Tran
sistor Q26, der das Signal niedrigen logischen Zustands am
Knoten N13 eingibt. Das Überschwingungsermittlungsimpuls
signal Vintdet am Knoten N9 wird dadurch von seinem niedri
gen logischen Zustand in seinen hohen logischen Zustand
überführt.
In Fig. 4 ist ein detailliertes Schaltungsdiagramm einer
Ausführungsform des Selbstverzögerungsimpulsgenerators 17 in
Fig. 2 gezeigt. Der Selbstverzögerungsimpulsgenerator 17
gibt das Überschwingungsermittlungsimpulssignal Vintdet, wie
in Fig. 5A gezeigt, von dem Überschwingungsdetektor 16 in
den Fig. 2 und 3 durch den Knoten N9 ein und erzeugt das Im
pulssignal der gewünschten Impulsbreite, wie in Fig. 5B ge
zeigt, beginnend mit der abfallenden Flanke des eingegebenen
Überschwingungsermittlungsimpulssignals Vintdet. Zu diesem
Zweck umfaßt der Selbstverzögerungsimpulsgenerator 17 einen
Inverter G2 zum Invertieren des Überschwingungsermitt
lungsimpulssignals Vintdet von dem Knoten N9, und eine Ver
zögerungsleitung 19 und ein NAND-Gate G6 zum gemeinsamen
Eingeben des durch den Inverter G2 invertierten Überschwin
gungsermittlungsimpulssignals.
Die Verzögerungsleitung 19 umfaßt drei Inverter G3 bis G5,
die in Reihe zwischen den Inverter G2 und das NAND-Gate G6
geschaltet sind, und einen Kondensator C1, der zwischen ei
nen Ausgangsanschluß des Inverters G3 und eine zweite Span
nungsversorgungsquelle Vss geschaltet ist. Die Verzögerungs
leitung 19 verzögert durch den Inverter G2 das Überschwin
gungsermittlungsimpulssignal für eine vorbestimmte Zeitperi
ode und invertiert das verzögerte Überschwingungsermitt
lungsimpulssignal erneut. Das verzögerte und invertierte
Überschwingungsermittlungsimpulssignal von der Verzögerungs
leitung 19 wird dem NAND-Gate G6 zugeführt. Die Verzöge
rungszeit der Verzögerungsleitung 19 entspricht der Summe
der Ausbreitungsverzögerungszeiten der drei Inverter G3 bis
G5.
Das NAND-Gate G6 NANDed das Ausgangssignal von dem Inverter
G2 und das Ausgangssignal von der Verzögerungsleitung 19 und
gibt das resultierende Signal aus. Das Ausgangssignal von
dem NAND-Gate G6 hat eine Breite des Impulses niedrigen lo
gischen Zustands entsprechend der Verzögerungszeit der Ver
zögerungsleitung 19. Das Ausgangssignal von dem NAND-Gate G6
wird daraufhin an einen Inverter G7 angelegt. Der Inverter
G7 invertiert das Ausgangssignal von dem NAND-Gate G6, um
ein Impulssignal det zu erzeugen, wie in Fig. 5B gezeigt.
Das Impulssignal det wird daraufhin der Stromsenke 18 in
Fig. 2 durch einen Knoten N10 zugeführt. Das Impulssignal
det wird in dem Zeitpunkt von seinem niedrigen logischen Zu
stand in seinen hohen logischen Zustand überführt, in dem
der Pegel der abgesenkten Spannung Vint an dem Knoten N4
größer wird als derjenige der Bezugsspannung VR an dem Kno
ten N1 und verbleibt daraufhin für die Verzögerungszeit der
Verzögerungsleitung 19 in seinem hohen logischen Zustand.
In Fig. 6 ist ein detailliertes Schaltungsdiagramm einer
Ausführungsform der Stromsenke 18 in Fig. 2 gezeigt. Demnach
umfaßt die Stromsenke 18 einen MOS-Transistor Q29 mit einem
GATE zum Eingeben des Impulssignals det von dem Selbstverzö
gerungsimpulsgenerator 17 in den Fig. 2 und 4 durch den Kno
ten N10. Der MOS-Transistor Q29 wird für eine hohe oder
lange Dauer des Impulssignals det von dem Selbstverzöge
rungsimpulsgenerator 17 eingeschaltet, um die abgesenkte
Spannung Vint von dem Spannungsabsenkungstreiber 11 in Fig.
2 zu der zweiten Versorgungsspannungsquelle Vss durch den
Knoten N4 stumm zu schalten oder zu sperren. Die Überschwin
gungskomponente, die in der abgesenkten Spannung Vint er
zeugt wird, wird dadurch entfernt.
In Fig. 7 ist ein detailliertes Schaltungsdiagramm einer al
ternativen Ausführungsform der Stromsenke 18 in Fig. 2 ge
zeigt. Demnach umfaßt die Stromsenke 18 einen Inverter G8
zum Eingeben des Impulssignals det von dem Selbstverzöge
rungsimpulsgenerator 17 in den Fig. 2 und 4 durch den Knoten
N10 und einen MOS-Transistor Q31 mit einem GATE zum Eingeben
des Impulssignals det von dem Selbstverzögerungsimpulsgene
rator 17 durch den Knoten N10. Der MOS-Transistor Q31 wird
für eine hohe oder lange Dauer des Impulssignals det von dem
Selbstverzögerungsimpulsgenerator 17 eingeschaltet, um die
abgesenkte Spannung Vint von dem Absenkungstreiber 11 in
Fig. 2 zu der zweiten Versorgungsspannungsquelle Vss durch
den Knoten N4 stumm zu schalten oder zu sperren.
Der Inverter G8 invertiert das Impulssignal det von dem Kno
ten N10 und gibt das invertierte Impulssignal an ein GATE
eines MOS-Transistors Q30 aus. Der MOS-Transistor Q30 wird
daraufhin für eine niedrige oder geringe Dauer des Impuls
signals eingeschaltet, das durch den Inverter G8 invertiert
worden ist, um die abgesenkte Spannung Vint von dem Knoten
N10 zu der zweiten Spannungsversorgungsquelle Vss stumm zu
schalten oder zu sperren.
Die beiden MOS-Transistoren Q30 und Q31 sind deshalb dazu
ausgelegt, die abgesenkte Spannung Vint an dem Knoten N10
für die lange oder hohe Dauer des Impulssignals det am Kno
ten N10 zu sperren, um die Überschwingungskomponente zu ent
fernen, die durch die abgesenkte Spannung Vint erzeugt ist.
Außerdemminimieren die beiden MOS-Transistoren Q30 und Q31
die Höhe des Stromverbrauchs während des Sperr- oder Stumm
schaltungsbetriebs.
Wie aus der vorstehend angeführten Beschreibung hervorgeht,
sperrt der Spannungsabwärtswandler für die Halbleiterspei
chervorrichtung gemäß der vorliegenden Erfindung zeitweise
die abgesenkte Spannung, die den Speicherblöcken und den
Speicherperipherieschaltkreisen durch die Anwesenheit einer
Überlastung in den Speicherblöcken und den Speicherperiphe
rieschaltkreisen zugeführt wird, so daß die Erzeugung einer
Überschwingungskomponente in der abgesenkten Spannung ver
hindert werden kann. Der Spannungsabwärtswandler für die
Halbleiterspeichervorrichtung hat deshalb die Wirkung, daß
die Speicherblöcke und die Speicherperipherieschaltkreise
vor einer Überlastung geschützt werden, wodurch die Zuver
lässigkeit der Halbleiterspeichervorrichtung erhöht wird.
Obwohl die bevorzugten Ausführungsformen der vorliegenden
Erfindung beispielhaft erläutert worden sind, erschließen
sich dem Fachmann verschiedene Modifikationen, Zusätze und
Ersätze, ohne vom Umfang und Geist der Erfindung abzuwei
chen, die in den beiliegenden Ansprüchen offenbart ist.
Claims (2)
1. Spannungsabwärtswandler für eine Halbleiterspeichervor
richtung mit Speicherblöcken zum Speichern einer Mehrzahl
von binären Informationen, Speicherperipherieschaltkrei
sen zum Steuern der Speicherblöcke und einer Bezugsspan
nungserzeugungseinrichtung zum Teilen einer Versorgungs
spannung von einem externen Spannungsversorgungsschalt
kreis zum Antreiben der Speicherblöcke und der Speicher
peripherieschaltkreise (14), wobei der Spannungsabwärts
wandler umfaßt:
- - eine Spannungsabsenkungstreibereinrichtung (11) zum Absenken einer Bezugsspannung (VR) von der Bezugs spannungserzeugungseinrichtung auf unterschiedliche Pegel gemäß Bereitschafts- und Aktivitätsbetriebs arten und zum Zuführen der abgesenkten Spannung (Vint) an die Speicherblöcke und die Speicherperiphe rieschaltkreise (14),
- - eine Überschwingungsermittlungseinrichtung (16) zum Ermitteln, ob ein Pegel der abgesenkten Spannung (Vint) von der Spannungsabsenkungstreibereinrichtung (11) einen gewünschten Spannungspegel übertritt, und
- - eine Spannungsregeleinrichtung (17, 18) zum Regeln des Pegels der abgesenkten Spannung (Vint) von der Spannungsabsenkungstreibereinrichtung (11), die den Speicherblöcken und den Speicherperipherieschalt kreisen (14) in Erwiderung auf ein Ausgangssignal von der Überschwingungsermittlungseinrichtung (16) zugeführt wird, um eine Überschwingungskomponente zu entfernen, die in der abgesenkten Spannung (Vint) von der Spannungsabsenkungstreibereinrichtung (11) er zeugt wird.
2. Spannungsabwärtswandler nach Anspruch 1, wobei die Span
nungsregeleinrichtung (17, 18) umfaßt:
- - einen Selbstverzögerungsimpulsgenerator (17) zum Erzeugen eines Impulssignals gewünschter Impulsbrei te, wenn die Überschwingungskomponente in der abge senkten Spannung von der Spannungsabsenkungstreiber einrichtung (11) erzeugt wird, und
- - eine Stromsenke (18) zum Absenken des Pegels der ab gesenkten Spannung (Vint) von der Spannungsabsen kungstreibereinrichtung (11), die den Speicherblöcken und dem Speicherperipherieschaltkreis (14) für eine Zeitperiode der Impulsbreite der Impulssignale von dem Selbstverzögerungsimpulsgenerator (17) zu geführt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930026086A KR0131746B1 (ko) | 1993-12-01 | 1993-12-01 | 내부 강압전원 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4442848A1 DE4442848A1 (de) | 1995-06-08 |
DE4442848C2 true DE4442848C2 (de) | 1997-03-06 |
Family
ID=19369592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4442848A Expired - Fee Related DE4442848C2 (de) | 1993-12-01 | 1994-12-01 | Spannungsabwärtswandler für eine Halbleiterspeichervorrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5493234A (de) |
JP (1) | JP2919761B2 (de) |
KR (1) | KR0131746B1 (de) |
DE (1) | DE4442848C2 (de) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3712083B2 (ja) * | 1995-11-28 | 2005-11-02 | 株式会社ルネサステクノロジ | 内部電源電位供給回路及び半導体装置 |
US5831467A (en) | 1991-11-05 | 1998-11-03 | Monolithic System Technology, Inc. | Termination circuit with power-down mode for use in circuit module architecture |
US6005436A (en) * | 1992-10-07 | 1999-12-21 | Matsushita Electric Industrial Co., Ltd. | Internal reduced-voltage generator for semiconductor integrated circuit |
KR0143344B1 (ko) * | 1994-11-02 | 1998-08-17 | 김주용 | 온도의 변화에 대하여 보상 기능이 있는 기준전압 발생기 |
US5557579A (en) * | 1995-06-26 | 1996-09-17 | Micron Technology, Inc. | Power-up circuit responsive to supply voltage transients with signal delay |
JP3394389B2 (ja) * | 1995-07-13 | 2003-04-07 | シャープ株式会社 | 直流安定化電源回路 |
KR100190366B1 (ko) * | 1996-04-10 | 1999-06-01 | 김영환 | 반도체 메모리 장치 및 그 전원인가방법 |
US5757712A (en) * | 1996-07-12 | 1998-05-26 | International Business Machines Corporation | Memory modules with voltage regulation and level translation |
US6011427A (en) * | 1996-12-20 | 2000-01-04 | Maxim Integrated Products, Inc. | High efficiency base current helper |
DE19816806B4 (de) * | 1998-04-16 | 2012-07-12 | Robert Bosch Gmbh | Zwei elektronische Schaltungen zur Stromregelung mit parallelgeschalteten Stellgliedern mit temperaturabhängiger Aufteilung der Teilströme |
KR100513393B1 (ko) * | 1998-06-19 | 2005-11-24 | 삼성전자주식회사 | 반도체 메모리 장치의 내부 전원전압 발생회로 |
JP3802239B2 (ja) * | 1998-08-17 | 2006-07-26 | 株式会社東芝 | 半導体集積回路 |
US6297671B1 (en) * | 1998-09-01 | 2001-10-02 | Texas Instruments Incorporated | Level detection by voltage addition/subtraction |
KR100298584B1 (ko) * | 1998-09-24 | 2001-10-27 | 윤종용 | 내부전원전압발생회로 |
US6300810B1 (en) | 1999-02-05 | 2001-10-09 | United Microelectronics, Corp. | Voltage down converter with switched hysteresis |
KR100319606B1 (ko) | 1999-02-12 | 2002-01-05 | 김영환 | 전압 강압 회로 |
US6320454B1 (en) | 2000-06-01 | 2001-11-20 | Atmel Corporation | Low power voltage regulator circuit for use in an integrated circuit device |
JP4503150B2 (ja) * | 2000-07-13 | 2010-07-14 | ユナイテッド・マイクロエレクトロニクス・コーポレイション | 電圧ダウンコンバータおよび電圧vccを変換するための方法 |
US6661279B2 (en) * | 2001-04-11 | 2003-12-09 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit which outputs first internal power supply voltage and second internal power supply voltage lower than first internal supply power voltage |
JP2003051548A (ja) * | 2001-08-06 | 2003-02-21 | Sharp Corp | 半導体集積回路装置およびそれを用いた携帯端末 |
DE50305682D1 (de) * | 2002-04-03 | 2006-12-28 | Infineon Technologies Ag | Spannungsregleranordnung |
US20040124909A1 (en) * | 2002-12-31 | 2004-07-01 | Haider Nazar Syed | Arrangements providing safe component biasing |
JP3768202B2 (ja) * | 2003-05-13 | 2006-04-19 | 松下電器産業株式会社 | 半導体集積回路 |
US6909320B2 (en) * | 2003-06-19 | 2005-06-21 | Freescale Semiconductor, Inc. | Method and apparatus for dual output voltage regulation |
US6933769B2 (en) * | 2003-08-26 | 2005-08-23 | Micron Technology, Inc. | Bandgap reference circuit |
KR100626367B1 (ko) * | 2003-10-02 | 2006-09-20 | 삼성전자주식회사 | 내부전압 발생장치 |
JP3967722B2 (ja) * | 2004-01-15 | 2007-08-29 | 株式会社東芝 | 半導体装置 |
KR100670700B1 (ko) * | 2004-10-30 | 2007-01-17 | 주식회사 하이닉스반도체 | 지연고정루프의 전원공급회로 |
KR100693783B1 (ko) * | 2004-11-04 | 2007-03-12 | 주식회사 하이닉스반도체 | 내부전원 발생장치 |
KR100610020B1 (ko) * | 2005-01-13 | 2006-08-08 | 삼성전자주식회사 | 반도체 메모리 장치에서의 셀 파워 스위칭 회로와 그에따른 셀 파워 전압 인가방법 |
KR100733419B1 (ko) * | 2005-04-30 | 2007-06-29 | 주식회사 하이닉스반도체 | 내부전원 생성장치 |
KR100733414B1 (ko) * | 2005-04-30 | 2007-06-29 | 주식회사 하이닉스반도체 | 내부전원 생성장치 |
US7248531B2 (en) * | 2005-08-03 | 2007-07-24 | Mosaid Technologies Incorporated | Voltage down converter for high speed memory |
KR100780623B1 (ko) * | 2006-06-30 | 2007-11-29 | 주식회사 하이닉스반도체 | 반도체 소자의 내부전압 생성장치 |
KR20130022118A (ko) * | 2011-08-25 | 2013-03-06 | 에스케이하이닉스 주식회사 | 전원 모니터링 테스트회로 및 이를 이용한 전원 모니터링 방법 |
US9292721B2 (en) * | 2013-03-01 | 2016-03-22 | Texas Instruments Incorporated | NFC receiver architecture with improved power sensitivity |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5046052A (en) * | 1988-06-01 | 1991-09-03 | Sony Corporation | Internal low voltage transformation circuit of static random access memory |
JPH02195596A (ja) * | 1989-01-24 | 1990-08-02 | Hitachi Ltd | 半導体集積回路装置 |
JP2801654B2 (ja) * | 1989-06-30 | 1998-09-21 | 株式会社東芝 | ダイナミック型半導体記憶装置 |
JPH03290895A (ja) * | 1990-04-06 | 1991-12-20 | Sony Corp | 半導体集積回路装置 |
US5063304A (en) * | 1990-04-27 | 1991-11-05 | Texas Instruments Incorporated | Integrated circuit with improved on-chip power supply control |
KR100209449B1 (ko) * | 1990-05-21 | 1999-07-15 | 가나이 쓰토무 | 반도체 집적회로 장치 |
JP2527835B2 (ja) * | 1990-07-31 | 1996-08-28 | 三菱電機株式会社 | 半導体装置 |
US5416747A (en) * | 1992-07-15 | 1995-05-16 | Kawasaki Steel Corporation | Semiconductor memory driven at low voltage |
US5434498A (en) * | 1992-12-14 | 1995-07-18 | United Memories, Inc. | Fuse programmable voltage converter with a secondary tuning path |
-
1993
- 1993-12-01 KR KR1019930026086A patent/KR0131746B1/ko not_active IP Right Cessation
-
1994
- 1994-11-29 US US08/348,992 patent/US5493234A/en not_active Expired - Lifetime
- 1994-12-01 JP JP6298367A patent/JP2919761B2/ja not_active Expired - Fee Related
- 1994-12-01 DE DE4442848A patent/DE4442848C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE4442848A1 (de) | 1995-06-08 |
KR950021481A (ko) | 1995-07-26 |
JP2919761B2 (ja) | 1999-07-19 |
US5493234A (en) | 1996-02-20 |
KR0131746B1 (ko) | 1998-04-14 |
JPH07192465A (ja) | 1995-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4442848C2 (de) | Spannungsabwärtswandler für eine Halbleiterspeichervorrichtung | |
DE4037206C2 (de) | Versorgungsspannungs-Steuerschaltkreis mit der Möglichkeit des testweisen Einbrennens ("burn-in") einer internen Schaltung | |
DE4205040C2 (de) | Halbleitervorrichtung und Verfahren zum Überwachen eines Potentials auf einer internen Versorgungsspannungsleitung derselben | |
DE4039524C2 (de) | Substratspannungserzeuger für eine Halbleitereinrichtung und Verfahren zum Erzeugen einer Substratspannung | |
DE4243397C2 (de) | Konstantspannungsgenerator | |
DE10237995B4 (de) | Interne Spannungserzeugungsschaltung, zugehöriges Halbleiterspeicherbauelement und Leistungszufuhrverfahren | |
DE4447250C2 (de) | Datenausgabepuffer | |
DE19812096A1 (de) | Ladepumpenschaltung für ein Halbleiterspeichergerät | |
DE19549532B4 (de) | Synchrone Halbleiterspeichervorrichtung mit Selbstvorladefunktion | |
DE4305864C2 (de) | Ausgabepufferschaltung | |
DE102006050103A1 (de) | ZQ-Eichschaltung und Halbleitervorrichtung | |
DE3923632A1 (de) | Versorgungsspannungswandler fuer hochverdichtete halbleiterspeichereinrichtungen | |
DE4207999A1 (de) | Adresseingabepuffereinrichtung | |
DE10106775B9 (de) | Spannungsdetektionsschaltung für ein Halbleiterspeicherbauelement | |
DE4445750A1 (de) | Rückwärts-Vorspannungs-Spannungsgenerator | |
DE69025875T2 (de) | Leseverstärker | |
DE4142065C2 (de) | Leseverstärkersteuerungsschaltkreis für eine Halbleiterspeichervorrichtung | |
DE69029497T2 (de) | Schaltung zur Verhinderung von Querströmen | |
DE19954564A1 (de) | Steuerungsschaltung für die CAS-Verzögerung | |
DE4125086C2 (de) | Integrierte Halbleiterschaltungsvorrichtung mit innerem Spannungswandler und Initialisierungsschaltung | |
DE69738366T2 (de) | Pull-Up-Schaltung und damit ausgerüstete Halbleitervorrichtung | |
DE69532071T2 (de) | Aufwärtswandlerschaltung | |
DE19650149C2 (de) | Integrierte Halbleiterschaltung mit Zwischenpotential-Erzeugungsschaltung | |
DE4332583B4 (de) | Schaltung zum Klemmen eines Freigabetaktsignales für eine Halbleiterspeichervorrichtung | |
DE19834957C2 (de) | Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140701 |