DE4332583B4 - Schaltung zum Klemmen eines Freigabetaktsignales für eine Halbleiterspeichervorrichtung - Google Patents
Schaltung zum Klemmen eines Freigabetaktsignales für eine Halbleiterspeichervorrichtung Download PDFInfo
- Publication number
- DE4332583B4 DE4332583B4 DE4332583A DE4332583A DE4332583B4 DE 4332583 B4 DE4332583 B4 DE 4332583B4 DE 4332583 A DE4332583 A DE 4332583A DE 4332583 A DE4332583 A DE 4332583A DE 4332583 B4 DE4332583 B4 DE 4332583B4
- Authority
- DE
- Germany
- Prior art keywords
- signal
- bit line
- line precharge
- generating
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
- G11C5/146—Substrate bias generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
Schaltung
zum Klemmen eines Freigabetaktsignales für eine Halbleiterspeichervorrichtung, mit:
a) einer Einrichtung (1) zum Erzeugen eines Einstellsignales (S1) für eine rückwärtsgerichtete Vorspannung, wenn die rückwärtsgerichtete Vorspannung (VBB) einen Bezugsspannungspegel für die rückwärtsgerichtete Vorspannung erreicht hat; und
b) einer Einrichtung (8) zum Erzeugen eines Leistungshochfahrsignales (S2), wenn die Leistung eingestellt ist;
gekennzeichnet durch
c) eine Einrichtung (9) zum Erzeugen einer Bitleitungs-Vorladespannung (VBLP);
d) eine Steuereinrichtung (15) zum Halten der Bitleitungs-Vorladespannung (VBLP) auf einem Massespannungspegel in Abhängigkeit von dem Einstellsignal (S1) für die rückwärtsgerichtete Vorspannung und dem Leistungshochfahrsignal (S2);
e) eine Einrichtung (11) zum Erzeugen eines Bitleitungs-Vorladespannungs-Einstellsignales (S3), wenn die Bitleitungs-Vorladespannung (VBLP) einen Bezugsspannungspegel für die Bitleitungs-Vorladespannung erreicht hat;
f) eine Freigabetakt-Durchlaßsignal-Generatoreinrichtung (12, 13) zum Erzeugen eines Freigabetakt-Durchlaßsignales (S4) in Abhängigkeit von dem Bitleitungs-Vorla despannungs-Einstellsignal (S3) und dem Leistungshochfahrsignal (S2); und
g) eine Einrichtung (7) zum Übertragen des Freigabetaktsignales (/RAS) in Abhängigkeit von dem...
a) einer Einrichtung (1) zum Erzeugen eines Einstellsignales (S1) für eine rückwärtsgerichtete Vorspannung, wenn die rückwärtsgerichtete Vorspannung (VBB) einen Bezugsspannungspegel für die rückwärtsgerichtete Vorspannung erreicht hat; und
b) einer Einrichtung (8) zum Erzeugen eines Leistungshochfahrsignales (S2), wenn die Leistung eingestellt ist;
gekennzeichnet durch
c) eine Einrichtung (9) zum Erzeugen einer Bitleitungs-Vorladespannung (VBLP);
d) eine Steuereinrichtung (15) zum Halten der Bitleitungs-Vorladespannung (VBLP) auf einem Massespannungspegel in Abhängigkeit von dem Einstellsignal (S1) für die rückwärtsgerichtete Vorspannung und dem Leistungshochfahrsignal (S2);
e) eine Einrichtung (11) zum Erzeugen eines Bitleitungs-Vorladespannungs-Einstellsignales (S3), wenn die Bitleitungs-Vorladespannung (VBLP) einen Bezugsspannungspegel für die Bitleitungs-Vorladespannung erreicht hat;
f) eine Freigabetakt-Durchlaßsignal-Generatoreinrichtung (12, 13) zum Erzeugen eines Freigabetakt-Durchlaßsignales (S4) in Abhängigkeit von dem Bitleitungs-Vorla despannungs-Einstellsignal (S3) und dem Leistungshochfahrsignal (S2); und
g) eine Einrichtung (7) zum Übertragen des Freigabetaktsignales (/RAS) in Abhängigkeit von dem...
Description
- Die vorliegende Erfindung betrifft eine sogenannte Clamping-Schaltung bzw. Schaltung zum Klemmen eines Freigabetaktsignales für eine Halbleiterspeichervorrichtung (wobei der Begriff "Freigabetaktsignal" beispielsweise ein Reihenadressabtastsignal bezeichnet, welches als "/RAS"-Signal benannt wird, wobei in der nachfolgenden Beschreibung die Bezeichnung "/RAS" für das Freigabetaktsignal verwendet wird), wobei das Klemmen dieses Signales während der anfänglichen Einstellung des Reihenadressabtastsignales der Halbleiterspeichervorrichtung vorgenommen wird, wobei die /RAS-Signale als Hauptsignale auf dem Chip erst dann erzeugt werden, wenn die letzte Vorladespannung für eine geladene Bitleitung (charged bit line pre-charge voltage = VBLP) den gewünschten Pegel erreicht hat.
-
1 zeigt eine bekannte Schaltung zum Klemmen der /RAS-Signale (wobei "/" das balkenförmige Negationszeichen bezeichnet), welche folgende Merkmale umfaßt: einen VBB-Sensor1 , um zu erfassen, ob die Spannung, die während der Erzeugung einer rückwärts gerichteten Vorspannung (back bias voltage = VBB) erzeugt wird, einen vorbestimmten Pegel erreicht hat; einen Transistor (MP1)3 und einen Ringoszillator2 zum Treiben einer Ladungspumpschaltung4 , bis ein gewünschter VBB-Pegel erreicht ist; einen Inverter6 und eine Halteschaltung5 zum Verhindern des Treibens einer NOR-Schaltung7 , wobei die NOR-Schaltung7 , ein Takt-Ein-Signal während der anfänglichen Zeitdauer der Erzeugung der rückgerichteten Vorspannung VBB "niedrig" bleibt, wobei die NOR-Schaltung7 das Takt-Ein-Signal in Reaktion auf das /RAS Signal überträgt, nachdem die rück wärtsgerichtete Vorspannung VBB einmal eingestellt worden ist. - Die Halteschaltung
5 umfaßt zwei NOR-Gatter, nämlich die Gatter, NOR1 und NOR2, um sowohl das Signal von dem VBB-Sensor1 als auch das Signal von einem Leistungshochfahrgenerator8 empfängt, wobei die NOR-Schaltung7 das /RAS-Signal und das Ausgangssignal des Inverters6 empfängt. - Die NOR-Schaltung
7 umfaßt zwei pMOS-Transistoren MP2, MP3 und zwei nMOS-Transistoren MN1, MN2. Die Transistoren MP2, MP3 und der Transistor MN2 sind in Reihe zwischen den Leistungsversorgungsspannungen VDD und VSS geschaltet. Die Gates der Transistoren MP2 und MN1 sind miteinander verbunden und werden mit einem invertierten Ausgangssignal der Halteschaltung5 versorgt. Drain und Source der Transistoren MN1 und MN2 sind miteinander verbunden. Das Takt-Ein-Signal wird ausgangsseitig von einem Kontakt der Drains erzeugt. - Wenn die Leistungsversorgung angeschaltet wird, wird das Ausgangssignal S2 des Leistungshochfahrgenerators
8 in der in2 gezeigten Art erzeugt, wobei das Ausgangssignal S1 des VBB-Sensors bei einem niedrigen Pegel gehalten wird, bis die rückwärtsgerichtete Vorspannung VBB den gewünschten Pegel erreicht hat. Da ein Knoten C während dieser Zeitdauer auf einem hohen Pegel gehalten wird, kann das /RAS-Signal selbst dann nicht dem Chip zugeführt werden, wenn das /RAS-Signal auf einen niedrigen Pegel abfällt, so daß das Takt-Ein-Signal ununterbrochen auf einem niedrigen Pegel gehalten wird. - Wenn jedoch das VBB-Signal den gewünschten Pegel annimmt, wird das S1-Signal durch den VBB-Sensor auf einen hohen Pegel verschoben. Demgemäß werden die Pegel an den Knoten A, B, C durch das S1-Signal invertiert. Die Pegel an den Knoten A, B, C bleiben bei den Pegelwerten "niedrig", "hoch" bzw. "niedrig". Hierdurch führt eine Eingabe des /RAS-Signales zu dessen Übertragung zu dem Chip als Takt-Ein-Signal.
- Selbst wenn bei dieser bekannten Klemmschaltung für das /Ras-Signal die rückwärtsgerichtete Vorspannung VBB den gewünschten Pegel während des anfänglichen Spannungseinstellvorganges auf dem Chip erreicht, kann es zu einer Fehlfunktion des Erfassungsverstärkers bei der Erzeugung des /RAS-Signals kommen, solange die Vorladespannung für die Bitleitung noch nicht die Hälfte des VDD-Pegels erreicht hat.
- Allgemein wird eine Verbesserung der Speicherchips hinsichtlich der Hochintegration herbeigeführt. Wenn die Ladekapazität für die Bitleitung bei ansteigender Speicherkapazität ansteigt, benötigt man eine ansteigende Zeitdauer, um sämtliche Bitleitungen mit der Bitleitungs-Vorladespannung einzustellen. Daher können Fehlfunktionen des Erfassungsverstärkers auftreten, die dadurch bedingt sind, daß das /RAS-Signal zugeführt wird, bevor die Einstellung der Bitleitungsvorspannung abgeschlossen ist. Derartige Fehlfunktionen vermindern die Zuverlässigkeit der Halbleiterspeichervorrichtung.
- Der Erfindung liegt daher die Aufgabe zugrunde, eine Schaltung zum Klemmen eines Freigabetaktsignals derart weiterzubilden, daß die Zuverlässigkeit der Halbleiterspeichervorrichtung weiter erhöht wird.
- Aus der
DE 42 01 785 A1 ist eine Halbleiterspeichervorrichtung bekannt, bei der ein Freigabetaktsignal abhängig von einem Leistungshochfahrsignal gesteuert wird. - Aus der
DE 38 26 745 A1 ist es bekannt, daß das "Klemmen" eines Freigabetaktsignals in Abhängigkeit von einer rückwärts gerichteten Vorspannung erfolgt. - Diese Aufgabe wird durch eine Schaltung gemäß Patentanspruch 1 gelöst.
- Die Erfindung liefert eine Schaltung zum Klemmen des Freigabetaktsignals für eine Halbleiterspeichervorrichtung, welche folgende Merkmale umfaßt: a) eine Einrichtung zum Erzeugen eines Einstellsignales für eine rückwärtsgerichtete Vorspannung, wenn die rückwärtsgerichtete Vorspannung einen Bezugsspannungspegel für die rückwärtsgerichtete Vorspannung erreicht hat; b) eine Einrichtung zum Erzeugen eines Leistungshochfahrsignales, wenn die Leistung hochgefahren ist; c) eine Einrichtung zum Erzeugen einer Bitleitungs-Vorladespannung; d) eine Steuereinrichtung zum Halten der Bitlei tungs-Vorladespannung auf einem Massespannungspegel gemäß dem Einstellsignal für die rückwärtsgerichtete Vorspannung und dem Leistungshochfahrsignal; e) eine Einrichtung zum Erzeugen eines Einstellsignales für eine Bitleitungs-Vorladespannung, wenn die Bitleitungs-Vorladespannung einen Bezugsspannungspegel für die Bitleitungs-Vorladespannung erreicht hat; f) eine Freigabetakt-Durchlaßsignal-Generatoreinrichtung zum Erzeugen eines Freigabetakt-Durchlaßsignales gemäß dem Bitleitungs-Einstellsignal und dem Leistungshochfahrsignal; und g) eine Einrichtung zum Übertragen des Freigabetaktsignales gemäß dem Freigabetakt-Durchlaßsignal.
- Gemäß einer bevorzugten Weiterbildung umfaßt die Steuereinrichtung a) eine Generatoreinrichtung, die auf das Einstellsignal für die rückwärtsgerichtete Vorspannung und auf das Leistungshochfahrsignal anspricht, um ein Bitleitungs-Vorladespannungs-Steuersignal zu erzeugen; und b) eine Halteeinrichtung zum Halten der Bitleitungs-Vorladespannung auf Massespannungspegel gemäß dem Bitleitungs-Vorladespannungs-Signal.
- Gemäß einer anderen Weiterbildung umfaßt die Generatoreinrichtung a) eine Halteschaltung mit einem Paar von NOR-Gattern mit jeweils zwei Eingängen, wobei das erste NOR-Gatter mit zwei Eingängen das Einstellsignal für die rückwärtsgerichtete Vorspannung und ein Ausgangssignal des zweiten NOR-Gatters mit zwei Eingängen empfängt und wobei das zweite NOR-Gatter mit zwei Eingängen das Leistungshochfahrsignal und ein Ausgangssignal des ersten NOR-Gatters mit zwei Eingängen empfängt; und b) einen Inverter, der mit dem zweiten NOR-Gatter mit zwei Eingängen verbunden ist.
- Die Generatoreinrichtung für das Freigabetakt-Durchlaßsignal umfaßt a) eine Halteschaltung mit einem Paar von NOR-Gattern mit zwei Eingängen, wobei das erste NOR-Gatter mit zwei Eingängen die Einstellspannung für die Bitleitungs-Vorladespannung und ein Ausgangssignal des zweiten NOR-Gatters mit zwei Eingängen empfängt, wobei das zweite NOR-Gatter mit zwei Eingängen das Leistungshochfahrsignal und ein Ausgangssignal des ersten NOR-Gatters mit zwei Eingängen empfängt; und b) einen Inverter, der mit dem zweiten NOR-Gatter mit zwei Eingängen verbunden ist.
- Gemäß der Erfindung wird der Bitleitungs-Vorladespannungs-Generator nach dem Einstellen der rückwärtsgerichteten Vorspannung VBB aktiviert, wobei ein /RAS-Signal in den Chip übertragen werden kann, nachdem die Bitleitungs-Vorladespannung VBLP den gewünschten Pegel erreicht hat, wodurch Fehlfunktionen des Erfassungsverstärkers verhindert werden.
- Obwohl lediglich der VBB-Generator aktiviert wird, wird verhindert, daß eine Beeinträchtigung des /RAS-Eingangssignales auftritt, wodurch die Zuverlässigkeit des Chips erhöht wird.
- Gemäß diesem Erfindungsaspekt verbessert die Schaltung gemäß der vorliegenden Erfindung die oben beschriebene bekannte /RAS-Klemmschaltung, welche einen VBB-Sensor
1 , einen Leistungshochfahrgenerator8 , eine Halteschaltung5 , einen Inverter6 und eine NOR-Schaltung7 hat. Die Schaltung gemäß der vorliegenden Erfindung umfaßt einen VBB-Sensor zum Erzeugen eines VBB-Einstehlsignales S1, wenn die rückwärtsgerichtete Vorspannung VBB in einer Halbleiterspeichervorrichtung einen gewünschten Pegel erreicht hat; einen Leistungshochfahrgenerator zum Erzeugen eines Leistungshochfahrsignales S2, wenn eine Leistung in der Halbleiterspeichervorrichtung eingestellt ist; einen VBLP-Generator zum Erzeugen einer Bitleitungs-Vorladespannung VBLP; eine VBLP-Steuerung zum Halten des VBLP-Signales auf einem Massespannungspegel gemäß den Signalen S1 und S2; einen VBLP-Sensor zum Erzeugen eines VBLP-Einstellsignales S3, wenn das Signal VBLP einen gewünschten Pegel erreicht hat; und einen /RAS-Durchlaßsignal-Generator zum Erzeugen eines /RAS-Durchlaßsignales S4 in Abhängigkeit von den Signalen S3 und S2; eine NOR-Schaltung zum Steuern der Übertragung des /RAS-Signales in Abhängigkeit von dem /RAS-Durchlaßsignal S4, wodurch das /RAS-Signal zu der Halbleiterspeichervorrichtung zugeführt wird, nachdem die rückwärtsgerichtete Vorspannung VBB den gewünschten Pegel erreicht hat und nachdem die Bitleitungs-Vorladespannung VBLP den gewünschten Pegel erreicht hat. - Vorzugsweise umfaßt die VBLP-Steuerung einen Schalttransistor zum Kurzschließen des Ausgangsanschlusses eines VBLP-Generators gegen Masse und eine erste Halteschaltung zum ausgangsseitigen Erzeugen eines Haltesignales durch einen Inverter, welches einem Gate des Schalttransistors zugeführt wird.
- Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
-
1 Eine bekannte Schaltung zum Klemmen eines Reihenadressabtastsignales /RAS; -
2 Die zeitlichen Verläufe für Signale der bekannten /RAS-Klemmschaltung; -
3 Die Schaltung zum Klemmen des Reihenadressabtastsignales gemäß der vorliegenden Erfindung; und -
4 Die zeitlichen Verläufe der Signale bei der /RAS-Klemmschaltung gemäß der vorliegenden Erfindung. -
3 zeigt die Schaltung zum Klemmen des /RAS-Signales gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. - Wie in
3 dargestellt ist, ist der AusgangsanschluB des Leistungshochfahrgenerators8 mit beiden Anschlüssen einer ersten Halteschaltung5 und einer zweiten Halteschaltung12 verbunden, während die Ausgangsseite der ersten Halteschaltung5 durch den Inverter6 mit dem Gate des Schalttransistors10 verbunden ist, dessen Drain mit einem VBLP-Knoten verbunden ist und dessen Source gegen Masse geschaltet ist. - Der AusgangsanschluB eines VBLP-Generators
9 , der eine Bitleitungs-Vorladespannung VBLP erzeugt, ist an den VBLP-Sensor11 und an den Drain-Anschluß des Schalttransistors10 angeschlossen, während der Ausgangsanschluß des VBLP-Sensors11 mit der anderen Seite der zweiten Halteschaltung12 verbunden ist, welche aus den beiden NOR-Gattern NOR3 und NOR4 besteht. - Der AusgangsanschluB der zweiten Halteschaltung
12 ist durch den Inverter13 mit einem Eingang der NOR-Schaltung7 mit zwei Eingängen angeschlossen, während der andere Eingang mit dem /RAS-Signal beaufschlagt wird, so daß die NOR-Schaltung7 ein Takt-Ein-Signal in Reaktion auf das /RAS-Signal überträgt. - Der VBB-Sensor
1 erzeugt ein VBB-Einstellsignal S1, wenn eine rückwärtsgerichtete Vorspannung VBB innerhalb der Halbleiterspeichervorrichtung einen gewünschten Pegel erreicht hat. Der Leistungshochfahrgenerator8 erzeugt ein Leistungshochfahrsignal S2, wenn die Leistung der Halbleiterspeichervorrichtung eingestellt ist bzw. einen Betriebszustand erreicht hat. Der VBLP-Generator9 erzeugt eine Bitleitungs-Vorladespannung VBLP. Eine VBLP-Steuerung15 hält die Bitleitungs-Vorladespannung VBLP auf Massespannungspegel in Abhängigkeit von den Signalen S1 und S2. Der VBLP-Sensor11 erzeugt ein VBLP-Einstellsignal S3, wenn die Bitleitungs-Vorladespannung VBLP einen gewünschten Wert erreicht hat. Der /RAS-Durchlaßsignal-Generator erzeugt ein /RAS-Durchlaßsignal S4 in Abhängigkeit von den Signalen S3 und S2. Die NOR-Schaltung7 steuert die Übertragung des /RAS-Signales in Abhängigkeit von dem Signal S4. Der Schalttransistor10 bewirkt eine Kurzschlußschaltung des Ausgangsanschlusses des VBLP-Generators9 gegen Masse. -
4 ist eine Darstellung der zeitlichen Signalverläufe für die Klemmschaltung für das /RAS-Signal gemäß der vorliegenden Erfindung. Bei der erfindungsgemäßen Schaltung wird das /RAS-Signal übertragen, nachdem die Bitleitungs-Vorladespannung VBLP eingestellt ist. - Wie man aus den Signalverläufen gemäß
4 erkennt, wird nach Zuführung und Stabilisierung der Leistungsversorgungsspannung VDD das Leistunghochfahrsignal S2 durch den Leistungshochfahrgenerator in Form eines Pulses mit der in4 gezeigten Signalform erzeugt, wobei der VBB-Generator aktiviert wird. Das Signal S2 bewirkt, daß der Knoten B in einem potentialmäßig niedrigen Zustand gehalten wird. Der Ausgang der ersten Halteschaltung5 nimmt in der Weise einen niedrigen Pegel an, daß der Knoten A einen hohen und der Knoten B einen niedrigen logischen Pegel haben, bis das Ausgangssignal des VBB-Sensors1 , nämlich das VBB-Einstellsignal S1, einen hohen logischen Pegel annimmt. - Daraufhin wird das Ausgangssignal der ersten Halteschaltung
5 durch den Inverter6 invertiert. Der Schalttransistor10 wird eingeschaltet, so daß der Schalttransistor10 den Ausgangsknoten des VBLP-Generators9 gegen Masse kurzschließt. Daraufhin wird die Spannung des Signales VBLP auf Massespannung gehalten. - Wenn sich die VBB-Spannung stabilisiert hat, erzeugt der VBB-Sensor
1 ausgangsseitig das Signal S1 mit einem hohen logischen Pegel, so daß der Ausgangsknoten A der ersten Halteschaltung5 auf einen niedrigen Pegel herabfällt. Dann erzeugt das NOR-Gatter NOR2 ausgangsseitig einen hohen logischen Wert, wodurch der Inverter6 den Knoten C auf einen niedrigen logischen Pegel einstellt, so daß der Schalttransistor10 ausgeschaltet wird und der VBLP-Generator9 akti viert wird, wodurch die Bitleitungs-Vorladespannung erzeugt wird. - Bis die VBLP-Spannung den gewünschten Wert erreicht hat, bleibt das Ausgangsignal S3 des VBLP-Sensors
11 auf niedrigem logischen Pegel. Der Potentialwert der Knoten D und E sowie des Ausganges der zweiten Halteschaltung12 und der Knoten F (Signal S4) wie auch der Ausgang des Inverters13 haben jeweils die Werte "hoch", "niedrig" und "hoch", wie dies in4 gezeigt ist. Daher wird der Transistor MP2 ausgeschaltet und der Transistor MN1 eingeschaltet. Als Folge hiervon wird das /RAS-Signal nicht als Takt-Ein-Signal hindurchgelassen. - Wenn daraufhin die VBLP-Spannung den gewünschten Pegel erreicht, wird das Ausgangssignal S3 des VBLP-Sensors
11 auf einen hohen logischen Pegel geschoben. Der Knoten D und der Knoten E sowie das Signal S4 werden jeweils auf die Pegel "niedrig", "hoch" sowie "niedrig" verschoben, wie dies in4 gezeigt ist. Daher wird der Transistor MP2 eingeschaltet, während der Transistor MN1 ausgeschaltet wird. Als Ergebnis hiervon wird das Takt-Ein-Signal, welches auf einem niedrigen Pegel unabhängig von dem Eingang des /RAS-Signales gehalten wurde, in einen invertierten Zustandswert gemäß dem /RAS-Signal gebracht. Daraufhin wird das /RAS-Signal dem Chip zugeführt, nachdem die Einstellung der Spannung VBLP abgeschlossen ist. - Um die Zeitverzögerung bei der Zuführung des /RAS-Signales zu dem Chip zu vermindern, wird die NOR-Schaltung
7 mit Transistoren MP2, MN2 aufgebaut, die ein hohes W/L-Verhältnis haben (wobei W die Breite und L die Länge des Transistorgates darstellen) wodurch eine hohe Stromtreiberkapazität verglichen mit der Stromtreiberkapazität der Transistoren MP3 und MN1 erreicht wird. - Erfindungsgemäß wird das /RAS-Signal zugeführt, nachdem die Bitleitungs-Vorladespannung die normale Spannung erreicht hat, wie dies durch den VBLP-Sensor erfaßt wird. Ferner wird der Ausgang des VBLP-Generators
9 durch die Betätigung des Schalttransistors10 gegen Masse geschaltet, bis die VBB-Spannung ihren normalen Pegel erreicht hat. - Wenn sich die Bitleitungsladekapazität mit ansteigender Speicherkapazität erhöht, ist es erforderlich, sämtliche Bitleitungen über eine lange Zeitdauer mit der Bitleitungs-Vorladespannung einzustellen. Daher können Fehlfunktionen des Erfassungsverstärkers auftreten, die durch das Zuführen des /RAS-Signales vor dem Einstellen der VBLP-Spannung bewirkt sind.
- Da jedoch gemäß der Erfindung das /RAS-Signal dem Chip zugeführt wird, nachdem die VBB- und die VBLP-Spannung ihren gewünschten Pegel erreicht haben, können Fehlfunktionen des Erfassungsverstärkers verhindert werden, die durch das Zuführen des /RAS-Signales vor dem Einstellen der VBLP-Spannung bewirkt werden.
- Selbst wenn daher die Spannung des VBB-Generators oder die Spannung des VBLP-Generators eine Änderung erfahren, wird die Eingabe des /RAS-Signales nicht negativ beeinträchtigt, so daß der Chip dazu in der Lage ist, mit einer verbesserten Betriebsweise zu arbeiten, wodurch die Zuverlässigkeit der Halbleiterspeichervorrichtung erhöht wird.
Claims (6)
- Schaltung zum Klemmen eines Freigabetaktsignales für eine Halbleiterspeichervorrichtung, mit: a) einer Einrichtung (
1 ) zum Erzeugen eines Einstellsignales (S1) für eine rückwärtsgerichtete Vorspannung, wenn die rückwärtsgerichtete Vorspannung (VBB) einen Bezugsspannungspegel für die rückwärtsgerichtete Vorspannung erreicht hat; und b) einer Einrichtung (8 ) zum Erzeugen eines Leistungshochfahrsignales (S2), wenn die Leistung eingestellt ist; gekennzeichnet durch c) eine Einrichtung (9 ) zum Erzeugen einer Bitleitungs-Vorladespannung (VBLP); d) eine Steuereinrichtung (15 ) zum Halten der Bitleitungs-Vorladespannung (VBLP) auf einem Massespannungspegel in Abhängigkeit von dem Einstellsignal (S1) für die rückwärtsgerichtete Vorspannung und dem Leistungshochfahrsignal (S2); e) eine Einrichtung (11 ) zum Erzeugen eines Bitleitungs-Vorladespannungs-Einstellsignales (S3), wenn die Bitleitungs-Vorladespannung (VBLP) einen Bezugsspannungspegel für die Bitleitungs-Vorladespannung erreicht hat; f) eine Freigabetakt-Durchlaßsignal-Generatoreinrichtung (12 ,13 ) zum Erzeugen eines Freigabetakt-Durchlaßsignales (S4) in Abhängigkeit von dem Bitleitungs-Vorla despannungs-Einstellsignal (S3) und dem Leistungshochfahrsignal (S2); und g) eine Einrichtung (7 ) zum Übertragen des Freigabetaktsignales (/RAS) in Abhängigkeit von dem Freigabetakt-Durchlaßsignal (S4). - Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuereinrichtung (
15 ) folgende Merkmale aufweist: a) eine Generatoreinrichtung (5 ) zum Erzeugen eines Bitleitungs-Vorladespannungs-Steuersignales in Abhängigkeit von dem Einstellsignal (S1) für die rückwärtsgerichtete Vorspannung und dem Leistungshochfahrsignal (S2); und b) eine Halteeinrichtung (10 ) zum Halten der Bitleitungs-Vorladespannung auf einem Massespannungspegel in Abhängigkeit von dem Bitleitungs-Vorladespannungs-Steuersignal. - Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Generatoreinrichtung folgende Merkmale umfaßt: a) eine Halteschaltung (
5 ) mit einem Paar von NOR-Gattern (NOR1, NOR2) mit jeweils zwei Eingängen, wobei das erste NOR-Gatter (NOR1) mit zwei Eingängen das Einstellsignal (S1) für die rückwärtsgerichtete Vorspannung und ein Ausgangssignal des zweiten NOR-Gatters (NOR2) mit zwei Eingängen empfängt und das zweite NOR-Gatter (NOR2) mit zwei Eingängen das Leistungshochfahrsignal (S2) und ein Ausganssignal des ersten NOR-Gatters (NOR1) mit zwei Eingängen empfängt; und b) einen Inverter (6 ), der mit dem zweiten NOR-Gatter (NOR2) mit zwei Eingängen verbunden ist. - Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Freigabetakt-Durchlaßsignal-Generatoreinrichtung (
12 ,13 ) folgende Merkmale aufweist: a) eine Halteschaltung (12 ) mit einem Paar von NOR-Gattern (NOR3, NOR4) mit jeweils zwei Eingängen, wobei das erste NOR-Gatter (NOR3) mit zwei Eingängen das Bitleitungs-Vorladespannungs-Einstellsignal (S3) und ein Ausgangssignal des zweiten NOR-Gatters (NOR4) mit zwei Eingängen empfängt, wobei das zweite NOR-Gatter (NOR4) mit zwei Eingängen das Leistungshochfahrsignal (S2) und ein Ausgangssignal des ersten NOR-Gatters (NOR3) mit zwei Eingängen empfängt; und b) einen Inverter (13 ), der mit dem zweiten NOR-Gatter (NOR4) mit zwei Eingängen verbunden ist. - Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Bitleitungs-Vorladespannung der Hälfte des Vcc-Pegels entspricht.
- Schaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das Freigabetaktsignal zumindest ein Reihenadressabtastsignal (/RAS) umfaßt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR92018223U KR950003390Y1 (ko) | 1992-09-24 | 1992-09-24 | 로우 어드레스 스트로브(/ras) 신호의 클램핑 회로 |
KR92-18223U | 1992-09-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4332583A1 DE4332583A1 (de) | 1994-03-31 |
DE4332583B4 true DE4332583B4 (de) | 2007-06-21 |
Family
ID=19340613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4332583A Expired - Fee Related DE4332583B4 (de) | 1992-09-24 | 1993-09-24 | Schaltung zum Klemmen eines Freigabetaktsignales für eine Halbleiterspeichervorrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5469387A (de) |
JP (1) | JP3504961B2 (de) |
KR (1) | KR950003390Y1 (de) |
DE (1) | DE4332583B4 (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5703827A (en) * | 1996-02-29 | 1997-12-30 | Monolithic System Technology, Inc. | Method and structure for generating a boosted word line voltage and a back bias voltage for a memory array |
JP2002501654A (ja) * | 1997-05-30 | 2002-01-15 | ミクロン テクノロジー,インコーポレイテッド | 256Megダイナミックランダムアクセスメモリ |
KR100471182B1 (ko) * | 2002-09-03 | 2005-03-10 | 삼성전자주식회사 | 레디/비지 핀을 이용하여 내부 전압 레벨을 알리는 반도체메모리 장치 |
KR100543929B1 (ko) * | 2003-11-10 | 2006-01-23 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 뱅크 액티브/프리차지 커맨드 디코더 |
US7948272B2 (en) | 2003-11-27 | 2011-05-24 | Samsung Electronics Co., Ltd. | Input buffer for detecting an input signal |
US7187612B2 (en) * | 2005-04-29 | 2007-03-06 | Infineon Technologies Ag | Memory having power-up circuit |
US7986577B2 (en) * | 2007-03-19 | 2011-07-26 | Hynix Semiconductor Inc. | Precharge voltage supplying circuit |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3826745A1 (de) * | 1987-08-07 | 1989-02-16 | Mitsubishi Electric Corp | Verfahren und vorrichtung zum verringern des strombedarfs einer halbleiterspeichereinrichtung |
US4924442A (en) * | 1988-09-30 | 1990-05-08 | Micron Technology, Inc. | Pull up circuit for digit lines in a semiconductor memory |
DE3936675A1 (de) * | 1988-12-05 | 1990-06-07 | Mitsubishi Electric Corp | Integrierte halbleiterschaltkreiseinrichtung |
DE4019568A1 (de) * | 1989-11-18 | 1991-05-29 | Samsung Electronics Co Ltd | Ketten-vorladeschaltung fuer die zeit der stromspannungsversorgung |
DE4201785A1 (de) * | 1991-01-28 | 1992-08-13 | Mitsubishi Electric Corp | Im dummy-zyklusbetrieb betreibbare halbleiterspeichereinrichtung und betriebsverfahren fuer diese |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6159688A (ja) * | 1984-08-31 | 1986-03-27 | Hitachi Ltd | 半導体集積回路装置 |
JPS6427094A (en) * | 1987-07-23 | 1989-01-30 | Mitsubishi Electric Corp | Mos-type semiconductor memory |
KR0134773B1 (ko) * | 1988-07-05 | 1998-04-20 | Hitachi Ltd | 반도체 기억장치 |
KR940004482Y1 (ko) * | 1991-10-10 | 1994-07-04 | 금성일렉트론 주식회사 | 셑 플레이트 전압 초기 셑업회로 |
-
1992
- 1992-09-24 KR KR92018223U patent/KR950003390Y1/ko not_active IP Right Cessation
-
1993
- 1993-09-23 US US08/125,953 patent/US5469387A/en not_active Expired - Fee Related
- 1993-09-24 JP JP23814093A patent/JP3504961B2/ja not_active Expired - Fee Related
- 1993-09-24 DE DE4332583A patent/DE4332583B4/de not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3826745A1 (de) * | 1987-08-07 | 1989-02-16 | Mitsubishi Electric Corp | Verfahren und vorrichtung zum verringern des strombedarfs einer halbleiterspeichereinrichtung |
US4924442A (en) * | 1988-09-30 | 1990-05-08 | Micron Technology, Inc. | Pull up circuit for digit lines in a semiconductor memory |
DE3936675A1 (de) * | 1988-12-05 | 1990-06-07 | Mitsubishi Electric Corp | Integrierte halbleiterschaltkreiseinrichtung |
DE4019568A1 (de) * | 1989-11-18 | 1991-05-29 | Samsung Electronics Co Ltd | Ketten-vorladeschaltung fuer die zeit der stromspannungsversorgung |
DE4201785A1 (de) * | 1991-01-28 | 1992-08-13 | Mitsubishi Electric Corp | Im dummy-zyklusbetrieb betreibbare halbleiterspeichereinrichtung und betriebsverfahren fuer diese |
Also Published As
Publication number | Publication date |
---|---|
KR950003390Y1 (ko) | 1995-04-27 |
JP3504961B2 (ja) | 2004-03-08 |
DE4332583A1 (de) | 1994-03-31 |
KR940008791U (ko) | 1994-04-21 |
JPH06215573A (ja) | 1994-08-05 |
US5469387A (en) | 1995-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4115082C2 (de) | Halbleitereinrichtung mit einer Spannungswandlerschaltung zum Umwandeln einer extern angelegten Betriebsspannung in eine vorbestimmte Spannung, insb. einer Speichereinrichtung sowie entsprechendes Betriebsverfahren für diese Halbleitereinrichtung | |
DE4442848C2 (de) | Spannungsabwärtswandler für eine Halbleiterspeichervorrichtung | |
DE4039524C2 (de) | Substratspannungserzeuger für eine Halbleitereinrichtung und Verfahren zum Erzeugen einer Substratspannung | |
DE10220561B4 (de) | Generator für negative Spannung für ein Halbleiterspeicherbauelement | |
DE4439661C5 (de) | Wortleitungstreiberschaltkreis für eine Halbleiterspeichereinrichtung | |
DE4234505C2 (de) | Datenausgangspuffer | |
DE10322733A1 (de) | Halbleiterspeichervorrichtung mit stabil erzeugter interner Spannung | |
DE4037206A1 (de) | Quellspannungssteuerschaltkreis | |
DE19549532B4 (de) | Synchrone Halbleiterspeichervorrichtung mit Selbstvorladefunktion | |
DE4314321A1 (de) | Impulserzeugungsschaltung und Halbleiterspeichereinrichtung mit dieser Impulserzeugungsschaltung | |
DE4332452A1 (de) | Schaltung und Verfahren zum Halten eines Boost-Signals | |
DE102007055541A1 (de) | Speicherbauelement, Verfahren für den Betrieb eines Speicherbauelements und Vorrichtung zur Verwendung mit einem Speicherbauelement | |
DE69629669T2 (de) | Leseverfahren und -schaltung für nichtflüchtige Speicherzellen mit Entzerrerschaltung | |
DE10236192A1 (de) | Halbleitereinrichtung | |
DE102005030547A1 (de) | Speicherbauelement und Betriebsverfahren | |
DE10237995A1 (de) | Interne Spannungserzeugungsschaltung, zugehöriges Halbleiterspeicherbauelement und Leistungszufuhrverfahren | |
DE10130752A1 (de) | Halbleiterspeichervorrichtung und Steuerverfahren | |
DE10106775B9 (de) | Spannungsdetektionsschaltung für ein Halbleiterspeicherbauelement | |
DE4236456C2 (de) | Halbleiterspeichereinrichtung und Betriebsverfahren dafür | |
DE4142065C2 (de) | Leseverstärkersteuerungsschaltkreis für eine Halbleiterspeichervorrichtung | |
DE102005025910A1 (de) | Komparator, der einen Differenzverstärker mit reduziertem Stromverbrauch verwendet | |
DE4201516C2 (de) | Schaltungsanordnung zum Bewirken eines Streßtests bei einer Halbleiterspeichervorrichtung | |
DE102004059326A1 (de) | Leistungsversorgungsbauelement, insbesondere für einen Halbleiterspeicher | |
DE102006022867B4 (de) | Ausleseschaltung für oder in einem ROM-Speicher und ROM-Speicher | |
DE19521730C2 (de) | Halbleitervorrichtung mit Programmierspannungserzeugung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OR8 | Request for search as to paragraph 43 lit. 1 sentence 1 patent law | ||
8105 | Search report available | ||
8127 | New person/name/address of the applicant |
Owner name: LG SEMICON CO. LTD., CHUNGCHEONGBUK-DO, KR |
|
8110 | Request for examination paragraph 44 | ||
8127 | New person/name/address of the applicant |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
8127 | New person/name/address of the applicant |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
8339 | Ceased/non-payment of the annual fee |