DE4312239C2

DE4312239C2 - Ladungspumpenschaltung insb. zur Erzeugung einer negativen Substratvorspannung oder einer positiven heraufgesetzten Speicherbetriebsspannung

Info

Publication number: DE4312239C2
Application number: DE4312239A
Authority: DE
Inventors: Yasuhiko Tsukikawa
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-04-16
Filing date: 1993-04-15
Publication date: 1996-12-05
Anticipated expiration: 2013-04-16
Also published as: JP2771729B2; US5394365A; JPH05300727A; KR930022373A; KR960002826B1; DE4312239A1

Description

Die vorliegende Erfindung bezieht sich auf eine Ladungspumpen schaltung, die eine Spannung mit einem vorbestimmten Niveau durch Ladungspumpenbetrieb mit Hilfe eines Kondensators erzeugt. Beispielsweise bezieht sie sich auf eine Ladungspumpenschaltung zur Erzeugung einer negativen Substratvorspannung oder einer positiven ver stärkten Spannung in einer MOS (isolierter Gate-Typ)-Halbleiter speichervorrichtung.

In einem MOS-Speicher (einer Speichervorrichtung mit MOS-Tran sistoren als Komponenten) wird allgemein ein Substratvorspan nungsgenerator zum Anlegen einer Vorspannung mit einem vor bestimmten Niveau an ein Substrat verwendet. Der Ausdruck "Bulk" wird im folgenden zur Kennzeichnung eines Substrates an sich und eines Wannenbereiches im allgemeinen benutzt. Eine negative Vorspan nung wird an einen p-Typ-Bulk angelegt, während eine positive Vorspannung an einen n-Typ-Bulk angelegt wird.

Das Anlegen einer solchen Vorspannung an einen Bulk wird zu folgenden Zwecken ausgeführt:

(1) Stabilisierung der Schwellenspannung eines MOS-Transistors,
(2) Reduzierung der Grenzschicht- bzw. Sperrschichtkapazität zwischen einem Bulk und einem Source/Drainbereich zum Erreichen eines schnellen Betriebes und
(3) Unterdrücken des Entstehens eines parasitären MOS-Transi stors zwischen einer Signalverbindungsleitung und einem Substrat oder einem Wannenbereich.

Bei einer bisherigen Speichervorrichtung wie einem DRAM (Dynamic Type Random Access Memory) wird ein "on-chip"-Vorspannungsgene rator, d. h. ein Vorspannungsgenerator, der mit der Speicher vorrichtung auf einem Speicherchip zur internen Erzeugung einer Vorspannung ausgebildet ist, verwendet, um eine Speichervorrichtung zu ermöglichen, die mit einer einzigen Stromversorgungsspannung betreibbar ist.

Ein solcher herkömmlicher Vorspannungsgenerator weist eine in Fig. 1 gezeigte Ladungspumpenschaltung auf, die den Ladungspumpbetrieb eines Kondensators benutzt.

Fig. 1 zeigt eine herkömmliche Ladungspumpenschaltung mit einem Kondensator 3, der auf ein Wiederholungssignal Φ (im folgenden einfach als Taktsignal bezeichnet) zur kapazitiven Kopplung des Signals Φ an den Knoten N1 antwortet, einem diodengeschalteten n-Kanal MOS- Transistor 2, der zwischen dem Knoten N1 und einem ein Masse potential (GND) liefernden Knoten N2 vorgesehen ist, einem anderen diodengeschalteten n-Kanal-MOS-Transistor 1, der zwischen dem Knoten N1 und einem eine negative Vorspannung Vbb liefernden Knoten N0 vorgesehen ist.

Der MOS-Transistor 1 weist Drain und Gate, die zusammen mit dem Knoten N0 verbunden sind, und Source, das mit dem Knoten N1 verbunden ist, auf. Der MOS-Transistor 2 weist ent sprechend Drain und Gate, die zusammen mit dem Knoten N1 verbunden sind, und Source, das mit dem Knoten N2 verbunden ist, auf. Die Bulks der MOS-Transistoren 1 und 2 sind mit dem Knoten N0 zur zuverlässigen Sperrvorspannung des pn-Überganges zwischen dem Bulk und dem Source/Drainbereich jedes MOS-Transistors 1 und 2 verbunden. Nun wird der Betrieb der in Fig. 1 gezeigten La dungspumpenschaltung unter Bezugnahme auf die Fig. 2, in welcher ein Wellenformdiagramm des Betriebes der Ladungspumpenschaltung aus Fig. 1 gezeigt ist, beschrieben (das Zeichen × bezeichnet in den folgenden Beziehungen ein Produkt).

Der Knoten N3 empfängt das Taktsignal Φ, welches zwischen einem Stromversorgungspotential Vcc und dem Massepotential GND schwingt. Wenn das Signal Φ zum Zeitpunkt t0 hoch wird, wird das Potential am Knoten N1 durch die kapazitive Kopplung des Kon densators 3 hoch. Angenommen, daß der Kopplungswirkungsgrad bzw. die Kopplungskonstante des Kondensators 3 mit dem Knoten N1 k ist, erreicht das Potential am Knoten N1 k×Vcc. Im allgemeinen ist k ungefähr gleich "1". Der Transistor 2 hat eine Schwellen spannung Vth2 und wird gemäß der Beziehung k×Vcc<Vth2 zum Entladen des Knotens N1 eingeschaltet. Wenn das Potential am Knoten N1 auf das Potential Vth2 entladen ist, wird der Transi stor 2 ausgeschaltet. Während dieses Zeitraumes bleibt der Transistor 1 ausgeschaltet, da das Potential am Knoten N1 sich innerhalb eines Bereiches von k×Vcc bis Vth2 ändert und der Transistor 1 in Sperrichtung vorgespannt ist. In Fig. 2 ist das Potential am Knoten N1 von einem negativen Potential zu einem positiven Potential steigend dargestellt. Das negative Potential an N1 ist an den Transistor 1 angelegt und die Wellenform in Fig. 2 zeigt einen Einschwingzustand.

Nach dem Abfall (Fallen) des Taktsignals Φ zum Zeitpunkt t1 sinkt das Potential am Knoten N1 auf das Niveau von Vth2-k×Vcc durch die kapazitive Kopplung des Kondensators 3. Als Antwort wird der Transistor 2 ausgeschaltet. Wenn das Potential Vbb am Knoten N0 höher als das Potential Vth2-k×Vcc ist, wird die Vorspannung in Vorwärtsrichtung zwischen den Bulk und Source des n- Kanal-MOS-Transistors 1 gelegt, so daß eine parasitäre Diode in dem Transistor 1 "angeschaltet" (d. h. in Durchlaßrichtung geschaltet) wird. Als Konsequenz fließt ein Strom vom Knoten N0 in den Knoten N1, wodurch das Potential am Knoten N1 steigt und das Potential Vbb am Knoten N0 fällt.

Zum Zeitpunkt t2 steigt das Taktsignal Φ zum Einschalten des Transistors 2 und zum Ausschalten des Transistors 1 erneut an. Das Potential am Knoten N1 steigt von einem negativen Potential zu einem positiven Potential und wird dann auf Vth2 entladen.

Zum Zeitpunkt t3 sinkt das Taktsignal Φ zum Einschalten des Transistors 1 (parasitäre pn-Diode) und zum Ausschalten des Transistors 1 ab, so daß das Potential Vbb erniedrigt wird.

Durch Wiederholen dieses Betriebes wird das Potential am Knoten N0 letzten Endes auf das Niveau von Vth2-k×Vcc+Vpn1 verringert, wobei Vpn1 den Durchlaßspannungsabfall an der parasitären pn-Diode, die durch das Bulk (p-Typ-Bereich) und das Source (n-Typ-Bereich) des n-Kanal- MOS-Transistors 1 gebildet wird, darstellt.

Bei einer in Fig. 1 gezeigten Ladungspumpenschaltung werden negative Ladungen (Elektronen) bei jedem Abfall des Taktsignals Φ durch Ladungspumpen des Kondensators 3 in das Substrat inji ziert zum Reduzieren des Substratpotentiales. Im allgemeinen wird die Treiberfähigkeit oder Stromversorgungsfähigkeit einer Ladungspumpenschaltung durch das Produkt f×Vcc×C aus der Frequenz f und der Amplitude Vcc des Taktsignals Φ und der Ka pazität des C des Ladungspumpenkondensators 3 bestimmt.

Fig. 3 zeigt eine schematische Schnittansicht eines n-Typ MOS- Transistors, wie er in der Schaltung gemäß Fig. 1 eingesetzt wird. Fig. 3 zeigt einen MOS-Transistor, der in einer in der Oberfläche eines p-Typ Substrates 100 ausgebildeten p-Typ Wanne 102 ausgebildet ist. Der MOS-Transistor weist n⁺-Bereiche 104 und 106 hoher Dotierstoffkonzentration und ein auf einem Kanalbereich 109 zwischen den n⁺-Bereichen 104 und 106 aus gebildetes Gate 110 auf. Obwohl in Fig. 3 nicht explizit dar gestellt, ist zwischen dem Gate 110 und dem Kanalbereich 109 eine dünne Gateisolierschicht ausgebildet. Der n⁺-Bereich 104 ist mit der Sourceelektrode S verbunden, der n⁺-Bereich 106 ist mit der Drainelektrode D verbunden und das Gate 110 ist mit der Gateelektrode G verbunden.

Ein p⁺-Bereich 108 ist an der Oberfläche einer p-Typ Wanne 102 ausgebildet und wird zum Anlegen der Vorspannung an die p-Typ Wanne 102 verwendet. Wenn der gezeigte MOS-Transistor als Transistor 1 oder 2 verwendet wird, empfängt der p⁺-Bereich die negative Vorspannung Vbb.

Der MOS-Transistor mit zusammen verbundenem Gate und Drain arbeitet im Sättigungsbereich als Diode, die einen Span nungsabfall ihrer Schwellenspannung darüber erzeugt.

Der Grund warum die Bulks der MOS-Transistoren 1 und 2 zum Empfangen der Vorspannung Vbb mit dem Knoten N0 verbunden sind, ist die Stabilisierung der Schwellenspannungen dieser Transistoren 1 und 2 und die Verhinderung einer Vorwärtsvorspannung zwischen dem Bulk (Wannenbereich) und den n⁺-Bereichen 104 und 106 (Source und Drain) der MOS-Transistoren 1 und 2.

Wenn der Bulk (Wanne) des Transistors 2 mit dem Knoten N2 zum Empfangen des Massepotentiales GND verbunden ist, ist der Bulk (p-Typ Wanne 102) unter Bezug auf den n⁺-Bereich 106 (Drain) in Vorwärtsrichtung vorgespannt, wenn der Knoten N1 als Antwort auf das Fallen des Taktsignals Φ auf einer negativen Spannung ist. Unter dieser Bedingung fließt ein Strom vom Knoten N2 (Massepotential GND) zum Laden des Knotens N1, was in einer Störung der Effizienz des Ladungspumpens vom Knoten N0 resultiert.

Wie beim Transistor 1 wird, wenn der Bulk mit Source gekop pelt ist, eine Vorspannung in Vorwärtsrichtung über den Bulk und das Drain entwickelt, wenn das Potential des Knotens N1 steigt, was im Ansteigen des Potentiales des Knotens N0 resultiert.

Daher sind die Bulks der Transistoren 1 und 2 mit dem Knoten N0 zum Empfangen der Vorspannung Vbb verbunden.

Nun wird unter Bezugnahme auf die Fig. 4 der Zustand, in dem die parasitäre pn-Diode im Transistor 1 eingeschaltet ist, betrachtet.

Fig. 4 zeigt, daß der n⁺-Bereich 106, der p⁺-Bereich 108 und das Gate 110 mit dem Knoten N0 zum Empfangen der Vorspannung ver bunden sind, während der n⁺-Bereich 104 mit dem Knoten N1 ver bunden ist. Wenn das Potential am Knoten N1 um einen Wert, der die Schwellenspannung Vth1 (oder den Durchlaßspannungsabfall Vpn1) übersteigt, niedriger als das Potential am Knoten N0 ist, wird der MOS-Transistor 1 eingeschaltet. In diesem Zustand fließt ein Strom durch den Kanalbereich 109 vom n⁺-Bereich 106 in den n⁺-Bereich 104. Außerdem fließt ein Strom vom p⁺-Bereich 108 durch die p-Typ Wanne 102 in den n⁺-Bereich 104, was die Injektion von Minoritätsladungsträgern (Elektronen) in den p-Typ Wannenbereich 102 begleitet. Die p-Typ Wanne ist elektrisch mit dem p-Typ Substrat 100 verbunden und daher diffundieren die injizierten Minoritätsladungsträger (Elektronen), wie in Fig. 4 als Symbol gezeigt, in das p-Typ Substrat 100, so daß sie andere Elemente der Speichervorrichtung, wie z. B. einen MOS-Transistor, erreichen. Wenn die injizierten Minoritätsladungsträger eine Speicherzelle vom dynamischen Typ mit einem aus einem n-Kanal- MOS-Transistor gebildeten Zugriffstransistor (Tortransistor) erreichen, werden Minoritätsladungsträger in einem Speicherzellenkondensator einge fangen und verursachen einen Fehler (Soft Error). Außerdem können solche injizierten Minoritätsladungsträger einen Substratstrom verur sachen, der die Schwellenspannung eines in dem Substrat gebildeten MOS-Transistors fluktuieren läßt, was in einer herabgesetzten Zuverlässigkeit der Vorrichtung resultiert.

Der diodengeschaltete MOS-Transistor 1 verursacht einen Span nungsabfall der Schwellenspannung darüber. Die Minimalspannung der Vorspannung Vbb ist durch Vth2-k×Vcc+Vpn1 gegeben. Der Potentialhub am Knoten N1 ist k×Vcc und darum wird der La dungspumpwirkungsgrad um den Betrag von Vth2+Vpn1 reduziert.

Aus der DE 37 05 147 C2 ist eine Schaltung zur Erzeugung einer Vorspannung bekannt, bei der an das Gate eines ersten Transistors, der zwischen Masse und einen ersten Knoten geschaltet ist, ein erstes Taktsignal angelegt wird. An das Gate eines zweiten Transistors, der zwischen den ersten Knoten und einen Ausgabeknoten geschaltet ist, wird ein zweites Taktsignal angelegt. Das Gate ist mit dem Ausgabeknoten über einen Widerstand verbunden.

Es ist Aufgabe der vorliegenden Erfindung, eine Ladungspumpen schaltung zur Erzeugung einer vorbestimmten Spannung mit einem verbesserten Ladungspumpwirkungsgrad mit einer für hohe Integration geeigneten Struktur anzugeben.

Diese Aufgabe wird gelöst durch eine Ladungspumpenschaltung mit den Merkmalen gemäß Anspruch 1.

Die Ladungspumpenschaltung entsprechend einer Ausführungsform der vorliegenden Erfindung weist einen ersten MOS-Transistor eines ersten Leitungs typs, der auf ein erstes Taktsignal antwortet, das von einem Gate über einen ersten Kondensator zur Ausbildung eines Ladungs übertragungsweges zwischen einem ersten Knoten und einem Versorgungsknoten einer vorbestimmten Referenzspannung empfangen wird, einen Ladungspumpkondensator, der auf ein zweites Takt signal zur kapazitiven Kopplung des zweiten Taktsignals mit dem ersten Knoten antwortet, und ein Diodenelement zum Gleichrichten des Stromes zwischen dem ersten Knoten und einem zweiten Knoten, auf. Der zweite Knoten produziert die Vorspannung.

Das Diodenelement kann als pn-Diode oder MOS-Transistor eines zweiten Leitungstyps ausgebildet sein.

Es wird dabei prinzipiell das erste Taktsignal an das Gate des ersten MOS-Transistors zum Eliminieren des Effektes der Schwellenspannung des ersten MOS-Transistors angelegt, um den Ladungs pumpwirkungsgrad zu verbessern.

Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren.

Von den Figuren zeigt

Fig. 1 eine Konfiguration einer bekannten Ladungspumpenschaltung;

Fig. 2 ein Wellenformdiagramm (bzw. Signalformdiagramm) des Betriebes der Schaltung gemäß Fig. 1;

Fig. 3 eine Schnittansicht der Struktur eines dabei verwendeten MOS-Transistors;

Fig. 4 eine Schnittansicht der Struktur eines Hauptbereiches der Schaltung gemäß Fig. 1;

Fig. 5 eine Konfiguration einer durch die vorliegende Erfin dung zu verbessernden Ladungspumpenschaltung;

Fig. 6 ein Wellenformdiagramm, das den Betrieb der Schaltung gemäß Fig. 5 veranschaulicht;

Fig. 7 eine Konfiguration einer Ladungspumpenschaltung ent sprechend der ersten Ausführungsform der vorliegenden Erfindung;

Fig. 8 ein Wellenformdiagramm, das den Betrieb der Schaltung gemäß Fig. 7 zeigt;

Fig. 9 eine Schnittansicht der Struktur eines Hauptbereiches der Schaltung aus Fig. 7;

Fig. 10 eine Ladungspumpenschaltung entsprechend einer zweiten Ausführungsform der vorliegenden Erfindung;

Fig. 11 eine Konfiguration einer Ladungspumpenschaltung ent sprechend einer dritten Ausführungsform der vorliegen den Erfindung;

Fig. 12 ein Wellenformdiagramm, das den Betrieb der Schaltung gemäß Fig. 11 zeigt;

Fig. 13 eine Schnittansicht der Struktur eines Hauptbereiches der Schaltung aus Fig. 11;

Fig. 14 eine Konfiguration einer Ladungspumpenschaltung ent sprechend einer vierten Ausführungsform der vorliegen den Erfindung;

Fig. 15 die gesamte Anordnung eines Speichers, bei dem eine Ladungspumpenschaltung nach einer Ausführungsform der vorliegenden Erfindung angewendet ist;

Fig. 16 eine Struktur eines in Fig. 15 gezeigten Vbb- Generators;

Fig. 17 schematisch eine Schnittansicht der Struktur des Spei chers gemäß Fig. 15;

Fig. 18 eine Ladungspumpenschaltung entsprechend einer fünften Ausführungsform der vorliegenden Erfindung;

Fig. 19 eine Schnittansicht eines Hauptbereiches der Schaltung gemäß Fig. 18;

Fig. 20 eine Konfiguration einer Ladungspumpenschaltung ent sprechend einer sechsten Ausführungsform der vorliegenden Erfindung;

Fig. 21 schematisch eine Anordnung eines Hauptbereiches eines Speichers, der eine Verstärkungs-Ladungspumpenschaltung nach einer Ausführungsform der vorliegenden Erfindung benutzt; und

Fig. 22 eine Anordnung eines Schaltungsaufbaues bezüglich der Wortleitungsauswahl des Speichers gemäß Fig. 21.

Zuerst wird eine in Fig. 5 gezeigte Ladungspumpenschaltung als eine Schaltung, welche den Effekt der Schwellenspannung des n- Kanal-MOS-Transistors reduzieren kann, betrachtet. Die Ladungs pumpenschaltung aus Fig. 5 weist p-Kanal-MOS-Transistoren 4, 5 und 6 auf.

Der p-Kanal-MOS-Transistor 4 empfängt ein Taktsignal Φ1 an einem Gate durch einen Kondensator 7 und weist ein Gate und ein Drain, die zusammen mit dem Knoten N5 verbunden sind, und ein Source, das mit einem Knoten N4, der die Vorspannung Vbb liefert, ver bunden ist, auf.

Der p-Kanal-MOS-Transistor 5 empfängt ein anderes Taktsignal Φ2 an einem Gate durch einen anderen Kondensator 8 und weist ein mit dem Knoten N5 verbundenes Source und ein mit dem Massepotential GND zum Empfang desselben verbundenes Drain auf.

Der p-Kanal-MOS-Transistor 6 weist ein Gate und ein Drain, die miteinander zum Empfang des Massepotentiales GND verbunden sind, und ein mit einem Knoten N6 verbundenes Source auf.

Die Bulks der MOS-Transistoren 4 und 5 sind mit einem Knoten N7 zum Empfang des Taktsignals Φ1 verbunden. Ein Bulk des MOS- Transistors 6 ist mit einem Knoten N8 zum Empfang des Taktsi gnales Φ2 verbunden. Die Taktsignale Φ1 und Φ2 sind, um ein zweiphasiges, nicht überlappendes Taktsignal zu ermöglichen, komplementär zueinander. Nun wird der Betrieb der in Fig. 5 gezeigten Schaltung unter Bezugnahme auf Fig. 6, die die Wellen formen der Signale an den Knoten der Schaltung aus Fig. 5 darstellt, beschrieben.

Die Taktsignale Φ1 und Φ2 haben beide einen Spannungshub von Vcc, der zwischen der Betriebsstromversorgungsspannung Vcc und dem Massepotential GND wechselt.

Wenn zum Zeitpunkt t0 das Taktsignal Φ2 hoch und das Taktsignal Φ1 niedrig wird, steigt das Potential des Knotens N6 auf ein bestimmtes positives Spannungsniveau, wobei der MOS-Transistor 6 eingeschaltet wird, welcher eingeschaltet den Knoten N6 auf ein Spannungsniveau |Vth6| entlädt, wobei Vth6 die Schwellenspannung des MOS-Transistors 6 ist. Wenn das Potential des Knotens N6 |Vth6| erreicht, wird der Transistor 6 ausgeschaltet. Während des Zeitraumes in dem das Taktsignal Φ2 hoch ist, bleibt der Transistor 5 ausgeschaltet.

Andererseits sinkt das Potential am Knoten N5 ab und bekommt ein negatives Spannungsniveau. Vor dem Zeitpunkt t0 ist das Takt signal Φ2 niedrig, und der Knoten N6 ist auf einem negativen Spannungsniveau, wobei der Transistor 5 eingeschaltet wird, welcher eingeschaltet den Knoten N5 auf das Massepotential GND entlädt. Daher erreicht der Knoten N5 eine negative Spannung von -k×Vcc, wobei k den Kopplungskoeffizienten des Kondensators 7 darstellt.

Wenn Vbb am Knoten N4 höher als -k×Vcc am Knoten N5 ist, wird der Transistor 4 eingeschaltet und ein Strom fließt vom Knoten N4 in den Knoten N5. Als Konsequenz wird die Spannung am Knoten N5 ein wenig erhöht während die Spannung am Knoten N4 ein wenig erniedrigt wird.

Wenn zum Zeitpunkt t1 das Taktsignal Φ1 steigt und das Takt signal Φ2 fällt, steigt die Spannung am Knoten N5 zum Einschalten des Transistors 4 auf ein bestimmtes positives Spannungsniveau und die Spannung am Knoten N6 fällt zum Einschalten des Transistors 5 auf ein negatives Spannungsniveau. Der eingeschaltete Transistor 5 entlädt den Knoten N5 auf das Massepotential GND.

Durch Wiederholen des oben beschriebenen Betriebes erreicht der Knoten N4 das Spannungsniveau von |Vth4|-k×Vcc in einem stabilen Zustand, wobei Vth4 die Schwellenspannung des MOS-Transistors 4 darstellt.

Entsprechend der in Fig. 5 gezeigten Ladungspumpenschaltung kann die Vorspannung Vbb das Niveau von |Vth4|-k×Vcc durch die Ver wendung des p-Kanal-MOS-Transistors 5 erreichen, was in einem verbesserten Ladungspumpwirkungsgrad resultiert.

Die Bulks (n-Typ Bereich) der Transistoren 4 und 5 empfangen das Taktsignal Φ1, welches zwischen Vcc und GND oszilliert (schwingt). Die Spannung am Knoten N5 wechselt zwischen -k×Vcc und einer bestimmten positiven Spannung, die niedriger oder gleich der Betriebsversorgungsspannung ist. Darum tritt über den pn-Übergang niemals eine Vorspannung in Vorwärtsrichtung in diesen Transistoren 4 und 5 auf, was in einer zuverlässigen Verhinderung der Injektion von Minoritätsladungsträgern in den Bulk-Bereich resultiert.

Zusätzlich empfängt der Transistor 6 das Taktsignal Φ2 an dem Bulk. Bei diesem Transistor 6 steigt die Spannung am Bulk auf das Niveau von Vcc, wenn die Spannung am Knoten N6 auf das Niveau von |Vth6| steigt, und die Spannung am Bulk geht auf das Massepotential GND herunter, wenn die Spannung am Knoten N6 auf das negative Spannungsniveau heruntergeht. Derart wird keine Vorspannung in Vorwärtsrichtung über den pn-Übergang im Tran sistor 6 verursacht.

In der Schaltungsanordnung gemäß Fig. 5 sind durch die Erfindung einige Punkte, die im folgenden erläutert werden, zu verbessern.

Der p-Kanal-MOS-Transistor überträgt Löcher bzw. Defektelektronen durch einen Kanalbereich. Allgemein sind Löcher weniger beweglich als Elektronen. Wenn ein p-Kanal-MOS-Transistor zur Erzeugung einer negativen Vorspannung verwendet wird, kann daher eine effiziente Elektronen injektion in den Knoten N4 nicht verwirklicht werden.

Zusätzlich empfängt der Transistor 4 das Taktsignal Φ1 am Bulk. Wenn der Transistor 4 angeschaltet ist, befindet sich das Takt signal Φ1 auf dem Massepotential GND. Die Source des Transistors 4 ist mit dem Knoten N4 zum Empfangen der Vorspannung verbunden. Die Potentialdifferenz zwischen dem Source und dem Bulk des Transistors 4 ist die Vorspannung Vbb und daher erreicht die Schwellenspannung Vth4 des Transistors 4 aufgrund des Backgate vorspannungseffektes -1V. Darum ist die Ladungspumpfähigkeit der Schaltung aus Fig. 5 nicht für alle Fälle zufriedenstellend hoch.

Zusätzlich wird, wenn das Taktsignal Φ1 hoch wird, die Spannung Vcc+|Vbb| über die Source (Knoten N4) und den Bulk (Knoten N7) angelegt.

Durch die Vergrößerung der Integrationsdichte einer Halbleiter-Vorrichtung wird ein MOS-Transistor verkleinert, was zur Reduzierung der Durchbruchsspannung eines Übergangs (pn-Übergang) des MOS-Transistors führt. Darum ist es wünschenswert, die Spannung zwischen der Source und dem Bulk eines MOS-Transistors auf einen Wert zu reduzieren, der so klein wie möglich ist.

(1) Erste Ausführungsform

Wie Fig. 7 zeigt, weist eine Ladungpumpenschaltung entsprechend einer ersten Ausführungsform der vorliegenden Erfindung p-Kanal- MOS-Transistoren 10 und 11 und einen n-Kanal-MOS-Transistor 9 auf.

Der MOS-Transistor 9 weist ein Drain, ein Gate und einen Bulk, die zusammen mit einem Knoten N14, der eine negative Vorspannung liefert, verbunden sind, und ein Source, das mit einem Knoten N13 verbunden ist, auf. Der Knoten N13 empfängt ein von einem Kondensator 12 an einen Knoten N12 angelegtes Taktsignal Φ1.

Der MOS-Transistor 10 weist ein Drain, das zum Empfangen des selben mit dem Massepotential GND verbunden ist, ein mit dem Knoten N13 verbundenes Source, ein mit einem Knoten N10 ver bundenes Gate und ein mit dem Knoten N12 verbundenes Bulk auf. Der Knoten N10 empfängt ein durch einen anderen Kondensator 13 an einem Knoten N11 angelegtes anderes Taktsignal Φ2.

Der MOS-Transistor 11 weist ein mit dem Knoten N10 verbundenes Source, ein Drain und einen Gate, die zusammen zum Empfang des selben mit dem Massepotential verbunden sind, und ein mit dem Knoten N11 verbundenes Bulk auf. Nun wird der Betrieb der Schaltung gemäß Fig. 7 unter Bezugnahme auf das Wellenformdiagramm des Betriebes gemäß Fig. 8 beschrieben. Die Taktsignale Φ1 und Φ2 ermöglichen ein zweiphasiges nicht überlappendes Takten.

Vor dem Zeitpunkt t0 ist das Taktsignal Φ1 auf hohem Niveau von Vcc und das Taktsignal Φ2 ist auf niedrigem Niveau von GND. In diesem Zustand ist der Knoten N10 auf einem negativen Spannungsniveau, wodurch der Transistor 11 ausgeschaltet ist, und zum Einschalten des Transistors 10 wird der Knoten N13 auf das Massepotential GND entladen.

Wenn zum Zeitpunkt t0 das Taktsignal Φ1 auf das Massepotential niveau GND fällt und das Taktsignal Φ2 auf das Betriebsstrom versorgungsspannungsniveau Vcc steigt, steigt die Spannung am Knoten N10 durch die kapazitive Kopplung des Kondensators 13 auf ein positives Spannungsniveau, wobei der Transistor 11 an- und der Transistor 10 ausgeschaltet wird, während die Spannung am Knoten N13 durch die kapazitive Kopplung des Kondensators 12 (Ladungspumpbetrieb) auf ein negatives Spannungsniveau von -k×Vcc fällt, wobei k die Kopplungskonstante des Kondensators 12 ist, welche ungefähr gleich 1 ist.

Der Knoten N10 wird vom MOS-Transistor 11 auf das Spannungs niveau von |Vth11| entladen, und dann wird der MOS-Transistor 11 ausgeschaltet. Vth11 stellt die Schwellenspannung des MOS-Transistors 11 dar. Der MOS-Transistor 10 wird ausgeschaltet gehalten.

Andererseits fließt, wenn das Spannungsniveau Vbb am Knoten N14 höher als das Spannungsniveau -k×Vcc am Knoten N13 ist, der MOS-Transistor 9 angeschaltet ist, oder eine von dem Bulk und der Source gebildete parasitäre pn-Diode in Vorwärtsrichtung vorgespannt ist, ein Strom vom Knoten N14 in den Knoten N13, oder Elektronen werden in den Knoten N14 injiziert. Als Folge wird das Potential am Knoten N14 verringert und das Potential am Knoten N13 wird erhöht.

Wenn zum Zeitpunkt t1 das Taktsignal Φ1 steigt und das Takt signal Φ2 fällt, wird der MOS-Transistor 9 ausgeschaltet (die parasitäre pn-Diode ist in Sperrichtung vorgespannt) und der MOS-Transistor 10 wird eingeschaltet.

Selbst wenn der Knoten N13 durch den MOS-Transistor 10 entladen wird, ist das Potential des Knotens N13 höher als das des Kno tens N14 und zwischen den Knoten N14 und N13 wird kein Strom fluß-(Ladungstransfer-)weg ausgebildet.

Durch Wiederholung dieses Betriebes erreicht die Vorspannung Vbb letzten Endes das Niveau von -k×Vcc+Vpn9, wobei Vpn9 eine Vorwärtsrestspannung (Durchlaßspannungsabfall) zwischen der Source und dem Bulk des MOS-Transistors 9 (oder der parasitären pn-Diode) darstellt.

Die Spannung Vpn9 liegt im allgemeinen bei 0,6V, und daher ist das Spannungsniveau von Vpn9-k×Vcc negativer als die Spannung |Vth4|-k×Vcc, die durch die Anordnung gemäß Fig. 5 erhalten wird. Zusätzlich wird der n-Kanal-MOS-Transistor zur Injizierung von Elektronen in den Knoten N14 verwendet und Elektronen werden wirksam in den Knoten N14 injiziert. Derart wird durch die Schaltungsanordnung gemäß Fig. 7 im Vergleich mit der Anordnung gemäß Fig. 5 ein verbesserter Ladungspumpwirkungsgrad ermöglicht.

Die Spannung am Knoten N13 ändert sich zwischen der negativen Spannung -k×Vcc und einer gewissen positiven Spannung (das Massepotential in stabilisiertem Zustand), während der Bulk des MOS-Transistors 9 die Vorspannung Vbb (= -k×Vcc+Vpn9 in einem stabilisierten Zustand) empfängt. Als Folge wird eine Spannung, die die Stromversorgungsspannung Vcc übersteigt, niemals über den pn-Übergang des Transistors 9 angelegt. Dies gilt ebenso für die Transistoren 10 und 11. Auf diese Art und Weise tritt kein Problem mit den Durchbruchsspannungscharakte ristiken auf, selbst dann, wenn die MOS-Transistoren mit dem Fort schritt des Integrationsgrades weiter verkleinert werden.

Fig. 9 zeigt schematisch eine Schnittansicht der Struktur des n-Kanal-MOS-Transistors 9.

Der gezeigte n-Kanal-MOS-Transistor 9 ist in der Oberfläche einer p-Typ Wanne 30, welche umgekehrt in einer n-Typ Wanne 31 ausgebildet ist, ausgebildet. Die n-Typ Wanne 31 kann konstant mit der Betriebsstromversorgungsspannung Vcc vorgespannt sein oder kann eine Vorspannung Vbb empfangen, und ist an der Ober fläche eines p-Typ Substrates 32 ausgebildet.

Der n-Kanal-MOS-Transistor 9 weist n⁺-Bereiche 34a und 34b hoher Dotierstoffkonzentration und ein über der Oberfläche zwischen den n⁺-Bereichen 34a und 34b der p-Typ Wanne 30 ausgebildetes Steuergate 37 auf. Die p-Typ Wanne 30 empfängt die Vorspannung Vbb über einen Bereich 35 hoher Dotierstoffkonzentration. Der n⁺-Bereich 34a ist mit dem Knoten N13 verbunden und der n⁺-Bereich 34b und das Steuergate 37 sind zusammen mit dem Knoten N14 verbunden.

Obwohl nicht explizit in Fig. 9 gezeigt, sind die p-Kanal-MOS- Transistoren 10 und 11 in einer n-Typ Wanne 39 ausgebildet. Eine p-Typ Wanne 38 kann irgendeinen MOS-Transistor aufweisen. Kapa zitäten 12 und 13 können in der p-Typ Wanne 38 oder in der n-Typ Wanne 39 als MOS-Kondensatoren ausgebildet sein.

Die p-Typ Wanne 30 weist nur den MOS-Transistor 9 zur Elektro neninjektion auf.

Beim Betrieb ist die parasitäre pn-Diode, die vom n⁺-Bereich 34a und der p-Typ Wanne (Bulk) 30 gebildet wird, in Vorwärtsrichtung vorgespannt, so daß ein Strom vom Knoten N14 durch den p⁺-Be reich 35, die p-Typ Wanne 30 und den n⁺-Bereich 34a zusätzlich zum Pfad in dem Kanalbereich zum Knoten N13 fließt. Minoritäts ladungsträger (Elektronen) werden vom n⁺-Bereich 34a zur Rekom bination mit Majoritätsladungsträgern (Löcher) in der p-Typ Wanne 30 in die p-Typ Wanne 30 injiziert. Selbst wenn die inji zierten Ladungsträger durch die p-Typ Wanne 30 in die n-Typ Wanne 31 diffundieren ist die n-Typ Wanne 31 mit einer vorbe stimmten Spannung vorgespannt, so daß die diffundierten Minori tätsladungsträger in der n-Typ Wanne 31 absorbiert oder gefangen werden und kein ungünstiger Effekt auftritt.

Zusätzlich enthält die p-Typ Wanne 30, selbst wenn injizierte Minoritätsladungsträger in die p-Typ Wanne 30 diffundieren, nur den MOS-Transistor 9, und daher wird kein ungünstiger Effekt auf irgendein anderes Element ausgeübt, was in einem zuverlässigen Betrieb resultiert.

Die n-Typ Wanne 31 kann ein n-Typ Substrat sein. Mit anderen Worten kann die p-Typ Wanne 30 auf der Oberfläche eines n-Typ Substrates oder einer epitaxialen Schicht ausgebildet sein, wobei der entsprechende technische Effekt erzielt wird.

(2) Zweite Ausführungsform

In Fig. 10 ist eine Ladungspumpenschaltung entsprechend einer zweiten Ausführungsform der vorliegenden Erfindung zu sehen. Die Anordnung in Fig. 10 unterscheidet sich von der Schaltungsan ordnung gemäß Fig. 7 nur in dem Punkt, daß die Bulks der p-Kanal- MOS-Transistoren 10 und 11 zum Empfang des Massepotentiales GND verbunden sind.

Die MOS-Transistoren 10 und 11 weisen Bulks auf, die von einem n-Typ Bereich (s) gebildet sind.

Die Spannung am Knoten N13 ändert sich bei Betrieb von der ne gativen Spannung -k×Vcc auf eine bestimmte positive Spannung. Die bestimmte positive Spannung am Knoten N13 wird durch den MOS- Transistor 10 auf Massepotential GND entladen. Bei diesem Be trieb kann ein Strom vom p-Typ Drain (Knoten N13) in den n-Typ Bulk des Transistors 10 nach Masse fließen. Die in den Bulk-Bereich des Transistors 10 injizierten Minoritätsladungs träger (Löcher) rekombinieren, oder werden in dem Bulk-Bereich absorbiert, oder werden vom Massepotential GND abgezogen. Derart üben die injizierten Minoritätsladungsträger keinen ungünstigen Effekt auf irgendein anderes Element der Schaltung aus.

Wenn das Potential am Knoten N13 auf die negative Spannung -k×Vcc erniedrigt ist, ist der pn-Übergang im MOS-Transistor 10 in Sperrichtung vorgespannt und kein Strom fließt in den Bulk-Bereich des MOS-Transistors 10. Derart empfängt der La dungspumpbetrieb des MOS-Transistors 9 keinen ungünstigen Effekt vom MOS-Transistor 10.

Wie beim MOS-Transistor 11 kann eine positive Spannung am Knoten N10 über die p-Typ Source zum n-Typ Bulk zum Massepotentialni veau GND entladen werden. Jedoch wird selbst in diesem Fall das Potential am Knoten N10 nur bis zum Potential Vpp11, welches die Restspannung zwischen dem Bulk und der Source ist, erniedrigt und der MOS-Transistor 10 wird zuverlässig ausgeschaltet ge halten. Die injizierten Minoritätsladungsträger (Löcher) werden In dem Bulk-Bereich gefangen oder vom Massepotential GND des Transistors 11 abgesaugt, und die Diffusion von Minoritätsla dungsträgern durch das Substrat kann unterdrückt werden.

Wenn das Potential am Knoten N10 auf negative Spannung sinkt, wird der pn-Übergang des Transistors 11 zur Verhinderung eines Stromflusses durch den pn-Übergang in Sperrichtung vorge spannt und der MOS-Transistor 10 ist zuverlässig ausgeschaltet.

(3) Dritte Ausführungsform

Fig. 11 zeigt eine Ladungspumpenschaltung entsprechend einer dritten Ausführungsform der vorliegenden Erfindung mit p-Kanal- MOS-Transistoren 20 und 21 und einer pn-Diode 19.

Der p-Kanal-MOS-Transistor 20 weist eine mit dem Knoten N23 verbundene Source, ein zum Empfang desselben mit dem Massepo tential GND verbundenes Drain, ein mit dem Knoten N20 ver bundenes Gate und einen mit dem Knoten N22 verbundenen Bulk auf. Der Knoten N20 empfängt das von einem Kondensator 23 an den Knoten N21 angelegtes Taktsignal Φ2. Der Knoten N22 empfängt ein Taktsignal Φ1.

Der p-Kanal-MOS-Transistor 21 weist eine mit dem Knoten N20 verbundenes Source, ein Gate und ein Drain, die zum Empfang desselben mit dem Massepotential GND verbunden sind, und einen mit dem Knoten N21 verbundenen Bulk auf.

Die pn-Diode 19 weist eine mit einem die Vorspannung Vbb lie fernden Knoten N24 verbundene Anode und eine mit einem Knoten N23 verbundene Kathode auf. Der Knoten N23 empfängt über den Kondensator 22 das Taktsignal Φ1. Nun wird der Betrieb der Schaltung gemäß Fig. 11 unter Bezugnahme auf das Wellenformdia gramm des Betriebes gemäß Fig. 12 beschrieben.

Der Betrieb der Schaltung aus Fig. 11 ist im wesentlichen der selbe wie der der in Fig. 7 gezeigten Schaltung.

Wenn zum Zeitpunkt t0 das Taktsignal Φ2 auf Vcc-Niveau ansteigt und das Taktsignal Φ1 auf GND-Niveau fällt, steigt das Potential am Knoten N20 zum Einschalten des Transistors 21 auf positives Spannungsniveau an. Der Knoten N20 wird über den Kondensator 21 auf ein Spannungsniveau von |Vth21| entladen. Hier stellt Vth21 die Schwellenspannung des MOS-Transistors 21 dar. Während dieses Zeitraumes empfängt der Bulk des MOS-Transistors 21 das Taktsignal auf Vcc-Niveau, so daß der pn-Übergang des Transi stors 21 zur Verhinderung der Injektion von Minoritätsladungs trägern in den Bulk-Bereich in Sperrichtung vorgespannt wird.

Der MOS-Transistor 20 empfängt am Gate die Spannung am Knoten N20, so daß der Transistor 20 während dieses Zeitraumes aus geschaltet gehalten wird.

Andererseits fällt das Potential am Knoten N23 vom Massepoten tial GND, welches im vorhergehenden Zyklus durch Entladung durch den Transistor 20 eingestellt wurde, auf das Spannungsniveau von -k×Vcc. Dabei stellt k den Kopplungskoeffizienten des Konden sators 22 zum Knoten N23 dar.

Als Folge ist die pn-Diode 19 in Vorwärtsrichtung (Durchlaß richtung) vorgespannt und leitend. Dann fließt ein Strom vom Knoten N24 in den Knoten N23, so daß das Potential am Knoten N24 erniedrigt wird, während das Potential am Knoten N23 erhöht wird. Während dieses Zeitraumes empfängt der Transistor 20 am Bulk das Taktsignal Φ1 auf dem Massepotentialniveau GND und an der Source die negative Spannung am Knoten N23, so daß an den pn-Übergang im Transistor 20 keine Vorspannung in Vorwärtsrich tung angelegt wird.

Wenn zum Zeitpunkt t1 das Taktsignal Φ1 auf Vcc-Niveau steigt, wird das Potential am Knoten N23 auf positives Spannungsniveau gehoben und die pn-Diode 19 wird zum Ausschalten in Sperrichtung vorgespannt. Die positive Spannung am Knoten N23 wird durch den Transistor 20, welcher als Antwort auf den Abfall des Taktsignals Φ2 leitend wird, auf Massepotential GND entladen.

Durch Wiederholen dieses Betriebes erreicht die Vorspannung Vbb am Knoten N24 letzten Endes das Spannungsniveau Vpn19-k×Vcc in einem stabilen Zustand, wobei Vpn19 den Durchlaßspannungs abfall über die pn-Diode 19 darstellt.

In der Schaltungsanordnung gemäß Fig. 11 werden die pn-Übergänge der Transistoren 20 und 21 und die pn-Diode mit einer Spannung, die das Vcc-Niveau nicht übersteigt, versorgt und daher gibt es kein Problem mit den Durchbruchsspannungscharakteristiken der Übergänge.

Fig. 13 zeigt schematisch eine Schnittansicht der Struktur der in Fig. 11 gezeigten pn-Diode. Fig. 13 zeigt, daß die pn-Diode 19 eine p-Typ Wanne 40, welche wiederum in der Oberfläche eines n-Typ Substrates 50 ausgebildet ist, aufweist.

Die pn-Diode 19 weist einen n⁺-Bereich 41 hoher Dotierstoffkon zentration und einen p⁺-Bereich 42 hoher Dotierstoffkonzentra tion auf. Der n⁺-Bereich 41 ist mit dem Knoten N23 verbunden und der p⁺-Bereich 42 ist mit dem Knoten N24 verbunden.

Beim Betrieb fließt vom Knoten N24 ein Strom durch den p⁺-Be reich 42, die p-Typ Wanne (den Oberflächenbereich) 40 und den n⁺-Bereich 41 zum Knoten N23. Die p-Typ Wanne 40 weist nur die pn-Diode 19 auf. Minoritätsladungsträger (Elektronen), die vom n⁺-Bereich 41 in die p-Typ Wanne 40 injiziert werden, diffun dieren in der p-Typ Wanne 40 zur Rekombination mit Majoritäts ladungsträgern (Löcher) in der p-Typ Wanne 40 oder zur Absorp tion im n-Typ Substrat 50. Die aus dem n⁺-Bereich 41 injizierten Minoritätsladungsträger üben keinen nachteiligen Effekt auf irgendein anderes Element aus.

Die p-Kanal-MOS-Transistoren 20 und 21 sind in einer von einer p-Typ Wanne 44 umgebenen n-Typ Wanne 43 ausgebildet.

Die Kondensatoren 22 und 23 können in der n-Typ Wanne 43 oder in einer kleinen p-Typ Wanne 45 als MOS-Typ-Kondensatoren ausge bildet sein.

Die p-Typ Wanne 40 kann anstatt in dem n-Typ Substrat 50 in einer n-Typ Wanne, wie in Fig. 9, in der ein p-Typ Substrat verwendet wird, gezeigt, ausgebildet sein. Zusätzlich kann irgendeine Diodenstruktur verwendet werden solange die pn-Diode in einem bestimmten Wannenbereich ausgebildet ist, welcher ausschließlich für den Gebrauch für die pn-Diode vorgesehen ist.

Weiter kann irgendeine Wannenisolierungsstruktur zusätzlich ausgebildet werden, welche normalerweise in der CMOS-IC-Tech nologie, wie z. B. eine dreifache Diffusionsisolierung oder Grabenisolierung, verwendet wird.

(4) Vierte Ausführungsform

Fig. 14 zeigt eine Schaltungsanordnung entsprechend einer vier ten Ausführungsform der vorliegenden Erfindung. Die Anordnung gemäß Fig. 14 unterscheidet sich von der gemäß Fig. 11 in dem Punkt, daß die Bulks der MOS-Transistoren 20 und 21 beide mit dem Massepotential GND verbunden sind.

Der Betrieb der Schaltung gemäß Fig. 14 ist im wesentlichen der gleiche wie der der Schaltung gemäß Fig. 11.

Wenn der Knoten N20 auf positives Spannungsniveau geladen wird, ist der pn-Übergang des Transistors 21 zur Verursachung eines Stromflusses vom Knoten N20 durch den Bulk zum Massepoten tial in Vorwärtsrichtung vorgespannt. Wenn jedoch das Potential am Knoten N20 das Niveau des Durchlaßspannungsabfalles Vpn21 des pn-Überganges des Transistors 21 erreicht, wird die den pn- Übergang des Transistors 21 enthaltende parasitäre Diode zum Abschalten des Stromflusses abgeschaltet. Bei dieser Betriebsweise erreicht das Potential am Knoten N20 das Niveau von Vpn21 und hält den Transistor 20 zuverlässig ausgeschaltet.

Wie beim Transistor 20 fließt, wenn der Knoten N23 auf positive Spannung geladen wird, vom Knoten N23 durch den p⁺-Bereich und den n-Typ Bulk-Bereich des Transistors 20 zum Mas sepotential ein Strom. Während dieses Zeitraumes ist der Tran sistor 20 als Antwort auf die negative Spannung am Knoten N20 zur Entladung des Knotens N23 auf Massepotential eingeschaltet. Kein Problem bezüglich des Ladungspumpbetriebes zum Knoten N24 wird daher verursacht. Injizierte Minoritätsladungsträger rekombinieren oder werden absorbiert in dem Bulk-Bereich, der auf Massepoten tial vorgespannt ist, und daher werden keine Minoritätsladungs träger in ein Substrat injiziert durch das sie in den Transistor 20 diffundieren.

(5) Beispiel einer Anwendung der Ladungspumpenschaltung

Fig. 15 zeigt einen Speicher 200 dynamischen Typs mit wahlfreiem Zugriff (Dynamic Type Random Access Memory), der als eine beispiel hafte Vorrichtung gezeigt ist, mit der Ladungspumpenschaltung, die eine negative Vorspannung erzeugt.

Der Speicher 200 weist ein Speicherzellenfeld 202 mit einer Mehrzahl von Speicherzellen dynamischen Typs, die in Zeilen und Spalten angeordnet sind, einen ein Adreßsignal aus mehreren Bits A0 bis An zur Erzeugung interner Zeilen- und Spaltenadreß signale empfangenden Adreßpuffer 204, ein Zeilendekoder 206 zur Dekodierung eines internen Zeilenadreßsignals zur Auswahl und zum Treiben einer Zeile in dem Speicherzellenfeld 202, und einen Spaltendekoder 208 zum Dekodieren eines internen Spaltenadreß signals zum Erzeugen eines Spaltenauswahlsignals zur Auswahl einer Spalte in dem Speicherzellenfeld 202 auf. Ein Zeilen adreßsignal und ein Spaltenadressensignal werden im Zeitmulti plex-Betrieb an den Adreßpuffer 204 im dynamischen Speicher mit wahlfreiem Zugriff (DRAM) angelegt. Ein Zeilenadreßsignal und ein Spaltenadreßsignal können wie in einem Pseudo-SRAM (Static Random Access Memory) oder in einem virtuellen SRAM parallel angelegt werden.

Der Speicher 200 weist weiterhin einen Leseverstärker/IO-Block 210 mit Leseverstärkern und IO-Gates auf (IO = Eingabe/Ausgabe). Die Leseverstärker empfangen und verstärken Daten von Speicherzellen, die mit einer von dem Zeilendekoder 206 ausgewählten und angesteuerten Zeile (Wortleitung) verbunden sind. Die IO-Gates antworten auf ein Spaltenauswahlsignal vom Spaltendekoder 208 zum Koppeln der ausgewählten Spalte an eine I/O-Schaltung 212 über einen in ternen Datenbus (nicht gezeigt). Die I/O-Schaltung 212 erzeugt beim Schreiben von Daten aus externen Daten interne Schreib daten, die in eine ausgewählte Speicherzelle geschrieben werden sollen, und erzeugt beim Datenlesen aus internen Auslesedaten aus einer ausgewählten Speicherzelle externe Auslesedaten. In Fig. 15 ist eine I/O-Schaltung 212 gezeigt, die ihre Daten durch einen gemeinsamen Anschluß DQ ein- und ausgibt. Es können ge trennte Anschlüsse D und Q verwendet werden.

Der Speicher 200 weist weiter eine Steuerschaltung 214, die auf ein Zeilenadressentaktsignal /RAS, ein Spaltenadressentaktsignal /CAS und ein Schreibfreigabesignal /WE zur Erzeugung verschie dener notwendiger interner Steuersignale antwortet, und einen Vbb-Generator 216 zur Erzeugung und zum Anlegen einer negativen Vorspannung Vbb an ein p-Typ Substrat oder eine p-Typ Wanne des Speichers 200 auf. Die Signale /RAS, /CAS und /WE sind bekannt und der Betrieb des Speichers 200 selbst ist ebenfalls bekannt und daher wird keine spezielle Beschreibung dazu gegeben.

Der Vbb-Generator 216 weist eine Ladungspumpenschaltung ent sprechend der vorliegenden Erfindung auf.

Fig. 16 zeigt, daß der Vbb-Generator 216 einen Schwingkreis (Schwingungserzeuger, Oszillator) 220 zur Erzeugung der zwei phasigen nicht überlappenden Taktsignale Φ1 und Φ2 und eine Ladungspumpenschaltung 222, die auf die Taktsignale Φ1 und Φ2 zur Erzeugung der negativen Vorspannung Vbb durch Ladungs pumpenbetrieb reagiert, auf.

Der Schwingkreis 220 enthält einen Ringoszillator mit einer kaskadierten ungeraden Anzahl von Stufen aus Invertern und erzeugt, die Taktsignale Φ1 und Φ2 mit einer vorbestimmten Taktbreite und Periode. Eines der Taktsignale Φ1 und Φ2 wird er zeugt, indem das andere Taktsignal durch einen zusätzlichen Inverter zeitlich verschoben wird. Mit anderen Worten ergibt die Ausgabe des Ringoszillators das Taktsignal Φ1 und ein Inverter der die Ausgabe des Ringoszillators empfängt stellt das andere Taktsignal Φ2 zur Verfügung.

Die Ladungspumpenschaltung 222 hat dieselbe Anordnung wie die der vorher beschriebenen Ausführungsformen.

Fig. 17 zeigt, daß das Speicherzellenfeld 202 in einem Bereich 302 auf der Oberfläche eines p-Typ Substrates 300 ausgebildet ist. In Fig. 17 ist eine Speicherzelle mit einer mit einer Bit leitung BL verbundenen Source und mit einem mit einer Wort leitung WL verbundenen Steuergate repräsentativ dargestellt. Die Wortleitung WL bzw. die Bitleitung BL entsprechen einer Zeile bzw. einer Spalte.

Die Ladungspumpenschaltung 222 ist in einem Bereich 304 auf der Oberfläche des p-Typ Substrates 300 ausgebildet. Die negative Vorspannung Vbb wird an das Substrat 300 über einen p⁺-Bereich 306 niedrigen Widerstandes angelegt.

Bei einer solchen Anordnung diffundieren keine unerwünschten Minori tätsladungsträger (Elektronen) durch das Substrat 300 zum Erreichen des Feldbereiches 302 und daher wird ein zuverlässiger Spei cherbetrieb ermöglicht.

In Fig. 17 kann das p-Typ Substrat durch eine auf einem Substrat ausgebildete p-Typ Epitaxieschicht oder durch einen p-Typ Wan nenbereich ersetzt werden.

Weiter kann, wenn der Speicher ein DRAM vom synchronen Typ ist, der ein aus einer Serie von Pulsen zusammengesetztes Taktsignal zum synchronen Betrieb mit dem Taktsignal empfängt, der in Fig. 16 gezeigte Schwingkreis weggelassen werden. Ein Inverterpuffer und ein Puffer können zur Erzeugung der zweiphasigen nicht überlappenden Taktsignale Φ1 und Φ2 benutzt werden.

(6) Fünfte Ausführungsform

Fig. 18 zeigt eine Ladungspumpenschaltung entsprechend einer fünften Ausführungsform der vorliegenden Erfindung. Diese La dungspumpenschaltung erzeugt eine verstärkte Spannung die höher als die Betriebsstromversorgungsspannung ist.

Wie Fig. 18 zeigt enthält die Schaltung einen p-Kanal-MOS-Tran sistor 409 und n-Kanal-MOS-Transistoren 410 und 411.

Der p-Kanal-MOS-Transistor 409 weist ein Gate, ein Drain und einen Bulk, die zusammen mit einem Knoten N114 verbunden sind, eine verstärkte Spannung Vp erzeugen, und eine mit einem Knoten N113 verbundene Source auf. Der Knoten N113 empfängt ein über einen Kondensator 412 an einen Knoten N112 angelegtes Taktsignal Φ1.

Der n-Kanal-MOS-Transistor 410 weist eine zum Empfang desselben mit der Stromversorgungsspannung Vcc verbundene Source, ein mit dem Knoten N113 verbundenes Drain, ein mit dem Knoten N112 ver bundenes Bulk und ein mit einem Knoten N110 verbundenes Gate auf. Der Knoten N110 empfängt ein mit einem anderen Kondensator 413 an einen Knoten N111 angelegtes anderes Taktsignal Φ2.

Der n-Kanal-MOS-Transistor 411 weist eine mit dem Knoten N110 verbundene Source, ein Drain und ein Gate, die zum Empfang desselben mit der Spannung Vcc verbunden sind, und ein mit dem Knoten N111 verbundenes Bulk auf.

Die Taktsignale Φ1 und Φ2 sind komplementär zueinander und er geben ein zweiphasiges nicht überlappendes Taktsignal. Nun wird der Betrieb der Schaltung aus Fig. 18 beschrieben.

In Reaktion auf den Anstieg und den Fall der Taktsignale Φ1 bzw. Φ2 wird der Knoten N110 durch kapazitive Kopplung des Konden sators 413 auf ein bestimmtes Spannungsniveau niedriger als das Vcc-Niveau entladen. Der MOS-Transistor 411 wird zum Aufladen des Knotens N110 auf das Niveau von Vcc-Vth(411) eingeschaltet, wobei Vth(411) eine Schwellenspannung des MOS-Transistors 411 darstellt. Während dieses Zeitraumes empfängt der Bulk des Transistors 411 das Taktsignal Φ2 auf Massepotentialniveau GND und der pn-Übergang des Transistors 411 wird in Sperrichtung vorgespannt. Der MOS-Transistor 410 wird außerdem während dieses Zeitraumes ausgeschaltet gehalten, da das Gatepotential des Transistors 410 niedriger als Vcc ist.

Der Knoten N113, welcher durch den Transistor 410 auf das Vcc- Niveau geladen wurde, wird durch die kapazitive Kopplung des Kondensators 412 auf das Niveau von k×Vcc+Vcc entladen, wobei k der Kopplungskoeffizient des Kondensators 412 mit dem Knoten N113 ist. Als Folge wird der Transistor 409 angeschaltet oder eine aus dem p⁺-Sourcebereich (Knoten N113) und dem Bulk des Transistors 409 gebildete parasitäre pn-Diode in Vorwärts richtung vorgespannt, und ein Strom fließt vom Knoten N113 zum Knoten N114. Dann wird das Potential am Knoten N113 aufgrund von Löcherinjektion in den Knoten N114 abgesenkt. Wenn die Poten tialdifferenz zwischen dem Knoten N113 und dem Knoten N114 Vpn(409) erreicht ist, wird der Transistor 409 oder die parasitäre pn-Diode ausgeschaltet, wobei Vpn(409) einen Durchlaßspannungs abfall an der parasitären pn-Diode im Transistor 409 darstellt.

Wenn die Taktsignale Φ1 und Φ2 fallen bzw. steigen, wird das Potential am Knoten N113 erhöht und das Potential am Knoten N110 erniedrigt. In diesem Zeitraum ist der Transistor 411 ausge schaltet, da das Potential am Knoten N110 höher als das Vcc-Niveau ist. Der Transistor 410 wird zum Laden des Knotens N113 auf Vcc-Niveau eingeschaltet, da das Gatepotential des Transi stors 410 ungefähr bei 2×Vcc-Vth(411) liegt. Der Bulk des MOS-Transistors 410 empfängt das Taktsignal Φ1 auf Massepoten tialniveau GND und der pn-Übergang im Transistor 410 ist zuver lässig in Sperrichtung vorgespannt.

Während dieses Zeitraumes ist der Transistor 409 oder die para sitäre pn-Diode darin ausgeschaltet, da das Potential am Knoten N113 niedriger als das Potential am Knoten N114 ist.

Wiederholung dieses Betriebes erhöht das Potential am Knoten 114 allmählich, welches letzten Endes den Spannungswert von Vcc+k×Vcc-Vpn(409) erreicht.

Jeder pn-Übergang der MOS-Transistoren 409, 410 und 411 empfängt eine Spannung, die nicht höher als die Stromversorgungsspannung Vcc ist, so daß kein Problem mit dem Durchbruch eines Übergangs auftritt.

Zusätzlich ist, wie in Fig. 19 gezeigt, der Transistor 409 allein in einem n-Typ Wannenbereich 430, der von einem p-Typ Wan nenbereich 432 umgeben ist, ausgebildet, auf Massepotential GND vorgespannt, und keine Minoritätsladungsträger (Löcher) diffun dieren in ein Substrat 433. Das Substrat 433 kann vom p-Typ oder n-Typ sein.

(7) Sechste Ausführungsform

Fig. 20 zeigt eine Ladungspumpenschaltung entsprechend einer sechsten Ausführungsform der vorliegenden Erfindung.

Die Ladungspumpenschaltung gemäß Fig. 20 ist identisch mit der Anordnung der Schaltung aus Fig. 18, außer daß eine pn-Diode 419 anstelle des MOS-Transistors 409 verwendet wird. Andere Kompo nenten aus Fig. 20 werden mit dem gleichen Bezugszeichen wie die entsprechenden Komponenten in Fig. 18 bezeichnet.

Die pn-Diode 419 weist eine mit dem Knoten N114 verbundene Anode und eine mit dem Knoten N113 verbundene Kathode auf. Der Betrieb der Schaltung aus Fig. 20 ist im wesentlichen der gleiche wie der in Fig. 18 gezeigten. Entsprechend der Schaltungsanordnung aus Fig. 20 kann eine verstärkte Spannung Vp auf dem Niveau von Vcc+k×Vcc-Vpn(419) erzeugt werden, wobei Vpn(419) einen Durchlaßspannungsabfall über die pn-Diode 419 darstellt. In dieser Anordnung aus Fig. 20 werden die pn-Übergänge der MOS- Transistoren 410 und 421 und die pn-Diode 419 mit einer Span nung, die nicht größer als die Stromversorgungsspannung Vcc ist, versorgt.

Die pn-Diode 419 ist alleine in einer geeigneten n-Typ Wanne ähnlich der gemäß Fig. 13 mit umgekehrtem Leitungstyp ausgebildet, und daher werden injizierte Minoritätsladungsträger in dem n-Typ Wannenbereich zuverlässig rekombiniert oder absorbiert.

Die in den Fig. 18 und 20 gezeigten MOS-Transistoren 410 und 411 können zum Empfang der Stromversorgungsspannung Vcc verbunden sein. Dieselben Ladungspumpencharakteristiken können erhalten werden.

(8) Anwendung der Verstärkungs-Ladungspumpenschaltung

Fig. 21 zeigt schematisch einen Hauptbereich eines DRAM mit verstärkt getriebenen Wortleitungen. Fig. 21 zeigt, daß der Speicher ein Speicherzellenfeld 500 mit einer Mehrzahl von Speicherzellen MC dynamischen Typs, die in Zeilen und Spalten angeordnet sind, aufweist. Die Speicherzelle MC weist einen Zugriffstransistor und einen Kondensator zur Speicherung von Daten auf.

Eine Wortleitung WL ist entsprechend jeder Zeile angeordnet und verbindet die Speicherzellen in einer entsprechenden Zeile. Ein Paar von Bitleitungen ist entsprechend jeder Spalte vorgesehen und verbindet die Speicherzellen in einer entsprechenden Spalte. In Fig. 21 sind repräsentiv eine Wortleitung, eine Bitleitung BL und eine Speicherzelle MC gezeigt.

Der Speicher weist weiter einen Adreßpuffer 502, der zur Er zeugung interner Zeilen- und Spaltenadreßsignale ein Multi- Bitadressensignal A0 bis An empfängt, ein Zeilendekoder 504 zum Dekodieren eines internen Zeilenadressensignals vom Puffer 502 zur Erzeugung eines Zeilenauswahlsignals, und einen Wortleitungstreiber 506, der zum Treiben bzw. Ansteuern einer ausgewählten Wortlei tung auf einem verstärkten Spannungsniveau auf das Zeilenaus wahlsignal vom Zeilendekoder 504 antwortet.

Der Speicher enthält weiterhin eine Verstärkungsschaltung 508 zur Erzeugung eines verstärkten Spannungssignals und einen Hoch spannungsgenerator 510, der auf ein Steuersignal Φx zur Er zeugung eines verstärkten Wortleitungstreibersignals antwortet.

Die Verstärkungsschaltung 508 weist einen Schwingkreis (Oszil lator) 522 zur Erzeugung eines zweiphasigen nicht überlappenden Taktsignals und eine Ladungspumpenschaltung 524, antwortend auf das Taktsignal zur Erzeugung der verstärkten Spannung, die höher als die Stromversorgungsspannung Vcc ist, auf. Der Schwingkreis 522 ist z. B. aus einem Ringoszillator gebildet. Die Ladungs pumpenschaltung 524 weist die Schaltungsanordnung der vorlie genden Erfindung auf.

Beim Betrieb erzeugt die Verstärkungsschaltung 508 die ver stärkte Spannung Vp. Der Zeilendekoder 504 dekodiert ein inter nes Adreßsignal und erzeugt ein eine Zeile bestimmendes Zeilen auswahlsignal. Der Hochspannungsgenerator 510 erzeugt und über trägt ein verstärktes Wortleitungstreibersignal von der ver stärkten Spannung Vp zum Wortleitungstreiber 506 als Antwort auf das Steuersignal Φx.

Der Wortleitungstreiber 506 überträgt das verstärkte Wortleitungstrei bersignal auf die der bestimmten Zeile entsprechende Wortleitung WL.

Ein Zugriffstransistor einer mit der ausgewählten Wortleitung verbundenen Speicherzelle wird mit hoher Geschwindigkeit ein geschaltet, um die in dem Zellkondensator gespeicherten Daten ohne Signalverluste auf die Bitleitung BL zu übertragen. Dann wird das Signalpotential auf der Bitleitung BL durch einen Lese verstärker (nicht gezeigt) festgestellt und verstärkt und dann wird Datenlesen oder Datenschreiben ausgeführt.

Eine solche Anordnung mit verstärkt getriebenen Wortleitungen wird in der DRAM-Technik aus folgenden Gründen verwendet.

(i) Eine verstärkte Spannung wird auf eine Wortleitung gegeben, und das Potential auf der Wortleitung steigt schnell zum Stabi lisieren an. Als Folge kann der Zeitablauf der Bestimmung auf Daten aufgrund des schnellen Auslesens der Daten einer Speicherzelle auf eine Bitleitung beschleunigt werden, was in einer verringerten Zu griffszeit zur Verwirklichung eines schnellen DRAM resultiert.

(ii) Um eine korrekte Bestimmung (Lesen) zu verwirklichen, muß eine ausreichende Auslesespannung auf eine Bitleitung übertragen werden. Mit dem bisherigen Trend der Größenreduzierung von Speicherzellen und der Verringerung der Stromversorgungsspannung wird die Auslesespannung verringert. Daher wird das Wort leitungspotential verstärkt um einen Spannungsverlust am Zu griffstransistor durch dessen Schwellenspannung zu eliminieren.

Die Ladungspumpenschaltung 524 entsprechend der vorliegenden Erfindung kann effizient eine verstärkte Spannung auf einem Niveau von 2×Vcc-Vth, wobei k = 1 ist, erzeugen. Derart wird, selbst wenn die Betriebsstromversorgungsspannung Vcc so niedrig wie 1,25V, 2,5V oder 3,3V ist, eine genügend hohe Spannung zur Verwirklichung eines Hochgeschwindigkeits-DRAM zuverlässig erzeugt.

Fig. 22 zeigt ein Beispiel eines Wortleitungstreibers 506. In Fig. 22 ist eine auf eine einzelne Wortleitung bezogene Schaltungs anordnung gezeigt.

Der Zeilendekoder 504 weist eine Einheit AND-Typ Dekodier schaltung 512 auf. Die Einheit AND-Typ Dekodierschaltung 512 empfängt eine vorbestimmte Kombination von Bits eines Zeilen adreßsignals. Wenn ausgewählt erzeugt die Dekodierschaltung 512 ein Zeilenauswahlsignal auf hohem Niveau.

Der Worttreiber 506 weist einen MOS-Transistor 518 mit einem zum Empfang derselben mit der Stromversorgungsspannung Vcc verbun denen Gate zur Übertragung einer Ausgabe der Dekodierschaltung 512, einen MOS-Transistor 514, antwortend auf die Ausgabe der Dekodierschaltung 512 zur Übertragung eines verstärkten Wort leitungstreibersignals ΦWL an die Wortleitung WL, einen In verter 515 zur Invertierung der Ausgabe der Dekodierschaltung 512 und einen MOS-Transistor 516, antwortend auf eine Ausgabe eines Inverters 512 zur Entladung der Wortleitung WL auf Masse potential auf.

Im Betrieb erzeugt die UND-Typ Dekodierschaltung 512 ein Zei lenauswahlsignal auf hohem Niveau auf Vcc-Niveau, wenn ausge wählt. Als Reaktion wird der MOS-Transistor 514 an- und der MOS- Transistor 516 ausgeschaltet. Dann wird ein Wortleitungstrei bersignal ΦWL auf einem verstärkten Spannungsniveau erzeugt und über den MOS-Transistor 514 auf die Wortleitung WL übertragen. Das Potential am Gate des MOS-Transistors wird durch den sog. "self-bootstrapping-Effekt" des MOS-Transistors 514 verstärkt und die Wortleitung WL empfängt das verstärkte Wortleitungstreibersignal ΦWL ohne Spannungsverlust zum Er reichen des verstärkten Spannungsniveaus.

Das MOS-Gate 518 verhindert die Übertragung der verstärkten Spannung auf die Dekodierschaltung 512, da der MOS-Transistor 518 die Spannung auf Vcc-Vth Niveau übertragen kann, wobei Vth eine Schwellenspannung des MOS-Transistors 518 ist.

Die Ladungspumpenschaltung der vorliegenden Erfindung kann effizient eine verstärkte Spannung erzeugen und stabil Ladungen (Löcher) einer ausgewählten Wortleitung zuführen, zum stabilen Halten der ausgewählten Wortleitung auf dem verstärkten Span nungsniveau.

Wenn die Dekodierschaltung 512 nicht ausgewählt ist, erzeugt die Schaltung 512 ein Signal auf dem Massepotentialniveau GND. Der MOS-Transistor 514 ist ausgeschaltet und der MOS-Transistor 516 ist eingeschaltet und die Wortleitung WL wird auf dem Masse potentialniveau GND gehalten. Bei dieser Bedingung wird, selbst wenn das Wortleitungstreibersignal ΦWL erzeugt wird, das Trei bersignal ΦWL nicht auf die Wortleitung WL übertragen und die Wortleitung wird im nicht ausgewählten Zustand auf dem Masse potentialniveau GND gehalten.

Bei einer derartigen Anwendung wird die Ladungspumpenschaltung zur Erzeugung eines verstärkten Wortleitungstreibersignals verwendet. Jedoch kann die vorliegende Erfindung zusammen auch mit einem SRAM (Statischer Speicher wahlfreiem Zugriffs) des verstärkten Wortlei tungsschemas angewendet werden.

Zusätzlich kann die vorliegende Erfindung in Zusammenhang mit nicht flüchtigen Speichern wie einem EEPROM (Elektrisch löschbarer und pro grammierbarer Nur-Lesespeicher) und einem Flash-Memory, in welchen eine verstärkte oder eine negative Spannung zum Datenprogrammieren oder Datenlöschen benötigt wird, angewendet werden.

Claims

1. Ladungspumpenschaltung zur Erzeugung einer vorbestimmten Spannung, insbesondere negativen Substratvorspannung oder Speicher betriebsspannung, an einem Ausgabeknoten mit
einem ersten Transistorelement (10, 20, 410) zum Übertragen einer ersten Referenzspannung (GND, Vcc) an einen ersten Knoten (N13, N23, N113) als Reaktion auf ein erstes Taktsignal (Φ2), das durch einen ersten Kondensator (13, 23, 413) angelegt wird, wobei der erste Knoten ein zweites Taktsignal (Φ1) durch kapazitive Kopplung eines zweiten Kondensators (12, 22, 412) empfängt, und
einem gleichrichtenden Element (9, 19, 409, 419), das zwischen den ersten Knoten und den Ausgabeknoten (N14, N24, N114) geschaltet ist, so daß zur Erzeugung der vorbestimmten Spannung benötigte Ladungen gleichgerichtet von dem ersten Knoten zu dem Ausgabeknoten übertragen werden, wobei sich das gleichrichtende Element mindestens in Leitungsmechanismus oder Leitungstyp von dem ersten Transistorelement unterscheidet.

2. Ladungspumpenschaltung nach Anspruch 1, dadurch gekennzeichnet,
daß das erste Transistorelement (10, 20, 410) einen ersten Feldeffekttransistor mit isoliertem Gate eines ersten Leitungstyps aufweist, und
daß das gleichrichtende Element (9, 19, 409) einen in Diodenart verbundenen zweiten Feldeffekttransistor (9, 409) mit isoliertem Gate eines zweiten Leitungstyps, der dem ersten Leitungstyp entgegengesetzt ist, aufweist.

3. Ladungspumpenschaltung nach Anspruch 2, dadurch gekennzeichnet, daß der zweite Feldeffekttransistor (9, 409) mit isoliertem Gate des zweiten Leitfähigkeitstyps einen mit dem ersten Knoten (N13, N113) verbundenen Leitungsanschluß, und einen anderen Leitungsanschluß und ein Steuergate und ein Substrat oder einen Wannenbereich (Bulk), die zusammen mit dem zweiten Knoten (N14, N114) verbunden sind, aufweist.

4. Ladungspumpenschaltung nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß der Feldeffekttransistor (10, 20, 410) mit isoliertem Gate des ersten Leitungstyps einen zum Empfang derselben mit der ersten Referenzspannung verbundenen Leitungsanschluß, einen mit dem ersten Knoten (N13, N23, N113) verbundenen anderen Leitungsanschluß und ein zum Empfang des ersten Taktsignals durch den zweiten Kondensator mit diesem verbundenes Steuergate aufweist.

5. Ladungspumpenschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die erste Referenzspannung Massepotential ist, die vorbestimmte Spannung eine negative Spannung niedriger als das Massepotential ist und die elektrischen Ladungen Elektronen sind.

6. Ladungspumpenschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die erste Referenzspannung Massepotential ist, die vorbestimmte Spannung eine negative Spannung niedriger als das Massepotential ist, und daß der erste Leitungstyp der p-Typ und der zweite Leitungstyp der n-Typ ist.

7. Ladungspumpenschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das gleichrichtende Element in einem Wannenbereich (30, 430) eines ersten Leitungstyps ausgebildet ist, der von einer Halbleiterschicht (31, 431) eines zweiten Leitungstyps umgeben und von jedem anderen Bereich (38, 39) zur Ausbildung eines Elements getrennt ist.

8. Ladungspumpenschaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Wanne des ersten Leitungstyps mit dem Ausgabeknoten verbunden ist.

9. Ladungspumpenschaltung nach einem der Ansprüche 1 bis 4 oder 7 oder 8, dadurch gekennzeichnet, daß die erste Referenzspannung eine Betriebsversorgungsspannung ist, die vorbestimmte Spannung eine verstärkte Spannung höher als die Betriebsversorgungsspannung ist und die elektrischen Ladungen Defektelektronen bzw. Löcher sind.

10. Ladungspumpenschaltung nach einem der Ansprüche 1 bis 4 oder 7 bis 9, dadurch gekennzeichnet, daß die erste Referenzspannung eine Betriebsversorgungsspannung ist, die vorbestimmte Spannung eine verstärkte Spannung höher als die Betriebsversorgungsspannung ist, und daß der erste Leitungstyp der n-Typ und der zweite Leitungstyp der p-Typ ist.

11. Ladungspumpenschaltung nach einem der Ansprüche 1 oder 3 bis 10, dadurch gekennzeichnet, daß das erste Transistorelement (10, 20, 410) einen ersten Feldeffekttransistor mit isoliertem Gate eines ersten Leitungstyps und das gleichrichtende Element (9, 19, 409, 419) eine Übergangsdiode (19, 419) aufweist.

12. Ladungspumpenschaltung nach Anspruch 11, dadurch gekennzeichnet, daß der erste Leitungstyp der p-Typ ist und die Übergangsdiode (19) eine mit dem ersten Knoten (N23, N113) verbundene Kathode und eine mit dem Ausgangsknoten (N24, N114) verbundene Anode zur Erzeugung einer negativen Spannung als die vorbestimmte Spannung aufweist.

13. Ladungspumpenschaltung nach Anspruch 11, dadurch gekennzeichnet, daß der erste Leitungstyp der n-Typ ist und die Übergangsdiode (419) eine mit dem ersten Knoten (N113) verbundene Anode und eine mit dem Ausgangsknoten (N114) verbundene Kathode zur Erzeugung einer verstärkten Spannung höher als die Betriebsversorgungsspannung als vorbestimmte Spannung aufweist.

14. Ladungspumpenschaltung nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß der Feldeffekttransistor (20, 410) mit isoliertem Gate einen mit dem ersten Knoten (N23, N113) verbundenen Leitungsanschluß, einen zum Empfang derselben mit der ersten Referenzspannung verbundenen anderen Leitungsanschluß, und einen zum Empfang des ersten Taktsignals (Φ2) durch den ersten Kondensator (23, 413) mit diesem verbundenes Steuergate aufweist.

15. Ladungspumpenschaltung nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, daß die Übergangsdiode (19, 419) in einem Wannenbereich (40) eines ersten Leitungstyps ausgebildet ist, der von einer Halbleiterschicht (50) eines zweiten Leitungstyps umgeben und von jedem anderen Bereich (43, 45) zur Ausbildung eines Elementes getrennt ist.

16. Ladungspumpenschaltung nach Anspruch 15, dadurch gekennzeichnet, daß der Wannenbereich (40) einen Anodenbereich der Übergangsdiode zur Verfügung stellt.

17. Ladungspumpenschaltung nach Anspruch 15, dadurch gekennzeichnet, daß der Wannenbereich einen Kathodenbereich der Übergangsdiode zur Verfügung stellt.

18. Ladungspumpenschaltung nach einem der Ansprüche 1 bis 4, 7 oder 8 oder 11 bis 17, dadurch gekennzeichnet, daß die vorbestimmte Spannung eine negative Spannung ist, welche an eine p-Typ Halbleiterschicht (300), die als Substrat einer Halbleitervorrichtung dient, angelegt wird.

19. Ladungspumpenschaltung nach einem der Ansprüche 1 bis 18, dadurch gekennzeichnet, daß die vorbestimmte Spannung eine verstärkte Spannung ist, die in einer Speichervorrichtung verwendet wird.

20. Ladungspumpenschaltung nach Anspruch 19, dadurch gekennzeichnet, daß die verstärkte Spannung zum Treiben einer ausgewählten Wortleitung (WL), die eine Zeile von Speicherzellen (MC) in der Speichervorrichtung verbindet, verwendet wird.

21. Ladungspumpenschaltung nach einem der Ansprüche 19 oder 20, dadurch gekennzeichnet, daß die Ladungspumpenschaltung (216, 524) in der Speichervorrichtung integriert ist.

22. Ladungspumpenschaltung nach Anspruch 21, dadurch gekennzeichnet, daß die Speichervorrichtung eine Speichervorrichtung (200) mit wahlfreiem Zugriff ist.

23. Ladungspumpenschaltung nach einem der Ansprüche 1 bis 22, gekennzeichnet durch
einen weiteren Transistor (11, 21, 411), das einen zum Empfang des ersten Taktsignals durch den ersten Kondensator (13, 23, 413) mit dieser verbundenen Leitungsanschluß und
einen anderen Leitungsanschluß und ein Steuergate, die zusammen zum Empfang der ersten Referenzspannung verbunden sind, aufweist.