KR930022373A - 챠지펌핑효율이 개선된 챠지펌프회로 - Google Patents

챠지펌핑효율이 개선된 챠지펌프회로 Download PDF

Info

Publication number
KR930022373A
KR930022373A KR1019930006349A KR930006349A KR930022373A KR 930022373 A KR930022373 A KR 930022373A KR 1019930006349 A KR1019930006349 A KR 1019930006349A KR 930006349 A KR930006349 A KR 930006349A KR 930022373 A KR930022373 A KR 930022373A
Authority
KR
South Korea
Prior art keywords
charge pump
pump circuit
node
voltage
type
Prior art date
Application number
KR1019930006349A
Other languages
English (en)
Other versions
KR960002826B1 (ko
Inventor
야수히코 쯔끼가와
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR930022373A publication Critical patent/KR930022373A/ko
Application granted granted Critical
Publication of KR960002826B1 publication Critical patent/KR960002826B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H01L27/0222—Charge pumping, substrate bias generation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/078—Charge pumps of the Schenkel-type with means for reducing the back bias effect, i.e. the effect which causes the threshold voltage of transistors to increase as more stages are added to the converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

챠지펌프회로가 P채널 전계효과 트랜지스터(10)와, 제1노드(N13)와 제2노드(N14) 사이의 다이오드접속 N채널 전계효과(9)를 포함한다. P채널 전계효과 트랜지스터(10)가 제1노드를 접지전위(GND)로 방전하기 위해 제1커패시터(13)를 통해 적용된 제1클럭신호(2)에 반응하여 동작한다. 제1노드(N13)kf 제2커패시터(12)를 통해 제2클럭신호(1)를 받는다. 제1노드로 펌프된 네가티브 전기충전이 제2노드로 펌프아웃된다. 네가티브 바이어스전압(Vbb)로 능률이 개선된 제2노드로부터 발생된다.

Description

챠지펌핑효율이 개선된 챠지펌프회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 제5도 회로의 동작을 표시하는 파형도이다.
제7도는 본 발명의 제1실시예에 의한 챠지펌프회로도이다.
제8도는 제7도 회로의 동작을 표시하는 파형도이다.
제9도는 제7도 회로의 주요부의 단면도이다.

Claims (24)

  1. 제1기준전압(GND; Vcc)을 제1노드(N13;N23;N113)에 전송하기 위해 제1커패시턴스수단(13;23;413)을 통해 적용되는 제1클륵신호(2)에 반응하는 제1트랜지스터소자(10;20;410)에 있어서 상기 제1노드는 제2커패시턴스수단(12;22;412)의 용량적 결합을 통해 제2클럭신호(1)를 받는 제1트랜지스터소자와, 상기 소정전압을 발생하는데 요구되는 전기충전이 상기 제1노드로부터 상기 제2노드로 단일방향으로 전송될 수 있도록 상기 제1노드와 제2노드(N14;N24;N114) 사이에 접속되며 도전메카니즘 및 도전형중 적어도 하나에서 상기 제1트랜지스터와는 다른 정류소자(9;19;419)로 이루어지는 소정전압을 발생하는 챠지펌프회로.
  2. 제1항에 있어서, 상기 제1트랜지스터소자(10;20;410)가 제1도전형의 절연게이트형 전계효과 트랜지스터로 이루어지며, 상기 정류소자(9;19;409)가 다이오드 패션에서 접속되는 상기 제1도전형과 반대의 제2도전형의 절연게이트형 전계효과 트랜지스터로 이루어지는 챠지펌프회로.
  3. 제2항에 있어서, 제2도전형(9;409)의 상기 절연게이트형 전계효과 트랜지스터가 상기 제1노드(N13;N113)에 접속되는 하나의 도전단자와, 상기 제2노드(N14;N114)에 함께 접속되는 또하나의 도전단자와, 제어게이트 및 벌크를 가지는 챠지펌프회로.
  4. 제2항에 있어서, 제1도전형의 상기 절연게이트형 전계효과 트랜지스터(10;20;410)가 상기 기준전압을 받도록 접속된 하나의 도전단자와, 상기 제1노드에 접속된 또하나의 도전단자와, 상기 제2커패시턴스수단을 통해 제1클륵신호를 받도록 접속된 제어게이트를 가지는 챠지펌프회로.
  5. 제1항에 있어서, 상기 기준전압이 접지전위레벨의 전압이고, 상기 소정전압이 상기 접지전위보다 낮은 네가티브 전압이며, 상기 제1도전형이 P형이고, 상기 제2도전형이 N형인 챠지펌프회로.
  6. 제2항에 있어서, 상기 기준전압이 접지전압레벨의 전압이고, 상기 소정전압이 접지전위보다 낮은 네가티브전압이고, 상기 전기충전이 일렉트론인 챠지펌프회로.
  7. 제2항에 있어서, 상기 정류소자가 제2도전형의 반도체층(31,431)에 둘러싸이고 소자를 형성하기 위해 다른 영역(38,39)으로부터 분리되는 제1도전형 웰영역(30;430)에 형성되는 챠지펌프회로.
  8. 제7항에 있어서, 상기 제1도전형이 상기 제2노드로 접속되는 챠지펌프회로.
  9. 제1항에 있어서, 상기 기준전압이 동작 전원전압이고, 상기 소정전압이 상기 동장 전원전압보다 높은 부우스트전압이고, 상기 전기충전이 홀인 챠지펌프회로.
  10. 제2항에 있어서, 상기 기준전압이 동작 전원전압이고, 상기 소정전압이 상기 동작 전원전압보다 더 높은 부우스트 전압이가, 상기 제1도전형이 N형이고, 상기 제2도전형인 P형인 챠지펌프회로.
  11. 제1항에 있어서, 상기 제1트랜지스터소자(10;20;410)가 제1도전형의 절연게이트형 전계효과 트랜지스터로 이루어지고, 상기 정류소자(9;19;409;419)가 접합다이오드(19;419)로 이루어지는 챠지펌프회로.
  12. 제11항에 있어서, 상기 도전형이 P형이고, 상기 접합다이오드(19)가 상기 제1노드에 접속된 음극과, 상기 소정전압으로서 네가티브전압을 발생하기 위해 상기 제2노드(N24;N114)로 접속된 양극을 가지는 챠지펌프회로.
  13. 제11항에 있어서, 상기 제1도전형이 N형이고, 상기 접합다이오드(419)가 상기 소정전압으로서 동작전원 전압보다 높은 부우스트전압을 발생하기 위해 상기 제2노드(N114)에 접속된 음극과 상기 제1노드(N113)에 접속된 양극을 가지는 챠지펌프회로.
  14. 제11항에 있어서, 상기 절연게이트형 전계효과 트랜지스터(20;410)가 상기 제1노드(N23;N113)에 접속된 하나의 도전단자와, 상기 기준전압을 받도록 접속된 또 하나의 도전단자와, 상기 제1커패시턴스수단(23;413)을 통해 상기 제1클럭신호(2)를 받도록 접속된 제어게이트와, 상기 제2클럭신호(1)를 받도록 접속된 벌크를 가지는 챠지펌프회로.
  15. 제11항에 있어서, 상기 접합다이오드(19;419)가 제2도전형의 반도체층(50)에 의해 둘러싸이고 소자를 형성하는 다른 영역(43,45)으로부터 분리되는 제1도전형의 웰영역(40)에 형성되는 챠지펌프회로.
  16. 제15도에 있어서, 상기 웰영역(40)이 접합다이오드의 양극영역을 제공하는 챠지펌프회로.
  17. 제15항에 있어서, 상기 웰영역이 접합다이오드의 음극영역을 제공하는 챠지펌프회로.
  18. 제1항에 있어서, 상기 소정전압이 메모리장치의 미판으로서 작용하는 P형 반도체층(300)에 인가되는 네가티브전압인 챠지펌프회로.
  19. 제1항에 있어서, 상기 소정전압이 메모리장치에서 이용되는 부우스트전압인 챠지펌프회로.
  20. 제19항에 있어서, 상기 부우스트전압이 상기 메모리장치의 일행의 메모리셀을 접속하는 선택된 워드라인(WL)을 구동하기 위해 사용되는 챠지펌프회로.
  21. 제18항에 있어서, 상기 챠지펌프회로(216;524)가 상기 메모리장치에 집적되는 챠지펌프회로.
  22. 제21항에 있어서, 상기 메모리장치가 랜덤 액세스메모리장치(200)인 챠지펌프회로.
  23. 제1항에 있어서, 상기 제1커패시턴스수단을 통해 제1클럭신호를 받도록 접속된 하나의 도전단자와 상기 기준전압을 받도록 함께 접속된 또 하나의 도전단자 및 제어게이트를 가지는 트랜지스터소자(11;21;411)로 이루어지는 챠지펌프회로.
  24. 제7항에 있어서, 상기 반도체층(31;432)이 정기준전압(GND; Vcc)을 받는 챠지펌프회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930006349A 1992-04-16 1993-04-15 챠지펌핑효율이 개선된 챠지펌프회로 KR960002826B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4122594A JP2771729B2 (ja) 1992-04-16 1992-04-16 チャージポンプ回路
JP92-122594 1992-04-16

Publications (2)

Publication Number Publication Date
KR930022373A true KR930022373A (ko) 1993-11-24
KR960002826B1 KR960002826B1 (ko) 1996-02-26

Family

ID=14839800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930006349A KR960002826B1 (ko) 1992-04-16 1993-04-15 챠지펌핑효율이 개선된 챠지펌프회로

Country Status (4)

Country Link
US (1) US5394365A (ko)
JP (1) JP2771729B2 (ko)
KR (1) KR960002826B1 (ko)
DE (1) DE4312239C2 (ko)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69226021T2 (de) * 1992-09-23 1998-10-22 St Microelectronics Srl Treiberschaltung für einen elektronischen Schalter
KR0157334B1 (ko) * 1993-11-17 1998-10-15 김광호 반도체 메모리 장치의 전압 승압회로
JPH07230693A (ja) * 1994-02-16 1995-08-29 Toshiba Corp 半導体記憶装置
US7102422B1 (en) 1994-04-20 2006-09-05 Nippon Steel Corporation Semiconductor booster circuit having cascaded MOS transistors
US5671179A (en) * 1994-10-19 1997-09-23 Intel Corporation Low power pulse generator for smart voltage flash eeprom
US5483486A (en) * 1994-10-19 1996-01-09 Intel Corporation Charge pump circuit for providing multiple output voltages for flash memory
JP2896342B2 (ja) * 1995-05-04 1999-05-31 インターナショナル・レクチファイヤー・コーポレーション 半波ブリッジ構成における複数のパワートランジスタを駆動し、かつ出力ノードの過度の負の振動を許容する方法及び回路、並びに上記回路を組み込む集積回路
US5659504A (en) * 1995-05-25 1997-08-19 Lucent Technologies Inc. Method and apparatus for hot carrier injection
EP0772299B1 (en) * 1995-10-30 2003-05-14 STMicroelectronics S.r.l. An interface circuit for controlling electronic switches with boosted voltage signals
US5698877A (en) * 1995-10-31 1997-12-16 Gonzalez; Fernando Charge-pumping to increase electron collection efficiency
JPH09162713A (ja) * 1995-12-11 1997-06-20 Mitsubishi Electric Corp 半導体集積回路
DE69612829T2 (de) * 1996-01-15 2001-09-27 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania Von sehr niedriger Speisespannung betriebbare hochwirksame Spannungserhöhungsschaltung
US5661683A (en) * 1996-02-05 1997-08-26 Integrated Silicon Solution Inc. On-chip positive and negative high voltage wordline x-decoding for EPROM/FLASH
US6507235B1 (en) * 1996-06-18 2003-01-14 Micron Technology, Inc. Local substrate pumping in integrated circuits
JP3094913B2 (ja) * 1996-06-19 2000-10-03 日本電気株式会社 半導体回路
US5828095A (en) * 1996-08-08 1998-10-27 Micron Technology, Inc. Charge pump
DE69637632D1 (de) * 1996-10-10 2008-09-18 Macronix Int Co Ltd Dreifachwannen-ladungspumpe
US6100557A (en) * 1996-10-10 2000-08-08 Macronix International Co., Ltd. Triple well charge pump
FR2759507B1 (fr) * 1997-02-12 1999-03-26 Sgs Thomson Microelectronics Pompe de charge dans une technologie a double caisson
JP3732914B2 (ja) * 1997-02-28 2006-01-11 株式会社ルネサステクノロジ 半導体装置
US5933047A (en) * 1997-04-30 1999-08-03 Mosaid Technologies Incorporated High voltage generating circuit for volatile semiconductor memories
US6188265B1 (en) * 1997-12-12 2001-02-13 Scenix Semiconduction, Inc. High-voltage NMOS switch
FR2773012B1 (fr) * 1997-12-24 2001-02-02 Sgs Thomson Microelectronics Dispositif a pompe de charges negatives
US6198250B1 (en) 1998-04-02 2001-03-06 The Procter & Gamble Company Primary battery having a built-in controller to extend battery run time
US6074775A (en) * 1998-04-02 2000-06-13 The Procter & Gamble Company Battery having a built-in controller
US6118248A (en) * 1998-04-02 2000-09-12 The Procter & Gamble Company Battery having a built-in controller to extend battery service run time
US6163131A (en) * 1998-04-02 2000-12-19 The Procter & Gamble Company Battery having a built-in controller
US6835491B2 (en) 1998-04-02 2004-12-28 The Board Of Trustees Of The University Of Illinois Battery having a built-in controller
US6573548B2 (en) 1998-08-14 2003-06-03 Monolithic System Technology, Inc. DRAM cell having a capacitor structure fabricated partially in a cavity and method for operating same
US6468855B2 (en) * 1998-08-14 2002-10-22 Monolithic System Technology, Inc. Reduced topography DRAM cell fabricated using a modified logic process and method for operating same
US6075720A (en) * 1998-08-14 2000-06-13 Monolithic System Tech Inc Memory cell for DRAM embedded in logic
US6509595B1 (en) 1999-06-14 2003-01-21 Monolithic System Technology, Inc. DRAM cell fabricated using a modified logic process and method for operating same
US6069825A (en) * 1998-09-16 2000-05-30 Turbo Ic, Inc. Charge pump for word lines in programmable semiconductor memory array
US6011722A (en) * 1998-10-13 2000-01-04 Lucent Technologies Inc. Method for erasing and programming memory devices
US6026003A (en) * 1998-12-18 2000-02-15 Motorola, Inc. Charge pump circuit and method for generating a bias voltage
JP4115044B2 (ja) * 1999-06-23 2008-07-09 株式会社ルネサステクノロジ 電圧発生回路およびそれを備える半導体記憶装置
US6841821B2 (en) * 1999-10-07 2005-01-11 Monolithic System Technology, Inc. Non-volatile memory cell fabricated with slight modification to a conventional logic process and methods of operating same
US6457108B1 (en) 1999-10-07 2002-09-24 Monolithic System Technology, Inc. Method of operating a system-on-a-chip including entering a standby state in a non-volatile memory while operating the system-on-a-chip from a volatile memory
US6329240B1 (en) 1999-10-07 2001-12-11 Monolithic System Technology, Inc. Non-volatile memory cell and methods of fabricating and operating same
US6380800B1 (en) 1999-12-30 2002-04-30 Micron Technology, Inc. Pump area reduction through the use of passive RC-filters or active filters
TWI238375B (en) 2000-05-31 2005-08-21 Toshiba Corp Pumping circuit and flat panel display device
US6888399B2 (en) 2002-02-08 2005-05-03 Rohm Co., Ltd. Semiconductor device equipped with a voltage step-up circuit
US6566847B1 (en) 2002-07-29 2003-05-20 Taiwan Semiconductor Manufacturing Company Low power charge pump regulating circuit
US7382177B2 (en) * 2004-10-25 2008-06-03 Micron Technology, Inc. Voltage charge pump and method of operating the same
US7323379B2 (en) * 2005-02-03 2008-01-29 Mosys, Inc. Fabrication process for increased capacitance in an embedded DRAM memory
KR100723488B1 (ko) * 2005-06-16 2007-05-31 삼성전자주식회사 플래쉬 메모리 장치의 프로그램 동작을 위한 고전압 발생회로 및 고전압 발생 방법
US7259612B2 (en) * 2005-06-28 2007-08-21 Atmel Corporation Efficient charge pump for a wide range of supply voltages
US7382658B2 (en) * 2006-01-26 2008-06-03 Mosys, Inc. Non-volatile memory embedded in a conventional logic process and methods for operating same
US20070170489A1 (en) * 2006-01-26 2007-07-26 Fang Gang-Feng Method to increase charge retention of non-volatile memory manufactured in a single-gate logic process
KR100865852B1 (ko) * 2007-08-08 2008-10-29 주식회사 하이닉스반도체 레귤레이터 및 고전압 발생기
US8445947B2 (en) * 2008-07-04 2013-05-21 Stmicroelectronics (Rousset) Sas Electronic circuit having a diode-connected MOS transistor with an improved efficiency
KR101504587B1 (ko) * 2008-08-12 2015-03-23 삼성전자주식회사 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로
JP2011205797A (ja) * 2010-03-25 2011-10-13 Toshiba Corp 昇圧回路
US9379103B2 (en) * 2012-10-17 2016-06-28 Semtech Corporation Semiconductor device and method of preventing latch-up in a charge pump circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62196861A (ja) * 1986-02-24 1987-08-31 Mitsubishi Electric Corp 内部電位発生回路
FR2656455B1 (fr) * 1989-12-21 1992-03-13 Bull Sa Circuit de precharge d'un bus de memoire.
JP2736483B2 (ja) * 1992-03-03 1998-04-02 三菱電機株式会社 電圧発生装置

Also Published As

Publication number Publication date
DE4312239A1 (de) 1993-10-21
US5394365A (en) 1995-02-28
KR960002826B1 (ko) 1996-02-26
JP2771729B2 (ja) 1998-07-02
JPH05300727A (ja) 1993-11-12
DE4312239C2 (de) 1996-12-05

Similar Documents

Publication Publication Date Title
KR930022373A (ko) 챠지펌핑효율이 개선된 챠지펌프회로
US4559548A (en) CMOS Charge pump free of parasitic injection
US6175264B1 (en) Charge pump for generating negative voltage without change of threshold due to undesirable back-gate biasing effect
US6130572A (en) NMOS negative charge pump
US4229667A (en) Voltage boosting substrate bias generator
EP0116820B1 (en) Complementary mos circuit
US4670668A (en) Substrate bias generator with power supply control means to sequence application of bias and power to prevent CMOS SCR latch-up
US7439795B2 (en) Charge pump circuit with reduced parasitic capacitance
KR960012249B1 (ko) 래치업 방지회로를 가진 cmos 집적회로장치
JPH08103070A (ja) チャージポンプ回路
JPH051621B2 (ko)
US4855613A (en) Wafer scale integration semiconductor device having improved chip power-supply connection arrangement
EP0068842B1 (en) Circuit for generating a substrate bias voltage
JP2710113B2 (ja) 相補性回路技術による集積回路
US4873668A (en) Integrated circuit in complementary circuit technology comprising a substrate bias generator
US4628215A (en) Drive circuit for substrate pump
KR880010607A (ko) 전하전송장치의 출력장치
US4807010A (en) Integrated circuit in complementary circuit technology comprising a substrate bias voltage generator and a Schottky diode
KR19990067252A (ko) 누산 캐패시터를 이용한 개선된 충전 펌프
JPS63308794A (ja) 基板バイアス回路
KR930009056A (ko) 제1전압 부스팅 회로를 가진 집적 회로
US5210446A (en) Substrate potential generating circuit employing Schottky diodes
JP3190940B2 (ja) 昇圧回路
KR100211759B1 (ko) 듀얼 백 바이어스 공급 장치
KR930009810B1 (ko) 기판바이어스회로를 구비한 반도체장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040219

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee