KR19990067252A - 누산 캐패시터를 이용한 개선된 충전 펌프 - Google Patents

누산 캐패시터를 이용한 개선된 충전 펌프 Download PDF

Info

Publication number
KR19990067252A
KR19990067252A KR1019980703211A KR19980703211A KR19990067252A KR 19990067252 A KR19990067252 A KR 19990067252A KR 1019980703211 A KR1019980703211 A KR 1019980703211A KR 19980703211 A KR19980703211 A KR 19980703211A KR 19990067252 A KR19990067252 A KR 19990067252A
Authority
KR
South Korea
Prior art keywords
capacitor
well
charge pump
well region
anode
Prior art date
Application number
KR1019980703211A
Other languages
English (en)
Inventor
리 이. 클리벌랜드
용 케이. 김
청 케이. 창
Original Assignee
미키오 이시마루
아드밴스트 마이크로 디이바이시스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미키오 이시마루, 아드밴스트 마이크로 디이바이시스 인코포레이티드 filed Critical 미키오 이시마루
Publication of KR19990067252A publication Critical patent/KR19990067252A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H01L27/0222—Charge pumping, substrate bias generation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

외부 전원 전압을 내부적으로 펌프 업하도록 EEPROM 소자내에 사용하기 위한 누산 캐패시터를 활용한 전하 펌프 회로는 다수의 MOS 트랜지스터(T101, 102, T201, 202) 및 누산 캐패시터(N2, P2)를 포함한다. 다수의 MOS 트랜지스터는 제 2 입력 전압 단자 및 고 전압 출력 단자 사이에서 직렬로 접속된다. 제 1 입력 전압 단자는 외부 전원 전압을 수신한다. 누산 캐패시터는 제 1 양극 및 제 2 양극을 가진다. 누산 캐패시터의 제 1 양극의 각각은 다수의 인접한 MOS 트랜지스터 사이에 접속된다. 누산 캐패시터의 제 2 양극의 각각은 클록 신호를 수신하는 제 2 입력 단자에 접속된다. 따라서, 펌프 회로는 전력 소모를 상당히 감축하도록 효율적으로 동작될 수 있다.

Description

누산 캐패시터를 이용한 개선된 충전 펌프
일반적으로 공지된 바와 같이, 메모리 소자 및 다른 반도체 집적 회로의 영역에 공급되는 외부 또는 오프-칩 전력 공급 전위보다 큰 내부적으로 발생될 전압이 종종 요구된다. 예를 들면, 플래시 전기 소거 프로그램 가능한 판독 전용 메모리(EEPROM)에서, ±12V 와 같은 고전압은 메모리 셀의 동작의 프로그래밍 및 소거 모드 동안에 생성될 필요가 있다. 따라서, 반도체 메모리 소자는 일반적으로 외부 전력 공급 전압을 내부적으로 부스트 업(boost up)하는 소정형의 내부 부스터 회로를 더 포함한다. 통상적으로 플래시 EEPROM 내에 사용되는 한 유형의 내부 부스터 회로는 "충전 펌프"로 언급된다.
그런 메모리 소자의 사용자가 동작을 위해 고전압원을 제공할 필요가 없지만, 이런 메모리 소자는 충전 펌프가 종종 그런 메모리 소자의 상당량의 전체 전력 소산을 유발시키는 결점을 갖고 있다. 더욱이, 반도체 메모리 소자의 더욱 더 고밀도에 대한 요구가 증가함에 따라, 메모리 소자를 형성하는 모든 회로 구성요소는 범용 소형화가 되어야 한다. 따라서, 전력 소산을 감소시키는 수단으로서 뿐만 아니라, 소형화된 회로 구성 요소에 위험을 방지하도록 더욱 저 전력 공급 전압을 사용할 필요가 있어 왔다. 또한, 포터블 전자 응용을 위한 배터리 전원에 대한 전압을 약 3V 이하로 감소시키는 경향이 있다. 그러나, 배터리 전원이 감소될 시에, 반전 캐패시터를 활용하는 종래의 충전 펌프는 적당한 동작도를 제공하지 못한다.
도 1a 에서, 캐패시터 접속 N-채널 MOS 트랜지스터(N1)에 대한 전기적 심볼이 도시된다. 도 1b 및 1c 는 제각기 N-채널 MOS 트랜지스터(N1)의 단면도 및 평면도를 도시한 것이다. 도시된 바와 같이, 참조번호(10)는 P형 기판을 나타낸다. n형 드레인 영역(12) 및 n 형 소스 영역(14)은 기판(10)의 표면내에 확산된다. 엷은 게이트 산화물층(16)은 기판의 최상부면과 도전 폴리실리콘 게이트(18) 사이에 삽입된다. 드레인 및 소스 영역(12) 및 (14)은 함께 캐패시터(N1)의 한 양극(plate)을 정의하는 금속 접점 커넥션(20)에 접속된다. 게이트(18)는 또한 캐패시터(N1)의 다른 양극을 정의하는 금속 접점 커넥션(22)에 접합된다.
도 2 에서, 폴리실리콘 게이트에 인가된 접합 Vg의 함수로서 도 1b의 캐패시터 접속 MOS 트랜지스터(N1)의 3개의 동작 영역(누산, 공핍(depletion) 및 반전)에 대한 총계 캐패시턴스값의 플롯(plot)이 설명된다. 주지되는 바와 같이, 캐패시터가 반전영역에서 동작될 시에는 고주파에서 캐패시턴스 값이 드롭 오프(drop off)되는 결점이 있다. 충전 펌프로 부터 공급된 전류 출력은 전원 전압이 작아질 시에 매우 작아 진다. 충전 펌프의 출력 전류는 아래식으로 주어진다.
I ∝ C x V x F
여기서,
C = 펌프 캐패시턴스의 값
V = 스위칭 전력 공급의 크기
F = 전압 V 이 스위치되는 주파수
따라서, 충전 펌프의 출력 전류는 고주파로 동작함으로써 하이(high)로 될 수 있다. 도 1d 에 도시된 바와 같이 캐패시턴스 구조의 중간에 확산 접점(24)을 가산함으로써 반전 영역에서 동작하는 캐패시터의 동작 주파수를 증가시킬 수 있다. 확산 접점은 소수 캐리어의 근접 공급(nearby supply)을 생성시키는 역할을 하여, 캐패시터의 주파수 응답을 향상시킨다. 그래서, 더욱 많은 확산 접점(24)을 가산하도록 캐패시터 구조를 더 세분하여, 주파수 응답을 더 향상시킬 수 있다. 그러나, 이런 접근 방식은 또한 충전 펌프의 효율을 저하시키는 기생(parasitic) 캐패시턴스를 가산하는 결점을 갖게 된다. 더욱이, 반도체 칩상에서 캐패시터가 차지한 영역의 정도가 상당히 증가되는 다른 결점이 있다.
마찬가지로, 도 3a 에서, 캐패시터 접속 P-채널 MOS 트랜지스터(P1)에 대한 전기적 심볼이 도시된다. 도 3b 는 P-채널 MOS 트랜지스터(P1)의 단면도를 도시한 것이다. 이런 캐패시터는 P형 기판(26)으로 형성된다. n 웰 영역(28)은 기판(26)내에 형성된다. P형 소스 영역(30) 및 P 형 드레인 영역(32)은 n 웰 영역(28)의 표면내에 확산된다. 엷은 게이트 산화물층(34)은 n 웰 영역(28)의 최상부면과 도전 폴리실리콘 게이트(36) 사이에 삽입된다. 더욱이, n 웰 접점 영역(38)은 n 웰 영역(28)내에 형성된다. 접점 영역(38), 소스 영역(30) 및 드레인 영역(32)은 모두 캐패시터(P1)의 한 양극을 정의하는 금속 접점 커넥션(40)에 접속된다. 게이트(36)는 또한 캐패시터(P1)의 다른 양극을 정의하는 금속 접점 케넥션(42)에 접속된다.
도 4 에서, 폴리실리콘 게이트에 인가된 전압 Vg의 함수로서 도 3b 의 캐패시터 접속 MOS 트랜지스터(P1)의 3개의 동작 영역(누산, 공핍 및 반전)에 대한 총계 캐패시턴스 값의 플롯이 설명된다. 캐패시터(P1)가 반전 영역내에서 동작될시에는 고주파에서 캐패시턴스 값이 폴 오프(fall off)되는 결점이 있다.
도 7 에서, 종래 기술의 단일 스테이지 양 전압 충전 펌프(44)의 구성 회로도가 도시된다. 충전 펌프(44)는 한쌍의 N 채널 MOS 트랜지스터(T1, T2) 및 (도 1b 와 유사한) 반전 캐패시터(N1)를 포함한다. 트랜지스터(T1)의 드레인 및 게이트는 함께 전력 공급 전압원(VCC)을 수신하는 입력 전압 단자(46)에 접속된다. 트랜지스터(T2)의 게이트 및 드레인은 또한 노드 A 에서 트랜지스터(T1)의 소스와 캐패시터(N1)의 한 양극에 접속된다. 캐패시터(N1)의 다른 양극은 클록 신호 ψ를 수신하는 입력 노드(48)에 접속된다. 트랜지스터(T2)의 소스는 충전 펌프(44)의 출력 단자 OUT 에 접속된다.
도 2 의 그래프에서, 반전 영역내의 전 캐패시턴스 값에 대하여 노드 A 의 초기 조건은 대략 1 볼트인 캐패시터 접속 MOS 트랜지스터(N1)의 입계 전압보다 커야 한다.따라서, 반전 캐패시터의 동작 전압은 1 볼트 이하로 감소될 수 없다. 다른 한편, 누산 캐패시터는 도 2 에 도시된 바와 같이 0 볼트에서 초기화될 수 있다. 반전 캐패시터의 다른 결점은 그의 유효 임계값이 트랜지스터(N1)의 소스 및 기판 사이에 인가된 차분 전위에 의해 유발되는 "본체 효과(body effect)"에 의해 증가된다는 것이다.
따라서, 저 전력 공급 전압(즉, 3V 이하)에서 신뢰할 수 있고 효과적으로 동작할 수 있도록 종래 기술의 결정을 극복하는 개선된 충전 펌프를 제공하는 것이 바람직하다. 충전 펌프는 전력 소모를 상당히 줄이도록 효과적으로 동작되는 것이 바람직하다. 본 발명은 저 전압으로 동작하고, 고 효율적으로 동작할 수 있는 누산 캐패시터를 활용함으로써 개선된 충전 펌프를 제공한다.
발명의 요약
본 발명의 일반적인 목적은 종래 충전 펌프의 모든 결점을 극복한 개선된 충전 펌프를 제공하는 것이다.
본 발명의 목적은 전원 전압을 더욱 효과적인 토대위에 내부적으로 펌프 업하도록 EEPROM 소자내에 사용하기 위한 누산 캐패시터를 활용한 개선된 충전 펌프 회로를 제공하는 것이다.
본 발명의 다른 목적은 저 전력 공급 전압에서 신뢰가능하고 효율적으로 동작할 수 있는 개선된 충전 펌프 회로를 제공하는 것이다.
본 발명의 또다른 목적은 전력 소모를 상당히 줄이도록 효율적으로 동작될 수 있는 개선된 충전 펌프를 제공하는 것이다.
이런 목적에 따르면, 본 발명은 외부 전력 공급 전압을 내부적으로 펌프 업하도록 EEPROM 소자내에 사용하기 위한 누산 캐패시터를 활용한 충전 펌프 회로를 제공하는 데에 있다. 이런 충전 펌프 회로는 제 1 입력 전압 단자 및 고 전압 출력 단자 사이에서 직렬로 접속된 다수의 MOS 트랜지스터를 포함한다. 제 1 입력 전압 단자는 외부 전력 공급 전압을 수신한다.
누산 캐패시터는 제 1 양극 및 제 2 양극을 가진다. 누산 캐패시터의 제 1 양극은 다수의 인접한 MOS 트랜지스터 사이에 접속된다. 누산 캐패시터의 제 2 양극은 클록 신호를 수신하는 제 2 입력 단자에 접속된다.
본 발명은 일반적으로 플래시 전기 소거 프로그램 가능한 판독 전용 메모리(EEPROM)소자와 같은 반도체 집적 회로 메모리 소자에 관한 것으로써, 외부 또는 오프-칩(off-chip) 전력 공급 장치로 부터 공급되는 바와 같은 전원 전압을 더욱 효과적인 토대위에 내부적으로 펌프 업(pump up)하도록 EEPROM 소자내에 사용하기 위한 누산 캐패시터를 활용한 개선된 충전 펌프(charge pump)에 관한 것이다.
본 발명의 상기 및 다른 목적과 잇점은 첨부한 도면을 참조로 아래의 상세한 설명에서 더욱 명백해지며, 상기 도면에서 동일 참조 번호를 대응 부분을 나타낸다.
도 1a 는 양 충전 펌프내에 사용하기 위한 반전 캐패시터를 형성하도록 접속된 N 채널 MOS 트랜지스터(N1)에 대한 전기적 심볼을 도시한 것이다.
도 1b 는 도 1a 의 캐패시터 접속 N 채널 MOS 트랜지스터(N1)의 단면도이다.
도 1c 는 도 1b 의 캐패시터 접속 N 채널 MOS 트랜지스터(N1)의 평면도이다.
도 1d 는 도 1c 와 유사하고, 개선된 주파수 응답을 가진 캐패시터 접속 N 채널 MOS 트랜지스터의 평면도이다.
도 2 는 게이트 전압 Vg의 함수로서 도 1b 의 캐패시터 접속 N 채널 MOS 트랜지스터(N1)의 3개의 동작 영역에 대해 캐패시턴스 값을 설명한 그래프이다.
도 3a 는 음 충전 펌프내에 사용하기 위한 반전 캐패시터를 형성하도록 접속된 P 채널 MOS 트랜지스터(P1)에 대한 전기적 심볼을 도시한 것이다.
도 3b 는 도 3a 의 캐패시터 접속 P 채널 MOS 트랜지스터(P1)의 단면도이다.
도 4 는 게이트 전압 Vg 의 함수로서 도 3b 의 캐패시터 접속 P 채널 MOS 트랜지스터(P1)의 3개의 동작 영역에 대한 캐패시턴스 값을 설명한 그래프이다.
도 5a 는 양 충전 펌프내의 누산 캐패시터로서 사용하기 위한 n 웰 캐패시터에 대한 전기적 심볼을 도시한 것이다.
도 5b 는 본 발명의 윈리에 따라 구성된 도 5a 의 n 웰 캐패시터의 단면도이다.
도 6a 는 음 충전 펌프내의 누산 캐패시터로서 사용하기 위한 P 웰 캐패시터에 대한 전기적 심볼을 도시한 것이다.
도 6b 는 본 발명의 원리에 따라 구성된 도 6a 의 P 웰 캐패시터의 단면도이다.
도 7 은 도 1b 와 유사한 반전 캐패시터를 활용한 종래 기술의 단일 스테이지 양 전압 충전 펌프의 구성 회로도이다.
도 8 은 도 5b 와 유사한 누산 캐패시터를 활용한 본 발명의 단일 스테이지 양 전압 충전 펌프의 구성 회로도이다.
도 9 는 도 6b 와 유사한 누산 캐패시터를 활용한 본 발명의 단일 스테이지 음 전압 충전 펌프의 구성 회로도이다.
아래에서, 도면을 참조로 본 발명의 양호한 실시예가 기술된다. 도 5a 에서, 양 전압 충전 펌프내의 누산 캐패시터로서 사용하기 위한 n 웰 캐패시터(N2)에 대한 전기적 심볼이 도시된다. 도 5b 에서, 본 발명의 원리에 따라 구성되는 도 5a 의 n 웰 캐피시터의 단면도가 설명된다. 도시된 바와 같이, 참조번호(110)는 N웰 영역을 나타낸다. n 웰 영역(110)내에 n 형 웰 전극 영역(112 및 114)이 형성된다. 엷은 게이트 산화물층(116)은 n 웰 영역의 최상부면과 도전 폴리실리콘 게이트(118) 사이에 삽입된다. n 형 웰 전극 영역(112 및 114)은 n 웰 캐패시터(N2)의 한 양극을 정의하는 금속 접점 커넥션(120)에 함께 접속된다. 게이트(118)는 또한 n 웰 캐패시터(N2)의 다른 양극을 정의하는 금속 접점 커넥션(122)에 접합된다.
도 8 에서, 본 발명의 원리에 따라 구성되는 누산 캐피시터를 활용한 단일 스테이지 양 전압 충전 펌프(144)의 구성 회로도가 설명된다. 이런 충전 펌프(144)는 한쌍의 N 채널 MOS 트랜지스터(T101, T102) 및 (도 5b 와 유사한) 누산 캐패시터(N2)를 포함한다. 트랜지스터(T101)의 게이트 및 드레인은 함께 전력 공급 전압원(VCC)을 수신하는 입력 전압 단자(146)에 접속된다. 트랜지스터(T102)의 게이트 및 드레인은 또한 함께 내부 노드 B에서 트랜지스터(T101)의 소스 및 n 웰 캐패시터(N2)의 한 양극(122)에 접속된다. 캐패시터(N2)의 다른 양극(120)은 클록 신호 ψ를 수신하는 입력 단자(148)에 접속된다. 트랜지스터(T102)의 소스는 충전 펌프(144)의 출력 노드 OUT 에 접속된다. 도 2 의 그래프를 참조로, 앞서 지적된 바와 같이, n 웰 캐패시터(N2)가 누산 영역에서 동작하므로, 0 볼트에서 명백히 초기화될 수 있다.
더욱이, 통상적으로, +3.0볼트인 전력 공급 전압원(VCC)은 배터리 전력 인가로 적당히 동작하도록 대략 2볼트까지 감소될 수 있음으로써, 전력 소산을 상당히 줄일 수 있다. 따라서, 충전 펌프(144)의 효율은 반전 캐패시터를 이용하여 종래 충전 펌프(44)를 통해 약 20%만큼 증가될 수 있다. 더욱이, 본 발명의 충전 펌프(144)는, 반전 영역과는 달리 누산 영역내의 캐패시턴스 값이 고주파에서 폴 오프하지 않으므로 스위칭 전압 공급의 고주파로 동작될 수 있다. 게다가, 누산 캐패시터는 소스 기판 전압차가 없으므로 "본체 효과"를 받지 않는다.
도면의 도 6a 를 참조로, 음 전압 충전 펌프내의 누산 캐패시터로서 사용하기 위한 P 웰 캐패시터(P2)에 대한 전기적 심볼이 도시된다. 도 6b 에서, 본 발명의 원리에 따라 구성되는 도 6a 의 P 웰 캐패시터의 단면 구성도가 도시된다. 도시된 바와 같이, 참조번호(210)는 n 웰 영역(212)을 형성한 P 형 기판을 나타낸다. P 웰 영역(214)은 번갈아 n웰 영역(212)내에 형성된다. P 웰 영역(214)내에는 한쌍의 P 웰 전극 영역(216 및 218)이 형성된다. 엷은 게이트 산화물 영역(220)은 P 웰 영역의 최상부면과 도전 폴리실리콘 게이트(222) 사이에 삽입된다. 따라서, P 웰 영역(214)은 P 형 기판(210)으로부터 전기 절연된다. P 형 웰 전극 영역(216 및 218)은 함께 P 웰 캐패시터(P2)의 한 양극을 정의하는 금속 접점 커넥션(224)에 접속된다. 게이트(222)는 또한 캐패시터(P2)의 다른 양극을 정의하는 금속 접점 커넥션(226)에 접삽된다.
도 9 에서, 본 발명의 원리에 따라 구성되는 누산 캐패시터를 활용한 단일 스테이지 음 전압 충전 펌프(244)의 구성 회로도가 설명된다. 이런 충전 펌프(244)는 한쌍의 P 채널 MOS 트랜지스터(T201, T202) 및 (도 6b 와 유사한) 누산 캐패시터(P2)를 포함한다. 트랜지스터(T201)의 게이트 및 소스는 함께 통상적으로 접지 전위인 전력 공급 전압원(VSS)을 수신하는 입력 전압 단자(246)에 접속된다. 트랜지스터(T202)의 게이트 및 소스는 또한 함께 내부 노드 C 에서 트랜지스터(T201)의 드레인 및 P 웰 캐패시터(P2)의 한 양극(226)에 접속된다. 캐패시터(P2)의 다른 양극(224)은 클록 신호 ψ를 수신하는 입력 노드(248)에 접속된다. 트랜지스터(T202)의 드레인은 또한 충전 펌프의 출력 단자 OUT 에 접속된다. 도 4 의 그래프를 참조로, P 웰 캐패시터(P2)가 누산 영역에서 동작하므로 또한 0 볼트에서 초기화될 수 있고, 모두 n 웰 캐패시터(N2)에 관해 기술된 것과 유사한 잇점을 갖는다.
도 8 및 9 가 단지 단일 스테이지 충전 펌프를 도시했지만, 본 기술 분야의 숙련자에게는 멀티 스테이지 충전 펌프로서 형성될 수 있는 것이 명백해진다. 이런 경우에, 다수의 MOS 트랜지스터는 입력 전압 단자 및 출력 전압 단자 사이에 종속 접속된다. 대응하는 다수의 캐패시터는 그의 한 단부가 인접한 트랜지스터 사이의 각 내부 노드에 접속된다. 더욱이, 인접한 캐패시터의 다른 단부는 비오버랩한(non-overlapping) 2개의 위상 클록 신호 ψ1 및 ψ2 에 의해 구동된다.
상기 상세한 설명에서, 본 발명은 전력 공급 전압을 내부적으로 펌프 업하도록 EEPROM 소자내에 사용하기 위한 누산 캐패시터를 활용한 개선된 충전 펌프를 제공한다는 것을 알 수 있다. 본 발명의 충전 펌프는 저 전력 공급 전압으로 신뢰 가능하고 효과적으로 동작할 수 있도록 종래 기술의 결점을 극복한다. 따라서, 본 발명의 충전 펌프는 전력 소모가 상당히 감소되므로 효율을 향상시킨다.
현재 무엇이 본 발명의 양호한 실시예인 것으로 간주되는지 설명되었지만, 본 기술 분야의 숙련자는 본 발명의 범주내에서 다양하게 변경 및 수정이 가능하다. 게다가, 다양하게 수정하여, 본 발명의 범주내에서 특정 상황 또는 요소를 본 발명의 교훈에 적합하게 한다. 그래서, 본 발명은 본 발명을 수행하기 위해 계획된 최상의 모드로서 특정 실시예로 제한되지 않지만, 본 발명은 첨부한 청구의 범위내의 모든 실시예를 포함한다.

Claims (19)

  1. 외부 전력 공급 전압을 내부적으로 펌프 업하도록 EEPROM 소자내에 사용하기 위한 누산 캐패시터를 활용한 충전 펌프 회로에 있어서,
    외부 전원 전압을 수신하는 제 1 입력 전압 단자와 고전압 출력 단자 사이에서 직렬로 접속된 다수의 MOS 트랜지스터(T101, 102, T201, 202),
    제각기 제 1 양극 및 제 2 양극을 가진 누산 캐패시터(N2, P2),
    상기 다수의 인접한 MOS 트랜지스터 사이에 접속된 상기 누산 캐패시터의 각각의 상기 제 1 양극과,
    클록 신호를 수신하는 제 2 입력 단자에 접속된 상기 누산 캐패시터의 각각의 상기 제 2 양극을 구비하는 것을 특징으로 하는 충전 펌프 회로.
  2. 제 1 항에 있어서,
    상기 다수의 MOS 트랜지스터는 N 채널 트랜지스터(T101, T102)로 구성되는 것을 특징으로 하는 충전 펌프 회로.
  3. 제 1 항에 있어서,
    상기 다수의 MOS 트랜지스터는 P 채널 트랜지스터(T202, 202)로 구성되는 것을 특징으로 하는 충전 펌프 회로.
  4. 제 2 항에 있어서,
    상기 외부 전원 전압은 통상적으로 +3.0 볼트 이하인 양 전위(VCC)로 구성되는 것을 특징으로 하는 충전 펌프 회로.
  5. 제 3 항에 있어서,
    상기 외부 전원 전압은 통상적으로 0 볼트인 접지 전위(VSS)로 구성되는 것을 특징으로 하는 충전 펌프 회로.
  6. 제 4 항에 있어서,
    각각의 상기 누산 캐패시터는 n 웰 캐패시터(N2)로 구성되는 것을 특징으로 하는 충전 펌프 회로.
  7. 제 5 항에 있어서,
    각각의 상기 누산 캐패시터는 P 웰 캐패시터(P2)로 구성되는 것을 특징으로 하는 충전 펌프 회로.
  8. 제 6 항에 있어서,
    상기 n 웰 캐패시터는 n웰 영역(110)내에 형성된 한쌍의 n+전극 영역(112, 114)과, 상기 n 웰 영역의 최상부면 및 폴리실리콘 게이트(118) 사이에 배치된 게이트 산화물층(116)을 포함하는 것을 특징으로 하는 충전 펌프 회로.
  9. 제 7 항에 있어서,
    상기 P 웰 캐패시터는 n 웰 영역(212)내의 P 웰 영역(214)내에 형성된 한쌍의 P+전극 영역(216, 218)과, 상기 P 웰 영역의 최상부면 및 폴리실리콘 게이트(222) 사이에 배치된 게이트 산화물층(220)을 포함하는데, 상기 n 웰 영역은 P 형 기판(210)내에 배치되는 것을 특징으로 하는 충전 펌프 회로.
  10. 반도체 메모리 소자내에 사용하기 위한 양 전압 충전 펌프 회로에 있어서,
    제 1 입력 전압 단자 및 고전압 출력 단자 사이에서 직렬로 접속되고, 제각기 함께 접속된 게이트 및 드레인을 가지는데, 상기 제 1 입력 전압 단자가 외부 전원 전압을 수신하는 한쌍의 N 채널 MOS 트랜지스터(T101, T102),
    제 1 양극 및 제 2 양극을 가진 누산 캐패시터 역할을 하는 n 웰 캐패시터(N2),
    상기 쌍의 MOS 트랜지스터의 접합부 사이에 접속된 상기 n 웰 캐패시터의 상기 제 1 양극과,
    클록 신호를 수신하는 제 2 입력 단자에 접속되는 상기 n 웰 캐패시터의 상기 제 2 양극을 구비하는 것을 특징으로 하는 양 전압 충전 펌프 회로.
  11. 제 10 항에 있어서,
    상기 외부 전원 전압은 통상적으로 +3.0 볼트 이하인 양 전위(VCC)로 구성되는 것을 특징으로 하는 충전 펌프 회로.
  12. 제 11 항에 있어서,
    상기 n 웰 캐패시터는 n웰 영역(110)내에 형성된 한쌍의 n+전극 영역(112, 114)과, 상기 n 웰 영역의 최상부면 및 폴리실리콘 게이트(118) 사이에 배치된 게이트 산화물층(116)을 포함하는 것을 특징으로 하는 양전압 충전 펌프 회로.
  13. 외부 전원 전압 보다 높게 펌프되는 전압을 출력 단자에서 발생시키는 반도체 집적 회로 소자내에 사용하기 위한 충전 펌프 회로에 있어서,
    외부 전원 전압 및 상기 출력 단자 사이에 접속되어, 상기 출력 단자에서 더욱 고 전압을 발생시키는 트랜지스터 충전 수단과,
    상기 트랜지스터 충전 수단에 접속되고, 클록 신호에 응답하여, 상기 출력 단자에서 고 전압을 발생시키는 누산 캐패시터 수단을 구비하는 것을 특징으로 하는 충전 펌프 회로.
  14. 제 13 항에 있어서,
    상기 트랜지스터 충전 수단은 다수의 N 채널 트랜지스터(T101, T102)로 구성되는 것을 특징으로 하는 충전 펌프 회로.
  15. 제 13 항에 있어서,
    상기 트랜지스터 충전 수단은 다수의 P 채널 MOS 트랜지스터(T201, 202)로 구성되는 것을 특징으로 하는 충전 펌프 회로.
  16. 제 4 항에 있어서,
    상기 누산 캐피시터 수단은 n 웰 캐패시터(N2)로 구성되는 것을 특징으로 하는 충전 펌프 회로.
  17. 제 15 항에 있어서,
    상기 누산 캐패시터 수단은 P 웰 캐패시터(P2)로 구성되는 것을 특징으로 하는 충전 펌프 회로.
  18. 제 16 항에 있어서,
    상기 n 웰 캐패시터는 n웰 영역(110)내에 형성된 한쌍의 n+전극 영역(112, 114)과, 상기 n 웰 영역의 최상부면 및 폴리실리콘 게이트(118) 사이에 배치된 게이트 산화물층(116)을 포함하는 것을 특징으로 하는 충전 펌프 회로.
  19. 제 17 항에 있어서,
    상기 P 웰 캐패시터는 n 웰 영역(212)내의 P 웰 영역(214)내에 형성된 한쌍의 P+전극 영역(216, 218)과, 상기 P 웰 영역의 최상부면 및 폴리실리콘 게이트(222) 사이에 배치된 게이트 산화물층(220)을 포함하는데, 상기 n 웰 영역은 P 형 기판(210)내에 배치되는 것을 특징으로 하는 충전 펌프 회로.
KR1019980703211A 1995-11-13 1996-07-23 누산 캐패시터를 이용한 개선된 충전 펌프 KR19990067252A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US55811995A 1995-11-13 1995-11-13
US8/558119 1995-11-13
PCT/US1996/012122 WO1997018588A1 (en) 1995-11-13 1996-07-23 Improved charge pumps using accumulation capacitors

Publications (1)

Publication Number Publication Date
KR19990067252A true KR19990067252A (ko) 1999-08-16

Family

ID=24228287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980703211A KR19990067252A (ko) 1995-11-13 1996-07-23 누산 캐패시터를 이용한 개선된 충전 펌프

Country Status (4)

Country Link
JP (1) JPH11511904A (ko)
KR (1) KR19990067252A (ko)
TW (1) TW283239B (ko)
WO (1) WO1997018588A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118248A (en) * 1998-04-02 2000-09-12 The Procter & Gamble Company Battery having a built-in controller to extend battery service run time
US6163131A (en) * 1998-04-02 2000-12-19 The Procter & Gamble Company Battery having a built-in controller
US6074775A (en) * 1998-04-02 2000-06-13 The Procter & Gamble Company Battery having a built-in controller
US6198250B1 (en) 1998-04-02 2001-03-06 The Procter & Gamble Company Primary battery having a built-in controller to extend battery run time
US6835491B2 (en) 1998-04-02 2004-12-28 The Board Of Trustees Of The University Of Illinois Battery having a built-in controller
US9397370B2 (en) 1999-06-25 2016-07-19 The Board Of Trustees Of The University Of Illinois Single and multiple cell battery with built-in controller
US6828654B2 (en) 2001-12-27 2004-12-07 Broadcom Corporation Thick oxide P-gate NMOS capacitor for use in a phase-locked loop circuit and method of making same
JP4472633B2 (ja) 2003-06-10 2010-06-02 富士通マイクロエレクトロニクス株式会社 半導体集積回路装置および半導体集積回路装置の製造方法
US8878118B2 (en) * 2012-08-15 2014-11-04 Omnivision Technologies, Inc. Capacitance selectable charge pump
KR102143520B1 (ko) 2014-09-17 2020-08-11 삼성전자 주식회사 펌핑 캐패시터

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4559548A (en) * 1981-04-07 1985-12-17 Tokyo Shibaura Denki Kabushiki Kaisha CMOS Charge pump free of parasitic injection
FR2694450B1 (fr) * 1992-07-30 1994-10-21 Sgs Thomson Microelectronics Condensateur en technologie CMOS.
US5386151A (en) * 1993-08-11 1995-01-31 Advanced Micro Devices, Inc. Low voltage charge pumps using p-well driven MOS capacitors

Also Published As

Publication number Publication date
WO1997018588A1 (en) 1997-05-22
JPH11511904A (ja) 1999-10-12
TW283239B (en) 1996-08-11

Similar Documents

Publication Publication Date Title
US6603346B2 (en) Semiconductor booster circuit having cascaded MOS transistors
JP2815838B2 (ja) 高圧側スイッチに対する改善されたチャージポンプ回路
JP3385960B2 (ja) 負電圧チャージポンプ回路
US6026003A (en) Charge pump circuit and method for generating a bias voltage
US7439795B2 (en) Charge pump circuit with reduced parasitic capacitance
US20100226166A1 (en) MOS capacitor and charge pump with MOS capacitor
KR100213304B1 (ko) 기판바이어스발생회로
JP4643996B2 (ja) チャージポンプ回路及びその昇圧方法
JPH04364776A (ja) 集積回路
KR930022373A (ko) 챠지펌핑효율이 개선된 챠지펌프회로
US7586361B2 (en) Semiconductor device comprising a charge pump operated by clock signals
US5994949A (en) Negative voltage charge pump particularly for flash EEPROM memories
US6037622A (en) Charge pump circuits for low supply voltages
US7256438B2 (en) MOS capacitor with reduced parasitic capacitance
KR19990067252A (ko) 누산 캐패시터를 이용한 개선된 충전 펌프
JP2012023177A (ja) チャージポンプ回路、不揮発性メモリ、データ処理装置、及びマイクロコンピュータ応用システム
US6232826B1 (en) Charge pump avoiding gain degradation due to the body effect
KR100278725B1 (ko) 제1전압 부스팅 회로를 가진 집적회로
JP2000503840A (ja) 三重ウエルの電荷ポンプ
JP4773746B2 (ja) 昇圧回路
JP2000057790A (ja) 電圧発生回路
JP2003060042A (ja) 半導体装置
KR900002472B1 (ko) 출력회로
US6465864B2 (en) Diode structure on MOS wafer
KR0172410B1 (ko) 쎌 구조의 펌핑캐패시터를 갖는 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee