JP3094913B2 - 半導体回路 - Google Patents
半導体回路Info
- Publication number
- JP3094913B2 JP3094913B2 JP15811296A JP15811296A JP3094913B2 JP 3094913 B2 JP3094913 B2 JP 3094913B2 JP 15811296 A JP15811296 A JP 15811296A JP 15811296 A JP15811296 A JP 15811296A JP 3094913 B2 JP3094913 B2 JP 3094913B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- transistor
- voltage
- circuit
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
Description
【発明の属する技術分野】本発明は、半導体回路に関
し、特に内部回路に電源電圧よりも高い電圧を供給する
回路を備えた半導体回路に関する。
し、特に内部回路に電源電圧よりも高い電圧を供給する
回路を備えた半導体回路に関する。
【０００１】
【従来の技術】近年、半導体回路の低消費電力化はます
ます厳しく要求されており、そのために使用される電源
電圧はより低くなってきている。ところが、半導体回路
における各トランジスタは動作電圧の低下にともない、
その動作スピードが低下する。したがって、特に高速な
動作が要求される部分では電源電圧を昇圧した電圧で動
作されることが多い。例えば、メモリセルを構成するト
ランジスタのゲートにかかる読み出し電圧が電源電圧に
依存して低電圧となると、その読み出し速度が低下する
ため、このような問題を解決するための手段が、特開平
２−３１９２号公報に記載されている。この従来技術
を、図１０を参照して詳述する。
ます厳しく要求されており、そのために使用される電源
電圧はより低くなってきている。ところが、半導体回路
における各トランジスタは動作電圧の低下にともない、
その動作スピードが低下する。したがって、特に高速な
動作が要求される部分では電源電圧を昇圧した電圧で動
作されることが多い。例えば、メモリセルを構成するト
ランジスタのゲートにかかる読み出し電圧が電源電圧に
依存して低電圧となると、その読み出し速度が低下する
ため、このような問題を解決するための手段が、特開平
２−３１９２号公報に記載されている。この従来技術
を、図１０を参照して詳述する。
【０００２】この、フラッシュＥＥＰＲＯＭに使用され
るデコーダ回路は、選択回路、電圧分離回路、充電回路
によって構成されている。
るデコーダ回路は、選択回路、電圧分離回路、充電回路
によって構成されている。
【０００３】選択回路は、否定論理積ゲート９０７、否
定論理ゲート９０８およびＮ型ＭＯＳトランジスタ９４
９、９５０とによって構成される。否定論理積ゲート９
０７はアドレス９０６を受け、その出力は否定論理ゲー
ト９０８とＮ型ＭＯＳトランジスタ９５０のゲートに接
続され、否定論理ゲート９０８の出力はＮ型ＭＯＳトラ
ンジスタ９４９のゲート端子に接続されている。アドレ
ス９４７は、Ｎ型ＭＯＳトランジスタ９４９のドレイン
に入力され、Ｎ型ＭＯＳトランジスタのソース端子とＮ
型ＭＯＳトランジスタ９５０のドレイン端子が接続さ
れ、選択回路の出力となる。
定論理ゲート９０８およびＮ型ＭＯＳトランジスタ９４
９、９５０とによって構成される。否定論理積ゲート９
０７はアドレス９０６を受け、その出力は否定論理ゲー
ト９０８とＮ型ＭＯＳトランジスタ９５０のゲートに接
続され、否定論理ゲート９０８の出力はＮ型ＭＯＳトラ
ンジスタ９４９のゲート端子に接続されている。アドレ
ス９４７は、Ｎ型ＭＯＳトランジスタ９４９のドレイン
に入力され、Ｎ型ＭＯＳトランジスタのソース端子とＮ
型ＭＯＳトランジスタ９５０のドレイン端子が接続さ
れ、選択回路の出力となる。
【０００４】分離回路は、Ｎ型ＭＯＳトランジスタ９０
９によって構成され、そのゲート端子は電源９１７に接
続され、ソース端子は選択回路の出力に接続され、ドレ
イン端子は分離回路の出力となる。
９によって構成され、そのゲート端子は電源９１７に接
続され、ソース端子は選択回路の出力に接続され、ドレ
イン端子は分離回路の出力となる。
【０００５】充電回路は、Ｎ型ＭＯＳトランジスタ９４
２、９４３とキャパシタＣ０、Ｃ１とによって構成され
る。端子９４８は充電電圧Ｖｐｐを供給し、端子９４６
は聞き込み充電用のクロックφを供給する。端子９４６
は、キャパシタＣ１の一端に接続され、さらにＮ型ＭＯ
Ｓトランジスタ９４２のソース端子に接続される。Ｎ型
ＭＯＳトランジスタ９４９は、キャパシタＣ０の一端と
Ｎ型ＭＯＳトランジスタ９４３のソース端子と分離回路
の出力に接続され、この端子がＸデコーダ回路９０１の
出力となる。
２、９４３とキャパシタＣ０、Ｃ１とによって構成され
る。端子９４８は充電電圧Ｖｐｐを供給し、端子９４６
は聞き込み充電用のクロックφを供給する。端子９４６
は、キャパシタＣ１の一端に接続され、さらにＮ型ＭＯ
Ｓトランジスタ９４２のソース端子に接続される。Ｎ型
ＭＯＳトランジスタ９４９は、キャパシタＣ０の一端と
Ｎ型ＭＯＳトランジスタ９４３のソース端子と分離回路
の出力に接続され、この端子がＸデコーダ回路９０１の
出力となる。
【０００６】充電電圧Ｖｐｐは、電源電圧から昇圧回路
を用いて発生される。昇圧回路の一例を図６に示す。こ
の昇圧回路は、ゲート端子とドレイン端子を接続したＮ
型ＭＯＳトランジスタ６０６、６０８を直列に接続し、
そのトランジスタ６０６のドレイン端子にキャパシタ６
０７の一端を接続すると共に他端に交互に端子６０１か
ら供給されるクロックφから論理ゲート６０９、６１
０、６１１を介して発生させたクロックを供給し、その
出力６０３の電圧をＮ型トランジスタ６０５の直列接続
によって制御することによって電源電圧から充電電圧Ｖ
ｐｐを発生させている。ただし、充電回路は、端子６０
２に供給される信号ＲＥＡＤが論理的にハイ”Ｈ”のと
きに活性化される。
を用いて発生される。昇圧回路の一例を図６に示す。こ
の昇圧回路は、ゲート端子とドレイン端子を接続したＮ
型ＭＯＳトランジスタ６０６、６０８を直列に接続し、
そのトランジスタ６０６のドレイン端子にキャパシタ６
０７の一端を接続すると共に他端に交互に端子６０１か
ら供給されるクロックφから論理ゲート６０９、６１
０、６１１を介して発生させたクロックを供給し、その
出力６０３の電圧をＮ型トランジスタ６０５の直列接続
によって制御することによって電源電圧から充電電圧Ｖ
ｐｐを発生させている。ただし、充電回路は、端子６０
２に供給される信号ＲＥＡＤが論理的にハイ”Ｈ”のと
きに活性化される。
【０００７】次に、各デコーダ回路の出力は、メモリセ
ル９１４がアレイ状に配置されたメモリアレイ９０２の
各ワード線Ｘ０からＸｎに接続される。メモリアレイの
ソースは全て共通に端子９３９に接続され電圧Ｖｓが供
給される。メモリアレイ９０２の列は、ディジット線Ｄ
０からＤｍとしてセンスアンプ９０３に入力され、メモ
リセルの記憶内容がセンス出力９１３に出力される。
ル９１４がアレイ状に配置されたメモリアレイ９０２の
各ワード線Ｘ０からＸｎに接続される。メモリアレイの
ソースは全て共通に端子９３９に接続され電圧Ｖｓが供
給される。メモリアレイ９０２の列は、ディジット線Ｄ
０からＤｍとしてセンスアンプ９０３に入力され、メモ
リセルの記憶内容がセンス出力９１３に出力される。
【０００８】次に、図１１を用いて図１０の動作を説明
する。
する。
【０００９】アドレス９０６が変化し、否定論理積ゲー
ト９０７の入力が全て電源電位となると、ゲート９０７
の出力は接地電位となり（図１１）、これに応じて否
定論理ゲート９０８の出力は電源電位となる（図１１
）。続いて、Ｎ型ＭＯＳトランジスタ９５０は非導通
となり、Ｎ型ＭＯＳトランジスタ９４９は導通する。ま
た、アドレス９４７が選択されて”Ｈ”であるため、電
源９１７の電圧をＶｄｄとし、Ｎ型ＭＯＳトランジスタ
９０９の閾値電圧をＶｔｎ９０９とすると、ワード線９
１１はＮ型ＭＯＳトランジスタ９０９を介してＶｄｄ−
Ｖｔｎ９０９まで充電される（図１１、）。この
後、充電電圧Ｖｐｐが変化して、高電圧パルスが与えら
れると、ワード線９１１の電位は、Ｖｄｄ−Ｖｔｎ９０
９よりもさらにＣ０／（Ｃ０＋ＣＥ）＊Ｖｐｐ分昇圧さ
れる（図１１）。ここで、ＣＥはワード線９１１の寄
生容量である。その結果、アドレス変化によって選択さ
れたメモリセルの記憶内容によりディジット線９１２の
電位が変化し（図１１）、このディジット線９１２の
電位をセンスアンプ９０３が検出、増幅し、センス出力
９１３に出力される（図１１）。このように、ワード
線に電源電圧よりも高い電圧が印加できると、電源電圧
Ｖｄｄが低い場合でもメモリセルの電流を充分とること
ができ、メモリの動作速度を向上させることができる。
また、メモリセルの閾値よりも電源電圧が低い場合でも
メモリセルの記憶内容を正しく読み出すことができる。
ト９０７の入力が全て電源電位となると、ゲート９０７
の出力は接地電位となり（図１１）、これに応じて否
定論理ゲート９０８の出力は電源電位となる（図１１
）。続いて、Ｎ型ＭＯＳトランジスタ９５０は非導通
となり、Ｎ型ＭＯＳトランジスタ９４９は導通する。ま
た、アドレス９４７が選択されて”Ｈ”であるため、電
源９１７の電圧をＶｄｄとし、Ｎ型ＭＯＳトランジスタ
９０９の閾値電圧をＶｔｎ９０９とすると、ワード線９
１１はＮ型ＭＯＳトランジスタ９０９を介してＶｄｄ−
Ｖｔｎ９０９まで充電される（図１１、）。この
後、充電電圧Ｖｐｐが変化して、高電圧パルスが与えら
れると、ワード線９１１の電位は、Ｖｄｄ−Ｖｔｎ９０
９よりもさらにＣ０／（Ｃ０＋ＣＥ）＊Ｖｐｐ分昇圧さ
れる（図１１）。ここで、ＣＥはワード線９１１の寄
生容量である。その結果、アドレス変化によって選択さ
れたメモリセルの記憶内容によりディジット線９１２の
電位が変化し（図１１）、このディジット線９１２の
電位をセンスアンプ９０３が検出、増幅し、センス出力
９１３に出力される（図１１）。このように、ワード
線に電源電圧よりも高い電圧が印加できると、電源電圧
Ｖｄｄが低い場合でもメモリセルの電流を充分とること
ができ、メモリの動作速度を向上させることができる。
また、メモリセルの閾値よりも電源電圧が低い場合でも
メモリセルの記憶内容を正しく読み出すことができる。
【００１０】
【発明が解決しようとする課題】しかしながら、当従来
技術では、ワード線に電源電圧よりも高い電圧を与える
場合に、電源電圧から昇圧回路で発生する高電圧パルス
を図１０の端子９４８に出力することによって行ってい
ることに問題がある。すなわち、図１０の端子９４８に
供給されるパルスは端子９４８の寄生容量をパルスの立
ち上がりおよび立ち下がりの度に充放電しなければなら
ない。したがって、パルスの立ち上がりおよび立ち下が
りのスピードが低下し、メモリセルからのデータの読み
出し速度の低下を招く。このような速度の低下を防止す
るためには、端子９４８を高速にＶｐｐまで充電するた
めに大きな電流供給能力を有する昇圧回路が必要とな
る。そして、昇圧回路はキャパシタとクロックで電荷を
転送することにより、昇圧を行っているため、高い電流
駆動能力の昇圧回路を実現するためには、昇圧回路に大
きなキャパシタを必要とする。したがって、大きな電流
供給能力を有する昇圧回路は半導体基板上にしめる面積
を増大させることになる。この問題は、電源電圧が低電
源電圧になるほど顕著にあらわれる。
技術では、ワード線に電源電圧よりも高い電圧を与える
場合に、電源電圧から昇圧回路で発生する高電圧パルス
を図１０の端子９４８に出力することによって行ってい
ることに問題がある。すなわち、図１０の端子９４８に
供給されるパルスは端子９４８の寄生容量をパルスの立
ち上がりおよび立ち下がりの度に充放電しなければなら
ない。したがって、パルスの立ち上がりおよび立ち下が
りのスピードが低下し、メモリセルからのデータの読み
出し速度の低下を招く。このような速度の低下を防止す
るためには、端子９４８を高速にＶｐｐまで充電するた
めに大きな電流供給能力を有する昇圧回路が必要とな
る。そして、昇圧回路はキャパシタとクロックで電荷を
転送することにより、昇圧を行っているため、高い電流
駆動能力の昇圧回路を実現するためには、昇圧回路に大
きなキャパシタを必要とする。したがって、大きな電流
供給能力を有する昇圧回路は半導体基板上にしめる面積
を増大させることになる。この問題は、電源電圧が低電
源電圧になるほど顕著にあらわれる。
【００１１】次に、カップリング容量によって選択され
たワード線の電位を昇圧しているため、全てのワード線
に対してキャパシタＣ０を設ける必要があり、そのため
半導体基板にしめる面積が増大する。
たワード線の電位を昇圧しているため、全てのワード線
に対してキャパシタＣ０を設ける必要があり、そのため
半導体基板にしめる面積が増大する。
【００１２】そして、昇圧されたワード線の電圧はＶｐ
ｐ＋（Ｖｄｄ−Ｖｔｈ）となるため、電圧Ｖｐｐを電源
電圧Ｖｄｄに依存しない電圧にしても、結局、電源電圧
Ｖｄｄに依存することになる。そして、電源電圧Ｖｄｄ
は、他の回路が動作したときに発生するノイズ等によっ
て変動するため、ワード線に供給される電圧も変動する
ことになってしまい、誤動作の原因となる。
ｐ＋（Ｖｄｄ−Ｖｔｈ）となるため、電圧Ｖｐｐを電源
電圧Ｖｄｄに依存しない電圧にしても、結局、電源電圧
Ｖｄｄに依存することになる。そして、電源電圧Ｖｄｄ
は、他の回路が動作したときに発生するノイズ等によっ
て変動するため、ワード線に供給される電圧も変動する
ことになってしまい、誤動作の原因となる。
【００１３】したがって、本発明の目的は、占有面積が
小さく、高速動作を可能とした半導体回路を提供するこ
とにある。
小さく、高速動作を可能とした半導体回路を提供するこ
とにある。
【００１４】
【課題を解決するための手段】本発明の半導体回路は、
電源電圧よりも高い第１の電圧が印加される第１の接続
端と、前記第１の電圧を内部回路に印加するための第２
の接続点と、前記第１の接続端と前記第２の接続端との
間に接続されそのバックゲートに前記第１の電圧とは異
なるバックゲートバイアス電圧が印加されるトランジス
タとを備え、前記トランジスタは、そのゲートに前記電
源電圧よりも低い第２の電圧が印加されたときに導通
し、そのゲートに前記電源電圧が印加されたときに非導
通となるようにその実行閾値が前記バックゲートバイア
ス電圧によって大きくされていることを特徴とする。
電源電圧よりも高い第１の電圧が印加される第１の接続
端と、前記第１の電圧を内部回路に印加するための第２
の接続点と、前記第１の接続端と前記第２の接続端との
間に接続されそのバックゲートに前記第１の電圧とは異
なるバックゲートバイアス電圧が印加されるトランジス
タとを備え、前記トランジスタは、そのゲートに前記電
源電圧よりも低い第２の電圧が印加されたときに導通
し、そのゲートに前記電源電圧が印加されたときに非導
通となるようにその実行閾値が前記バックゲートバイア
ス電圧によって大きくされていることを特徴とする。
【００１５】本発明では、上記第２の接続端に接続され
たトランジスタのバックゲートにバックゲートバイアス
電圧を供給することによって、その閾値を上昇させてい
る。そして、閾値が上昇することによって、トランジス
タのゲート端子に入力される信号の”Ｈ”レベルの電圧
振幅を変化させることなく、トランジスタを介してワー
ド線に供給する第１の電圧である充電電圧を電源電圧以
上にすることができる。すなわち、接地から電源電圧ま
での間の電圧をトランジスタのゲートに印加するだけ
で、内部回路への充電電圧の印加を制御することができ
る。
たトランジスタのバックゲートにバックゲートバイアス
電圧を供給することによって、その閾値を上昇させてい
る。そして、閾値が上昇することによって、トランジス
タのゲート端子に入力される信号の”Ｈ”レベルの電圧
振幅を変化させることなく、トランジスタを介してワー
ド線に供給する第１の電圧である充電電圧を電源電圧以
上にすることができる。すなわち、接地から電源電圧ま
での間の電圧をトランジスタのゲートに印加するだけ
で、内部回路への充電電圧の印加を制御することができ
る。
【００１６】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照しながら詳述する。
図面を参照しながら詳述する。
【００１７】本発明を読み出し専用メモリ（ＲＯＭ）に
適用した例を図１を参照して説明する。その動作のタイ
ミングチャートを図７に示す。
適用した例を図１を参照して説明する。その動作のタイ
ミングチャートを図７に示す。
【００１８】第１の実施例の半導体メモリは、選択回路
１０、電圧分離回路１１および充電回路１２とを備えて
いる。
１０、電圧分離回路１１および充電回路１２とを備えて
いる。
【００１９】選択回路１０は、アドレス入力１０６を受
け、電源電圧Ｖｄｄの下で動作する否定論理積ゲート１
０７とその出力を受けて動作する否定論理ゲート１０８
により構成される。
け、電源電圧Ｖｄｄの下で動作する否定論理積ゲート１
０７とその出力を受けて動作する否定論理ゲート１０８
により構成される。
【００２０】分離回路１１は、ゲート端子に制御信号と
して常に電源電圧Ｖｄｄが供給され、バックゲートを接
地電位に接続し、ソース・ドレインの一端が選択回路の
出力に接続され他端を出力とするＮ型ＭＯＳトランジス
タ１０９によって構成される。
して常に電源電圧Ｖｄｄが供給され、バックゲートを接
地電位に接続し、ソース・ドレインの一端が選択回路の
出力に接続され他端を出力とするＮ型ＭＯＳトランジス
タ１０９によって構成される。
【００２１】充電回路１２は、バックゲートをバックゲ
ートバイアス電圧ＶＰＢを供給する端子１０４に接続
し、ソース端子を充電電圧ＶＰＭを供給する端子１０５
に接続し、ゲート端子を否定論理積ゲート１０７の出力
に接続し、ドレイン端子を出力とするＰ型ＭＯＳトラン
ジスタ１１０によって構成される。このバックゲートに
印加されるバックゲートバイアス電圧ＶＰＢとソース端
子に印加される充電電圧ＶＰＭによってＰ型ＭＯＳトラ
ンジスタ１１０の閾値電圧が変化する。これは、いわゆ
るバックゲート効果によるもので、バックゲート電圧｜
ＶＰＢ−ＶＰＭ｜を横軸に、閾値電圧Ｖｔｈを縦軸にと
り、バックゲート電圧と閾値電圧との関係を図２に示
す。ここで、縦軸はＰ型ＭＯＳトランジスタの閾値を表
し、横軸はグラフを見やすくするためにバックゲート電
圧｜ＶＢＧ｜に初期の閾値０．７［Ｖ］を加えたものの
平方根をとっている。これらの電圧の平方根と閾値Ｖｔ
ｐはほぼ比例する。一例をとって、バックゲート効果を
説明すると、たとえば、｜ＶＰＢ−ＶＰＭ｜が３［Ｖ］
とき、閾値は−０．７［Ｖ］から−１．３５［Ｖ］に変
化する。そして、図２から明らかなように、この閾値の
変化分は、印加するバックゲート電圧によって適宜変更
可能である。
ートバイアス電圧ＶＰＢを供給する端子１０４に接続
し、ソース端子を充電電圧ＶＰＭを供給する端子１０５
に接続し、ゲート端子を否定論理積ゲート１０７の出力
に接続し、ドレイン端子を出力とするＰ型ＭＯＳトラン
ジスタ１１０によって構成される。このバックゲートに
印加されるバックゲートバイアス電圧ＶＰＢとソース端
子に印加される充電電圧ＶＰＭによってＰ型ＭＯＳトラ
ンジスタ１１０の閾値電圧が変化する。これは、いわゆ
るバックゲート効果によるもので、バックゲート電圧｜
ＶＰＢ−ＶＰＭ｜を横軸に、閾値電圧Ｖｔｈを縦軸にと
り、バックゲート電圧と閾値電圧との関係を図２に示
す。ここで、縦軸はＰ型ＭＯＳトランジスタの閾値を表
し、横軸はグラフを見やすくするためにバックゲート電
圧｜ＶＢＧ｜に初期の閾値０．７［Ｖ］を加えたものの
平方根をとっている。これらの電圧の平方根と閾値Ｖｔ
ｐはほぼ比例する。一例をとって、バックゲート効果を
説明すると、たとえば、｜ＶＰＢ−ＶＰＭ｜が３［Ｖ］
とき、閾値は−０．７［Ｖ］から−１．３５［Ｖ］に変
化する。そして、図２から明らかなように、この閾値の
変化分は、印加するバックゲート電圧によって適宜変更
可能である。
【００２２】このデコーダ回路の出力、すなわち、Ｐ型
ＭＯＳトランジスタ１１０のドレイン端子がワード線１
１１に接続され、アレイ状に配置されたＮ型ＭＯＳトラ
ンジスタ１１４、１１５、１１６等からなるメモリアレ
イ１０２を構成する。各メモリセル１１４等は、ディジ
ット線１１２に接続され、そのディジット線はセンスア
ンプ１０３に接続されて、本実施例では４ビットのセン
ス出力Ｏ０〜Ｏ３が出力される。
ＭＯＳトランジスタ１１０のドレイン端子がワード線１
１１に接続され、アレイ状に配置されたＮ型ＭＯＳトラ
ンジスタ１１４、１１５、１１６等からなるメモリアレ
イ１０２を構成する。各メモリセル１１４等は、ディジ
ット線１１２に接続され、そのディジット線はセンスア
ンプ１０３に接続されて、本実施例では４ビットのセン
ス出力Ｏ０〜Ｏ３が出力される。
【００２３】充電電圧ＶＰＭとバックゲートバイアス電
圧ＶＰＢは、図５に示される電源回路によって供給され
る。この電源回路は、充電電圧ＶＰＭを出力端５０３に
出力する昇圧回路５０６、バックゲートバイアス電圧Ｖ
ＰＢを出力端５０４に出力する昇圧回路５０７、出力端
５０３と出力端５０４との間に直列に接続されそれぞれ
のゲートが接続点５１５に接続されたＰ型ＭＯＳトラン
ジスタ５１１、５１２、出力端５０４と接続点５１５と
の間に接続された抵抗５１３、接続点５１５と接地との
間に直列に接続された抵抗５１４とＮ型ＭＯＳトランジ
スタ５１０により構成される。この昇圧回路５０６、５
０７は、ＲＥＡＤ制御信号５０２とクロックφによって
動作が制御される。このＮ型トランジスタ５１０のゲー
ト端子にはＲＥＡＤ制御信号の反転信号５０５が入力さ
れており、反転信号５０５が非活性状態”Ｈ”のとき
は、Ｐ型トランジスタ５１１、５１２は共に導通し、出
力端５０３、５０４に同一の電圧ＶＰＭを出力し、反転
信号５０５が活性状態”Ｌ”のときは、Ｐ型トランジス
タ５１１、５１２は共に非導通となり、出力端５０３お
よび５０４にはそれぞれ充電電圧ＶＰＭおよびバックゲ
ートバイアス電圧ＶＰＢが出力される。
圧ＶＰＢは、図５に示される電源回路によって供給され
る。この電源回路は、充電電圧ＶＰＭを出力端５０３に
出力する昇圧回路５０６、バックゲートバイアス電圧Ｖ
ＰＢを出力端５０４に出力する昇圧回路５０７、出力端
５０３と出力端５０４との間に直列に接続されそれぞれ
のゲートが接続点５１５に接続されたＰ型ＭＯＳトラン
ジスタ５１１、５１２、出力端５０４と接続点５１５と
の間に接続された抵抗５１３、接続点５１５と接地との
間に直列に接続された抵抗５１４とＮ型ＭＯＳトランジ
スタ５１０により構成される。この昇圧回路５０６、５
０７は、ＲＥＡＤ制御信号５０２とクロックφによって
動作が制御される。このＮ型トランジスタ５１０のゲー
ト端子にはＲＥＡＤ制御信号の反転信号５０５が入力さ
れており、反転信号５０５が非活性状態”Ｈ”のとき
は、Ｐ型トランジスタ５１１、５１２は共に導通し、出
力端５０３、５０４に同一の電圧ＶＰＭを出力し、反転
信号５０５が活性状態”Ｌ”のときは、Ｐ型トランジス
タ５１１、５１２は共に非導通となり、出力端５０３お
よび５０４にはそれぞれ充電電圧ＶＰＭおよびバックゲ
ートバイアス電圧ＶＰＢが出力される。
【００２４】次に、読み出し動作について図７を参照し
て説明する。
て説明する。
【００２５】まず最初に、入力されたアドレス信号１０
６に対応したワード線が選択される場合について説明す
る。ただし、本実施例では電源電圧Ｖｄｄが３［Ｖ］、
バックゲートバイアス電圧が６［Ｖ］、充電電圧ＶＰＭ
が４［Ｖ］であるものとし、図２より、バックゲート電
圧は（６［Ｖ］−４［Ｖ］）＝２［Ｖ］となり、Ｐ型Ｍ
ＯＳトランジスタの閾値Ｖｔｈは−１．２［Ｖ］程度と
なっているものとする。
６に対応したワード線が選択される場合について説明す
る。ただし、本実施例では電源電圧Ｖｄｄが３［Ｖ］、
バックゲートバイアス電圧が６［Ｖ］、充電電圧ＶＰＭ
が４［Ｖ］であるものとし、図２より、バックゲート電
圧は（６［Ｖ］−４［Ｖ］）＝２［Ｖ］となり、Ｐ型Ｍ
ＯＳトランジスタの閾値Ｖｔｈは−１．２［Ｖ］程度と
なっているものとする。
【００２６】選択されたワード線に対応する論理ゲート
１０７の出力は電源電圧Ｖｄｄ（３［Ｖ］）から接地電
位へ変化する（図７）。この変化を受けて、論理ゲー
ト１０８がＮ型ＭＯＳトランジスタ１０９を通してワー
ド線１１１を駆動する（図７）とともに、論理ゲート
１０７の出力が接地電位になるとＰ型ＭＯＳトランジス
タ１１０が導通し、選択されたワード線が充電電圧ＶＰ
Ｍ（４［Ｖ］）まで充電される（図７）。選択された
ワード線に接続されているメモリセル１１４が導通し、
ディジット線１１２はメモリセルトランジスタを通して
接地電位とされる（図７）。センスアンプ１０３は、
ディジット線１１２の電位変化を検出、増幅しメモリセ
ル１１４のデータに基づいたデータをセンス出力１１３
として出力する（図７）。
１０７の出力は電源電圧Ｖｄｄ（３［Ｖ］）から接地電
位へ変化する（図７）。この変化を受けて、論理ゲー
ト１０８がＮ型ＭＯＳトランジスタ１０９を通してワー
ド線１１１を駆動する（図７）とともに、論理ゲート
１０７の出力が接地電位になるとＰ型ＭＯＳトランジス
タ１１０が導通し、選択されたワード線が充電電圧ＶＰ
Ｍ（４［Ｖ］）まで充電される（図７）。選択された
ワード線に接続されているメモリセル１１４が導通し、
ディジット線１１２はメモリセルトランジスタを通して
接地電位とされる（図７）。センスアンプ１０３は、
ディジット線１１２の電位変化を検出、増幅しメモリセ
ル１１４のデータに基づいたデータをセンス出力１１３
として出力する（図７）。
【００２７】次に、入力されたアドレス信号１０６によ
って選択されなかったワード線は、論理ゲート１０７の
出力が電源電圧Ｖｄｄ（３［Ｖ］）となり、Ｐ型ＭＯＳ
トランジスタ１１０のゲートには電源電圧Ｖｄｄ（３
［Ｖ］）が印加される。ここで、Ｐ型ＭＯＳトランジス
タ１１０のソース・ドレインの一端には充電電圧ＶＰＭ
として４［Ｖ］が供給されている。したがって、Ｐ型Ｍ
ＯＳトランジスタ１１０の閾値Ｖｔｈの絶対値が｜−１
［Ｖ］｜よりも小さければ導通してしまうが、上述した
ようにバックゲートバイアス電圧ＶＰＢとして６［Ｖ］
が印加されているため、実行閾値は−１．２［Ｖ］にな
っており、非導通状態となる。
って選択されなかったワード線は、論理ゲート１０７の
出力が電源電圧Ｖｄｄ（３［Ｖ］）となり、Ｐ型ＭＯＳ
トランジスタ１１０のゲートには電源電圧Ｖｄｄ（３
［Ｖ］）が印加される。ここで、Ｐ型ＭＯＳトランジス
タ１１０のソース・ドレインの一端には充電電圧ＶＰＭ
として４［Ｖ］が供給されている。したがって、Ｐ型Ｍ
ＯＳトランジスタ１１０の閾値Ｖｔｈの絶対値が｜−１
［Ｖ］｜よりも小さければ導通してしまうが、上述した
ようにバックゲートバイアス電圧ＶＰＢとして６［Ｖ］
が印加されているため、実行閾値は−１．２［Ｖ］にな
っており、非導通状態となる。
【００２８】このように、バックゲートにバックゲート
バイアス電圧ＶＰＢを印加することによって、選択され
たワード線にのみ電源電圧Ｖｄｄよりも高い充電電圧Ｖ
ＰＭを供給することができ、非選択のワード線には接地
電位を供給することができる。
バイアス電圧ＶＰＢを印加することによって、選択され
たワード線にのみ電源電圧Ｖｄｄよりも高い充電電圧Ｖ
ＰＭを供給することができ、非選択のワード線には接地
電位を供給することができる。
【００２９】第２の実施例として、本発明の半導体メモ
リをフラッシュメモリに適用したものを図３に示し、動
作のタイミングチャートを図７に示す。
リをフラッシュメモリに適用したものを図３に示し、動
作のタイミングチャートを図７に示す。
【００３０】本実施例のデコード回路は、選択回路３
０、電圧分離回路３１、充電回路３２から構成されてい
る。
０、電圧分離回路３１、充電回路３２から構成されてい
る。
【００３１】選択回路３０は、アドレス３０６が入力さ
れ、電源電圧Ｖｄｄの下で動作する否定論理積ゲート３
０７、その出力を受けて動作する否定論理ゲート３０８
およびその入力の一方に否定論理ゲート３０８の出力を
受ける否定論理積ゲート３２１によって構成される。
れ、電源電圧Ｖｄｄの下で動作する否定論理積ゲート３
０７、その出力を受けて動作する否定論理ゲート３０８
およびその入力の一方に否定論理ゲート３０８の出力を
受ける否定論理積ゲート３２１によって構成される。
【００３２】電圧分離回路３１は、ゲート端子に制御信
号として電源電圧Ｖｄｄを受け、バックゲートが接地に
接続され、一端を否定論理ゲート３０８の出力に接続し
他端を出力とするＮ型ＭＯＳトランジスタ３０９によて
構成される。
号として電源電圧Ｖｄｄを受け、バックゲートが接地に
接続され、一端を否定論理ゲート３０８の出力に接続し
他端を出力とするＮ型ＭＯＳトランジスタ３０９によて
構成される。
【００３３】充電回路３２は、バックゲートをバックゲ
ートバイアス電圧ＶＰＢを供給する端子３０４に、ゲー
ト端子を否定論理積ゲート３２１の出力に接続し、ドレ
イン端子を出力とするＰ型ＭＯＳトランジスタ３１０
と、ソース端子を充電電圧ＶＰＭを供給する端子３０５
に接続しゲート端子を制御信号ＢＩＡＳを供給する端子
３３８に接続しドレイン端子をＰ型ＭＯＳトランジスタ
３１０のソース端子に接続するＰ型ＭＯＳトランジスタ
３３６により構成される。
ートバイアス電圧ＶＰＢを供給する端子３０４に、ゲー
ト端子を否定論理積ゲート３２１の出力に接続し、ドレ
イン端子を出力とするＰ型ＭＯＳトランジスタ３１０
と、ソース端子を充電電圧ＶＰＭを供給する端子３０５
に接続しゲート端子を制御信号ＢＩＡＳを供給する端子
３３８に接続しドレイン端子をＰ型ＭＯＳトランジスタ
３１０のソース端子に接続するＰ型ＭＯＳトランジスタ
３３６により構成される。
【００３４】ここで制御信号ＢＩＡＳを発生するのは図
４に示す回路である。この回路は、ソース端子を端子４
０３にゲート端子とドレイン端子を相互に接続したＰ型
ＭＯＳトランジスタ４０５、ゲート端子を電源電圧Ｖｄ
ｄが印加される端子４１７にソース端子を端子４０５の
ドレイン端子にドレイン端子を出力端子４１０に接続す
るＰ型ＭＯＳトランジスタ４０６、ゲート端子に制御信
号ＲＥＡＤ４０２、ソース端子を接地電位にドレイン端
子を出力端子４１０に接続したＮ型ＭＯＳトランジスタ
４０９、ゲート端子に制御信号ＷＲＩＴＥを供給する端
子４０１を接続しソース端子を接地電位に接続するＮ型
ＭＯＳトランジスタ４０８、ゲート端子を端子４１７に
ドレイン端子を出力端子４１０に接続しソース端子を４
０８のドレインと接続するＮ型ＭＯＳトランジスタ４０
７とからなり、出力端子４１０の電位を制御信号ＢＩＡ
Ｓとして出力する。そして、読み出し動作時には、ＲＥ
ＡＤ制御信号４０３が電源電圧Ｖｄｄ、ＷＲＩＴＥ制御
信号４０１が接地電位になるため、Ｎ型ＭＯＳトランジ
スタ４０９が導通し、Ｐ型トランジスタ４０６が非導通
する。そのため読み出し動作時には、出力端子４１０、
すなわち制御信号ＢＩＡＳは接地電位となる。書き込み
動作時には、ＲＥＡＤ制御信号４０２が接地電位にな
り、ＷＲＩＴＥ生後信号４０１は電源電圧Ｖｄｄとなる
ため、Ｎ型ＭＯＳトランジスタ４０９は非導通となり、
Ｐ型ＭＯＳトランジスタ４０６は導通する。ただし、書
き込み動作のときは図５の回路によって充電電位ＶＰＭ
とバックゲートバイアス電圧ＶＰＢとは同一の電圧ＶＰ
Ｍとされている。このため、出力端子４１０には、ＶＰ
Ｍ−｜Ｖｔｈ｜より少し低い電圧が出力され、選択され
たワード線は充電電圧ＶＰＭまで充電され、非選択のワ
ード線は、図４の４１５で示される電圧ＶＬとなる。こ
こで、特性４１４は、書き込み動作のときのＰ型ＭＯＳ
トランジスタ３３６の電流−電圧（Ｉ−Ｖ）特性を表
し、特性４１３は、Ｎ型ＭＯＳトランジスタ３０９の否
定論理ゲート接続側のＩ−Ｖ特性を等価的に表してい
る。
４に示す回路である。この回路は、ソース端子を端子４
０３にゲート端子とドレイン端子を相互に接続したＰ型
ＭＯＳトランジスタ４０５、ゲート端子を電源電圧Ｖｄ
ｄが印加される端子４１７にソース端子を端子４０５の
ドレイン端子にドレイン端子を出力端子４１０に接続す
るＰ型ＭＯＳトランジスタ４０６、ゲート端子に制御信
号ＲＥＡＤ４０２、ソース端子を接地電位にドレイン端
子を出力端子４１０に接続したＮ型ＭＯＳトランジスタ
４０９、ゲート端子に制御信号ＷＲＩＴＥを供給する端
子４０１を接続しソース端子を接地電位に接続するＮ型
ＭＯＳトランジスタ４０８、ゲート端子を端子４１７に
ドレイン端子を出力端子４１０に接続しソース端子を４
０８のドレインと接続するＮ型ＭＯＳトランジスタ４０
７とからなり、出力端子４１０の電位を制御信号ＢＩＡ
Ｓとして出力する。そして、読み出し動作時には、ＲＥ
ＡＤ制御信号４０３が電源電圧Ｖｄｄ、ＷＲＩＴＥ制御
信号４０１が接地電位になるため、Ｎ型ＭＯＳトランジ
スタ４０９が導通し、Ｐ型トランジスタ４０６が非導通
する。そのため読み出し動作時には、出力端子４１０、
すなわち制御信号ＢＩＡＳは接地電位となる。書き込み
動作時には、ＲＥＡＤ制御信号４０２が接地電位にな
り、ＷＲＩＴＥ生後信号４０１は電源電圧Ｖｄｄとなる
ため、Ｎ型ＭＯＳトランジスタ４０９は非導通となり、
Ｐ型ＭＯＳトランジスタ４０６は導通する。ただし、書
き込み動作のときは図５の回路によって充電電位ＶＰＭ
とバックゲートバイアス電圧ＶＰＢとは同一の電圧ＶＰ
Ｍとされている。このため、出力端子４１０には、ＶＰ
Ｍ−｜Ｖｔｈ｜より少し低い電圧が出力され、選択され
たワード線は充電電圧ＶＰＭまで充電され、非選択のワ
ード線は、図４の４１５で示される電圧ＶＬとなる。こ
こで、特性４１４は、書き込み動作のときのＰ型ＭＯＳ
トランジスタ３３６の電流−電圧（Ｉ−Ｖ）特性を表
し、特性４１３は、Ｎ型ＭＯＳトランジスタ３０９の否
定論理ゲート接続側のＩ−Ｖ特性を等価的に表してい
る。
【００３５】この様に構成されたデコード回路の出力、
すなわちＰ型ＭＯＳトランジスタ３１０のドレイン端
子、がワード線３１１に接続され、アレイ状に配置され
たＮ型ＭＯＳトランジスタ３１４、３１５、３１６はメ
モリアレイ３０２を構成している。各Ｎ型ＭＯＳトラン
ジスタは、ディジット線３１２に接続され、そのディジ
ット線がセンスアンプ３０３に接続されて、センス出力
３１３を得ている。
すなわちＰ型ＭＯＳトランジスタ３１０のドレイン端
子、がワード線３１１に接続され、アレイ状に配置され
たＮ型ＭＯＳトランジスタ３１４、３１５、３１６はメ
モリアレイ３０２を構成している。各Ｎ型ＭＯＳトラン
ジスタは、ディジット線３１２に接続され、そのディジ
ット線がセンスアンプ３０３に接続されて、センス出力
３１３を得ている。
【００３６】ここで、遅延回路３４０について説明す
る。この遅延回路３４０は疑似デコーダ回路と、疑似メ
モリアレイと、この疑似デコーダの出力を受ける否定論
理ゲート３３２、３３３とによって構成される。
る。この遅延回路３４０は疑似デコーダ回路と、疑似メ
モリアレイと、この疑似デコーダの出力を受ける否定論
理ゲート３３２、３３３とによって構成される。
【００３７】疑似デコーダ回路は、疑似選択回路、疑似
電圧分離回路、疑似充電回路とによって構成されてい
る。ただし、遅延回路３４０の出力が疑似ワード線３２
０に接続され、アレイ状に配置されたＮ型ＭＯＳトラン
ジスタ３２４からなる疑似メモリアレイに接続されてい
る。
電圧分離回路、疑似充電回路とによって構成されてい
る。ただし、遅延回路３４０の出力が疑似ワード線３２
０に接続され、アレイ状に配置されたＮ型ＭＯＳトラン
ジスタ３２４からなる疑似メモリアレイに接続されてい
る。
【００３８】疑似選択回路は、アドレス３０６の変化に
同期した制御信号３４１を受け、電源電圧Ｖｄｄの下で
動作する否定論理積ゲート３２７と、その出力をうけて
動作する否定論理ゲート３２８とその入力に否定論理ゲ
ート３２８の出力を受ける否定論理積ゲート３３１によ
って構成される。
同期した制御信号３４１を受け、電源電圧Ｖｄｄの下で
動作する否定論理積ゲート３２７と、その出力をうけて
動作する否定論理ゲート３２８とその入力に否定論理ゲ
ート３２８の出力を受ける否定論理積ゲート３３１によ
って構成される。
【００３９】疑似電圧分離回路は、ゲート端子に制御信
号として電源電圧Ｖｄｄが入力され、バックゲートに接
地電位を入力され、ソース・ドレインの一端を選択回路
の出力に接続し他端を出力とし、かつ、ソース・ドレイ
ンを短絡したＮ型ＭＯＳトランジスタ３２９によって構
成される。
号として電源電圧Ｖｄｄが入力され、バックゲートに接
地電位を入力され、ソース・ドレインの一端を選択回路
の出力に接続し他端を出力とし、かつ、ソース・ドレイ
ンを短絡したＮ型ＭＯＳトランジスタ３２９によって構
成される。
【００４０】疑似充電回路は、バックゲートを端子３０
４に接続しゲート端子を端子３３８に接続し、ドレイン
端子を出力とするＰ型ＭＯＳトランジスタ３３０と、ソ
ース端子を端子３０５に接続しゲート端子を３２１の出
力に接続し、ドレイン端子をＰ型ＭＯＳトランジスタ３
３０のドレイン端子に接続するＰ型ＭＯＳトランジスタ
３３７によって構成されている。
４に接続しゲート端子を端子３３８に接続し、ドレイン
端子を出力とするＰ型ＭＯＳトランジスタ３３０と、ソ
ース端子を端子３０５に接続しゲート端子を３２１の出
力に接続し、ドレイン端子をＰ型ＭＯＳトランジスタ３
３０のドレイン端子に接続するＰ型ＭＯＳトランジスタ
３３７によって構成されている。
【００４１】このようにして構成される疑似デコーダ回
路の出力（遅延回路３４０の出力）を否定論理ゲート３
３２、３３３を介して遅延回路３４０の出力とし、デコ
ーダ回路の否定論理積ゲート３２１の他端に入力する。
その結果、遅延回路３４０によってワード線の駆動時間
とほぼ同等の遅延時間が得られる。
路の出力（遅延回路３４０の出力）を否定論理ゲート３
３２、３３３を介して遅延回路３４０の出力とし、デコ
ーダ回路の否定論理積ゲート３２１の他端に入力する。
その結果、遅延回路３４０によってワード線の駆動時間
とほぼ同等の遅延時間が得られる。
【００４２】次に、読み出し動作について図８を参照し
て説明する。
て説明する。
【００４３】まず最初に、入力されたアドレス信号３０
６に対応するワード線が選択される場合について説明す
る。ただし、本実施例では電源電圧Ｖｄｄが３［Ｖ］、
バックゲートバイアス電圧が６［Ｖ］、充電電圧ＶＰＭ
が４［Ｖ］であるものとし、Ｐ型ＭＯＳトランジスタ３
１０、３３６の閾値は−１．２［Ｖ］程度になっている
ものとする。
６に対応するワード線が選択される場合について説明す
る。ただし、本実施例では電源電圧Ｖｄｄが３［Ｖ］、
バックゲートバイアス電圧が６［Ｖ］、充電電圧ＶＰＭ
が４［Ｖ］であるものとし、Ｐ型ＭＯＳトランジスタ３
１０、３３６の閾値は−１．２［Ｖ］程度になっている
ものとする。
【００４４】選択されたワード線に対応する論理ゲート
３０７の出力は電源電圧Ｖｄｄから接地電位へ変化する
（図８）。この変化を受けて論理ゲート３０８がＮ型
トランジスタ３０９を介してワード線３１１を駆動する
（図８）。論理ゲート３０８の出力が電源電圧Ｖｄｄ
（３［Ｖ］）になると否定論理積ゲート３２１の出力
は、遅延回路３４０の遅延時間だけ遅れて接地電位にな
りＰ型ＭＯＳトランジスタ３１０が導通し、選択された
ワード線３１１がさらに充電電圧ＶＰＭ（４［Ｖ］）ま
で充電される。選択されたワード線３１１に接続されて
いるメモリセル３１４は導通し、ディジット線３１２は
メモリセル３１４を介して接地電位となる（図８）。
ディジット線３１２の電位変化をセンスアンプ３０３は
検出、増幅し、センス出力３１３として出力する。
３０７の出力は電源電圧Ｖｄｄから接地電位へ変化する
（図８）。この変化を受けて論理ゲート３０８がＮ型
トランジスタ３０９を介してワード線３１１を駆動する
（図８）。論理ゲート３０８の出力が電源電圧Ｖｄｄ
（３［Ｖ］）になると否定論理積ゲート３２１の出力
は、遅延回路３４０の遅延時間だけ遅れて接地電位にな
りＰ型ＭＯＳトランジスタ３１０が導通し、選択された
ワード線３１１がさらに充電電圧ＶＰＭ（４［Ｖ］）ま
で充電される。選択されたワード線３１１に接続されて
いるメモリセル３１４は導通し、ディジット線３１２は
メモリセル３１４を介して接地電位となる（図８）。
ディジット線３１２の電位変化をセンスアンプ３０３は
検出、増幅し、センス出力３１３として出力する。
【００４５】次に、入力されたアドレス信号３０６によ
って選択されなかったワード線は、論理ゲート３２１の
出力が電源電圧Ｖｄｄ（３［Ｖ］）となることから、Ｐ
型ＭＯＳトランジスタ３１０のゲートに電源電圧Ｖｄｄ
（３［Ｖ］）が印加される。したがって、第１の実施例
と同様にＰ型ＭＯＳトランジスタ３１０は非導通状態と
なる。
って選択されなかったワード線は、論理ゲート３２１の
出力が電源電圧Ｖｄｄ（３［Ｖ］）となることから、Ｐ
型ＭＯＳトランジスタ３１０のゲートに電源電圧Ｖｄｄ
（３［Ｖ］）が印加される。したがって、第１の実施例
と同様にＰ型ＭＯＳトランジスタ３１０は非導通状態と
なる。
【００４６】このように、遅延回路を設けることによっ
て選択したワード線を２段階、最初電源電圧Ｖｄｄ、次
に充電電圧ＶＰＭ、に分けて充電することができるので
電源回路内の昇圧回路の負荷を軽減できる。
て選択したワード線を２段階、最初電源電圧Ｖｄｄ、次
に充電電圧ＶＰＭ、に分けて充電することができるので
電源回路内の昇圧回路の負荷を軽減できる。
【００４７】次に、書き込み動作のときは、図６の昇圧
回路で書き込みに必要な電圧例えば１０［Ｖ］を生成
し、この１０［Ｖ］の電圧を図５の電源回路を介して充
電電圧ＶＰＭおよびバックゲートバイアス電圧ＶＰＢと
して出力する。（ただし、図５の昇圧回路および図６の
電源回路には示していないが、本実施例では書き込みお
よび読み出しを行う際に、昇圧回路から複数の異なった
電圧を取り出すことができるものとして説明する。）そ
して、書き込み時にはＰ型ＭＯＳトランジスタ３３６の
ゲートに入力される制御信号ＢＩＡＳはＶＰＭ−｜Ｖｔ
ｐ｜となっているため、Ｐ型ＭＯＳトランジスタ３３６
が導通し、選択時にゲートに接地電位が供給されるＰ型
ＭＯＳトランジスタ３１０も導通する。その結果選択さ
れたワード線３１１には、充電電圧ＶＰＭ（１０
［Ｖ］）が印加される。この状態で、ディジット線３１
２に１０［Ｖ］をかけ、書き込みを行いたいメモリセル
３１４のソース・ドレイン間に電流を流してやることに
よってメモリセル３１４へのデータの書き込みが行われ
る。このとき、非選択のワード線には充電電圧ＶＰＭ
（１０［Ｖ］）が印加されないように、Ｐ型トランジス
タ３１０のゲートに電圧が印加される。
回路で書き込みに必要な電圧例えば１０［Ｖ］を生成
し、この１０［Ｖ］の電圧を図５の電源回路を介して充
電電圧ＶＰＭおよびバックゲートバイアス電圧ＶＰＢと
して出力する。（ただし、図５の昇圧回路および図６の
電源回路には示していないが、本実施例では書き込みお
よび読み出しを行う際に、昇圧回路から複数の異なった
電圧を取り出すことができるものとして説明する。）そ
して、書き込み時にはＰ型ＭＯＳトランジスタ３３６の
ゲートに入力される制御信号ＢＩＡＳはＶＰＭ−｜Ｖｔ
ｐ｜となっているため、Ｐ型ＭＯＳトランジスタ３３６
が導通し、選択時にゲートに接地電位が供給されるＰ型
ＭＯＳトランジスタ３１０も導通する。その結果選択さ
れたワード線３１１には、充電電圧ＶＰＭ（１０
［Ｖ］）が印加される。この状態で、ディジット線３１
２に１０［Ｖ］をかけ、書き込みを行いたいメモリセル
３１４のソース・ドレイン間に電流を流してやることに
よってメモリセル３１４へのデータの書き込みが行われ
る。このとき、非選択のワード線には充電電圧ＶＰＭ
（１０［Ｖ］）が印加されないように、Ｐ型トランジス
タ３１０のゲートに電圧が印加される。
【００４８】ただし、このように高い電圧１０［Ｖ］が
選択されたワード線３１１に供給される場合には、Ｎ型
ＭＯＳトランジスタ３０９のゲート・ソース間に充電電
圧ＶＰＭ１０［Ｖ］−電源電圧Ｖｄｄ３［Ｖ］＝７
［Ｖ］もの高い電圧がかかる。そのため、Ｎ型ＭＯＳト
ランジスタ３０９が破壊される可能性があるため、１個
のＮ型ＭＯＳトランジスタ３０９の代わりに、図９に示
すように直列に接続されたＮ型ＭＯＳトランジスタ３０
９１とＮ型ＭＯＳトランジスタ３０９２とを電圧分離回
路３１１として使用する。ここで、否定論理ゲート３０
８に近いＮ型ＭＯＳトランジスタ３０９１のゲートに
は、端子３１７１を介して電源電圧Ｖｄｄ（３［Ｖ］）
が供給され、Ｐ型トランジスタ３１０に近いＮ型ＭＯＳ
トランジスタ３０９２のゲートには、端子３１７２昇圧
回路によって生成された電圧７［Ｖ］が供給されている
ものとする。その結果、Ｎ型ＭＯＳトランジスタ３０９
２のソース（１０［Ｖ］）とゲート（７［Ｖ］）との間
には３［Ｖ］の電圧差しか生じず、Ｎ型ＭＯＳトランジ
スタ３０９１のソース（７［Ｖ］−Ｖｔｈ）とゲート
（３［Ｖ］）との間には４［Ｖ］−Ｖｔｈの電圧差しか
生じない。ただし、ＶｔｈはＮ型ＭＯＳトランジスタの
閾値を示すものとする。このように、複数のトランジス
タをＮ型ＭＯＳトランジスタ３０９の代わりとして直列
に接続することによって、Ｎ型ＭＯＳトランジスタのゲ
ート・ソース間にかかる電圧差を低減し、Ｎ型ＭＯＳト
ランジスタの破壊を防止することができる。
選択されたワード線３１１に供給される場合には、Ｎ型
ＭＯＳトランジスタ３０９のゲート・ソース間に充電電
圧ＶＰＭ１０［Ｖ］−電源電圧Ｖｄｄ３［Ｖ］＝７
［Ｖ］もの高い電圧がかかる。そのため、Ｎ型ＭＯＳト
ランジスタ３０９が破壊される可能性があるため、１個
のＮ型ＭＯＳトランジスタ３０９の代わりに、図９に示
すように直列に接続されたＮ型ＭＯＳトランジスタ３０
９１とＮ型ＭＯＳトランジスタ３０９２とを電圧分離回
路３１１として使用する。ここで、否定論理ゲート３０
８に近いＮ型ＭＯＳトランジスタ３０９１のゲートに
は、端子３１７１を介して電源電圧Ｖｄｄ（３［Ｖ］）
が供給され、Ｐ型トランジスタ３１０に近いＮ型ＭＯＳ
トランジスタ３０９２のゲートには、端子３１７２昇圧
回路によって生成された電圧７［Ｖ］が供給されている
ものとする。その結果、Ｎ型ＭＯＳトランジスタ３０９
２のソース（１０［Ｖ］）とゲート（７［Ｖ］）との間
には３［Ｖ］の電圧差しか生じず、Ｎ型ＭＯＳトランジ
スタ３０９１のソース（７［Ｖ］−Ｖｔｈ）とゲート
（３［Ｖ］）との間には４［Ｖ］−Ｖｔｈの電圧差しか
生じない。ただし、ＶｔｈはＮ型ＭＯＳトランジスタの
閾値を示すものとする。このように、複数のトランジス
タをＮ型ＭＯＳトランジスタ３０９の代わりとして直列
に接続することによって、Ｎ型ＭＯＳトランジスタのゲ
ート・ソース間にかかる電圧差を低減し、Ｎ型ＭＯＳト
ランジスタの破壊を防止することができる。
【００４９】この第２の実施例で用いた遅延回路３４０
および否定論理積ゲート３２１は本実施例に限ることな
く、第１の実施例にも適用可能であり、かつ、Ｎ型ＭＯ
Ｓトランジスタ３０９１、３０９２もワード線に供給さ
れる電圧等によって第１の実施例に適用することができ
る。
および否定論理積ゲート３２１は本実施例に限ることな
く、第１の実施例にも適用可能であり、かつ、Ｎ型ＭＯ
Ｓトランジスタ３０９１、３０９２もワード線に供給さ
れる電圧等によって第１の実施例に適用することができ
る。
【００５０】これら、第１および第２の実施例では、本
発明をＲＯＭとフラッシュメモリに適用したものを示し
たが、本発明はこれら実施例に限られるものではなく、
内部回路に電源電圧よりも高い電圧が印加される回路に
おいて、この高電圧の印加を制御するものすべてに適用
可能であり、さらに、本発明の要旨を変更しない範囲で
種々の変更が可能である。
発明をＲＯＭとフラッシュメモリに適用したものを示し
たが、本発明はこれら実施例に限られるものではなく、
内部回路に電源電圧よりも高い電圧が印加される回路に
おいて、この高電圧の印加を制御するものすべてに適用
可能であり、さらに、本発明の要旨を変更しない範囲で
種々の変更が可能である。
【００５１】
【発明の効果】上述したように、充電スイッチ用ＭＩＳ
トランジスタにバックゲート電圧を印加して、その閾値
電圧を上昇させることによって、特別に閾値の高いトラ
ンジスタをデバイスの条件を変更することによって得る
必要がない。そのため特別に閾値の高いトランジスタを
つくる必要がなく、すなわち製造工程数を増加させる必
要がない。
トランジスタにバックゲート電圧を印加して、その閾値
電圧を上昇させることによって、特別に閾値の高いトラ
ンジスタをデバイスの条件を変更することによって得る
必要がない。そのため特別に閾値の高いトランジスタを
つくる必要がなく、すなわち製造工程数を増加させる必
要がない。
【００５２】さらに、ワード先毎に昇圧用のキャパシタ
を設けることもないため、非常に少ない面積でワード線
の充電電圧を大きくすることができ、メモリセルからの
データの読み出し速度を向上させることができる。
を設けることもないため、非常に少ない面積でワード線
の充電電圧を大きくすることができ、メモリセルからの
データの読み出し速度を向上させることができる。
【００５３】その上、ワード線に印加される電圧は充電
電圧ＶＰＭにのみ依存し、この充電電圧ＶＰＭを電源電
圧Ｖｄｄに依存しないように生成することによってワー
ド線に印加される電圧を電源電圧Ｖｄｄの変動に影響さ
れない電圧にすることができる。したがって、電源電圧
Ｖｄｄの変動による誤動作をも防止することができる。
電圧ＶＰＭにのみ依存し、この充電電圧ＶＰＭを電源電
圧Ｖｄｄに依存しないように生成することによってワー
ド線に印加される電圧を電源電圧Ｖｄｄの変動に影響さ
れない電圧にすることができる。したがって、電源電圧
Ｖｄｄの変動による誤動作をも防止することができる。
【００５４】このように、電源電圧よりも高い電圧が印
加される内部回路への高電圧の印加をバックゲートにバ
ックゲートバイアス電圧を印加したトランジスタによっ
て制御することができ、回路構成を簡単化することがで
きる。
加される内部回路への高電圧の印加をバックゲートにバ
ックゲートバイアス電圧を印加したトランジスタによっ
て制御することができ、回路構成を簡単化することがで
きる。
【図１】本発明の第１の実施例による半導体回路の回路
図。
図。
【図２】Ｐ型ＭＯＳトランジスタのバックゲート効果の
特性図。
特性図。
【図３】本発明の第２の実施例による半導体回路の回路
図。
図。
【図４】（ａ）は、制御信号ＢＩＡＳ回路の回路図、
（ｂ）は、書き込み動作時のワード線電圧の特性図。
（ｂ）は、書き込み動作時のワード線電圧の特性図。
【図５】充電電圧ＶＰＭ、バックゲートバイアス電圧Ｖ
ＰＢを発生させる回路図。
ＰＢを発生させる回路図。
【図６】昇圧回路の回路図。
【図７】本発明の第１の実施例の動作を示すタイミング
チャート図。
チャート図。
【図８】本発明の第２の実施例の動作を示すタイミング
チャート図。
チャート図。
【図９】本発明による電圧分離回路の回路図。
【図１０】従来の回路図。
【図１１】従来の回路の動作を示すタイミングチャート
図。
図。
１０９ Ｎ型ＭＯＳトランジスタ １１０ Ｐ型ＭＯＳトランジスタ Ｖｄｄ 電源電圧 ＶＰＢ バックゲートバイアス電圧 ＶＰＭ 充電電圧 １１１ ワード線 ３１１ ワード線 ３２１ 否定論理積ゲート ３３６ Ｐ型ＭＯＳトランジスタ ３４０ 遅延回路 ３０９１ Ｐ型ＭＯＳトランジスタ ３０９２ Ｐ型ＭＯＳトランジスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 17/00
Claims (6)
- 【請求項１】電源電圧よりも高い第１の電圧が印加され
る第１の接続端と、第２の接続点と、前記第１の接続端
と前記第２の接続端との間に接続されそのバックゲート
に前記第１の電圧よりも高いバックゲートバイアス電圧
が印加されるトランジスタとを備え、前記トランジスタ
は、そのゲートに、前記電源電圧よりも低い電圧の論理
レベルが印加されたときは導通し、前記電源電圧と実質
的に同じ電圧の論理レベルが印加されたときに非導通と
なるように、その実行閾値の絶対値が前記バックゲート
バイアス電圧によるバックゲート効果によって大きくさ
れていることを特徴とする半導体回路。 - 【請求項２】前記トランジスタのバックゲートには、導
通及び非道通する状態にかかわらず同じ前記バックゲー
トバイアス電圧が供給されていることを特徴とする請求
項１記載の半導体回路。 - 【請求項３】アドレス情報に基づき複数のワード線の一
つを電源電圧よりも高い選択レベルに駆動し、残りのワ
ード線を非選択レベルに駆動するデコーダ回路を備えた
半導体回路において、前記デコーダ回路は、それぞれの
ソース・ドレイン路が前記複数のワード線の対応するワ
ード線と前記選択レベルが与えられる回路点との間に挿
入された複数の第１のトランジスタを有し、複数の前記
第１のトランジスタの各々のバックゲートには、前記選
択レベルとは異なるバックゲートバイアス電圧が供給さ
れ実行閾値が高く設定されると共に、前記デコーダ回路
は、さらに、前記ワード線が選択状態もしくは非選択状
態にあることを示す第１の制御信号を対応する前記第１
のトランジスタのゲートに供給する手段を複数備え、前
記ワード線が非選択状態のときは前記第１のトランジス
タのゲートに第１のレベルの前記第１の制御信号が入力
され前記選択レベルから前記第１のレベルを引いた値が
前記バックゲートバイアス電圧によって規定される実行
閾値よりも小さく前記第１のトランジスタが非導通状態
となるように前記バックゲートバイアス電圧が印加さ
れ、前記ワード線が選択状態のときは前記第１のトラン
ジスタに第２のレベルの前記第１の制御信号が入力され
前記第１のトランジスタが導通状態となるように前記バ
ックゲートバイアス電圧が印加されていることを特徴と
する半導体回路。 - 【請求項４】前記デコーダ回路は、さらに、前記第１の
制御信号を反転した第２の制御信号を節点に出力する手
段と、前記節点と前記ワード線との間にソース・ドレイ
ンが接続されゲートに前記電源電圧が入力された第２の
トランジスタを備えることを特徴とする請求項３記載の
半導体回路。 - 【請求項５】前記デコーダ回路は、さらに、前記回路点
と前記ワード線との間に前記第１のトランジスタと直列
に接続され、ゲートにはバイアス電圧が印加されている
と共にバックゲートには前記バックゲートバイアス電圧
が供給されている第３のトランジスタとを備え、前記第
３のトランジスタは選択された前記ワード線上のデータ
を読み出す場合には前記バイアス電圧によって非導通状
態とされ、選択された前記ワード線に接続されたメモリ
セルにデータを書き込む場合には前記バイアス電圧によ
って導通状態とされることを特徴とする請求項４記載の
半導体回路。 - 【請求項６】前記手段は、一端に前記第１の制御信号が
入力され他端に第３の制御信号が入力され出力端が前記
第１のトランジスタのゲートに接続されたゲート手段
と、前記第３の制御信号は前記アドレス情報の変化に基
づき入力される信号に応答して所定時間経過した後に前
記第３の制御信号を発生させる遅延回路とを備え、前記
第３の制御信号が印加されたとき前記第１の制御信号を
前記第１のトランジスタの前記ゲートに印加することを
特徴とする請求項３記載の半導体回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15811296A JP3094913B2 (ja) | 1996-06-19 | 1996-06-19 | 半導体回路 |
| US08/877,553 US5757717A (en) | 1996-06-19 | 1997-06-17 | Semiconductor circuit having circuit supplying voltage higher than power supply voltage |
| EP97109969A EP0814479B1 (en) | 1996-06-19 | 1997-06-18 | Semiconductor circuit having circuit supplying voltage higher than power supply voltage |
| DE69727424T DE69727424T2 (de) | 1996-06-19 | 1997-06-18 | Halbleiterschaltung mit Schaltung zur Erzeugung einer höheren Spannung als die Versorgungsspannung |
| KR1019970025725A KR100317101B1 (ko) | 1996-06-19 | 1997-06-19 | 전원전압보다더높은전압을공급하는회로를구비한반도체회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15811296A JP3094913B2 (ja) | 1996-06-19 | 1996-06-19 | 半導体回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1011986A JPH1011986A (ja) | 1998-01-16 |
| JP3094913B2 true JP3094913B2 (ja) | 2000-10-03 |
Family
ID=15664573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15811296A Expired - Fee Related JP3094913B2 (ja) | 1996-06-19 | 1996-06-19 | 半導体回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5757717A (ja) |
| EP (1) | EP0814479B1 (ja) |
| JP (1) | JP3094913B2 (ja) |
| KR (1) | KR100317101B1 (ja) |
| DE (1) | DE69727424T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2956645B2 (ja) * | 1997-04-07 | 1999-10-04 | 日本電気株式会社 | 半導体装置 |
| US7808222B2 (en) * | 2007-10-12 | 2010-10-05 | Monolithic Power Systems, Inc. | Method and apparatus for high performance switch mode voltage regulators |
| US7882482B2 (en) * | 2007-10-12 | 2011-02-01 | Monolithic Power Systems, Inc. | Layout schemes and apparatus for high performance DC-DC output stage |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4820941A (en) * | 1988-02-01 | 1989-04-11 | Texas Instruments Incorporated | Decoder driver circuit for programming high-capacitance lines |
| JPH023192A (ja) * | 1988-06-16 | 1990-01-08 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| JP2569777B2 (ja) * | 1988-12-16 | 1997-01-08 | 日本電気株式会社 | 入力信号切り換え回路 |
| JPH04287418A (ja) * | 1991-03-18 | 1992-10-13 | Fujitsu Ltd | 半導体集積回路 |
| WO1993012525A1 (en) * | 1991-12-09 | 1993-06-24 | Fujitsu Limited | Flash memory improved in erasing characteristic, and circuit therefor |
| JP2771729B2 (ja) * | 1992-04-16 | 1998-07-02 | 三菱電機株式会社 | チャージポンプ回路 |
| JP3244601B2 (ja) * | 1994-12-09 | 2002-01-07 | 富士通株式会社 | 半導体集積回路 |
-
1996
- 1996-06-19 JP JP15811296A patent/JP3094913B2/ja not_active Expired - Fee Related
-
1997
- 1997-06-17 US US08/877,553 patent/US5757717A/en not_active Expired - Fee Related
- 1997-06-18 DE DE69727424T patent/DE69727424T2/de not_active Expired - Fee Related
- 1997-06-18 EP EP97109969A patent/EP0814479B1/en not_active Expired - Lifetime
- 1997-06-19 KR KR1019970025725A patent/KR100317101B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0814479A3 (en) | 1999-04-28 |
| JPH1011986A (ja) | 1998-01-16 |
| EP0814479A2 (en) | 1997-12-29 |
| KR100317101B1 (ko) | 2002-02-28 |
| EP0814479B1 (en) | 2004-02-04 |
| DE69727424T2 (de) | 2004-12-16 |
| US5757717A (en) | 1998-05-26 |
| KR980004965A (ko) | 1998-03-30 |
| DE69727424D1 (de) | 2004-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4094104B2 (ja) | 半導体集積回路装置および記憶装置 | |
| US4161040A (en) | Data-in amplifier for an MISFET memory device having a clamped output except during the write operation | |
| EP0713222A1 (en) | An integrated circuit memory device | |
| KR980006526A (ko) | 중간 전압 발생 회로 및 이것을 갖는 불휘발성 반도체 메모리 | |
| JP2008269727A (ja) | 昇圧回路、半導体記憶装置およびその駆動方法 | |
| US6359947B1 (en) | Split clock buffers for a negative charge pump | |
| JPH0793022B2 (ja) | 半導体メモリ集積回路 | |
| US4578781A (en) | MIS transistor circuit | |
| US6452833B2 (en) | Semiconductor memory device | |
| KR950005171B1 (ko) | 전류 미러 증폭회로 및 그의 구동 방법 | |
| JP2956645B2 (ja) | 半導体装置 | |
| JP3935592B2 (ja) | 内部電位発生回路 | |
| JP3094913B2 (ja) | 半導体回路 | |
| JPH08221996A (ja) | 半導体記憶装置 | |
| US5917366A (en) | Voltage booster circuit and a voltage drop circuit with changeable operating levels | |
| US6898136B2 (en) | Semiconductor memory device, capable of reducing power consumption | |
| KR19990036519A (ko) | 출력 버퍼의 출력 전류를 크게 할 수 있는 반도체 기억 장치 | |
| US6430093B1 (en) | CMOS boosting circuit utilizing ferroelectric capacitors | |
| JP3510362B2 (ja) | 半導体記憶装置 | |
| JPH0935476A (ja) | 可変プレート電圧発生回路を具備する半導体メモリ装置 | |
| US6069837A (en) | Row decoder circuit for an electronic memory device, particularly for low voltage applications | |
| US6166945A (en) | Method for controlling memory cell having long refresh interval | |
| JP4435203B2 (ja) | 半導体集積回路装置 | |
| JPH0217872B2 (ja) | ||
| EP0549795B1 (en) | Semiconductor storing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000704 |
|
| LAPS | Cancellation because of no payment of annual fees |