DE69428336T2

DE69428336T2 - Integrierte Halbleiterschaltungsanordnung

Info

Publication number: DE69428336T2
Application number: DE69428336T
Authority: DE
Inventors: Shooji Kubono; Hitoshi Kume
Original assignee: Hitachi Ltd; Hitachi ULSI Systems Co Ltd
Current assignee: Hitachi Ltd; Hitachi Solutions Technology Ltd
Priority date: 1993-12-17
Filing date: 1994-11-29
Publication date: 2002-07-18
Anticipated expiration: 2014-11-30
Also published as: KR100420574B1; EP0658904A3; JPH07176698A; EP0658904A2; US5553021A; CN1120243A; TW287317B; EP0658904B1; CN1081825C; KR950021713A; JP3417630B2; DE69428336D1

Description

HINTERGRUND DER ERFINDUNG

Die Erfindung betrifft ein integriertes Halbleiterschaltungsbauteil und spezieller betrifft sie eine Technik, die zur Verwendung bei einem integrierten Halbleiterschaltungsbauteil wie einem kollektiv löschbaren nichtflüchtigen Speicherbauteil (Flash-EEPROM (elektrisch löschbarer und programmierbarer Festwertspeicher)) mit internen Spannungen mehrerer Arten effektiv ist.
Ein Flash-EEPROM ist ein nichtflüchtiges Speicherbauteil mit der Fähigkeit, alle Speicherzellen oder einen Block von Speicherzellen, die in einem Chip ausgebildet sind, gleichzeitig zu löschen. Ein derartiger Flash-EEPROM ist z. B, in "IEEE International Solid-State Circuits Conference", S. 152 und 153, 1980 sowie in "IEEE International Solid-State Circuits Conference". S. 76 und 77, 1987 und in "IEEE, J. Solid-State Circuits", Vol. 23. S. 1157 bis 1163, 1988 beschrieben.

ZUSAMMENFASSUNG DER ERFINDUNG

Wir haben einen Speichertransistor mit einem Steuergate und einem Floating- oder potenzialungebundenen Gate entwickelt, in dem eine Programmieroperation auch durch einen Tunnelstrom ausgeführt wird und, im Gegensatz zu einem herkömmlichen Speichertransistor, eine Ladung in das Floating-Gate injiziert wird, um für eine Löschoperation eine Schwellenspannung über einen Auswählpegel einer Wortleitung anzuheben. Bei diesem neuartigen Aufbau ist, für die Löschoperation betreffend den Speichertransistor, die Schwellenspannung höher als der Auswählpegel der Wortleitung. Daher schützt der neuartige Speichertransistor, abweichend vom herkömmlichen, bei dem die Ladung des Floating-Gates zur Substratseite abgezogen wird, um die Schwellenspannung zu senken, andere Speicherzellen davor, dass sie durch einen übermäßigen Löschvorgang unleserlich werden, der den Transistor in den Verarmungsmodus überführt, wodurch die Wortleitung eingeschaltet wird, obwohl sie sich auf dem Nichtauswählpegel befindet.
Jedoch ist es bei einem Speichertransistor wie dem neuartigen Speichertransistor, bei dem eine Programmieroperation durch einen Tunnelstrom ausgeführt wird, erforderlich, die an den Drain des Speichertransistors bei einer Leseoperation angelegte Spannung zu minimieren, um dadurch zu verhindern, dass durch den durch die Leseoperation erzeugten Tunnelstrom ein fehlerhafter Löschvorgang hervorgerufen wird. So ist es bei einem Speichertransistor, bei dem die Programmieroperation durch einen Tunnelstrom ausgeführt wird, erforderlich, die Spannung für die Operation genau einzustellen. Dies erfordert wiederum eine Schaltung zum Erzeugen vieler Arten von Spannungen in einer integrierten Halbleiterschaltung.
Gemäß EP-A-0350462 ist ein Halbleiterbauteil geschaffen, bei dem die HV-Ausgangsspannung des Spannungsmultiplizierers einen als Stromgenerator wirkenden Transistor T1 aufweist, durch den die Gate-Source-Spannung unabhängig von der in Reihe damit geschalteten Versorgungsspannung im Wesentlichen konstant gehalten wird. Relevante Merkmale aus EP-A-0350462 sind im Oberbegriff des Anspruchs 1 enthalten.

ZUSAMMENFASSUNG DER ERFINDUNG

Daher ist eine Aufgabe der Erfindung, ein integriertes Halbleiterschaltungsbauteil mit einer Spannungsversorgungsschaltung zu schaffen, die interne Spannung mehrerer Arten auf genaue Weise mit hohem Wirkungsgrad erzeugen kann.
Es ist eine andere Aufgabe der Erfindung, ein integriertes Halbleiterschaltungsbauteil mit einer nichtflüchtigen Flash- Speicherschaltung zu schaffen, das effiziente Programmier- und Löschoperationen zulässt.
Die obigen und andere Aufgaben, Merkmale und Vorteile der Erfindung werden aus den beigefügten Zeichnungen besser erkennbar werden, in denen gleiche Bezugszahlen dazu verwendet sind, in verschiedenen Ansichten dieselben oder ähnliche Teile zu kennzeichnen.
Die Aufgaben sind durch ein integriertes Halbleiterschaltungsbauteil gelöst, wie es im Anspruch 1 angegeben ist.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Blockdiagramm zum Veranschaulichen eines Spannungsgenerators, der als ein bevorzugtes Ausführungsbeispiel der Erfindung realisiert ist;
Fig. 2 ist ein Schaltbild zum Veranschaulichen eines Referenzspannungsgenerators gemäß Fig. 1, der als bevorzugtes Ausführungsbeispiel der Erfindung realisiert ist;
Fig. 3 ist ein Schaltbild zum Veranschaulichen eines Spannungsteilers in Fig. 1, der als ein bevorzugtes Ausführungsbeispiel der Erfindung realisiert ist;
Fig. 4 ist ein Schaltbild zum Veranschaulichen einer Spannungsversorgungsschaltung in Fig. 1, die als ein bevorzugtes Ausführungsbeispiel der Erfindung realisiert ist;
Fig. 5 ist ein Schaltbild zum Veranschaulichen der Spannungsversorgungsschaltung in Fig. 1, die als anderes Ausführungsbeispiel der Erfindung realisiert ist;
Fig. 6 ist ein Schaltbild zum Veranschaulichen der Spannungsversorgungsschaltung in Fig. 1, die als noch anderes Ausführungsbeispiel der Erfindung realisiert ist;
Fig. 7 ist ein Schaltbild zum Veranschaulichen einer Selektorsteuerschaltung, Trimmschaltungen und einer Selektorschaltung, die als ein bevorzugtes Ausführungsbeispiel der Erfindung realisiert sind;
Fig. 8 ist ein Schaltbild zum Veranschaulichen einer Latchstufe in Fig. 7, die als ein bevorzugtes Ausführungsbeispiel der Erfindung realisiert ist;
Fig. 9 ist ein Schaltbild zum Veranschaulichen einer Sicherungsschaltung in Fig. 7, die als ein bevorzugtes Ausführungsbeispiel der Erfindung realisiert ist;
Fig. 10 ist ein zeitbezogenes Diagramm zum Betreiben von Betriebsabläufen in den Schaltungen der Fig. 7;
Fig. 11 ist ein Blockdiagramm zum Veranschaulichen eines Spannungsgenerators in Zusammenhang mit der Erfindung, der als anderes bevorzugtes Ausführungsbeispiel derselben realisiert ist;
Fig. 12 ist ein Schaltbild zum Veranschaulichen eines Spannungswandlers in Fig. 11, der als ein bevorzugtes Ausführungsbeispiel der Erfindung realisiert ist;
Fig. 13 ist ein Schaltbild zum Veranschaulichen eines Komparators in Fig. 11, der als ein bevorzugtes Ausführungsbeispiel der Erfindung realisiert ist;
Fig. 14 ist ein Schaltbild zum Veranschaulichen eines Spannungsteilers in Fig. 11, der als ein bevorzugtes Ausführungsbeispiel der Erfindung realisiert ist;
Fig. 15(A) und (B) sind Spannungscharakteristikdiagramme zum Beschreiben der Erfindung;
Fig. 16 ist ein anderes Spannungscharakteristikdiagramm zum Beschreiben der Erfindung;
Fig. 17(A) und (B) sind andere Spannungscharakteristikdiagramme zum Beschreiben der Erfindung;
Fig. 18 ist ein Spannungscharakteristikdiagramm zum Beschreiben von Betriebsabläufen des Flash-Speichers im Zusammenhang mit der Erfindung;
Fig. 19 ist ein Blockdiagramm zum Veranschaulichen eines kollektiv löschbaren nichtflüchtigen Speicherbauteils in Zusammenhang mit der Erfindung, das als ein Ausführungsbeispiel derselben realisiert ist;
Fig. 20(A), (B) und (C) sind Schnittansichten zum Beschreiben von Betriebsabläufen im kollektiv löschbaren nichtflüchtigen Speicherbauteil gemäß Fig. 19; und
Fig. 21(A) und (B) sind Schnittansichten zum Beschreiben von Betriebsabläufen eines anderen Speichertransistors in Fig. 19.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Die Erfindung wird unter Bezugnahme auf die beigefügten Zeichnungen bespielhaft detaillierter beschrieben.
Fig. 19 zeigt ein Blockdiagramm zum Veranschaulichen eines kollektiv löschbaren nichtflüchtigen Speicherbauteils (nachfolgend als Flash-Speicher bezeichnet) in Zusammenhang mit der Erfindung, das als ein bevorzugtes Ausführungsbeispiel desselben realisiert ist. Zum einfacheren Verständnis der Erfindung ist ein Speicherfeldbereich MAR als typisch mit einem Aufbau mit mehreren Speicherzellen veranschaulicht. Jeder von Schaltungsblöcken und jedes von Schaltungselementen 19 sind auf einem einzelnen Halbleitersubstrat, wie einem solchen aus einkristallinem Silicium, mittels bekannter Herstelltechniken für integrierte Halbleiterschaltungen hergestellt.
Der erfindungsgemäße Flash-Speicher verfügt über zwei Spannungsversorgungsanschlüsse VCCT und GNDT. Der Anschluss GNDT wird mit einer Schaltungsreferenzspannung GND (z. B. 0 V) versorgt, während der Anschluss VCCT mit einer Versorgungsspannung VCC (z. B. 3 V) versorgt wird, die höher als die Schaltungsreferenzspannung ist. Der erfindungsgemäße Flash- Speicher erzeugt, auf Grundlage der vorstehend genannten zwei Spannungen VCC und GND, auf präzise Weise interne Spannungen mehrerer Arten.
In Fig. 19 wird ein X-Adressesignal AX in einen AX-Adresspuffer XADB eingegeben. Das im X-Adresspuffer XADB registrierte Adressesignal wird durch einen X-Decodierer SDC interpretiert. Durch einen Wortleitungs-Auswähltreiber WDBi, der für jeden Block aus m Speicherzellen vorhanden ist, werden Wortleitungen WLil bis WLim ausgewählt. Ein Drain, der Speicherzellen Mil bis Mim des oben genannten Blocks gemeinsam ist, ist über einen Auswähl-MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) Qdi mit einer Datenleitung DLj verbunden. Eine Source, die den Speicherzellen Mil bis Mim des Blocks gemeinsam ist, ist über einen Auswähl-MOSFET Qsi mit einer gemeinsamen Sourceleitung CSL verbunden. Die Auswähl-MOSFETs Qdi und Qsi werden von einem Hauptwortleitungs- Auswähltreiber SDCBi mit einem Auswählsignal versorgt.
Da Potenziale der Hauptwortleitung Wdi, die mit dem Gate des Auswähl-MOSFET zu verbinden ist, und Potenziale der Wortleitungen Wlil bis Wlim, die mit dem Steuergate der Speicherzellen zu verbinden sind, für Programmier-, Lösch- und Leseoperationen verschieden sind, verfügt der Wortleitungs-Auswähltreiber WDBi über Ausgangsschaltungen zum Ausgeben von Auswähl/Nichtauswähl-Spannungspegeln entsprechend den Betriebsmodi.
Im Speicherfeld MAR ist eine Speicherzelle an der Schnittstelle zwischen jeder Wortleitung und jeder Datenleitung vorhanden, wie oben angegeben. Jedoch ist die Datenleitung Dlj über den Auswähl-MOSFET Qdi mit dem Drain der mehreren Speicherzellen Mil bis Mim verbunden. In ähnlicher Weise ist die Source der einen blockbildenden Speicherzellen Mil bis Mim über den Auswähl-MOSFET Qsi mit der Sourceleitung CSL verbunden.
Die Datenleitung ist mit einer Leselatchstufe SL verbunden. Die Leselatchstufe SL erfasst einen hohen oder niedrigen Pegel der Datenleitung und speichert den erfassten Pegel für die Datenleitung ein. Als Leseverstärker für die Leselatchstufe SL wird eine Schaltung verwendet, die im Wesentlichen einem CMOS-Leseverstärker ähnlich ist, wie er für einen bekannten dynamischen RAM verwendet wird, wobei jedoch keine Beschränkung hierauf besteht. Das heißt, dass der Leseverstärker für die SL aus einem Paar CMOS-Inverter mit kreuzweise verbundenen Eingängen und Ausgängen sowie einem Spannungsschalter zum Liefern einer Betriebsspannung und einer Massespannung an die mehreren CMOS-Inverter besteht.
Die Leselatchstufe SL wird auch als Register zum Registrieren von Programmdaten verwendet. Das heißt, dass die Leselatchstufe über einen Spaltenschalter mit einer Eingangs/Ausgangs-Leitung verbunden ist und bei einer Leseoperation vom Spaltenschalter ausgewählte Daten über die Eingangs/Ausgangs-Leitung an einen seriellen Verstärker SA und eine Datenausgabeschaltung DOB geliefert werden, um an einem Eingangs/Ausgangs-Anschluss I/O ausgegeben zu werden. Bei einer Programmieroperation werden seriell über den Eingangs/Ausgangs-Anschluss I/O eingegebene Programmierdaten über einen Eingangspuffer DIB an die Eingangs/Ausgangs-Leitung geliefert, um über den Spaltenschalter in der Leselatchstufe SL registriert zu werden, wobei die SL als der Datenleitung entsprechende Latchstufe arbeitet. Wenn alle Daten registriert sind, werden die registrierten Daten für die Programmieroperation gleichzeitige an entsprechende Datenleitungen geliefert.
Der Spaltenschalter wird durch einen Y-Decodierer YDCB interpretiert, der ein Ausgangssignal eines Y-Adresspuffers YADB empfängt, der seinerseits ein Y-Adressesignal AY empfängt. Ein Eingangs/Ausgangs-Knoten des Leseverstärkers wird mittels eines vom Y-Decodierer erzeugten Auswählsignals mit der Eingangs/Ausgangs-Leitung verbunden. Ein Spaltendecodierer verfügt über einen Adressenzähler, dessen Anfangswert durch das Y-Adressesignal AY eingestellt wird, wobei jedoch keine Beschränkung hierauf besteht. Der Adressenzähler zählt ein serielles Taktsignal SC zum Erzeugen einer kontinuierlichen Y-Adresse, um dadurch ein Spalten-Schaltauswählsignal zu erzeugen. Die seriell einzugebenden Programmierdaten werden synchron mit dem vorstehend genannten seriellen Taktsignal eingegeben, und seriell auszugebende Lesedaten werden synchron mit dem seriellen Taktsignal ausgegeben.
Eine Steuerung CNT empfängt ein Chipaktiviersignal/CE (es sei darauf hingewiesen, dass ein Schrägstrich "/" vor einem Signalnamen anzeigt, dass das Signal ein im niedrigen Zustand aktives Signal ist, was herkömmlicherweise durch einen Strich über einem Signalnamen repräsentiert wird; in der beigefügten Zeichnung ist jedoch der herkömmliche Strich zum selben Zweck verwendet), ein Ausgabeaktiviersignal/OE, ein Programmieraktiviersignal/WE sowie das serielle Taktsignal SC zum Erzeugen einer Anzahl von für interne Operationen erforderliche Zeitsteuersignalen.
Gemäß Fig. 19 erzeugt ein Spannungsgenerator VPS Spannungen, die für Lösch-, Schreib- und Leseoperationen betreffend die oben genannten Speicherzellen erforderlich sind. Das heißt, dass der VPS Spannungen VEG, VEV, VWL und VWB an den Wortleitungs-Auswähltreiber WDBi sowie eine Spannung VWS an den Hauptwortleitungs-Auswähltreiber SDCBi liefert. Ferner liefert der VPS eine Spannung VWD an die Leselatchstufe SL sowie eine Spannung SVC an eine Sourceleitungs-Spannungsversorgungsschaltung SVC.
Nun wird auf Fig. 20 Bezug genommen, die eine Schnittansicht zum Beschreiben von Operationen des Flash-Speichers gemäß der Erfindung zeigt. Fig. 20(A) zeigt einen Löschzustand. Hierbei verfügt der Flash-Speicher über Stapelgatestruktur mit einem Gateisolierfilm zwischen einem Floating-Gate und einem Halbleitersubstrat aus einem dünnen Oxidfilm (ungefähr 8,5 nm), so dass ein Tunnelstrom hindurchfließt. Zur Bezugnahme sei darauf hingewiesen, dass ein Gateoxidfilm zwischen dem Floating-Gate und einem Steuer-Gate dicker (ungefähr 15 nm) als der oben genannte Gateoxidfilm ist. Bei einer Löschoperation wird VEG an das Steuer-Gate angelegt und VDE wird an einen Sourcebereich und das Substrat angelegt. Dadurch wird ein elektrisches Feld erzeugt, das ausreichend hoch dafür ist, dass zwischen dem Substrat und dem Floating-Gate ein Tunnelstrom fließt, wobei Elektronen von der Seite des Substrats in das Floating-Gate injiziert werden. Dadurch wird der Flash-Speicher, im Löschzustand, für einen Auswählpegel der Wortleitung ausgeschaltet. Indessen wird ein Drainbereich geöffnet, die Versorgungsspannung VCC wird an einen n-Wannenbereich, der im Wesentlichen ein Substrat bildet, gelegt, und die Schaltungsmasse GND, wie 0 V, wird an ein eigenleitendes Substrat p-SUB gelegt.
Im Speicherfeld MAR der Fig. 19 sind mehrere Speicherzellen, wie Mil bis Mim, zu einem einzelnen Block zusammengefasst, um den Drainbereich und den Sourcebereich gemeinsam für die Speicherzellen auszubilden. Der Auswähl-MOSFET Qdi ist zwischen dem gemeinsamen Drainbereich und der Datenleitung DLj vorhanden. Der Auswähl-MOSFET Qdi auf der Seite des Drainbereichs wird ausgeschaltet, wenn bei der oben genannten Löschoperation 0 V an das Gate angelegt werden. Dadurch werden alle Drainbereiche der Speicherzellen Mil bis Mim geöffnet. Der Auswähl-MOSFET Qsi auf der Seite des Sourcebereichs wird eingeschaltet, wenn bei einer Löschoperation ein hoher Pegel ("H") an das Gate angelegt wird. Daher liegt die oben genannte Spannung VED zwischen dem gemeinsamen Sourcebereich und dem substratbildenden p-Wannenbereich vor.
Der oben genannte Aufbau, bei dem die Speicherzellen in Blöcke gebracht sind, von denen jeder über den Auswähl-MOSFET mit der Datenleitung verbunden ist, und auch mit der gemeinsamen Sourceleitung verbunden ist, kann Belastungen von nicht ausgewählten Speicherzellen verringern. Das heißt, dass eine Speicherzelle mit ausgewählter Wortleitung und nicht ausgewählter Datenleitung, oder eine Speicherzelle mit nicht ausgewählter Wortleitung und ausgewählter Datenleitung, deren Daten aufrechterhalten werden müssen, bei einer Programmier - oder Löschoperation davor geschützt werden, dass die oben genannte Programmier- oder Löschspannung angelegt wird. Bei diesem Aufbau besteht die Belastung nur für eine kleine Anzahl von Speicherzellen im Block.
Bei der oben genannten Löschoperation wird eine negative Spannung, wie VED (-4 V) an die substratbildende p-Wanne angelegt, und die Auswählspannung VEG, wie +12 V, wird an die Wortleitung geliefert, was für eine kollektive Löschoperation auf Wortleitungsbasis sorgt. Beim vorstehend genannten Ausführungsbeispiel bildet eine Wortleitung eine Speichereinheit wie einen Sektor. Ein Sektor besteht aus 512 Bytes, wobei jedoch keine Beschränkung hierauf besteht. Das heißt, dass eine Wortleitung (es sei darauf hingewiesen, dass eine Wortleitung nicht physikalisch eine Leitung bedeutet) mit 512 · 8 = ungefähr 4 K an Speicherzellen verbunden ist. In diesem Fall kann, wenn acht Speicherfelder vorhanden sind, da einer Wortleitung 512 Speicherzellen zugewiesen sind, eine Wortleitungs-Auswähloperation mit relativ hoher Geschwindigkeit mit einem Wortleitungstreiber mit vergleichsweise kleinem Stromtreibervermögen ausgeführt werden.
Fig. 20(B) zeigt einen Verifizierungszustand. An das Steuer- Gate wird VEV angelegt, VCC an den n-Wannenbereich, und VDL an den Drain. Dann wird das Schaltungs-Massepotenzial an den Sourcebereich, den p-Wannenbereich und das Substrat geliefert. Wenn bei der oben genannten Spannung VEV der Drainstrom ID fließt, ist die Schwellenspannung niedriger als die Spannung VEV bestimmt, was zu unreichendem Löschen führt. Daher wird die oben genannte Löschoperation gemäß Fig. 20(A) erneut ausgeführt, um dafür zu sorgen, dass die Schwellenspannung im Löschzustand größer als VEV ist.
Fig. 20(C) zeigt einen Lesezustand. An das Steuer-Gate und den n-Wannenbereich wird VCC angelegt, und VDL wird an den Drain angelegt. Das Schaltungs-Massepotenzial wird an den Sourcebereich, den p-Wannenbereich und das Substrat gelegt.
Wenn bei der Spannung VCC der Drainstrom ID fließt, ist bestimmt, dass sich die Speicherzelle in einem Programmierzustand befindet; falls nicht, ist bestimmt, dass sich die Speicherzelle in einem Löschzustand befindet. Dabei wird die Spannung VDL an den Drain gegeben. VDL ist ein relativ niedriges Potenzial mit dem kleinen Wert von ungefähr 1 V, um dadurch zu verhindern, dass eine Operation einer unscharfen Programmierung dadurch ausgeführt wird, dass der durch die Lesespannung VDL und die Auswählspannung VCC hervorgerufene Tunnelstrom fließt.
Fig. 21(A) zeigt einen Programmierzustand. An das Steuergate wird VWG angelegt, und FWD wird an den Drainbereich angelegt. Wenn keine Programmieroperation ausgeführt wird, sind 0 V an den Drainbereich angelegt. Die Spannung VWD am Steuer-Gate beträgt -9,5 V, und die Spannung VWD im Drainbereich beträgt 4,5 V. Dies erzeugt ein elektrisches Feld, das ausreichend hoch dafür ist, dass zwischen dem Floating-Gate und dem Drainbereich in Tunnelstrom fließt, um dadurch Elektronen vom Floating-Gate in den Drainbereich zu laden. Die nicht ausgewählte Wortleitung wird auf VCC (+3 V) eingestellt; daher ist verhindert, dass der Tunnelstrom bei der Drainspannung VWD in eine nicht ausgewählte Speicherzelle fließt, die denselben Drainbereich aufweist.
Fig. 21(B) zeigt einen Programmverifizierzustand. VWD wird an das Steuer-Gate angelegt, und VDL wird an den Drainbereich angelegt. Das Schaltungsmassepotenzial wird an den Sourcebereich und den p-Wannenbereich gegeben. Wenn bei der oben genannten Spannung VWV kein Drainstrom ID fließt, wird bestimmt, dass die Schwellenspannung höher als die Spannung VWV ist, was zu unzureichender Programmierung führt. Daher wird die Programmoperation gemäß Fig. 21(A) erneut ausgeführt, um die Schwellenspannung im Programmierzustand niedriger als VWV zu machen. Wenn die Programmverifizieroperation und die Programmieroperation wiederholt werden, wird verhindert, dass durch übermäßiges Programmieren der Verarmungsmodus verursacht wird.
Es wird auf Fig. 1 Bezug genommen, in der ein Blockdiagramm dargestellt ist, das einen Spannungsgenerator VPS zeigt, der als ein bevorzugtes Ausführungsbeispiel der Erfindung realisiert ist. Dieses Ausführungsbeispiel verfügt über einen Aufbau zum wirkungsvollen Erzeugen, mit hoher Genauigkeit, von Spannungen verschiedener Arten, die für Lösch-, Schreib- und Leseoperationen betreffend Speicherzellen erforderlich sind, wie oben angegeben.
Genauer gesagt, erzeugt ein Referenzspannungsgenerator eine genaue Referenzspannung VR (von z. B. 0,7 V), die einer später beschriebenen MOSFET-Schwellenspannung entspricht. Um eine gewünschte Spannung durch Korrigieren einer Prozessstreuung betreffend die Referenzspannung VR zu erhalten, ist eine Trimmschaltung 1 vorhanden. Die Trimmschaltung 1 verfügt über eine später beschriebene Sicherung. Durch selektives paralleles Verbinden von die Referenzspannung VR erzeugenden MOSFETs wird eine Ersatzkanalbreite L eingestellt, um dadurch für eine Feineinstellung der Referenzspannung VR mit einer Abweichung von ±1% zu sorgen.
Die Referenzspannung VR wird an einen Teiler geliefert, um in mehrere Spannungen VRCj und VRSi geteilt zu werden, die positiv und negativ um die Referenzspannung VR liegen. Tatsächlich teilt dieser Spannungsteiler nicht die Referenzspannung VR selbst, sondern er erzeugt die Spannungen mit Inkrementen von 0,1 V um die Referenzspannung VR, wie später beschrieben. Die durch den Teiler erhaltenen Spannungen werden ebenfalls durch eine Trimmschaltung 2 getrimmt, um entgegen der Prozessstreuung auf Spannungen mit Inkrementen von 0,1 V eingestellt zu werden. Die oben genannten Teilspannungen VRCj sind Spannungen, bei der die Versorgungsspannung VCC als Referenz verwendet ist, und die mit Inkrementen von 0,1 V im Bereich von -0,1 V bis -2,0 V um VCC herum erzeugt sind. Die oben genannten Teilspannungen VRSi werden mit Inkrementen von 0,1 V im Bereich von 0,1 V bis 2,0 V um das Schaltungsmassepotenzial herum erzeugt.
Von den Spannungen VRSi mit dem Massepotenzial als Referenzspannung werden mehrere Spannungen VRSI, die zum Erzeugen einer Spannung VEG erforderlich sind, in einen Selektor 1 eingegeben. Der Selektor 1 wählt eine, durch eine Trimmschaltung 3 spezifizierte Spannung aus und liefert die ausgewählte Spannung an eine entsprechende Aufwärts(Erhöhungs)- Schaltung. Wie es beschrieben wird, wird die Aufwärts(Erhöhungs)-Schaltung intermittierend betrieben, damit die Spannung einer Ladungspumpenschaltung eine Ausgangsspannung VEG wird, die dadurch erhalten wird, dass eine Spannung, die durch Multiplizieren der oben genannten ausgewählten Spannung VRSi mit n erhalten wird, zu einer Spannung addiert wird, die dadurch erhalten wird, dass aus den oben genannten Spannung VRSi eine Spannung VRSk durch Verbindung ausgewählt wird. Der Selektor 2 wird dazu verwendet, die kleine Anzahl von Spannungen VRSi auszuwählen, die zum Erzeugen der oben genannten Spannung VEG aus vielen Spannungen VRSi erforderlich sind, wie sie vom oben genannten Teiler erzeugt werden, um dadurch die Schaltungen zu vereinfachen. Dieser Aufbau erzeugt den Selektor 1 und die Trimmschaltung 3 mit den minimal erforderlichen Schaltkreisen.
Die Spannung VED wird dadurch erzeugt, dass eine Spannung, die dadurch erhalten wird, dass ein aus den Teilspannungen VRCj ausgewähltes Signal mit n multipliziert wird, zu eine aus den Teilspannungen VRSi ausgewählten Spannung addiert wird. Die Auswahl dieser Teilspannungen erfolgt durch Verbindungsherstellung. Die Spannung VEV wird ebenfalls dadurch erzeugt, dass die Teilspannung VRSk und ihre n-fache Aufwärtsspannung zur Teilspannung VRSi addiert werden.
Grundsätzlich werden die Spannungen VWD, VWG, VWV und VWS auch durch Kombinationen der oben genannten Teilspannungen erzeugt. Jedoch sind die zum Erzeugen dieser Spannungen verwendeten Teilspannungen VRSk solche Spannungen, die vom Selektor 2 unter der Anzahl von Spannungen aus den oben genannten Teilspannungen VRSi ausgewählt werden, um vereinfachte Schaltkreise zu erzielen. Der Selektor 2 wählt ein Signal mittels eines durch eine Trimmschaltung 4 erzeugten Auswählsignals aus und gibt das ausgewählte Signal aus.
Es ist ersichtlich, dass der Faktor n für jede zu erzeugende Spannung verschieden ist und VRSk und VRSi, wie durch Verbindung ausgewählt, um in entsprechende Spannungsgeneratoren eingegeben zu werden, gemäß entsprechenden Ausgangsspannungen ausgewählt werden.
Aufwärts(Erhöhungs)-Schaltungen und eine Abwärtsschaltung zum Erzeugen von Spannungen VEG, VED, VEV, VWG, VWV und VWS führen Aufwärts- und Abwärtsoperationen auf Grundlage eines von der Steuerung CNT gelieferten Auswählsignals PSE aus. Das heißt, dass nur eine Aufwärts(Erhöhungs)-Schaltung oder eine Abwärtsübertragung, die mit dem Auswählsignal PSE versorgt wird, die Aufwärts- oder Abwärtsoperation ausführt.
Es wird auf Fig. 2 Bezug genommen, in der ein Schaltbild des Bezugsspannungsgenerators der Fig. 1 dargestellt ist. In der Fig. 1 ist jeder MOSFET, der durch einen in einem Kanalabschnitt an einem Gate zeigenden Pfeil gekennzeichnet ist, ein n-Kanal-MOSFET, während jeder MOSFET, der durch einen in der entgegengesetzten Richtung zeigenden Pfeil gekennzeichnet ist, ein Gate-Kanal-MOSFET ist.
Ein MOSFET Q3, bei dem der schwarze Zeigepfeil ausgelöscht ist, ist ein n-Kanal-MOSFET im Verarmungsmodus. Ein durch den MOSFET Q3 fließender Strom 12 fließt zu einem als Diode geschalteten p-Kanal-MOSFET Q6. Ein Spiegelstrom 11, der zu einem p-Kanal-MOSFET Q5 in einem Stromspiegel mit einem p- Kanal-MOSFET Q6 fließt, wird an einen als Diode geschalteten n-Kanal-MOSFET Q1 geliefert.
Die oben genannte Ströme 12 und 11 werden durch den oben genannten MOSFET Q6 und einen MOSFET Q8 und einen MOSFET Q9, die als Stromspiegel geschaltet sind, erzeugt. Der Strom 12 wird an einen MOSFET Q4 geliefert, und der Strom 11 wird an einen MOSFET Q2 geliefert. Die Source des MOSFET Q2 wird über den p-Kanal-MOSFET Q7 und eine Stromspiegelschaltung aus n-Kanal-MOSFETs Q10 und Q11 mit dem oben genannten Strom I1 versorgt. Die Source des oben genannten MOSFET Q4 ist mit dem Massepotenzial verbunden, und sein Gate und sein Drain sind gemeinsam ausgebildet, um dadurch diesen Transistor als Diode zu schalten. Das Gate und der Drain, die gemeinsam vorliegen, sind mit dem Gate des MOSFET Q2 verbunden, um von der Source des MOSFET Q2 die Referenzspannung VR zu erhalten.
Die Referenzspannung VR wird als Differenzspannung (VGS4- VGS2) zwischen einer Spannung VGS4 zwischen dem Gate und der Source des MOSFET Q4 und einer Spannung VGS2 zwischen dem Gate und der Source des MOSFET Q2 ausgegeben.
Die MOSFETs Q1 bis Q4 arbeiten in einem Sättigungsbereich, und es gelten die folgenden zwei Gleichungen (1) und (2) hinsichtlich der Ströme I1 und I2:
I1 = (1/2) · (W1/L1) · ßn · (VGS1 - Vth1)²
(1/2) · (W2/L2) · ßn · (VGS2 - Vth2)² (1)
I2 = (1/2) · (W3/L3) · ßn · (VGS3 - Vth3)²
= (1/2) · (W4/L4) · ßn · (VGS4 - Vth4)² (2)
wobei W1/L1 bis W4/L4 Größenverhältnisse zwischen der Kanalbreite W und der Kanallänge L der MOSFETs Q1 bis Q4 sind und ßn für das Kanal-Leitvermögen der n-Kanal-MOSFETs steht. VGS1 bis VGS4 sind Spannungen zwischen dem Gate und der Source der MOSFETs Q1 bis Q4, und Vth1 bis Vth4 sind Schwellenspannungen der MOSFETs Q1 bis Q4.
Bei der Schaltung der Fig. 2 sind die Spannungen der MOSFETs Q2 und Q4 gleich eingestellt, Vth2 = Vth4, und die Größenverhältnisse sind so eingestellt, wie es in der folgenden Gleichung (3) angegeben ist:
(α : 1 = W1/L1 : W2/L2 = W3/L3 : W4/W4 (3)
Unter den oben angegebenen Bedingung wird die Referenzspannung VR aus der Gleichung (4) wie folgt erhalten:
VR = VGS4 - VGS2 = α1/2 x (Vth1 - Vth3) (4)
Wie es aus der Gleichung (4) erkennbar ist, kann die Referenzspannung VR aus dem Größenverhältnis a und er Schwellenspannungsdifferenz (Vth1 - Vth3) zwischen den MOSFETs Q1 und Q3 erhalten werden. Anders gesagt, wird, wenn die Schwellenspannungen der MOSFETs Q1 und Q3 durch Ionenimplantation oder dergleichen verschieden gemacht werden, eine sich ergebende Prozessstreuung dadurch korrigiert, dass das Größenverhältnis α eingestellt wird. Demgemäß werden die MOSFETs Q1, Q2, Q3 und Q4 wie folgt hergestellt.
Im Allgemeinen sind die Kanallängen L von MOSFETs gleich. Der Leitwert eines speziellen MOSFET durch Variieren seiner Kanalbreite W eingestellt. Daher wird, wenn die Kanalbreiten W2 und W4 oder wesentliche Größen der MOSFETs Q2 und Q4 auf eins eingestellt werden, eine gewünschte Referenzspannung VO dadurch erzeugt, dass die Größen der MOSFETs Q1 und Q3 eingestellt werden. Aus diesem Grund sind die MOSFETS Q1 und Q2 in Fig. 2 in einem MOSFET repräsentiert; tatsächlich sind jedoch auf dem Halbleitersubstrat mehrere MOSFETs ausgebildet, wobei die Anzahl der parallel anzuordnenden MOSFETs durch einen Schalt-MOSFET bestimmt wird, der durch eine Steuerspannung schaltend gesteuert wird, wobei diese Spannung durch eine Programmiereinrichtung wie die die Trimmschaltung 1 in Fig. 1 bildende Sicherung erzeugt wird.
Wenn die Prozessstreuung (Vth1 - Vth3) korrigiert wird, kann die Anzahl der parallel anzuordnenden Einstell-MOSFETs durch ein Steuersignal, wie die oben genannte Sicherung, auf einen festgelegten MOSFET eingestellt werden. Um so vorzugehen, ist es erforderlich, für die MOSFETs Q1 und Q3 vorab einen festgelegten MOSFET mit Kanalbreiten W1 und W3 zu erzeugen, die geringfügig kleiner als diejenigen der MOSFETs Q2 und Q4 sind, sowie mehrere Einstell-MOSFETs mit einer Kanalbreite, die ausreichend winzig dafür ist, die Prozessstreuung zu korrigieren.
Die oben angegebene Gleichung (4) zeigt an, dass eine Differenzspannung wie (Vth1 - Vth3) mit α1/2 verstärkt werden kann. Daher wird, wenn die Kanalbreiten der MOSFETs Q1 und Q3 auf einen Wert eingestellt werden, der um α größer als diejenigen der MOSFETs Q2 und Q4 ist, dafür gesorgt, dass die Referenzspannung VR mit α1/2 verstärkt wird. Durch diese Vorgehensweise kann der festgelegte MOSFET, der mit dem Grundfaktor α bemessen ist, mit klein-bemessenen MOSFETs zum Erzeugen der oben genannten Prozessstreuung, die selektiv parallel angeordnet sind, durch ein Steuersignal verbunden werden, das durch die Programmiereinrichtung wie die die oben genannten Trimmschaltung 1 bildende Sicherung erzeugt wird.
Es wird auf Fig. 3 Bezug genommen, in der ein Schaltbild des Spannungsteilers in Fig. 1 dargestellt ist. In der Figur sind einige der den MOSFETs zugeordneten Schaltungssymbole dieselben, sie sie in Fig. 2 verwendet sind, um das Lesen zu vereinfachen. Jedoch sei darauf hingewiesen, dass jedes Symbol in Fig. 3 eine gesonderte Schaltungsfunktion repräsentiert. Dies gilt auch für andere Schaltbilder.
Ein n-Kanal-MOSFET Q5, dessen Gate und Drain verbunden sind, ist als Diode geschaltet. Für diesen MOSFET Q5 ist ein n- Kanal-MOSFET Q6 vorhanden, dessen Gate mit dem Gate des MOS- FET Q5 verbunden ist. Im Vergleich mit dem MOSFET Q5 ist der MOSFET Q6 hinsichtlich des Größenverhältnisses (W/L) größer, und er verfügt über eine dem Größenverhältnis entsprechende Stromverstärkungsfunktion.
Der MOSFET Q5 ist an seiner Source und seinem Drain mit einer Stromquelle versehen, um einen Strom 11 fließen zu lassen, der durch Stromspiegelschaltungen aus p-Kanal-MOSFETs Q2 und Q1 und n-Kanal-MOSFETs Q9 und Q7 gebildet wird. Der MOSFET Q6 ist an seiner Source mit einer konstanten Stromquelle versehen, um einen Strom IR entsprechend dem oben genannten Größenverhältnis fließen zu lassen, und an seinem Drain ist er mit einem MOSFET Q2 versehen, der die oben genannte Stromspiegelschaltung bildet.
Die durch die Referenzspannungsschaltung der Fig. 2 erzeugte Referenzspannung VR wird an die Source des oben genannten MOSFET Q5 geliefert. Von der Source (Knoten N1) des MOSFET Q6 wird eine Ausgangsspannung VN1 erhalten. Wenn für die MOSFETs Q5 und Q6 das Größenverhältnis (W5/L5 : W6/L6) entsprechend dem Stromverhältnis I1 : IR eingestellt wird, werden die Spannungen zwischen den Gates und den Sources der MOS- FETS Q5 und Q6 kleiner, um dafür für VR = VN1 zu sorgen. Dies sorgt wiederum für eine Ausgangsspannungsquelle VN1, die dieselbe Spannung wie die Eingangsreferenzspannung VR ausgibt.
Auf Grund des MOSFET Q4 fließt der Strom IR von der Stromspiegelschaltung weg. Dann wird der Strom IR an Verarmungs- MOSFETs geliefert, die in Reihe geschaltet sind, um als Widerstandselement zu arbeiten. Diese Verarmungs-MOSFETs sind an ihren Gates und Drains gemeinsam verbunden. Wenn mittels der MOSFETs Q3, Q8 und Q9 der Strom IR durch den MOSFET Q6 fließt, fließt kein Strom durch den Ausgangsknoten N1 des MOSFET Q6 und k serielle Verarmungs-MOSFET-Schaltungen, was es ermöglicht, die Referenzspannung VR an die k MOSFETs anzulegen.
Der oben angegebene Aufbau sorgt für Teilspannungen mit einem Schritt VR/k, in dem die Teilspannungen von den k MOS- FETS ausgegeben werden. Auf Grundlage der oben angegebenen Referenzspannungen VR kann die Versorgungsspannungsseite dafür sorgen, dass eine pegelmäßig verschobene Spannung mit dem Schritt VR/k angehoben ist. Wenn die Gesamtanzahl der oben genannten seriellen MOSFETs j ist, ist die Maximalspannung (j/k) VR. Durch Variieren der Gesamtanzahl können gleichzeitig mehrere Teilspannungen insgesamt eingestellt werden. Die Trimmschaltung 2 der Fig. 2 wird dazu verwendet, die Anzahl der seriellen MOSFETs k einzustellen.
Der auf die oben beschriebene Weise erzeugte Strom IR fließt durch einen Stromspiegel-MOSFET Q10 zu Verarmungs-MOSFETs, die auf der Seite der Versorgungsspannung VCC in Reihe geschaltet sind. Dies sorgt für eine Teilspannung VRCj auf Grundlage der Versorgungsspannung VCC.
Es wird auf Fig. 4 Bezug genommen, in der ein Schaltbild dargestellt ist, das die Spannungsversorgungsschaltung der Fig. 1 veranschaulicht, die als ein bevorzugtes Ausführungsbeispiel der Erfindung realisiert ist. Diese Schaltung erzeugt eine positive Spannung, wie die Spannung VEG in Fig. 1. Eine Ladungspumpenschaltung besteht aus m Stufen zum Erzeugen einer Aufwärtsspannung, so dass eine Ausgangsspannung VO geringfügig höher als eine gewünschte Spannung ist. Die Ladungspumpenschaltung wird über eine Gate- oder Torschaltung mit einem von einem Oszillator OS erzeugten Impuls versorgt. Das Steuern dieser Torschaltung mittels des Ausgangssignals eines Spannungskomparators CMP erlaubt es, die Ladungspumpenschaltung intermittierend zu betreiben.
Der Oszillator OSC wird durch das Steuersignal PSE gesteuert, ohne dass jedoch eine Beschränkung hierauf besteht. Wenn sich z. B. der oben genannte Flash-Speicher- an dem der Spannungsgenerator angebracht ist, im Bereitschaftsmodus oder im Lesemodus befindet, in dem die Ausgangsspannung VO nicht benötigt wird, wird der Betrieb des Oszillators OSC selbst durch das Steuersignal PSE eingestellt, um dadurch eine Energieeinsparung zu erzielen.
Die Gesamtzahl der n p-Kanal-MOSFETs, die als Dioden geschaltet sind, und ein p-Kanal-MOSFET sind zwischen dem Ausgangsanschluss der Ladungspumpenschaltung und dem Massepotential in Reihe geschaltet. Von diesen Dioden-MOSFETs wird die Sourcespannung eines MOSFET auf der Seite des Massepotentials an den invertierten Eingang (-) des Spannungskomparators CMP geliefert. Der nicht invertierte Eingang (+) des Komparators CMP wird mit der oben genannten Referenzspannung VR1 versorgt. Diese Referenzspannung VR1 wird durch die Trimmschaltung 1 aus den durch den oben genannten Spannungsteiler erzeugten Spannungen ausgewählt, oder sie wird durch Schaltungsverbindungen ausgewählt. Die Spannung VR1 ist höher als die Schwellenspannung der oben genannten Dioden-MOS- FETs. Das Gate des oben genannten einen p-Kanal-MOSFET wird zur Feineinspannung mit einer Spannung VR2 versorgt. Die Feineinstellspannung VR2 ist höher als die Spannung VR1, um für eine Betriebsspannung des auf der Seite des Massepotentials vorhandenen MOSFET zu sorgen. Das heißt, dass, wie es in Fig. 3 dargestellt ist, die Spannung VR2 gesehen vom Schaltungsmassepotential her eine Teilspannung ist, die durch k oder mehr MOSFETs erzeugt ist.
Wenn durch die oben genannten, in Reihe angeordneten Dioden- MOSFETs kein Strom fließt, geht das Ausgangssignal des Spannungskomparators CMP auf hoch, woraufhin vom Oszillator OSC ein Schwingungsimpuls an die Ladungspumpenschaltung geliefert wird, um eine Aufwärtsoperation zu starten. Wenn eine sich ergebende Aufwärtsspannung für einen Strom durch die oben genannte Reihe von Dioden sorgt, um dafür zu sorgen, dass die Sourcespannung des auf der Seite des Massepotentials vorhandenen MOSFET die oben genannte Spannung VR1 erreicht, wird das Ausgangssignal des Spannungskomparators CMP invertiert, um die Torschaltung zu schließen. Dies beendet den Ladungspumpenbetrieb und behält den Zustand bei. Zu diesem Zeitpunkt entspricht die Spannung zwischen dem Source und dem Gate des MOSFET auf der Seite des Massepotentials der Referenzspannung VR1. Daher werden, da nämlich die Spannung VR2 an das Gate angelegt wird, damit derselbe Strom durch die n MOSFETs mit dem oben genannten einen p-Kanal- MOSFET fließt, Spannungen zwischen den Gates und Sources, was zum n-fachen der Spannung VR1 sorgt. Außerdem sorgen, da nämlich das Gate eines MOSFET mit der Feineinstellspannung VR2 versorgt wird, die Spannungen zwischen den Gates und Sources der n MOSFETs für eine Spannung wie n · VR1 + VR2. In Fig. 4 ist das Multiplikationszeichen (x) durch einen Stern (*) repräsentiert. Das heißt, dass dann, wenn die Ausgangsspannung VO den Wert n · VR1 + VR2 erhält, die Ladungspumpenschaltung mit dem Ladungspumpenvorgang einhält; wenn die Ausgangsspannung ausgehend von der Spannung n · VR1 + VR2 fällt, startet die Ladungspumpenschaltung den Ladungspumpenvorgang. Die Spannung n · VR1 + VR2 wird durch diesen intermittierenden Ladungspumpenvorgang erzeugt.
Es wird auf Fig. 5 Bezug genommen, in der ein Schaltbild der Spannungsversorgungsschaltung in Fig. 1 dargestellt ist, die als anderes Ausführungsbeispiel der Erfindung realisiert ist. Dieses Ausführungsbeispiel erzeugt eine negative Spannung wie die Spannung VWG in Fig. 1. Eine Ladungspumpenschaltung besteht aus mehreren Stufen, wie die Ladungspumpe der Fig. 4, und sie erzeugt eine Aufwärtsspannung in solcher Weise, dass der Absolutwert der Ausgangsspannung V0 geringfügig höher als eine gewünschte Spannung ist. Die Ladungspumpenschaltung wird über eine Torschaltung mit einem von einem Oszillator OSC erzeugten Impuls erzeugt. Das Steuern der Torschaltung mittels des Ausgangssignals eines Spannungskomparators CMP erlaubt es, die Ladungspumpenschaltung intermittierend zu betreiben.
Eine Gesamtanzahl von n n-Kanal-MOSFETs, die als Dioden geschaltet sind, und ein n-Kanal-MOSFET sind in Reihe zwischen den Ausgangsanschluss der Ladungspumpenschaltung und das Massepotential geschaltet. Von diesen Dioden-MOSFETs wird die Sourcespannung eines MOSFET auf der Seite eines Massepotentials auf den nicht invertierten Eingang (+) des Spannungskomparators CMP geliefert. Der invertierte Eingang (-) des Komparators CMP wird mit der oben genannten Referenzspannung VR1 versorgt. Diese Referenzspannung VR1 wird durch die Trimmschaltung 1 aus den durch den oben genannten Spannungsteiler erzeugten Spannungen ausgewählt, oder sie wird durch Schaltungsverbindungen ausgewählt. Die Spannung VR1 ist eine Spannung über der Schwellenspannung der oben genannten Dioden-MOSFETs, relativ zur Versorgungsspannung VCC. Das Gate des oben genannten einen MOSFET wird zur Feineinstellung mit VR2 versorgt. Diese Feineinstellspannung VR2 ist eine durch den Spannungsteiler der Fig. 1 erzeugte Feineinstellungsschaltung, im Vergleich mit einer durch die n MOSFETs mit Inkrementen von n Zuständen eingestellten Spannungen. Bei diesem Ausführungsbeispiel kann auch eine Spannung erzeugt werden, die dadurch erzielt wird, dass die Spannung n · (VR1 - VCC) zur Feineinstellspannung VR2, relativ zur Versorgungsspannung VCC, addiert wird.
Es wird auf Fig. 6 Bezug genommen, in der ein Schaltbild der Spannungsversorgungsschaltung der Fig. 1 dargestellt ist, die noch als anderes Ausführungsbeispiel der Erfindung realisiert ist. Fig. 6 zeigt eine Impedanzwandlerschaltung, von der eine Eingangsspannung VR unverändert ausgegeben wird. Dieser Wandler wird in einer Schaltung zum Erzeugen der Spannung VWV in Fig. 1 verwendet. Die Eingangsspannung VR wird an den invertierten Eingang (-) eines aus einer Differenzschaltung bestehenden Spannungskomparators CMP gegeben. Die sich ergebende Ausgangsspannung wird an das Gate eines n-Kanal-Ausgangs-MOSFET gegeben, um an dessen Quelle eine Ausgangsspannung V0 zu erhalten. Die erhaltene Ausgangsspannung wird an den nicht invertierten Eingang (+) des CMP rückgeführt. Durch diesen Aufbau wird die Gatespannung des Ausgangs-MOSFET so gesteuert, dass die Ausgangsspannung V0 mit der Eingangsspannung VR übereinstimmt, um dadurch mittels dieses Ausgangs-MOSFET vom Sourcefolgertyp eine Impedanzwandlung auszuführen.
Es wird auf Fig. 7 Bezug genommen, in der ein Schaltbild der Selektorsteuerschaltung, der Trimmschaltung und des Selektors in Fig. 1 dargestellt ist, die als bevorzugte Ausführungsbeispiele der Erfindung realisiert sind. Die Selektorsteuerschaltung ist mit Elektroden TM0, TM1 und TM2 versehen, die sowohl über die Fähigkeit des Spezifizierens einer der Trimmschaltungen als auch die Fähigkeit des Eingebens eines Sicherungsdurchbrennsignals auf Pseudobasis verfügen. Jede dieser Elektroden TM0 bis TM3 ist mit einem als schwarzes Dreieck repräsentierten Pulldown-Widerstand versehen, um dadurch die Elektrode normalerweise auf niedrigem Pegel zu halten.
Ein an jeder der Elektroden TM0 bis TM2 eingegebenes Selektorspezifiziersignal wird in jeder Latchstufe LTC registriert. Wenn das Signal von einer Elektrode TMCLK niedrig ist, lässt die Latchstufe LTC das an einem Eingangsanschluss D erfasste Signal, wie in Fig. 8 dargestellt, durch; wenn das oben genannten Signal hoch ist, hält die Latchstufe das oben genannte erfasste Signal.
Das heißt, dass die Elektrode TMCLK in einem Sondierungsprozess oder dergleichen niedrig gehalten wird und das Signal zum Spezifizieren von bis zu sechs Selektoren durch die Elektroden TM0 bis TM2 geliefert wird, um die Elektrode TMCL hoch zumachen, was in der Latchstufe LTC registriert wird. Mittels des oben genannten 3-Bit-Signals können bis zu acht Selektoren spezifiziert werden. Wenn jedoch alle drei Bits 0 sind, zeigt dies einen insgesamt rückgesetzten Zustand an; wenn alle drei Bits einsen sind, wird das Signal dazu verwendet, einen Pseudotrimmvorgang im Speicherungszustand zu verhindern.
Wie es im zeitbezogenen Diagramm der Fig. 10 dargestellt ist, wählt, wenn das Signal TMCLK ansteigt, ein Sicherungsdecodierer Adressen MT0 bis MT2 aus, um eine der Trimmschaltungen zu spezifizieren, wie in den Latchstufen LTC registriert. Dies sorgt dafür, dass die Selektorsteuerschaltung ein Auswählsignal zum Auswählen einer der Trimmschaltungen erzeugt und das aus den Signalen TM0 bis TM2 bestehende Pseudodurchbrennsignal in eine Sicherungsschaltung FUS eingibt, in der das Pseudodurchbrennsignal in einer Latchstufe registriert wird. Anschließend, wenn TMCLK auf niedrig übergegangen ist, wird eine nächste Sicherungsdecodierer-Auswähladresse eingegeben, die eingegebene Adresse wird in der Latchstufe registriert und es wird Durchbrenninformation eingegeben, die der registrierten Adresse entspricht. Wenn ein an einem Rücksetzanschluss RST zugeführtes Rücksetzsignal/RESET von niedrig auf hoch geht, geht ein Signal RSTONB auf eine bestimmte Zeitperiode, in der die Sicherung durchgebrannt wird, auf niedrig, und es wird entsprechende Sicherungsinformation registriert. Da das interne Signal/RESET auf niedrig geht, wenn die Spannung eingeschaltet wird, wird die Schaltung initialisiert.
Es wird auf Fig. 9 Bezug genommen, in der ein Schaltbild der Sicherungsschaltung dargestellt ist, die als ein Ausführungsbeispiel der Erfindung realisiert ist. Eine Sicherung F ist auf der Seite der Versorgungsspannung VCC vorhanden. Auf der anderen Seite der Sicherung F sind ein p-Kanal-MOS- FET Q1 zum Pseudodurchbrennen und ein p = Kanal-MOSFET Q2 zum Normalbetrieb parallel angeordnet. Auf den anderen Seiten dieser MOSFETs Q1 und Q2 sind Sources von p-Kanal-MOSFETs Q3 und Q4 angeschlossen. Die Drains der MOSFETs Q3 und Q4 sind mit den Drains von n-Kanal-MOSFETs Q5 und Q6 verbunden. Die Drains dieser MOSFETs Q3 bis Q6 sind gemeinsam verbunden, um einen Ausgangsknoten zu bilden. Zwischen den n-Kanal-MOSFETs Q5 und Q6 und dem Schaltungsmassepotenzial ist ein n-Kanal- MOSFET Q7 vorhanden, der als Element mit hohem Widerstand wirkt. Die Versorgungsspannung VCC wird ordnungsgemäß dem Gate des MOSFET Q7 zugeführt.
An das Gate des n-Kanal-MOSFET Q5 und das Gate des p-Kanal- MOSFET Q2 wird ein Zeitsteuerungsimpuls ST geliefert, um zu lesen, ob die Sicherung F durchgebrannt wurde oder nicht. Der Zeitsteuerimpuls ST wird auch über einen Inverter, der nicht dargestellt ist, als invertiertes Signal SB an das Gate des p = Kanal-MOSFET Q3 geliefert. Das Potenzial am oben genannten Ausgangsknoten wird in einen Inverter N1 eingegeben. Das Ausgangssignal dieses Inverters N1 wird einerseits an das Gate des p-Kanal-MOSFET Q4 und andererseits an das Gate des n-Kanal-MOSFET Q6 rückgeliefert. Das Ausgangssignal des Inverters N1 wird an Inverter N2 und N3 geliefert. Vom Inverter N2 wird ein Signal DT ausgegeben, und vom Inverter N3 wird ein invertiertes Signal DB ausgegeben.
Wenn der Zeitsteuerimpuls ST auf hoch geschaltet wird, werden die MOSFETs Q5 und Q3 eingeschaltet, und der MOSFET Q2 wird ausgeschaltet. Zu diesem Zeitpunkt ist ein Pseudodurchbrennsignal niedrig, und der MOSFET Q1 ist eingeschaltet. Wenn die Sicherung F nicht durchgebrannt wurde, wird in den Inverter N2 ein Signal mit hohem Pegel eingegeben, da der Widerstandswert des MOSFET Q5 größer als der der Sicherung F ist. Das Ausgangssignal des Inverters N1 geht auf niedrig, um den p-Kanal-MOSFET Q3 einzuschalten, um dadurch einen Registriervorgang zu bewirken. Zu diesem Zeitpunkt wird der n- Kanal-MOSFET Q6 durch das Ausgangssignal niedrigen Pegels des Inverters N1 ausgeschaltet, um dadurch zu verhindern, dass ein Gleichstrom in die Sicherung fließt. Wenn die oben genannte Leseoperation abgeschlossen ist, geht der Zeitsteuerimpuls ST auf niedrig, und beide MOSFETs Q3 und Q5 werden ausgeschaltet.
Wenn die Sicherung F durchgebrannt ist, wenn der Zeitsteuerimpuls ST hoch ist, wird durch den MOSFET Q7 im eingeschalteten Zustand ein Signal mit niedrigem Pegel in den Inverter N1 eingegeben. Dies schaltet das Ausgangssignal des Inverters N1 auf hoch, um den n-Kanal-MOSFET Q5 einzuschalten, um dadurch eine Registrierung zu bewirken. Das Signal hohen Pegels des Inverters N1 schaltet den p-Kanal-MOSFET Q4 aus. Selbst wenn ein Leckstrom mit hohem Widerstand fließt, obwohl die Sicherung F durchgebrannt ist, kann eine Energieeinsparung erzielt werden, da der MOSFET Q3 ausgeschaltet ist.
Um einen Pseudodurchbrennzustand zu bewirken, wird das Signal P auf hoch geschaltet. Dies verhindert die Erzeugung eines Stromimpulses im Zustand, in dem die Sicherung F nicht durchgebrannt ist, so dass der Eingang des Inverters N1 auf niedrig gesetzt wird, was aufrechterhalten werden kann.
Es wird auf Fig. 11 Bezug genommen, in der ein Blockdiagramm zum Veranschaulichen des Spannungsgenerators in Zusammenhang mit der Erfindung dargestellt ist, der als anderes Ausführungsbeispiel derselben realisiert ist. Bei diesem Ausführungsbeispiel wird eine hohe Spannung proportional zu einem Anstieg der Versorgungsspannung VCC für einen Lebensdauertest erzeugt, um eine Störungsbeseitigung von Anfangsfehlern auszuführen. In diesem Fall müssen Relativspannungen zwischen dem Steuer-Gate und dem Kanal sowie zwischen dem Steuer-Gate und dem Gate dieselben wie beim Normalbetrieb sein, um Daten in eine Speicherzelle einzuschreiben oder Daten aus ihr zu löschen, wobei die Relativspannungen aus proportional zur Versorgungsspannung VCC höheren Spannungen und solchen Spannungen bestehen, die unabhängig von der Versorgungsspannung konstant sind.
Beim Ausführungsbeispiel der Fig. 11 ist ein Spannungsgenerator VPS' dadurch erhalten, dass ein Bezugsspannungsgenerator für Lebensdauertests zum Referenzspannungsgenerator der Fig. 1 hinzugefügt ist. Ein Spannungswandler erzeugt eine Spannung VRBC relativ zur Versorgungsspannung VCC. Ein Selektor 3 wählt, mit einer Trimmschaltung 5, unter relativ zur Versorgungsspannung VCC erzeugten Teilspannungen VRCj Teilspannungen VRCk aus und liefert die ausgewählten Teilspannungen an den Spannungswandler, wobei die Anzahl der Teilspannungen VRCk kleiner als die Anzahl der Teilspannungen VRCj ist.
Es wird auf Fig. 12 Bezug genommen, in der ein tatsächliches Schaltbild der oben genannten Spannungswandler dargestellt ist. Wie es in der Figur dargestellt ist, besteht der Spannungswandler aus einem n-Kanal-MOSFET, dessen Gate mit einer durch eine Verbindung ausgewählten Referenzspannung VRSk versorgt wird, n n-Kanal-MOSFET-Dioden, die in Reihe mit dem oben genannten n-Kanal-MOSFET geschaltet sind, und einem MOSFET, der zwischen dem anderen Ende des oben genannten n- Kanal-MOSFET und der Versorgungsspannung VCC vorhanden ist und dessen Gate mit der vom Selektor 3 herrührenden Spannung VRCk versorgt wird. Diese MOSFETs haben alle dieselben Größe. Der Spannungswandler gibt am Drain eines MOSFET, der auf der Massepotentialseite der oben genannten Schaltung vorhanden ist, eine Ausgangsspannung VRBC aus.
Dieser Spannungswandler arbeitet wir folgt. Zunächst lässt der MOSFET, der an seinem Gate und seiner Source mit der Referenzspannung VRSk versorgt wird, einen Referenzstrom fließen, der auch durch die in Reihe geschalteten MOSFETs fließt, um dadurch die Spannungen der Gates und Sources der n Dioden-MOSFETs mit der oben genannten Referenzspannung VRSk gleich zu machen. Da die entsprechend der Versorgungsspannung VCC variierende Referenzspannung VRCk an das Gate des MOSFET auf der Versorgungsspannungsseite gelegt wird, wird eine Spannung ausgegeben, die durch Spannungen zwischen Gates und Sources der n+1 MOSFETs relativ zur Referenzspannung VRCk pegelverschoben ist. Da der Strom, der durch den MOSFET erzeugt wird, der an seinem Gate und seiner Source mit der Referenzspannung VRSk versorgt wird, durch jeden der oben genannten MOSFETs fließt, ist die Ausgangsspannung. VRBC eine Spannung, die durch VCC - (n+1) · VRSk - VRCk erhalten ist.
Gemäß Fig. 11 wird die entsprechend der Versorgungsspannung VCC variierende Spannung VRBC an einen Komparator geliefert.
Der Komparator wird an seinem anderen Eingang mit der Referenzspannung VRSk versorgt. Der Komparator führt keine Spannungsvergleichsoperation in normalem Sinn aus, sondern er wählt die höhere der zwei Spannungen aus und gibt die ausgewählte Spannung aus.
Es wird auf Fig. 13 Bezug genommen, in der ein Schaltbild des oben genannten Komparators dargestellt ist, der als ein Ausführungsbeispiel der Erfindung realisiert ist. Die oben genannten Spannungen VRSk und VRBC werden an die Gates unterschiedlich ausgebildeter n-Kanal-MOSFETs Q1 und Q2 gegeben. Es ist ein n-Kanal-MOSFET Q3 vorhanden, dessen Source gemeinsam mit den Sources der MOSFETs Q1 und Q2 vorliegt. Für den MOSFET Q3 sind das Gate und der Drain gemeinsam, um den Strom 12 einer Konstantstromquelle fließen zu lassen. Diese MOSFETs Q1 bis Q3 haben dieselbe Größe. Für die gemeinsame Source der MOSFETs Q1 bis Q3 ist eine konstante Stromquelle 13 vorhanden. Der Strom der Konstantstromquelle 13 ist auf einen Wert eingestellt, der doppelt so hoch wie der Strom der Konstantstromquelle 12 ist. Diese Konstantstromquellen 12 und 13 werden auf Grund des MOSFET-Größenverhältnisses unter Verwendung einer Stromspiegelschaltung auf Grundlage der Referenzstromquelle auf das oben genannte Stromverhältnis eingestellt.
Wenn VRSk > VRBC gilt, wird der MOSFET Q1 eingeschaltet. Demgemäß fließt derselbe Strom 12 durch die MOSFETs Q1 und Q3. Dies sorgt dafür, dass die am Gate des MOSFET Q1 angelegte Spannung VRSk über das Gate und die Source des MOSFET Q1 sowie die Source und das Gate des MOSFET Q3 ausgegeben wird. Umgekehrt wird der MOSFET Q2 eingeschaltet, wenn VRSk < VRBC gilt. Demgemäß fließt derselbe Strom 12 durch die MOSFETs Q2 und Q3. Dies sorgt dafür, dass die an das Gate des MOSFET Q2 angelegte Spannung VRBC über das Gate und die Source des MOSFET Q2 sowie die Source und das Gate des MOS- FET Q3 ausgegeben wird. So wird die Ausgangsspannung VRBs mit der höheren der zwei Spannungen VRSk und VRBC gleich gemacht.
In Fig. 11 werden Spannungen VEG, VED, VEV, VWD und VWV aus der oben genannten Teilspannung VRBm statt aus den Teilspannungen VRSi und VRSI gemäß Fig. 1 erzeugt. Wenn die Versorgungsspannung VCC zum Lebensdauertest über einen bestimmten Pegel angehoben wird, werden diese Teilspannungen in Fig. 11 zu Spannungen, die auf Grundlage der Referenzspannung VRBC variieren, um entsprechend der Versorgungsspannung VCC anzusteigen.
Es wird auf die Fig. 15 und 16 Bezug genommen, in denen ein Spannungscharakteristikdiagramm dargestellt ist. Fig. 15(A) zeigt die Spannungscharakteristik der Referenzspannung VR. Wie dargestellt, ist die Referenzspannung, oberhalb einer Betriebsspannung unabhängig von einem Anstieg der Versorgungsspannung VCC konstant. Fig. 15(B) zeigt die Spannungscharakteristik der auf Grundlage der Referenzspannung VR erzeugten Teilspannung VRSi. Die Teilspannung VRSi besteht aus mehreren Spannungen, von denen jede entsprechend dem Schaltungsmassepotential konstant ist. Fig. 16 zeigt die Spannungscharakteristik der auf Grundlage der Referenzspannung VR erzeugten Teilspannung VRCj. Die Teilspannung VRCj besteht aus mehreren Teilspannungen, von denen jede entsprechend der Versorgungsspannung VCC konstant ist.
Es wird auf Fig. 17 Bezug genommen, in der die Spannungscharakteristik des Referenzspannungsgenerators beim Lebensdauertest gemäß Fig. 11 dargestellt ist. Wie es in Fig. 17(A) dargestellt ist, variiert, wenn die Versorgungsspannung VCC die Betriebsspannung erreicht, die Spannung VRBC entsprechend. Da die oben genannte Referenzspannung VRSk konstant ist, wird die Referenzspannung VRSB, die auf Grund des Anstiegs der Versorgungsspannung VCC um die Inversion der Potenzialbeziehungen herum auszugeben ist, von VRSk auf VRBC umgeschaltet. Gemäß Fig. 17(B) wird, auf Grundlage des oben genannten Umschaltvorgangs, die Teilspannung VRBm über einer bestimmten Spannung von einer Konstantspannung auf eine von der Versorgungsspannung VCC anhängige Spannung umgeschaltet.
Es wird auf Fig. 8 Bezug genommen, in der eine Spannungscharakteristik zum Beschreiben von Betriebsabläufen eines kollektiv löschbaren EEPROM (Flash-Speicher) unter Verwendung des Spannungsgenerators der Fig. 11 dargestellt ist. In einem Bereich für garantierten Betrieb, in dem die Versorgungsspannung relativ niedrig ist, ist jede Spannung so eingestellt, dass sie eine konstante Beziehung zu einer Änderung der Versorgungsspannung hat.
Wenn die Versorgungsspannung VCC über den oben genannten Bereich mit garantiertem Betrieb erhöht wird und ein Testbereich erreicht ist, steigt jede Spannung proportional zu einem Anstieg der Versorgungsspannung VCC an. Dabei werden eine an eine Datenleitung angelegte Spannung VWD und ein Steuergatepotential VWG zum Programmieren konstant gehalten. Dies, da die Programmierspannung nicht konstant gehalten werden kann, solange nicht VWD konstant gehalten wird, da die Gatespannung einer Speicherzelle beim Programmieren konstant ist. Indessen wird eine Spannung zum Löschen so eingestellt, dass eine Löschoperation bei einer Spannung ähnlich einer solchen im Bereich mit garantiertem Betrieb ausgeführt wird, in dem die Beziehung zwischen VEG und VED zur Versorgungsspannung VCC konstant gehalten wird. Tabelle 1
Tabelle 1 listet tatsächliche Einstellwerte für die oben genannten Spannungen auf. Die Referenzspannungen VR1 und VR2 sowie n entsprechen den Referenzspannungen und der Anzahl von Stufen serieller MOSFETs in Figur. 4 und Fig. 5. Die Zahlen 3-3.6 bei der Versorgungsspannung VCC bedeuten 3,0 V bis 3,6 V.
Durch die oben angegebenen Ausführungsbeispiele der Erfindung werden die folgenden Wirkungen erzielt:
(1) Die Ladungspumpenschaltung zum Ausführen eines Additionsvorgangs für eine Aufwärtsspannung über einer gewünschten Spannung wird intermittierend betrieben, damit die gewünschte interne Spannung dadurch erhalten wird, dass eine Spannung, die dadurch erhalten wurde, dass eine spezielle Spannung unter mehreren auf Grundlage einer Referenzspannung erzeugten Teilspannungen mit n multipliziert wird, zu einer vorbestimmten Teilspannung addiert wird, um dadurch jegliche stabile Spannungen wirkungsvoll zu erzeugen.
(2) Für eine Schaltung zum Erzeugen der oben genannten, gewünschten internen Spannung, die durch Addieren der zwei Spannungen erhalten wurde, ist innerhalb von n-MOSFET-Dioden, die zwischen dem Ausgangsanschluss der Ladungspumpenschaltung und dem Massepotential oder der Versorgungsspannung des Spannungsgenerators vorhanden sind, ein MOSFET vorhanden, dessen Gate mit der oben genannten Einstell-Teilspannung versorgt wird, und in Reihe ist eine MOSFET-Diode eingefügt, so dass ihre Drainspannung mit der Referenzspannung übereinstimmt. Dieser einfache Aufbau von MOSFET-Dioden und eines Spannungskomparators kann alle gewünschten Spannungen erzeugen.
(3) Der oben genannte Spannungsgenerator wird dazu verwendet, dadurch für gewünschte Versorgungsspannungen zu sorgen, dass die Ladungspumpenschaltung intermittierend betrieben wird, um dadurch zur Energieeinsparung beizutragen.
(4) Die Schwellenspannungsdifferenz zwischen dem Anreichetungs-MOSFET und dem Verarmungs-MOSFET wird verwendet, und auf Grundlage des Größenverhältnisses zwischen diesen MOS- FETs wird eine Feineinstellung ausgeführt, um dadurch die gewünschte Referenzspannung genau, um Prozessstreuungen entgegenzuwirken, zu erzeugen.
(5) Damit eine Referenzspannung in den oben genannten Spannungskomparator eingegeben wird, wird eine Spannung verwendet, die durch das Auswählsignal, das durch Erfassen, ob die Sicherung durchgebrannt wurde oder nicht, erzeugt wird, aus den durch den oben genannten Spannungsteiler erzeugten Teilspannungen ausgewählt wird, um dadurch eine genaue Spannung, die eine Prozessstreuung berücksichtigt, zu liefern.
(6) Der oben genannte Referenzspannungsgenerator beinhaltet einen Referenzspannungsgenerator für Lebensdauertests auf Grundlage der Versorgungsspannung, und die Referenzspannung für Lebensdauertests wird verwendet, wenn die Versorgungsspannung über eine vorbestimmte Spannung erhöht wird, um dadurch wirkungsvoll für eine Störungsbeseitigung von Anfangsfehlern zu sorgen.
(7) In einer Speicherzelle wird eine Löschoperation dadurch ausgeführt, dass Ladungen durch den Tunnelisolierstrom auf Grundlage der relativen Potenzialbeziehung zwischen dem Steuer-Gate und dem Substrat von der Substratseite in das Floating-Gate injiziert werden. Auf Grundlage der oben angegebenen relativen Potentialbeziehung zwischen dem Steuer- Gate und dem Substrat werden die Ladungen für eine Programmieroperation vom Floating-Gate über den oben genannten Tunnelisolierfilm zur Drainseite entladen. Für eine kollektiv löschbare, nichtflüchtige Speicherschaltung aus derartigen Speicherzellen wird die Ladungspumpenschaltung zum Erzeugen einer Aufwärtsspannung über einer gewünschten internen Spannung intermittierend als Spannungsversorgungsschaltung betrieben, um mehrere Spannungen zu erzeugen, die zum Programmieren, Löschen und Lesen von Daten hinsichtlich derartiger Speicherzellen benötigt werden. Die Ladungspumpenschaltung wird so betrieben, dass die gewünschte interne Spannung dadurch erhalten wird, dass eine Spannung, die durch Multiplizieren einer speziellen Spannung auf Grundlage der mehreren auf Grundlage der Referenzspannung erzeugten Teilspannungen mit n multipliziert wurde, zu einer vorbestimmten Teilspannung addiert wird. Dieser Aufbau kann wirkungsvoll eine Anzahl von Arten von Spannungen erzeugen.
(8) Es ist der Referenzspannungsgenerator für Lebensdauertests auf Grundlage einer Versorgungsspannung als Referenzspannung vorhanden. Wenn die Versorgungsspannung über eine vorbestimmte Spannung ansteigt, wird die Referenzspannung für Lebensdauertests verwendet. Die an eine Speicherzelle anzulegende Spannung bei Lösch- und Programmieroperationen beim Lebensdauertest wird relativ zur oben genannten Versorgungsspannung variiert, um eine konstante Spannung zu erzeugen. Dieser Aufbau erlaubt Programmierungs- und Löschoperationen während des Ausführens eines beschleunigten Tests.
Während die bevorzugten Ausführungsbeispiele der Erfindung unter Verwendung spezieller Begriffe beschrieben wurden, dient eine derartige Beschreibung nur zu Veranschaulichungszwecken, und es ist zu beachten, dass Änderungen und Variationen vorgenommen werden können, ohne vom Grundgedanken oder Schutzumfang der beigefügten Ansprüche abzuweichen. Zum Beispiel kann die Steuerung zum intermittierenden Betreiben der Ladungspumpenschaltung eine beliebige Steuerung sein, die einen Steuerungsvorgang so ausführt, dass die Ausgangsspannung auf Grundlage der oben genannten Referenzspannung für die gewünschte Spannung sorgt. Ferner kann der Aufbau der den Flash-Speicher bildenden Speicherzellen ein beliebiger sein, wenn Lösch- und Programmieroperationen durch den Tunnelstrom erfolgen, wie oben beschrieben.
Diese Erfindung ist in weitem Umfang bei beliebigen Halbleiterschaltungsbauteilen anwendbar, die mehrere interne Spannungen benötigen.
Nachfolgend werden Wirkungen beschrieben, die durch typische Erfindungen erzielt werden, wie sie hier offenbar sind. Die Ladungspumpenschaltung zum Ausführen eines Additionsvorgangs für eine Aufwärtsspannung über einer gewünschten Spannung wird intermittierend betrieben, damit die gewünschte interne Spannung dadurch erhalten wird, dass eine Spannung, die dadurch erhalten wurde, dass eine spezielle Spannung unter mehreren auf Grundlage einer Referenzspannung erzeugten Teilspannungen mit n multipliziert wird, zu einer vorbestimmten Teilspannung addiert wird, um dadurch jegliche stabile Spannungen wirkungsvoll zu erzeugen.
Für eine Schaltung zum Erzeugen der oben genannten, gewünschten internen Spannung, die durch Addieren der zwei Spannungen erhalten wurde, ist innerhalb von n-MOSFET-Dioden, die zwischen dem Ausgangsanschluss der Ladungspumpenschaltung und dem Massepotential oder der Versorgungsspannung des Spannungsgenerators vorhanden sind, ein MOSFET vorhanden, dessen Gate mit der oben genannten Einstell-Teilspannung versorgt wird, und in Reihe ist eine MOSFET-Diode eingefügt, so dass ihre Drainspannung mit der Referenzspannung übereinstimmt. Dieser einfache Aufbau von MOSFET-Dioden und eines Spannungskomparators kann alle gewünschten Spannungen erzeugen.
Der oben genannte Spannungsgenerator wird dazu verwendet, dadurch für gewünschte Versorgungsspannungen zu sorgen, dass die Ladungspumpenschaltung intermittierend betrieben wird, um dadurch zur Energieeinsparung beizutragen.
Die Schwellenspannungsdifferenz zwischen dem Anreichetungs- MOSFET und dem Verarmungs-MOSFET wird verwendet, und auf Grundlage des Größenverhältnisses zwischen diesen MOSFETs wird eine Feineinstellung ausgeführt, um dadurch die gewünschte Referenzspannung genau, um Prozessstreuungen entgegenzuwirken, zu erzeugen.
Damit eine Referenzspannung in den oben genannten Spannungskomparator eingegeben wird, wird eine Spannung verwendet, die durch das Auswählsignal, das durch Erfassen, ob die Sicherung durchgebrannt wurde oder nicht, erzeugt wird, aus den durch den oben genannten Spannungsteiler erzeugten Teilspannungen ausgewählt wird, um dadurch eine genaue Spannung, die eine Prozessstreuung berücksichtigt, zu liefern.
Der oben genannte Referenzspannungsgenerator beinhaltet einen Referenzspannungsgenerator für Lebensdauertests auf Grundlage der Versorgungsspannung, und die Referenzspannung für Lebensdauertests wird verwendet, wenn die Versorgungsspannung über eine vorbestimmte Spannung erhöht wird, um dadurch wirkungsvoll für eine Störungsbeseitigung von Anfangsfehlern zu sorgen.
In einer Speicherzelle wird eine Löschoperation dadurch ausgeführt, dass Ladungen durch den Tunnelisolierstrom auf Grundlage der relativen Potenzialbeziehung zwischen dem Steuer-Gate und dem Substrat von der Substratseite in das Floating-Gate injiziert werden. Auf Grundlage der oben angegebenen relativen Potentialbeziehung zwischen dem Steuer- Gate und dem Substrat werden die Ladungen für eine Programmieroperation vom Floating-Gate über den oben genannten Tunnelisolierfilm zur Drainseite entladen. Für eine kollektiv löschbare, nichtflüchtige Speicherschaltung aus derartigen Speicherzellen wird die Ladungspumpenschaltung zum Erzeugen einer Aufwärtsspannung über einer gewünschten internen Spannung intermittierend als Spannungsversorgungsschaltung betrieben, um mehrere Spannungen zu erzeugen, die zum Programmieren, Löschen und Lesen von Daten hinsichtlich derartiger Speicherzellen benötigt werden. Die Ladungspumpenschaltung wird so betrieben, dass die gewünschte interne Spannung dadurch erhalten wird, dass eine Spannung, die durch Multiplizieren einer speziellen Spannung auf Grundlage der mehreren auf Grundlage der Referenzspannung erzeugten Teilspannungen mit n multipliziert wurde, zu einer vorbestimmten Teilspannung addiert wird. Dieser Aufbau kann wirkungsvoll eine Anzahl von Arten von Spannungen erzeugen.
Es ist der Referenzspannungsgenerator für Lebensdauertests auf Grundlage einer Versorgungsspannung als Referenzspannung vorhanden. Wenn die Versorgungsspannung über eine vorbestimmte Spannung ansteigt, wird die Referenzspannung für Lebensdauertests verwendet. Die an eine Speicherzelle anzulegende Spannung bei Lösch- und Programmieroperationen beim Lebensdauertest wird relativ zur oben genannten Versorgungsspannung variiert, um eine konstante Spannung zu erzeugen. Dieser Aufbau erlaubt Programmierungs- und Löschoperationen während des Ausführens eines beschleunigten Tests.

Claims

1. Integrierte Halbleiterschaltungsvorrichtung mit:

einer ersten Schaltung (Fig. 2) zum Erzeugen einer Referenzspannung (VR);

einem Spannungsteiler (Fig. 3), der auf Basis der Referenzspannung (VR) mehrere Teilspannungen (VRCj, VRSi) bildet; und

einer Spannungsversorgung (Fig. 4), einschließlich

einer Ladungspumpe, und

n ersten Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs), die jeweils eine Diodenverbindung aufweisen und zwischen einem Ausgabeanschluß und Erdpotential oder einer Versorgungsspannung in Reihe geschaltet sind;

dadurch gekennzeichnet,

daß die Spannungsversorgung eine gewünschte interne Spannung (VO) ausgibt, indem zu einer vorbestimmten Spannung (VR2) der mehreren Teilspannungen (VRCj, VRSi) zur Spannungsfeinabstimmung eine Spannung hinzuaddiert wird, die durch Multiplizieren einer (VR1) der Teilspannungen (VRCj, VRSi) mit n erhalten wurde, und

daß die Spannungsversorgung weiterhin aufweist:

einen Spannungsvergleicher, der eine (VR1) der mehreren Teilspannungen und eine Drain- oder Source-Spannung eines zweiten MOSFETs empfängt, der an das Erdpotential oder die Versorgungsspannung angeschlossen ist, und

eine Gate-Schaltung, die den an die Ladungspumpe anzulegenden Eingabepuls durch die Ausgabespannung des Spannungsvergleichers begrenzt;

wobei die vorbestimmte Teilspannung (VR2) an das Gate eines der ersten MOSFETs angeschlossen ist.

2. Vorrichtung nach Ansprüch 1, wobei die erste Schaltung (Fig. 2) zum Erzeugen der Referenzspannung die Referenzspannung (VR) auf Basis der Differenz der Schwellenwertspannungen zwischen einem Anreicherungstyp-MOSFET und einem Verarmungstyp-MOSFET erzeugt und auf Basis des Größenverhältnisses zwischen dem Anreicherungstyp-MOSFET und dem Verarmungstyp-MOSFET feinabgestimmt wird.

3. Vorrichtung nach Anspruch 1 oder 2, wobei die an den Spannungsvergleicher anzulegende Referenzspannung (VR1) aus den von dem Spannungsteiler (Fig. 3) gebildeten mehreren Teilspannungen (VRCj, VRSi) über ein Auswählsignal ausgewählt wird, das abhängig von der Erkenntnis, ob eine Sicherung durchgebrannt ist, gebildet wird.

4. Vorrichtung nach einem der Ansprüche 1 bis 3, weiterhin versehen mit einer zweiten Schaltung zum Erzeugen einer Referenzspannung, die während eines Lebensdauertests eine Testreferenzspannung erzeugt, die höher ist als die Referenzspannung (VR).

5. Vorrichtung nach einem der Ansprüche 1 bis 4, wobei der zweite MOSFET eine Diodenverbindung aufweist und mit den n ersten MOSFETs in Reihe geschaltet ist.

6. Vorrichtung nach einem der Ansprüche 1 bis 5, wobei der zweite MOSFET zwischen den n ersten MOSFETs und dem Erdpotential oder der Versorgungsspannung in Reihe geschaltet ist.

7. Vorrichtung nach einem der Ansprüche 1 bis 6, weiterhin versehen mit einer Steuerung, die die Spannungsversorgung (Fig. 4) intermittierend betreibt.

8. Vorrichtung nach Anspruch 7, wobei die Steuerung einen Spannungsvergleicher einschließt, dessen einer Eingang an den Ausgang der Spannungsversorgung (Fig. 4) und dessen anderer Eingang zum Empfang einer Referenzspannung angeschlossen ist, wobei die Steuerung die Spannungsversorgung an- und ausschaltet, um eine vorbestimmte, konstante Spannungsausgabe für die Spannungsversorgung aufrechtzuerhalten.

9. Flash-Speicher mit:

einem Speicherfeld mit mehreren Wortleitungen, mehreren Datenleitungen und mehreren Speicherzellen, die jeweils an den Schnittstellen zwischen einer Wortleitung und einer Datenleitung in einer Matrix angeordnet sind, und jeweils ein Steuer-Gate, ein Floating-Gate, einen Source-Bereich und einen Drain-Bereich aufweisen; und

einer integrierten Halbleiterschaltung nach einem der Ansprüche 1 bis 8, die mehrere Spannungen zum Programmieren, Löschen und Lesen der Speicherzellen bildet.