KR100264959B1 - 반도체 장치의 고전압발생회로 - Google Patents

반도체 장치의 고전압발생회로 Download PDF

Info

Publication number
KR100264959B1
KR100264959B1 KR1019970016610A KR19970016610A KR100264959B1 KR 100264959 B1 KR100264959 B1 KR 100264959B1 KR 1019970016610 A KR1019970016610 A KR 1019970016610A KR 19970016610 A KR19970016610 A KR 19970016610A KR 100264959 B1 KR100264959 B1 KR 100264959B1
Authority
KR
South Korea
Prior art keywords
signal
charge
voltage
pumping
gate
Prior art date
Application number
KR1019970016610A
Other languages
English (en)
Other versions
KR19980078961A (ko
Inventor
이철규
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970016610A priority Critical patent/KR100264959B1/ko
Priority to JP33057997A priority patent/JP3801760B2/ja
Priority to US09/069,382 priority patent/US6052022A/en
Priority to TW087106728A priority patent/TW399216B/zh
Publication of KR19980078961A publication Critical patent/KR19980078961A/ko
Application granted granted Critical
Publication of KR100264959B1 publication Critical patent/KR100264959B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체장치의 고전압발생회로에 관한 것으로서, 특히 제1제어신호에 응답하여 인에이블되고 스탠바이동안에는 제1펌핑율로 전하를 펌핑하고, 액티브동안에는 제2펌핑율로 전하를 펌핑하도록 동작신호에 응답하는 전하펌핑수단; 상기 전하펌핑수단으로부터 펌핑되는 전하를 충전하고 충전전압을 전원전압 보다 높은 고전압으로 제공하는 캐패시터; 상기 고전압이 소정 제1전압레벨 이상으로 상승할 경우에는 여분의 전하를 상기 전원전압으로 바이패스시키는 클램프수단; 상기 고전압이 소정의 제2전압레벨로 하강하는 것을 검출하여 상기 제1제어신호를 발생하는 제1전압레벨 검출수단, 상기 고전압이 제3전압레벨이상으로 상승하고 상기 동작신호의 사이클이 빨라지는 경우에는 상기 전하펌핑수단에 제공되는 동작신호를 차단하는 게이트신호를 발생하는 검출수단; 및 상기 게이트신호에 응답하여 상기 전하펌핑수단에 인가되는 동작신호를 게이팅하는 게이트수단을 구비하는 것을 특징으로 한다.

Description

반도체 장치의 고전압발생회로
본 발명은 반도체 장치의 고전압발생회로에 관한 것으로서, 특히 반도체 장치의 동작사이클이 빨라질 때 고전압이 소정 레벨 이상으로 상승하는 것을 방지할 수 있는 반도체 장치의 고전압발생회로에 관한 것이다.
최근에 반도체 기억소자는 대용량화 및 고집적화로 각 엘리먼트는 박막화 및 미세화되어 가고 있고, 대용량화로 많은 데이터를 짧은 시간에 처리하기 위하여 고속화가 급속히 진행되어 가고 있다.
일반적으로 모스 트랜지스터(MOS)로 구성된 반도체 기억 소자에서는 N형 모스 트랜지스터(MNOS)에서 발생되는 전압 강하(임계 전압; Vth)를 극복하기 위하여 외부에서 인가되는 전원전압(Vdd)보다 높은 전압을 필요로 하게 되고, 이러한 높은 전압은 전하펌핑에 의한 고전압발생회로에 의해 실현되어 진다.
상기 전하펌핑형 고전압발생회로는 전하펌핑동작에 의해 외부에서 인가되는 전원전압(Vdd)보다 높은 고전압(Vpp)을 칩내에서 쉽게 얻을 수 있고 이에 대한 자세한 회로 및 동작은 미국 특허 제5,367,489호에 상세하게 언급되어 있다.
제1도는 종래의 반도체장치의 고전압발생회로에 대한 블록도를 나타낸 것이다. 제1도에서 참조 번호 11은 제1펌핑수단, 참조번호 12는 제2펌핑수단을 나타낸다. 상기 제1펌핑수단(11)은 반도체 메모리장치의 제어클럭신호(“RASB”)가 논리 하이레벨(“HIGH”)을 유지하는 대기(standby)상태이거나 클럭신호(“RASB”)가 논리 로우레벨(“LOW”)을 유지하는 액티브(active)상태에서 모두 동작하는 발진기(11A)와 제1전하펌핑회로(11B)로 구성된다. 제2펌핑수단(12)은 클럭신호(“RASB”)가 논리 로우레벨(“LOW”)을 유지하는 액티브(active) 상태에서 인에이블되어 펌핑신호를 발생하는 액티브 킥커(12A)와 액티브 킥커의 펌핑신호에 의해 전하를 펌핑하는 제2전하평정희로(125)로 구성된다.
통상적으로 제1펌핑수단(11)의 펌핑 효율은 작게 유지하여 대기상태에서 소모되는 전류를 줄이고 제2펌핑수단(12)의 펌핑 효율은 크게 유지하여 고전압의 액티브 상태에서의 전하소모를 보상하도록 하고 있다.
그리고, 참조번호 13은 전압레벨 검출수단으로서 설정된 하한치 보다 고전압(Vpp)이 낮아질 경우에는 상기 제1및 제2펌핑수단(11)(12)의 전하펌핑회로(11B)(12B)를 인에이블시켜서 펌핑동작이 수행되도록 함으로써 고전압(Vpp) 레벨이 설정된 전압레벨을 유지하도록 한다. 또한, 참조번호 14는 프리-차아지(pre-charger)수단으로서 초기에 빠른 펌핑 동작을 위하여 고전압 출력노드를 프리차지시킨다. 참조번호 15는 클램프(clamp)수단으로서 고전압(Vpp)이 설정된 전압 이상으로 상승하는 경우에는 여분의 전하를 전원전압으로 바이패스시킴으로써 고전압이 일정 전압 이상으로 상승하는 것을 방지한다.
클램프수단(15)은 제2도에 도시한 바와 같이, N형 모스 트랜지스터(N1)와 저항(R1)으로 구성한다. 고전압(Vpp)이 전원전압(Vdd)과 트랜지스터의 게이트소오스간 문턱전압(Vth)의 합보다 커지게 되면 트랜지스터(N1)이 턴온되어 저항(R1)을 통하여 전원전압으로 방전통로가 형성되어 전하가 바이패스됨으로써 고전압(Vpp)이 전원전압(Vdd)과 트랜지스터의 게이트소오스간 문턱전압(Vth)의 합 이하의 수준에서 유지되도록 한다.
그러나, 상기한 종래 기술의 클램프수단(15)에서 적절한 클램프 동작을 위하여 상기 N형 모스 트랜지스터(N1)는 상당히 큰 채널폭(width)를 가지고 있으나 트랜지스터의 턴온저항에 의해 고전압(Vpp)의 초과분이 전원전압(Vdd)으로 방전하기에는 상당한 시간이 필요하게 된다. 따라서, 고속동작시에 외부제어클럭신호(RASB)의 사이클이 짧아지게 되고 이에 고전압(Vpp) 레벨은 액티브 킥커(12A) 및 제2전하펌핑회로(12B)에 의해 계속적으로 상승하게 되므로 반도체칩내에는 소정치 이상의 높은 고전압(Vpp)이 형성되고 이에 칩내의 워드라인 구동 트랜지스터 등의 게이트에 과전압이 인가됨으로써 게이트 절연막이 과도한 스트레스에 의해 신뢰성 실패의 문제를 야기하게 된다.
즉, 클램프수단(15)이 동작하기 시작하는 고전압(Vpp)레벨(Vdd+Vth)에서는 제2도의 N형 모스 트랜지스터(N1)의 드레인과 소스 사이에는 낮은 전압(Vds=Vpp-Vdd)이 걸려 있어 N형 모스 트랜지스터(N1)의 턴온시의 선형 저항(Ron)이 존재하고 이는 높은 전원 전압(Vdd)에서는 더 증가하게 되어 높은 전원전압(Vdd)에서의 과도한 스트레스 효과에 의한 신뢰성 저하가 더 증가하게 되는 문제점이 있었다.
따라서, 대용량화 및 고집적화로 클램프수단의 모스트랜지스터의 사이즈가 제한적이고 동작의 고속화로 상술한 문제점이 반도체 기억소자의 회로설계자들에게는 매우 심각한 문제로 대두되고 있다.
따라서, 본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 일정 레벨 이상의 고전압이 발생되고 고속동작시에는 액티브시 동작하는 펌핑동작을 중지시킴으로써, 고속동작시에 고전압이 일정 레벨 이상 상승하는 것을 방지할수 있는 반도체장치의 고전압발생회로를 제공하는 데 있다.
상기의 목적을 달성하기 위하여 본 발명의 장치는 제1제어신호에 응답하여 인에이블되고 스탠바이동안에는 제1펌핑율로 전하를 펌핑하고, 액티브동안에는 제2펌핑율로 전하를 펌핑하도록 동작신호에 응답하는 전하펌핑수단; 상기 전하펌핑수단으로부터 펌핑되는 전하를 충전하고 충전전압을 전원전압 보다 높은 고전압으로 제공하는 캐패시터; 상기 고전압이 소정 제1전압레벨 이상으로 상승할 경우에는 여분의 전하를 상기 전원전압으로 바이패스시키는 클램프수단; 상기 고전압이 소정의 제2전압레벨로 하강하는 것을 검출하여 상기 제1제어신호를 발생하는 제1전압레벨 검출수단; 상기 고전압이 제3전압레벨이상으로 상승하고 상기 동작신호의 사이클이 빨라지는 경우에는 상기 전하펌핑수단에 제공되는 동작신호를 차단하는 게이트신호를 발생하는 검출수단; 및 상기 게이트신호에 응답하여 상기 전하펌핑수단에 인가되는 동작신호를 게이팅하는 게이트수단을 구비하는 것을 특징으로 한다.
제1도는 종래의 반도체장치의 고전압발생회로의 구성을 나타낸 블럭도.
제2도는 제1도의 클램프수단의 구성을 나타낸 회로도.
제3도는 본 발명에 의한 반도체 장치의 고전압발생회로의 구성을 나타낸 블럭도.
제4도는 제3도의 검출수단의 구성을 나타낸 블록도.
제5도는 제4도의 지연기의 구성을 나타낸 회로도.
제6도는 본 발명의 검출수단의 동작을 설명하기 위한 타이밍도.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다. 제3도은 본 발명의 일 실시예에 따른 고전압 발생회로의 구성을 나타낸다. 도면에 나타난 바와 같이 고전압 발생회로는 제1제어신호(A)에 응답하여 인에이블되고 스탠바이동안에는 제1펌핑율로 전하를 펌핑하고, 액티브동안에는 제2펌핑율로 전하를 펌핑하도록 동작신호(RASB)에 응답하는 전하평정수단(10)과, 상기 전하펌핑수단(10)으로부터 펌핑되는 전하를 충전하고 충전전압을 전원전압(Vdd) 보다 높은 고전압(Vpp)으로 제공하는 캐패시터(C)와, 상기 고전압(Vpp)이 소정 제1전압레벨(Vdd + Vth) 이상으로 상승할 경우에는 여분의 전하를 상기 전원전압(Vdd)으로 바이패스시키는 클램프수단(15)과, 상기 고전압(Vpp)이 소정의 제2전압레벨로 하강하는 것을 검출하여 상기 제1제어신호(A)를 발생하는 제1전압레벨 검출수단(13)과, 상기 고전압(Vpp)이 제3전압레벨 이상으로 상승하고 상기 동작신호(RASB)의 사이클이 빨라지는 경우에는 상기 전하펌핑수단(10)에 제공되는 동작신호를 차단하는 게이트신호(SLOW)를 발생하는 검출수단(20)과, 상기 게이트신호(SLOW)에 응답하여 상기 전하펌핑수단(10)에 인가되는 동작신호(RASB)를 게이팅하는 게이트수단(28)을 포함한다. 또한, 참조번호 14는 프리-차지(pre-charger)수단으로서, 초기에 빠른 펌핑 동작을 위하여 고전압 출력노드를 프리차지시킨다.
상기 전하펌핑수단(10)은 스탠바이상태에서 제1펌핑신호를 발생하는 발진기(11A)와, 제1제어신호(A)에 응답하여 인에이블되고, 상기 제1펌핑신호에 응답하여 전하를 펌핑하는 제1전하펌핑수단(11B)로 구성된 제1전하펌핑회로(11)와, 액티브상태에서 제2펌핑신호를 발생하는 액티브 킥커수단(12A), 상기 제1제어신호(A)에 응답하여 인에이블되고 상기 제2펌핑신호에 응답하여 전하를 펌핑하는 제2전하펌핑수단(12B)로 구성된 제2전하펌핑회로(12)로 구성된다.
상기 검출수단(20)은 상기 캐패시터(C)의 충전전압의 레벨이 소정의 상한 레벨로 상승하는 것을 검출하여 상한검출신호(ψDET)를 발생하는 제2전압레벨 검출수단(26)과, 상기 상한검출신호(ψDBET)가 액티브되고 반도체 장치의 동작사이클이 빨라지는 경우를 검출하여 게이트신호를 발생하는 동작주기 검출수단(27)으로 구성된다.
상기 동작주기 검출수단(27)은 제4도를 참조하면, 상기 상한검출신호(ψDET)의 액티브상태에서 상기 동작신호를 게이트하는 입력게이트수단(AND1), 상기 입력 게이트수단(AND1)을 통과한 동작신호의 지연된 후단을 다음 동작신호의 선단과 비교하여 제1판단신호(A2)를 발생하는 제1판단수단(27A), 상기 입력게이트수단(AND1)을 통과한 동작신호의 지연된 선단을 다음 동작신호의 후단과 비교하여 제2판단신호(B2)를 발생하는 제2판단수단(27B), 상기 제1및 제2판단수단(27A,27B)의 출력신호(A2, B2)와 상기 상한검출신호(ψDET)를 인버터(IN2)에 의해 반전시킨 신호를 조합하여 상기 게이트신호(SLOW)를 발생하는 출력게이트수단(OR1)을 포함한다
상기 제1판단수단(27A)은 상기 입력게이트수단(AND1)을 통과한 동작신호를 소정시간 지연시키는 제1지연기(DY1)와 지연된 신호(A1)의 선단을 데이터 입력하고 다음 동작신호의 후단을 클럭입력하는 D형 플립플롭(F/F1)으로 구성한다.
상기 제2판단수단(27B)은 상기 입력게이트수단(AND1)을 통과한 동작신호를 반전시키는 인버터(INV1)와, 인버팅된 신호를 소정시간 지연시키는 제2지연기(DY2)와 지연된 신호(B1)의 선단을 데이터 입력하고 다음 동작신호의 후단을 클럭 입력하는 B형 플립플롭(F/F2)으로 구성한다
제5도를 참조하면, 상기 제1지연기(DY1) 또는 제2지연기(BY2)는 입력신호를 반전시키는 인버터(INV4), 인버터(INV4)의 출력신호가 게이트에 인가되고 소오스가 전원전압에 연결된 PMOS트랜지스터(P11), 인버터(INV4)의 출력신호가 게이트에 인가되고 소오스가 접지에 연결된 NMOS트랜지스터(N11), 게이트가 접지에 연결되고, 소오스가 P11의 드레인에 연결되고, 드레인이 N11의 드레인에 연결된 PMOS트랜지스터(P12), N11의 드레인 출력신호가 게이트에 인가되고 소오스가 전원전압에 연결된 PMOS트랜지스터(P13), N11의 드레인 출력신호가 게이트에 인가되고 소오스가 접지에 연결된 NMOS트랜지스터(N13), N11의 드레인 출력신호가 게이트에 연결되고, 소오스가 N13의 드레인에 연결되고, 드레인이 P13의 드레인에 연결된 NMOS트랜지스터(N12), N12의 드레인 출력신호를 반전시키는 인버터(INV5)로 구성된다.
본 발명에 의한 지연기는 P12와 N12의 턴온저항값의 설정에 의해 지연시간을 조정할 수 있다.
제6도는 본 발명에 의한 동작주기 검출수단(27)의 동작 타이밍을 나타낸다.
반도체 메모리장치의 외부로부터 인가된 로우어드레스 스트로브신호(RASB)는 상한 검출신호(φDET)의 액티브 구간에서 입력 게이트수단(AND1)을 통과하게 된다. 그외에는 차단된다.
입력 게이트수단을 통과한 신호는 제1지연기(DY1)에 의해 소정시간(td1)만큼 지연되어 A1신호로 출력되게 된다. A1신호는 RASB신호의 하강엣지에서 F/F1에 데이터 입력되어 래치된다.
따라서, 현재의 RASB의 후단으로부터 일정시간 지연된 A1신호의 선단보다 다음의 RASB의 선단이 느리게 나타나게 되면(실선파형) F/F1에는 하이상태가 래치되므로 A2신호가 하이상태로 되어 정상적인 동작이 진행되고, 반도체 장치의 동작주기가 빨라져서 A1신호의 선단보다 다음의 RASB의 선단이 빠르게 나타나게 되면(점선파형) F/F1에는 로우상태가 래치되므로, A2신호가 로우상태로 되어 RASB신호가 전하펌핑수단(10)에 인가되는 것을 차단하게 된다.
또한, 입력 게이트수단(AND1)을 통과한 신호는 인버터(INV1)을 거쳐서 제2지연기(DY2)에 의해 소정시간(td3)만큼 지연되어 B1신호로 출력되게 된다. B1신호는 RASB신호의 상승엣지에서 F/F2에 데이터 입력되어 래치된다.
따라서, 현재의 RASB의 선단으로부터 일정시간 지연된 B1신호의 선단보다 현재의 RASB의 후단이 느리게 나타나게 되면(실선파형) F/F2에는 하이상태가 래치되므로 정상적인 동작이 진행되고, 반도체 장치의 동작주기가 빨라져서 B1신호의 선단보다 현재의 RASB의 후단이 빠르게 나타나게 되면(점선파형) F/F2에는 로우상태가 래치되므로, RASB신호가 전하펌핑수단(10)에 인가되는 것을 차단하게 된다.
상술한 바와 같이 본 발명의 고전압 발생회로는 고전압이 소정 레벨 이상으로 높은 상태에서 반도체 장치의 동작주기가 빨라지게 되면 전하펌핑회로의 동작을 중단시킴으로써 고속동작에 의해 필요 이상으로 고전압이 증가하는 것을 방지할 수 있어서 반도체 장치의 신뢰성을 향상시킬 수 있다.

Claims (7)

  1. 제1제어신호에 응답하여 인에이블되고 스탠바이동안에는 제1펌핑율로 전하를 펌핑하고, 액티브동안에는 제2펌핑율로 전하를 펌핑하도록 동작신호에 응답하는 전하펌핑수단; 상기 전하펌핑수단으로부터 펌핑되는 전하를 충전하고 충전전압을 전원전압 보다 높은 고전압으로 제공하는 캐패시터; 상기 고전압이 소정 제1전압레벨 이상으로 상승할 경우에는 여분의 전하를 상기 전원전압으로 바이패스시키는 클램프수단; 상기 고전압이 소정의 제2전압레벨로 하강하는 것을 검출하여 상기 제1제어신호를 발생하는 제1전압레벨 검출수단; 상기 고전압이 제3 전압레벨이상으로 상승하고 상기 동작신호의 사이클이 빨라지는 경우에는 상기 전하펌핑수단에 제공되는 동작신호를 차단하는 게이트신호를 발생하는 검출수단; 및 상기 게이트신호에 응답하여 상기 전하펌핑수단에 인가되는 상기 동작신호를 게이팅하는 게이트수단을 구비하는 것을 특징으로 하는 반도체 장치의 고전압 발생회로.
  2. 제1항에 있어서, 상기 검출수단은 상기 고전압이 제3전압레벨이상으로 상승하는가를 검출하는 상한검출신호의 액티브상태에서 상기 동작신호를 게이트하는 입 력게이트수단; 상기 게이트수단을 통과한 동작신호의 지연된 후단을 다음 동작신호의 선단과 비교하여 제1판단신호를 발생하는 제1판단수단; 상기 게이트수단을 통과한 동작신호의 지연된 선단을 다음 동작신호의 후단과 비교하여 제2판단신호를 발생하는 제2판단수단; 상기 제1및 제2판단수단의 출력신호와 상기 상한검출신호를 조합하여 상기 게이트신호를 발생하는 출력게이트수단을 구비하는 것을 특징으로 하는 반도체 장치의 고전압발생회로.
  3. 제2항에 있어서, 상기 제1판단수단은 상기 입력게이트수단을 통과한 동작신호의 지연된 선단을 데이터 입력하고 다음 동작신호의 후단을 클럭입력하는 D형 플립플롭으로 구성한 것을 특징으로 하는 반도체 장치의 고전압발생회로.
  4. 제2항에 있어서, 상기 제2판단수단은 상기 입력게이트수단을 통과한 동작신호의 지연된 후단을 데이터 입력하고 다음 동작신호의 선단을 클럭입력하는 D형 플립플롭으로 구성한 것을 특징으로 하는 반도체 장치의 고전압 발생회로.
  5. 제1항에 있어서, 상기 게이트수단은 상기 게이트신호에 응답하여 상기 반도체장치의 동작신호를 게이트하는 앤드게이트로 구성된 것을 특징으로 하는 반도체 장치의 고전압 발생회로.
  6. 제1항에 있어서, 상기 반도체장치는 메모리장치이고 상기 동작신호는 로우어드레스 스트로브신호인 것을 특징으로 하는 반도체 장치의 고전압발생회로.
  7. 스탠바이상태에서 제1펌핑신호를 발생하는 발진기; 제1제어신호에 응답하여 인에이블되고, 상기 제1펌핑신호에 응답하여 전하를 펌핑하는 제1전하펌핑수단; 반도체 장치의 동작상태에서 제2펌핑신호를 발생하는 액티브 킥커수단; 상기 제1제어신호에 응답하여 인에이블되고 상기 제2펌핑신호에 응답하여 전하를 펌핑하는 제2펌핑수단; 상기 제1및 제2펌핑수단으로부터 공급되는 전하를 충전하는 캐패시터; 상기 캐패시터의 충전전압이 전원전압 보다 높게 설정된 고전압이상으로 상승할 경우에는 여분의 전하를 전원전압으로 바이패스시키는 클램프수단; 상기 캐패시터의 충전전압의 레벨이 소정의 하한 레벨로 하강하는 것을 검출하여 상기 제1제어신호를 발생하는 제1전압레벨 검출수단; 상기 캐패시터의 충전전압의 레벨이 소정의 상한 레벨로 상승하는 것을 검출하여 상한검출신호를 발생하는 제2전압레벨 검출수단; 상기 상한검출신호가 액티브되고 반도체 장치의 동작사이클이 빨라지는 경우를 검출하여 게이트신호를 발생하는 검출수단; 및 상기 게이트신호에 응답하여 게이팅된 상기 반도체 장치의 동작신호를 상기 발진기 및 액티브 킥커에 전달하는 게이트수단을 구비하는 것을 특징으로 하는 반도체 장치의 고전압 발생회로.
KR1019970016610A 1997-04-30 1997-04-30 반도체 장치의 고전압발생회로 KR100264959B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970016610A KR100264959B1 (ko) 1997-04-30 1997-04-30 반도체 장치의 고전압발생회로
JP33057997A JP3801760B2 (ja) 1997-04-30 1997-12-01 半導体装置の高電圧発生回路
US09/069,382 US6052022A (en) 1997-04-30 1998-04-29 Voltage boosting circuits having over-voltage protection circuits therein
TW087106728A TW399216B (en) 1997-04-30 1998-04-30 Voltage boosting devices having overvoltage protection devices therein for disabling active kicker circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970016610A KR100264959B1 (ko) 1997-04-30 1997-04-30 반도체 장치의 고전압발생회로

Publications (2)

Publication Number Publication Date
KR19980078961A KR19980078961A (ko) 1998-11-25
KR100264959B1 true KR100264959B1 (ko) 2000-10-02

Family

ID=19504561

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970016610A KR100264959B1 (ko) 1997-04-30 1997-04-30 반도체 장치의 고전압발생회로

Country Status (4)

Country Link
US (1) US6052022A (ko)
JP (1) JP3801760B2 (ko)
KR (1) KR100264959B1 (ko)
TW (1) TW399216B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276959B2 (en) 2004-11-05 2007-10-02 Hynix Semiconductor Inc. Pumping circuit of semiconductor device
US7499346B2 (en) 2006-09-29 2009-03-03 Hynix Semiconductor Inc. High voltage generating device of semiconductor device
US7999605B2 (en) 2009-01-07 2011-08-16 Samsung Electronics Co., Ltd. Voltage generator and memory device including of the same

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781439B2 (en) * 1998-07-30 2004-08-24 Kabushiki Kaisha Toshiba Memory device pump circuit with two booster circuits
US6255900B1 (en) * 1998-11-18 2001-07-03 Macronix International Co., Ltd. Rapid on chip voltage generation for low power integrated circuits
JP2000339958A (ja) * 1999-05-25 2000-12-08 Toshiba Corp 半導体集積回路
KR100541805B1 (ko) * 1999-06-07 2006-01-10 삼성전자주식회사 반도체 메모리 장치의 고전압 발생회로
US6169444B1 (en) * 1999-07-15 2001-01-02 Maxim Integrated Products, Inc. Pulse frequency operation of regulated charge pumps
US6278317B1 (en) * 1999-10-29 2001-08-21 International Business Machines Corporation Charge pump system having multiple charging rates and corresponding method
EP1159729A1 (en) * 1999-12-13 2001-12-05 Koninklijke Philips Electronics N.V. Switched-mode power supply and display
US6275096B1 (en) * 1999-12-14 2001-08-14 International Business Machines Corporation Charge pump system having multiple independently activated charge pumps and corresponding method
KR100387266B1 (ko) * 1999-12-28 2003-06-11 주식회사 하이닉스반도체 전압제어회로
KR100316053B1 (ko) * 1999-12-29 2001-12-12 박종섭 고전위 발생장치의 Ｖｐｐ 레벨 감지기
EP1285497A1 (en) * 1999-12-30 2003-02-26 Ge-Harris Railway Electronics L.L.C. Vital "and" gate apparatus and method
US6337595B1 (en) * 2000-07-28 2002-01-08 International Business Machines Corporation Low-power DC voltage generator system
US6388506B1 (en) * 2000-12-15 2002-05-14 Marvell International, Ltd. Regulator with leakage compensation
DE10108980A1 (de) * 2001-02-23 2002-09-12 Koninkl Philips Electronics Nv Anordnung zur Ansteuerung von Anzeigeeinheiten mit adaptiver Startsequenz
US7336121B2 (en) * 2001-05-04 2008-02-26 Samsung Electronics Co., Ltd. Negative voltage generator for a semiconductor memory device
US20030197546A1 (en) * 2001-07-09 2003-10-23 Samsung Electronics Co., Ltd. Negative voltage generator for a semiconductor memory device
JP2002343083A (ja) * 2001-05-18 2002-11-29 Mitsubishi Electric Corp 半導体装置
KR100399598B1 (ko) 2001-07-26 2003-09-26 삼성전자주식회사 전압 발생회로 및 방법
US6731486B2 (en) 2001-12-19 2004-05-04 Fairchild Semiconductor Corporation Output-powered over-voltage protection circuit
KR100535652B1 (ko) * 2001-12-21 2005-12-08 주식회사 하이닉스반도체 플래쉬 메모리 장치
KR20030067038A (ko) * 2002-02-06 2003-08-14 삼성전자주식회사 반도체장치의 차지펌프 회로 및 차지펌핑 방법
US7114084B2 (en) * 2002-03-06 2006-09-26 Micron Technology, Inc. Data controlled programmable power supply
US7180322B1 (en) 2002-04-16 2007-02-20 Transmeta Corporation Closed loop feedback control of integrated circuits
KR100491418B1 (ko) * 2002-11-01 2005-05-25 주식회사 하이닉스반도체 부스팅 회로
KR20040047173A (ko) * 2002-11-29 2004-06-05 주식회사 하이닉스반도체 노이즈를 감소시킨 전압 발생장치
KR100525099B1 (ko) * 2003-07-24 2005-11-01 주식회사 하이닉스반도체 반도체 장치용 고전압 발생기
US7692477B1 (en) * 2003-12-23 2010-04-06 Tien-Min Chen Precise control component for a substrate potential regulation circuit
KR100604657B1 (ko) * 2004-05-06 2006-07-25 주식회사 하이닉스반도체 최적화된 내부전압을 공급할 수 있는 전원공급회로를구비하는 반도체 메모리 장치
KR100605575B1 (ko) * 2004-06-30 2006-07-31 주식회사 하이닉스반도체 테스트 모드시 전하 펌프에서의 토글링 주기를 변경할 수있는 내부 전압 발생 회로 및 방법
KR100732756B1 (ko) * 2005-04-08 2007-06-27 주식회사 하이닉스반도체 전압 펌핑장치
TWI270086B (en) * 2005-06-29 2007-01-01 Leadtrend Tech Corp Protection circuit of memory module and method thereof
EP1798626A1 (fr) * 2005-12-13 2007-06-20 Stmicroelectronics Sa Circuit de régulation de tension, notamment pour pompe de charge
ITVA20060011A1 (it) * 2006-02-22 2007-08-23 St Microelectronics Srl Dispositivo di memoria e relativo metodo di controllo
US8072256B2 (en) * 2007-09-14 2011-12-06 Mosaid Technologies Incorporated Dynamic random access memory and boosted voltage producer therefor
US7847621B2 (en) * 2007-11-13 2010-12-07 Rohm Co., Ltd. Control circuit and control method for charge pump circuit
US20100002478A1 (en) * 2008-07-02 2010-01-07 Hwang Charlie C System to improve a voltage multiplier and associated methods
US20100052772A1 (en) * 2008-08-29 2010-03-04 Caleb Yu-Sheng Cho Charge-Recycle Scheme for Charge Pumps
JP5315087B2 (ja) * 2009-02-20 2013-10-16 セイコーインスツル株式会社 昇圧回路
JP2013169041A (ja) * 2012-02-14 2013-08-29 Semiconductor Components Industries Llc 電圧出力回路
JP6536466B2 (ja) * 2016-04-27 2019-07-03 株式会社オートネットワーク技術研究所 電源装置
US11355173B2 (en) * 2019-12-30 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Power supply generator assist

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980075793A (ko) * 1997-04-02 1998-11-16 문정환 반도체 메모리 장치의 고 효율 전하 펌프회로

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023465A (en) * 1990-03-26 1991-06-11 Micron Technology, Inc. High efficiency charge pump circuit
DE4130191C2 (de) * 1991-09-30 1993-10-21 Samsung Electronics Co Ltd Konstantspannungsgenerator für eine Halbleitereinrichtung mit kaskadierter Auflade- bzw. Entladeschaltung
KR940005691B1 (ko) * 1991-10-25 1994-06-22 삼성전자 주식회사 기판전압 발생 장치의 차아지 펌프회로
IT1258242B (it) * 1991-11-07 1996-02-22 Samsung Electronics Co Ltd Dispositivo di memoria a semiconduttore includente circuiteria di pompaggio della tensione di alimentazione
KR940008147B1 (ko) * 1991-11-25 1994-09-03 삼성전자 주식회사 저전력 데이타 리텐션 기능을 가지는 반도체 메모리장치
KR950002726B1 (ko) * 1992-03-30 1995-03-24 삼성전자주식회사 기판전압 발생기의 전하 펌프 회로
FR2696598B1 (fr) * 1992-10-01 1994-11-04 Sgs Thomson Microelectronics Circuit élévateur de tension de type pompe de charge avec oscillateur bootstrapé.
US5337284A (en) * 1993-01-11 1994-08-09 United Memories, Inc. High voltage generator having a self-timed clock circuit and charge pump, and a method therefor
US5553030A (en) * 1993-09-10 1996-09-03 Intel Corporation Method and apparatus for controlling the output voltage provided by a charge pump circuit
US5642073A (en) * 1993-12-06 1997-06-24 Micron Technology, Inc. System powered with inter-coupled charge pumps
EP0691729A3 (en) * 1994-06-30 1996-08-14 Sgs Thomson Microelectronics Charge pump circuit with feedback control
KR100307514B1 (ko) * 1994-07-30 2001-12-01 김영환 차지펌프회로
DE69408665T2 (de) * 1994-08-12 1998-10-15 Cons Ric Microelettronica Spannungserhöher vom Ladungspumpentype
US5539351A (en) * 1994-11-03 1996-07-23 Gilsdorf; Ben Circuit and method for reducing a gate volage of a transmission gate within a charge pump circuit
JPH08138375A (ja) * 1994-11-10 1996-05-31 Mitsubishi Electric Corp 半導体記憶装置
KR0137437B1 (ko) * 1994-12-29 1998-06-01 김주용 챠지 펌프회로의 출력전압 조절회로
KR960024788U (ko) * 1994-12-30 1996-07-22 디스크 플레이어의 드라이브 유닛
US5629646A (en) * 1995-03-21 1997-05-13 Texas Instruments Incorporated Apparatus and method for power reduction in dRAM units
KR0165386B1 (ko) * 1995-04-24 1999-02-01 김광호 반도체장치의 내부 승압회로
US5872733A (en) * 1995-06-06 1999-02-16 International Business Machines Corporation Ramp-up rate control circuit for flash memory charge pump
US5889428A (en) * 1995-06-06 1999-03-30 Ramtron International Corporation Low loss, regulated charge pump with integrated ferroelectric capacitors
US5694308A (en) * 1995-07-03 1997-12-02 Motorola, Inc. Method and apparatus for regulated low voltage charge pump
US5602794A (en) * 1995-09-29 1997-02-11 Intel Corporation Variable stage charge pump
KR0170511B1 (ko) * 1995-11-09 1999-03-30 김광호 모스 트랜지스터 구동용 차지펌프회로
KR100193895B1 (ko) * 1996-01-26 1999-06-15 김영환 챠지펌프 회로
US5726944A (en) * 1996-02-05 1998-03-10 Motorola, Inc. Voltage regulator for regulating an output voltage from a charge pump and method therefor
JP2877196B2 (ja) * 1996-03-28 1999-03-31 日本電気株式会社 チャージポンプ回路およびそれを備えた位相同期回路
US5625544A (en) * 1996-04-25 1997-04-29 Programmable Microelectronics Corp. Charge pump
KR0176115B1 (ko) * 1996-05-15 1999-04-15 김광호 불휘발성 반도체 메모리 장치의 차지 펌프 회로
US5818289A (en) * 1996-07-18 1998-10-06 Micron Technology, Inc. Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit
US5828095A (en) * 1996-08-08 1998-10-27 Micron Technology, Inc. Charge pump
TW363305B (en) * 1996-09-06 1999-07-01 Koninkl Philips Electronics Nv A receiver, a frequency synthesis circuit and a charge pump
US5767729A (en) * 1996-10-31 1998-06-16 Integrated Silicon Solution Inc. Distribution charge pump for nonvolatile memory device
US5801578A (en) * 1996-12-16 1998-09-01 Northern Telecom Limited Charge pump circuit with source-sink current steering
US5847614A (en) * 1996-11-15 1998-12-08 Analog Devices, Inc. Low power charge pump
US5801934A (en) * 1996-12-12 1998-09-01 Cypress Semiconductor Corp. Charge pump with reduced power consumption
US5880622A (en) * 1996-12-17 1999-03-09 Intel Corporation Method and apparatus for controlling a charge pump for rapid initialization
KR100251987B1 (ko) * 1996-12-27 2000-05-01 김영환 하나의 회로로 형성된 포지티브 및 네거티브 차지펌프로 사용이 가능한 차지펌핑회로
US5912560A (en) * 1997-02-25 1999-06-15 Waferscale Integration Inc. Charge pump circuit for voltage boosting in integrated semiconductor circuits
US5914632A (en) * 1997-02-28 1999-06-22 Exar Corporation Negative charge pump circuit
US5825640A (en) * 1997-06-30 1998-10-20 Motorola, Inc. Charge pump circuit and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980075793A (ko) * 1997-04-02 1998-11-16 문정환 반도체 메모리 장치의 고 효율 전하 펌프회로

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276959B2 (en) 2004-11-05 2007-10-02 Hynix Semiconductor Inc. Pumping circuit of semiconductor device
US7499346B2 (en) 2006-09-29 2009-03-03 Hynix Semiconductor Inc. High voltage generating device of semiconductor device
US7623394B2 (en) 2006-09-29 2009-11-24 Hynix Semiconductor Inc. High voltage generating device of semiconductor device
US7999605B2 (en) 2009-01-07 2011-08-16 Samsung Electronics Co., Ltd. Voltage generator and memory device including of the same
KR101484557B1 (ko) 2009-01-07 2015-01-21 삼성전자주식회사 전압 발생부 및 이를 포함하는 메모리 장치

Also Published As

Publication number Publication date
KR19980078961A (ko) 1998-11-25
JPH10308094A (ja) 1998-11-17
US6052022A (en) 2000-04-18
TW399216B (en) 2000-07-21
JP3801760B2 (ja) 2006-07-26

Similar Documents

Publication Publication Date Title
KR100264959B1 (ko) 반도체 장치의 고전압발생회로
US6424178B1 (en) Method and system for controlling the duty cycle of a clock signal
US5708608A (en) High-speed and low-noise output buffer
US5926430A (en) Semiconductor integrated circuit device and method of activating the same
US4500799A (en) Bootstrap driver circuits for an MOS memory
US4783764A (en) Semiconductor integrated circuit device with built-in memories, and peripheral circuit which may be statically or dynamically operated
US4379974A (en) Delay stage for a clock generator
JPH0817033B2 (ja) 基板バイアス電位発生回路
KR970003810B1 (ko) 어드레스 천이 검출회로를 내장하는 불휘발성 반도체 집적회로
KR0142967B1 (ko) 반도체 메모리장치의 기판 전압 제어회로
US4239991A (en) Clock voltage generator for semiconductor memory
US5696730A (en) First read cycle circuit for semiconductor memory
JP4394835B2 (ja) 低パワー集積回路用高速オンチップ電圧発生器
CN1452176B (zh) 半导体存储器延迟电路
US5666310A (en) High-speed sense amplifier having variable current level trip point
KR0135323B1 (ko) 클램프기능을 가지는 데이타 출력버퍼
US5805519A (en) Semiconductor memory device
KR20000022571A (ko) 알씨 지연시간 안정화 회로
KR0154192B1 (ko) 반도체 소자의 저전압 감지회로
JP2007234206A (ja) 半導体記憶装置、電源検出器、半導体装置
US6335650B1 (en) Method and apparatus for adjusting time delays in circuits with multiple operating supply voltages
KR100203868B1 (ko) 파워-온 리셋회로
KR100477814B1 (ko) 반도체메모리장치의 워드라인 부트스트랩회로
KR0139493B1 (ko) 비트라인 프리차아지전압 발생회로
KR100240865B1 (ko) 반도체 메모리 장치의 atd 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120531

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee