JP3801760B2 - 半導体装置の高電圧発生回路 - Google Patents
半導体装置の高電圧発生回路 Download PDFInfo
- Publication number
- JP3801760B2 JP3801760B2 JP33057997A JP33057997A JP3801760B2 JP 3801760 B2 JP3801760 B2 JP 3801760B2 JP 33057997 A JP33057997 A JP 33057997A JP 33057997 A JP33057997 A JP 33057997A JP 3801760 B2 JP3801760 B2 JP 3801760B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pumping
- high voltage
- charge
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000005086 pumping Methods 0.000 claims description 64
- 230000000630 rising effect Effects 0.000 claims description 22
- 238000001514 detection method Methods 0.000 claims description 20
- 230000003111 delayed effect Effects 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置の高電圧発生回路に係るもので、特に半導体装置の動作サイクルが短くなる時、高電圧が所定レベル以上に上昇することを防止することができる半導体装置の高電圧発生回路に関する。
【0002】
【従来の技術】
最近の半導体記憶素子は大容量化及び高集積化により、各エレメントが薄膜化及び微細化しており、大容量化により多いデータを短時間で処理するための高速化が急速に進行されている。
【0003】
一般的に、モストランジスタ(MOS)から構成された半導体記憶素子では、N型モストランジスタ(NMOS)から発生される電圧降下(臨界電圧;Vth)を克服するために、外部で印加される電源電圧(Vdd)より高い電圧を必要とし、このような高い電圧は電荷ポンピングによる高電圧発生回路により実現される。
前記電荷ポンピング型の高電圧発生回路は、電荷ポンピング動作により外部から印加される電源電圧(Vdd)より高い高電圧(Vpp)がチップ内で容易に得られ、これに関する詳細な回路及び動作は、米国特許第5,367,489号に詳細に言及されている。
【0004】
図5は、従来半導体装置の高電圧発生回路に対するブロック図を示している。図5で符号11は第1ポンピング手段、符号12は第2ポンピング手段を示す。前記の第1ポンピング手段11は、半導体メモリ装置の制御クロック信号(“RASB”)が論理ハイレベル(“HIGH”)を維持する待機(standby)状態であるか、またはクロック信号(“RASB”)が論理ローレベル(“LOW”)を維持するアクティブ(active)状態でそのすべてが動作する発振器11Aと、第1電荷ポンピング回路11Bとから構成される。第2ポンピング手段12は、クロック信号(“RASB”)が論理ローレベル(“LOW”)を維持するアクティブ(active)状態でイネーブルされてポンピング信号を発生するアクティブキッカー12Aと、アクティブキッカーのポンピング信号により電荷をポンピングする第2電荷ポンピング回路12Bとから構成される。
通常、第1ポンピング手段11のポンピング効率は小さく維持して待機状態で消耗される電流を減らし、第2ポンピング手段12のポンピング効率は大きく維持して高電圧のアクティブ状態での電荷消耗を補償する。
【0005】
そして、符号13は電圧レベル検出手段であり、設定された下限値より高電圧が低くなる場合、前記の第1及び第2ポンピング手段11、12の電荷ポンピング回路11B、12Bをイネーブルさせてポンピング動作が遂行されるようにして、高電圧(Vpp)レベルを設定された電圧レベルに維持する。また、符号14はプリ−チャージ(pre-charge)手段であり、初期に早いポンピング動作のために高電圧出力ノードをプリ−チャージさせる。符号15はクランプ(clamp)手段であり、高電圧(Vpp)が設定された電圧以上に上昇する場合、余分の電荷を電源電圧にバイパスさせることにより、高電圧が一定電圧以上に上昇することを防止する。
【0006】
クランプ手段15は、図6に示したように、N型モストランジスタN1と抵抗R1とから構成される。高電圧(Vpp)が電源電圧(Vdd)とトランジスタのゲートソース間のしきい電圧(Vth)の和より大きくなると、トランジスタN1がターンオンされて抵抗R1を通して電源電圧に放電通路が形成され、電荷がバイパスされて、高電圧(Vpp)が電源電圧(Vdd)とトランジスタのゲートソース間のしきい電圧(Vth)の和以下の水準で維持されるようにする。
【0007】
【発明が解決しようとする課題】
前記従来技術のクランプ手段15では、適切なクランプ動作を行うために、前記N型モストランジスタN1は、相当に大きいチャンネル幅(width)を有する。この場合、トランジスタのターンオン抵抗のために、高電圧(Vpp)の超過分を電源電圧(Vdd)に放電するには、相当な時間が必要となる。従って、高速動作時に外部制御クロック信号(RASB)のサイクルが短くなると、高電圧(Vpp)レベルは、アクティブキッカー12A及び第2電荷ポンピング回路12Bにより継続的に上昇する。故に、半導体チップ内には所定値以上の高い高電圧(Vpp)が形成され、これによって、チップ内のワードライン駆動トランジスタ等のゲートに過電圧が印加されて、ゲート絶縁膜が過度なストレスにより信頼性が低下するという問題を惹起する。
【0008】
すなわち、クランプ手段15が動作し始める高電圧(Vpp)レベル(Vdd+Vth)では、図6のN型モストランジスタN1のドレインとソースの間には低い電圧(Vds=Vpp-Vdd)がかけられているので、N型モストランジスタN1のターンオン時の線形抵抗(Ron)が存在し、これは高い電源電圧(Vdd)では更に増加するようになり、高い電源電圧(Vdd)における過度なストレス降下による信頼性低下が更に増加するようになる問題点があった。
従って、大容量化及び高集積化により、クランプ手段のモストランジスタのサイズが制限的であるので、動作の高速化により上述の問題点が、半導体記憶素子の回路設計者には非常に深刻な問題である。
【0009】
本発明の目的は、このような従来技術の問題点を解決するために、所定レベル以上の高電圧が発生され、かつ、高速動作が行われる時は、アクティブ時に動作するポンピング動作を中止させることにより、高速動作時に高電圧が所定レベル以上に上昇することを防止することができる半導体装置の高電圧発生回路を提供しようとするものである。
【0010】
【課題を解決するための手段】
前記目的を達成するための本発明の装置は、第1制御信号に応答してイネーブルされ、待機の間は第1ポンピング率で電荷をポンピングし、アクティブ間は第2ポンピング率で電荷をポンピングするように動作信号に応答する電荷ポンピング手段;前記の電荷ポンピング手段からポンピングされる電荷を充填し、充填電圧を電源電圧より高い高電圧に提供するキャパシタ;前記の高電圧が所定の第1電圧レベル以上に上昇する場合は、余分の電荷を前記の電源電圧にバイパスさせるクランプ手段;前記の高電圧が所定の第2電圧レベルに下降することを検出し、前記の第1制御信号を発生する第2電圧レベル検出手段;前記の高電圧が第3電圧レベル以上に上昇し、前記動作信号のサイクルが短くなる場合は、前記電荷ポンピング手段に提供される動作信号を遮断するゲート信号を発生する検出手段;及び前記のゲート信号に応答して前記電荷ポンピング手段に印加される動作信号をゲーティングするゲート手段を備えることを特徴とする。
【0011】
【発明の実施の形態】
以下、添付図面を参照して本発明をより詳細に説明する。
図1は、本発明の一実施形態による高電圧発生回路の構成を示す。図面に示したとおり、高電圧発生回路は第1制御信号Aに応答しイネーブルされ、待機の間は第1ポンピング率で電荷をポンピングし、アクティブの間は第2ポンピング率で電荷をポンピングするように動作信号(RASB)に応答する電荷ポンピング手段10と、前記の電荷ポンピング手段10からポンピングされる電荷を充填し、充填電圧を電源電圧(Vdd)より高い高電圧(Vpp)に提供するキャパシタCと、前記の高電圧(Vpp)が所定の第1電圧レベル(Vdd+Vth)以上に上昇する場合は、余分の電荷を前記の電源電圧(Vdd)にバイパスさせるクランプ手段15と、前記の高電圧(Vpp)が所定の第2電圧レベルに下降することを検出し、前記の第1制御信号Aを発生する第1電圧レベル検出手段13と、前記の高電圧(Vpp)が第3電圧レベル以上に上昇し、前記の動作信号(RASB)のサイクルが短くなる場合は、前記電荷ポンピング手段10に提供される動作信号を遮断するゲート信号(SLOW)を発生する検出手段20と、前記ゲート信号(SLOW)に応答して前記の電荷ポンピング手段10に印加される動作信号(RASB)をゲーティングするゲート手段28とを含む。また、符号14はプリ−チャージ(pre-charger)手段であり、初期に早いポンピング動作のために高電圧出力ノードをプリ−チャージさせる。
【0012】
前記の電荷ポンピング手段10は、待機状態で第1ポンピング信号を発生する発振器11Aと、第1制御信号Aに応答してイネーブルされ、前記の第1ポンピング信号に応答して電荷をポンピングする第1電荷ポンピング手段11Bとから構成された第1電荷ポンピング回路11と、アクティブ状態で第2ポンピング信号を発生するアクティブキッカー手段12A、前記の第1制御信号Aに応答してイネーブルされ、前記の第2ポンピング信号に応答して電荷をポンピングする第2電荷ポンピング手段12Bとから構成された第2電荷ポンピング回路12とから構成される。
【0013】
前記の検出手段20は、前記キャパシタCの充填電圧レベルが所定の上限レベルに上昇することを検出し、上限検出信号(φDET)を発生する第2電圧レベル検出手段26と、前記の上限検出信号(φDET)がアクティブされ、半導体装置の動作サイクルが短くなる場合を検出してゲート信号を発生する動作周期検出手段27とから構成される。
【0014】
前記の動作周期検出手段27は、図2に示したように、前記の上限検出信号(φDET)のアクティブ状態で前記の動作信号をゲートする入力ゲート手段(AND1)、前記の入力ゲート手段(AND1)を通過した動作信号の遅延された上昇エッジを、次の動作信号の下降エッジと比較し、第1判断信号A2を発生する第1判断手段27A、前記の入力ゲート手段(AND1)を通過した動作信号の遅延された上昇エッジを、次の動作信号の上昇エッジと比較して第2判断信号B2を発生する第2判断手段27B、及び前記第1、第2判断手段27A、27Bの各出力信号A2、B2と前記の上限検出信号(φDET)をインバーター(INV2)により反転させた信号とを組み合わせてゲート信号(SLOW)を発生する出力ゲート手段(OR1)を含む。
【0015】
前記の第1判断手段27Aは、前記の入力ゲート手段(AND1)を通過した動作信号を、所定時間の間遅延させる第1遅延器(DY1)と、遅延された信号A1の上昇エッジをデータ入力し、次の動作信号の下降エッジをクロック入力するD型フリップフロップ(F/F1)と、から構成する。
【0016】
前記の第2判断手段27Bは、前記の入力ゲート手段(AND1)を通過した動作信号を反転させるインバーター(INV1)と、インバーティングされた信号を所定時間の間遅延させる第2遅延器(DY2)と、遅延された信号B1の上昇エッジをデータ入力し、次の動作信号の上昇エッジをクロック入力するD型フリップフロップ(F/F2)と、から構成する。
【0017】
前記の第1遅延器(DY1)または第2遅延器(DY2)は、図3に示すように、入力信号を反転させるインバーター(INV4)、該インバーター(INV4)の出力信号がゲートに印加され、ソースが電源電圧に連結されたPMOSトランジスタP11、前記インバーター(INV4)の出力信号がゲートに印加され、ソースが接地に連結されたNMOSトランジスタN11、ゲートが接地に連結され、ソースがP11のドレインに連結され、ドレインがN11のドレインに連結されたPMOSトランジスタP12、N11のドレイン出力信号がゲートに印加され、ソースが電源電圧に連結されたPMOSトランジスタP13、N11のドレイン出力信号がゲートに印加され、ソースが接地に連結されたNMOSトランジスタN13、N11のドレイン出力信号がゲートに連結され、ソースがN13のドレインに連結され、ドレインがP13のドレインに連結されたNMOSトランジスタN12、及びN12のドレイン出力信号を反転させるインバーター(INV5)から構成される。
本発明による遅延器は、P12とN12とのターンオン抵抗値の設定により遅延時間の調整が可能になる。
【0018】
図4は、本発明による動作周期検出手段27の動作タイミングを示している。半導体メモリ装置の外部から印加されたローアドレスストローブ信号(RASB)は、上限検出信号(φDET)のアクティブ区間で入力ゲート手段(AND1)を通過する。それ以外は遮断される。
【0019】
入力ゲート手段を通過した信号は、第1遅延器(DY1)により所定時間(td1)だけ遅延され、A1信号に出力される。A1信号は、RASB信号の下降エッジでF/F1にデータ入力されラッチされる。
従って、現在のRASBの上昇エッジから一定時間の間遅延されたA1信号の上昇エッジより次のRASBの下降エッジが遅く表れると(実線波形)、F/F1にはハイ状態がラッチされるので、A2信号がハイ状態となって正常的な動作が進行される。一方、半導体装置の動作周期が短くなり、A1信号の上昇エッジより次のRASBの下降エッジが早く表れると(点線波形)、F/F1にはロー状態がラッチされるので、A2信号がロー状態となってRASB信号が電荷ポンピング手段10に印加されることを遮断する。
【0020】
また、入力ゲート手段(AND1)を通過した信号はインバーター(INV1)を経て、第2遅延器(DY2)により所定時間(td3)だけ遅延され、B1信号に出力される。B1信号は、RASB信号の上昇エッジでF/F2にデータ入力されラッチされる。従って、現在のRASBの下降エッジから一定時間の間遅延されたB1信号の上昇エッジより現在のRASBの上昇エッジが遅く表れると(実線波形)、F/F2にはハイ状態がラッチされるので正常的な動作が進行される。一方、半導体装置の動作周期が短くなってB1信号の上昇エッジより現在のRASBの上昇エッジが早く表れると(点線波形)、F/F2にはロー状態がラッチされるので、RASB信号が電荷ポンピング手段10に印加されることを遮断する。
【0021】
【発明の効果】
上述のごとく、本発明の高電圧発生回路は、高電圧が所定レベル以上に高い状態で、半導体装置の動作周期が短くなると、電荷ポンピング回路動作を中断させ、高速動作に必要以上に高電圧が増加することを防止できるので、半導体装置の信頼性を向上させ得る。
【図面の簡単な説明】
【図1】 本発明による半導体装置の高電圧発生回路の構成を示したブロック図である。
【図2】 図1の動作周期検出手段の構成を示したブロック図である。
【図3】 図2の遅延器の構成を示した回路図である。
【図4】 本発明の検出手段動作を説明するためのタイミング図である。
【図5】 従来半導体装置の高電圧発生回路の構成を示したブロック図である。
【図6】 図5のクランプ手段の構成を示した回路図である。
【符号の説明】
10:電荷ポンピング手段
11:第1ポンピング手段
12:第2ポンピング手段
13:第1電圧レベル検出手段
15:クランプ手段
20:検出手段
27:動作周期検出手段
28:ゲート手段
Claims (7)
- 第1制御信号に応答してイネーブルされ、待機の間は第1ポンピング率で電荷をポンピングし、アクティブの間は第2ポンピング率で電荷をポンピングするように動作信号に応答する電荷ポンピング手段;前記の電荷ポンピング手段からポンピングされる電荷を充填し、該充填電圧を電源電圧より高い高電圧に提供するキャパシタ;前記の高電圧が所定の第1電圧レベル以上に上昇する場合、余分の電荷を前記の電源電圧にバイパスさせるクランプ手段;前記の高電圧が所定の第2電圧レベルに下降することを検出し、前記の第1制御信号を発生する第1電圧レベル検出手段;前記の高電圧が第3電圧レベル以上に上昇し、前記動作信号のサイクルが短くなる場合、前記の電荷ポンピング手段に提供される動作信号を遮断するゲート信号を発生する検出手段;及び前記のゲート信号に応答して前記電荷ポンピング手段に印加される動作信号をゲーティングするゲート手段を備え、
前記動作信号は周期的に変化することを特徴とする半導体装置の高電圧発生回路。 - 前記の検出手段は、
前記高電圧が第3電圧レベル以上に上昇すると、上限検出信号を出力する第2電圧レベル検出手段;前記上限検出信号のアクティブ状態で前記の動作信号をゲートする入力ゲート手段;前記の入力ゲート手段を通過した動作信号の遅延された上昇エッジを、次の動作信号の下降エッジと比較して第1判断信号を発生する第1判断手段;前記の入力ゲート手段を通過した動作信号の遅延された上昇エッジを、次の動作信号の上昇エッジと比較して第2判断信号を発生する第2判断手段;前記の第1及び第2判断手段の出力信号と前記の上限検出信号とを組み合わせて、前記のゲート信号を発生する出力ゲート手段を備えることを特徴とする、請求項1記載の半導体装置の高電圧発生回路。 - 前記の第1判断手段は、前記の入力ゲート手段を通過した動作信号の遅延された上昇エッジをデータ入力し、次の動作信号の下降エッジをクロック入力するD型フリップフリップから構成したことを特徴とする、請求項2記載の半導体装置の高電圧発生回路。
- 前記の第2判断手段は、前記の入力ゲート手段を通過した動作信号の反転遅延された上昇エッジをデータ入力し、次の動作信号の上昇エッジをクロック入力するD型フリップフリップから構成したことを特徴とする、請求項2記載の半導体装置の高電圧発生回路。
- 前記ゲート手段は、前記ゲート信号に応答して前記半導体装置の動作信号をゲートするアンドゲートから構成されたことを特徴とする、請求項1記載の半導体装置の高電圧発生回路。
- 前記の半導体装置はメモリ装置であり、前記の動作信号はローアドレスストローブ信号であることを特徴とする、請求項1記載の半導体装置の高電圧発生回路。
- 待機状態で第1ポンピング信号を発生する発振器;第1制御信号に応答してイネーブルされ、前記の第1ポンピング信号に応答して電荷をポンピングする第1電荷ポンピング手段;半導体装置の動作状態で、第2ポンピング信号を発生するアクティブキッカー手段;前記の第1制御信号に応答してイネーブルされ、前記第2ポンピング信号に応答して電荷をポンピングする第2ポンピング手段;前記の第1及び第2ポンピング手段から供給される電荷を充填するキャパシタ;前記キャパシタの充填電圧が電源電圧より高く設定された高電圧以上に上昇する場合は、余分の電荷を電源電圧にバイパスさせるクランプ手段;前記キャパシタの充填電圧のレベルが所定の下限レベルに下降することを検出し、前記の第1制御信号を発生する第1電圧レベル検出手段;前記キャパシタの充填電圧レベルが所定の上限レベルに上昇することを検出して上限検出信号を発生する第2電圧レベル検出手段;前記の上限検出信号がアクティブされ、半導体装置の動作サイクルが短くなる場合を検出してゲート信号を発生する検出手段;及び前記のゲート信号に応答して、前記半導体装置の動作信号を前記発振器及びアクティブキッカーに伝達するゲート手段を備え、
前記動作信号は周期的に変化することを特徴とする半導体装置の高電圧発生回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR199716610 | 1997-04-30 | ||
KR1019970016610A KR100264959B1 (ko) | 1997-04-30 | 1997-04-30 | 반도체 장치의 고전압발생회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10308094A JPH10308094A (ja) | 1998-11-17 |
JP3801760B2 true JP3801760B2 (ja) | 2006-07-26 |
Family
ID=19504561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33057997A Expired - Fee Related JP3801760B2 (ja) | 1997-04-30 | 1997-12-01 | 半導体装置の高電圧発生回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6052022A (ja) |
JP (1) | JP3801760B2 (ja) |
KR (1) | KR100264959B1 (ja) |
TW (1) | TW399216B (ja) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6781439B2 (en) * | 1998-07-30 | 2004-08-24 | Kabushiki Kaisha Toshiba | Memory device pump circuit with two booster circuits |
US6255900B1 (en) * | 1998-11-18 | 2001-07-03 | Macronix International Co., Ltd. | Rapid on chip voltage generation for low power integrated circuits |
JP2000339958A (ja) * | 1999-05-25 | 2000-12-08 | Toshiba Corp | 半導体集積回路 |
KR100541805B1 (ko) * | 1999-06-07 | 2006-01-10 | 삼성전자주식회사 | 반도체 메모리 장치의 고전압 발생회로 |
US6169444B1 (en) * | 1999-07-15 | 2001-01-02 | Maxim Integrated Products, Inc. | Pulse frequency operation of regulated charge pumps |
US6278317B1 (en) * | 1999-10-29 | 2001-08-21 | International Business Machines Corporation | Charge pump system having multiple charging rates and corresponding method |
WO2001045078A1 (en) * | 1999-12-13 | 2001-06-21 | Koninklijke Philips Electronics N.V. | Switched-mode power supply and display |
US6275096B1 (en) * | 1999-12-14 | 2001-08-14 | International Business Machines Corporation | Charge pump system having multiple independently activated charge pumps and corresponding method |
KR100387266B1 (ko) * | 1999-12-28 | 2003-06-11 | 주식회사 하이닉스반도체 | 전압제어회로 |
KR100316053B1 (ko) * | 1999-12-29 | 2001-12-12 | 박종섭 | 고전위 발생장치의 Vpp 레벨 감지기 |
WO2001050604A1 (en) * | 1999-12-30 | 2001-07-12 | Ge-Harris Railway Electronics, Llc | Vital 'and' gate apparatus and method |
US6337595B1 (en) * | 2000-07-28 | 2002-01-08 | International Business Machines Corporation | Low-power DC voltage generator system |
US6388506B1 (en) * | 2000-12-15 | 2002-05-14 | Marvell International, Ltd. | Regulator with leakage compensation |
DE10108980A1 (de) * | 2001-02-23 | 2002-09-12 | Koninkl Philips Electronics Nv | Anordnung zur Ansteuerung von Anzeigeeinheiten mit adaptiver Startsequenz |
US20030197546A1 (en) * | 2001-07-09 | 2003-10-23 | Samsung Electronics Co., Ltd. | Negative voltage generator for a semiconductor memory device |
US7336121B2 (en) * | 2001-05-04 | 2008-02-26 | Samsung Electronics Co., Ltd. | Negative voltage generator for a semiconductor memory device |
JP2002343083A (ja) * | 2001-05-18 | 2002-11-29 | Mitsubishi Electric Corp | 半導体装置 |
KR100399598B1 (ko) | 2001-07-26 | 2003-09-26 | 삼성전자주식회사 | 전압 발생회로 및 방법 |
US6731486B2 (en) | 2001-12-19 | 2004-05-04 | Fairchild Semiconductor Corporation | Output-powered over-voltage protection circuit |
KR100535652B1 (ko) * | 2001-12-21 | 2005-12-08 | 주식회사 하이닉스반도체 | 플래쉬 메모리 장치 |
KR20030067038A (ko) * | 2002-02-06 | 2003-08-14 | 삼성전자주식회사 | 반도체장치의 차지펌프 회로 및 차지펌핑 방법 |
US7114084B2 (en) * | 2002-03-06 | 2006-09-26 | Micron Technology, Inc. | Data controlled programmable power supply |
US7180322B1 (en) | 2002-04-16 | 2007-02-20 | Transmeta Corporation | Closed loop feedback control of integrated circuits |
KR100491418B1 (ko) * | 2002-11-01 | 2005-05-25 | 주식회사 하이닉스반도체 | 부스팅 회로 |
KR20040047173A (ko) * | 2002-11-29 | 2004-06-05 | 주식회사 하이닉스반도체 | 노이즈를 감소시킨 전압 발생장치 |
KR100525099B1 (ko) * | 2003-07-24 | 2005-11-01 | 주식회사 하이닉스반도체 | 반도체 장치용 고전압 발생기 |
US7692477B1 (en) * | 2003-12-23 | 2010-04-06 | Tien-Min Chen | Precise control component for a substrate potential regulation circuit |
KR100604657B1 (ko) * | 2004-05-06 | 2006-07-25 | 주식회사 하이닉스반도체 | 최적화된 내부전압을 공급할 수 있는 전원공급회로를구비하는 반도체 메모리 장치 |
KR100605575B1 (ko) * | 2004-06-30 | 2006-07-31 | 주식회사 하이닉스반도체 | 테스트 모드시 전하 펌프에서의 토글링 주기를 변경할 수있는 내부 전압 발생 회로 및 방법 |
KR100650806B1 (ko) | 2004-11-05 | 2006-11-27 | 주식회사 하이닉스반도체 | 반도체 장치의 펌핑 회로 |
KR100732756B1 (ko) * | 2005-04-08 | 2007-06-27 | 주식회사 하이닉스반도체 | 전압 펌핑장치 |
TWI270086B (en) * | 2005-06-29 | 2007-01-01 | Leadtrend Tech Corp | Protection circuit of memory module and method thereof |
EP1798626A1 (fr) * | 2005-12-13 | 2007-06-20 | Stmicroelectronics Sa | Circuit de régulation de tension, notamment pour pompe de charge |
ITVA20060011A1 (it) * | 2006-02-22 | 2007-08-23 | St Microelectronics Srl | Dispositivo di memoria e relativo metodo di controllo |
KR100816168B1 (ko) | 2006-09-29 | 2008-03-21 | 주식회사 하이닉스반도체 | 반도체 소자의 고전압 발생 장치 |
US8072256B2 (en) * | 2007-09-14 | 2011-12-06 | Mosaid Technologies Incorporated | Dynamic random access memory and boosted voltage producer therefor |
US7847621B2 (en) * | 2007-11-13 | 2010-12-07 | Rohm Co., Ltd. | Control circuit and control method for charge pump circuit |
US20100002478A1 (en) * | 2008-07-02 | 2010-01-07 | Hwang Charlie C | System to improve a voltage multiplier and associated methods |
US20100052772A1 (en) * | 2008-08-29 | 2010-03-04 | Caleb Yu-Sheng Cho | Charge-Recycle Scheme for Charge Pumps |
KR101484557B1 (ko) | 2009-01-07 | 2015-01-21 | 삼성전자주식회사 | 전압 발생부 및 이를 포함하는 메모리 장치 |
JP5315087B2 (ja) * | 2009-02-20 | 2013-10-16 | セイコーインスツル株式会社 | 昇圧回路 |
JP2013169041A (ja) * | 2012-02-14 | 2013-08-29 | Semiconductor Components Industries Llc | 電圧出力回路 |
JP6536466B2 (ja) * | 2016-04-27 | 2019-07-03 | 株式会社オートネットワーク技術研究所 | 電源装置 |
US11355173B2 (en) * | 2019-12-30 | 2022-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Power supply generator assist |
Family Cites Families (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5023465A (en) * | 1990-03-26 | 1991-06-11 | Micron Technology, Inc. | High efficiency charge pump circuit |
DE4130191C2 (de) * | 1991-09-30 | 1993-10-21 | Samsung Electronics Co Ltd | Konstantspannungsgenerator für eine Halbleitereinrichtung mit kaskadierter Auflade- bzw. Entladeschaltung |
KR940005691B1 (ko) * | 1991-10-25 | 1994-06-22 | 삼성전자 주식회사 | 기판전압 발생 장치의 차아지 펌프회로 |
IT1258242B (it) * | 1991-11-07 | 1996-02-22 | Samsung Electronics Co Ltd | Dispositivo di memoria a semiconduttore includente circuiteria di pompaggio della tensione di alimentazione |
KR940008147B1 (ko) * | 1991-11-25 | 1994-09-03 | 삼성전자 주식회사 | 저전력 데이타 리텐션 기능을 가지는 반도체 메모리장치 |
KR950002726B1 (ko) * | 1992-03-30 | 1995-03-24 | 삼성전자주식회사 | 기판전압 발생기의 전하 펌프 회로 |
FR2696598B1 (fr) * | 1992-10-01 | 1994-11-04 | Sgs Thomson Microelectronics | Circuit élévateur de tension de type pompe de charge avec oscillateur bootstrapé. |
US5337284A (en) * | 1993-01-11 | 1994-08-09 | United Memories, Inc. | High voltage generator having a self-timed clock circuit and charge pump, and a method therefor |
US5553030A (en) * | 1993-09-10 | 1996-09-03 | Intel Corporation | Method and apparatus for controlling the output voltage provided by a charge pump circuit |
US5642073A (en) * | 1993-12-06 | 1997-06-24 | Micron Technology, Inc. | System powered with inter-coupled charge pumps |
EP0691729A3 (en) * | 1994-06-30 | 1996-08-14 | Sgs Thomson Microelectronics | Charge pump circuit with feedback control |
KR100307514B1 (ko) * | 1994-07-30 | 2001-12-01 | 김영환 | 차지펌프회로 |
DE69408665T2 (de) * | 1994-08-12 | 1998-10-15 | Cons Ric Microelettronica | Spannungserhöher vom Ladungspumpentype |
US5539351A (en) * | 1994-11-03 | 1996-07-23 | Gilsdorf; Ben | Circuit and method for reducing a gate volage of a transmission gate within a charge pump circuit |
JPH08138375A (ja) * | 1994-11-10 | 1996-05-31 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR960024788U (ko) * | 1994-12-30 | 1996-07-22 | 디스크 플레이어의 드라이브 유닛 | |
KR0137437B1 (ko) * | 1994-12-29 | 1998-06-01 | 김주용 | 챠지 펌프회로의 출력전압 조절회로 |
US5629646A (en) * | 1995-03-21 | 1997-05-13 | Texas Instruments Incorporated | Apparatus and method for power reduction in dRAM units |
KR0165386B1 (ko) * | 1995-04-24 | 1999-02-01 | 김광호 | 반도체장치의 내부 승압회로 |
US5872733A (en) * | 1995-06-06 | 1999-02-16 | International Business Machines Corporation | Ramp-up rate control circuit for flash memory charge pump |
US5889428A (en) * | 1995-06-06 | 1999-03-30 | Ramtron International Corporation | Low loss, regulated charge pump with integrated ferroelectric capacitors |
US5694308A (en) * | 1995-07-03 | 1997-12-02 | Motorola, Inc. | Method and apparatus for regulated low voltage charge pump |
US5602794A (en) * | 1995-09-29 | 1997-02-11 | Intel Corporation | Variable stage charge pump |
KR0170511B1 (ko) * | 1995-11-09 | 1999-03-30 | 김광호 | 모스 트랜지스터 구동용 차지펌프회로 |
KR100193895B1 (ko) * | 1996-01-26 | 1999-06-15 | 김영환 | 챠지펌프 회로 |
US5726944A (en) * | 1996-02-05 | 1998-03-10 | Motorola, Inc. | Voltage regulator for regulating an output voltage from a charge pump and method therefor |
JP2877196B2 (ja) * | 1996-03-28 | 1999-03-31 | 日本電気株式会社 | チャージポンプ回路およびそれを備えた位相同期回路 |
US5625544A (en) * | 1996-04-25 | 1997-04-29 | Programmable Microelectronics Corp. | Charge pump |
KR0176115B1 (ko) * | 1996-05-15 | 1999-04-15 | 김광호 | 불휘발성 반도체 메모리 장치의 차지 펌프 회로 |
US5818289A (en) * | 1996-07-18 | 1998-10-06 | Micron Technology, Inc. | Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit |
US5828095A (en) * | 1996-08-08 | 1998-10-27 | Micron Technology, Inc. | Charge pump |
TW363305B (en) * | 1996-09-06 | 1999-07-01 | Koninkl Philips Electronics Nv | A receiver, a frequency synthesis circuit and a charge pump |
US5767729A (en) * | 1996-10-31 | 1998-06-16 | Integrated Silicon Solution Inc. | Distribution charge pump for nonvolatile memory device |
US5801578A (en) * | 1996-12-16 | 1998-09-01 | Northern Telecom Limited | Charge pump circuit with source-sink current steering |
US5847614A (en) * | 1996-11-15 | 1998-12-08 | Analog Devices, Inc. | Low power charge pump |
US5801934A (en) * | 1996-12-12 | 1998-09-01 | Cypress Semiconductor Corp. | Charge pump with reduced power consumption |
US5880622A (en) * | 1996-12-17 | 1999-03-09 | Intel Corporation | Method and apparatus for controlling a charge pump for rapid initialization |
KR100251987B1 (ko) * | 1996-12-27 | 2000-05-01 | 김영환 | 하나의 회로로 형성된 포지티브 및 네거티브 차지펌프로 사용이 가능한 차지펌핑회로 |
US5912560A (en) * | 1997-02-25 | 1999-06-15 | Waferscale Integration Inc. | Charge pump circuit for voltage boosting in integrated semiconductor circuits |
US5914632A (en) * | 1997-02-28 | 1999-06-22 | Exar Corporation | Negative charge pump circuit |
KR100273208B1 (ko) * | 1997-04-02 | 2000-12-15 | 김영환 | 반도체메모리장치의고효율전하펌프회로 |
US5825640A (en) * | 1997-06-30 | 1998-10-20 | Motorola, Inc. | Charge pump circuit and method |
-
1997
- 1997-04-30 KR KR1019970016610A patent/KR100264959B1/ko not_active IP Right Cessation
- 1997-12-01 JP JP33057997A patent/JP3801760B2/ja not_active Expired - Fee Related
-
1998
- 1998-04-29 US US09/069,382 patent/US6052022A/en not_active Expired - Lifetime
- 1998-04-30 TW TW087106728A patent/TW399216B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW399216B (en) | 2000-07-21 |
JPH10308094A (ja) | 1998-11-17 |
KR100264959B1 (ko) | 2000-10-02 |
KR19980078961A (ko) | 1998-11-25 |
US6052022A (en) | 2000-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3801760B2 (ja) | 半導体装置の高電圧発生回路 | |
US6424178B1 (en) | Method and system for controlling the duty cycle of a clock signal | |
US6777986B2 (en) | Data output circuit with reduced output noise | |
US5926430A (en) | Semiconductor integrated circuit device and method of activating the same | |
US4783764A (en) | Semiconductor integrated circuit device with built-in memories, and peripheral circuit which may be statically or dynamically operated | |
US6738296B2 (en) | Sense amplifier enable signal generating circuits having process tracking capability and semiconductor memory devices including the same | |
GB2308698A (en) | High speed and low noise output buffer of a memory device | |
JP2932433B2 (ja) | データ入出力感知形基板電圧発生回路 | |
US6278638B1 (en) | Pulse generator circuit and semiconductor memory provided with the same | |
JP3568573B2 (ja) | アドレス遷移検出回路を内蔵するメモリ装置 | |
JPH1079191A (ja) | 半導体メモリ装置の内部昇圧電圧発生器 | |
KR20030081621A (ko) | 온도 변화에 무관한 지연 시간을 확보할 수 있는 반도체집적 회로장치 | |
US5744997A (en) | Substrate bias voltage controlling circuit in semiconductor memory device | |
KR20050006893A (ko) | 전원 전압에 반비례하게 출력 신호의 주파수를 가변시키는오실레이터 | |
JPH04341996A (ja) | 半導体集積回路 | |
CN1452176B (zh) | 半导体存储器延迟电路 | |
JP4603229B2 (ja) | パワーアップ信号発生回路 | |
JP2007234206A (ja) | 半導体記憶装置、電源検出器、半導体装置 | |
KR0146168B1 (ko) | 전위 펌핑 회로 | |
JPH07262781A (ja) | 半導体集積回路 | |
KR0183874B1 (ko) | 반도체 메모리장치의 내부 전원전압 발생회로 | |
KR100245559B1 (ko) | 데이터 출력 버퍼 회로 | |
JPH09139078A (ja) | データ出力バッファ | |
KR100240865B1 (ko) | 반도체 메모리 장치의 atd 회로 | |
JPH0779148A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050815 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060426 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |