KR100193895B1 - 챠지펌프 회로 - Google Patents

챠지펌프 회로 Download PDF

Info

Publication number
KR100193895B1
KR100193895B1 KR1019960001663A KR19960001663A KR100193895B1 KR 100193895 B1 KR100193895 B1 KR 100193895B1 KR 1019960001663 A KR1019960001663 A KR 1019960001663A KR 19960001663 A KR19960001663 A KR 19960001663A KR 100193895 B1 KR100193895 B1 KR 100193895B1
Authority
KR
South Korea
Prior art keywords
voltage
pump circuit
transistors
node
output terminal
Prior art date
Application number
KR1019960001663A
Other languages
English (en)
Other versions
KR970060230A (ko
Inventor
윤정희
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960001663A priority Critical patent/KR100193895B1/ko
Priority to TW086100783A priority patent/TW359877B/zh
Priority to US08/789,088 priority patent/US5796600A/en
Publication of KR970060230A publication Critical patent/KR970060230A/ko
Application granted granted Critical
Publication of KR100193895B1 publication Critical patent/KR100193895B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 챠지펌프 회로에 관한 것으로서, 전압강하 트랜지스터의 게이트 전압 상승속도를 드레인 전압 상승속도보다 빠르게 하여 펌프회로부의 출력단으로 부터 출력되는 챠지 전압이 부하부로 원활하게 공급되도록 하므로써, 지연시간없이 부하부의 전압이 상승 되도록 한 챠지펌프 회로에 관한 것이다.

Description

챠지펌프 회로
제1도는 종래의 챠지펌프 회로도.
제2도는 제1도에 의한 특성 그래프.
제3도는 본 발명에 따른 챠지펌프 회로의 블럭도.
제4도는 제3도의 정류회로의 상세 회로도.
제5도는 제3도의 챠지펌프 회로의 상세 회로도.
제6도는 제3도에 의한 특성 그래프.
* 도면의 주요부분에 대한 부호의 설명
11 : 펌프회로부 12 : 정류회로부
13 : 부하부
본 발명은 챠지펌프(charge pump)회로에 관한것으로, 특히 메모리 셀 내부적으로 비교적 빠른 시간안에 높은 전압을 유기시킬 필요가 있는 챠지펌프 회로에 관한 것이다.
일반적으로 챠지펌프 회로는 전원전압보다 높은 전압을 일시적으로 공급하기 위해 사용되는 회로이며, 예를들어 디램(DRAM)과 같은 반도체 소자의 백-바이어스(Back-bias)전압 발생기 또는 이피롬(EPROM), 이이피롬(EEPROM), 플레쉬 메모리 셀(Flash Memory cell)등에 프로그램 또는 소거(Write 또는 Erase)하기 위하여 필요한 전압 발생기 등에 사용된다. 그러면 제1도를 통해 종래의 챠지 펌프 회로를 설명하기로 한다.
종래의 챠지펌프 회로는 제1도에 도시된 바와같이 챠지펌프 회로는 크게 펌프회로부(5), 정류 회로부(6), 부하부(7)로 구성된다. 펌프 회로부(5)에서는 전원단자(Vcc)로부터 부하부(7)에 챠지된 전압을 공급하는 회로이고, 정류 회로부(6)에서는 부하부(7)에 목표로 하는 전압이 유기될수 있도록 만드는 회로부이다.
상기와 같은 종래의 챠지펌프 회로의 펌프회로부(5)는 초기에 각각의 펌프노드에 일정전압을 유지시켜주기 위한 다수의 소오싱 트랜지스터(Sourcing Transistor: Q01 내지 Q04)와, 제1및 제2클럭신호(PH1 및 PH2)에 따라 턴온/턴오프 되어 전하를 전달해 주는 다수의 전달 트랜지스터(Transfer Transistor: Q1 내지 Q4)와, 결합 캐패시터(Coupling Capacitor: C11, C12, C21, C22)로 각각 구성되는 펌핑 유니트(Pumping Unit: 1내지 4)들이 직렬구조로 접속된다. 이러한 펌프회로부(5)의 챠지펌핑 동작을 설명하면 다음과 같다.
상기 각각의 펌핑 유니트(1 내지 4)들은 서로 180°의 위상차를 갖는 투-페이서 클럭신호(Two-Phase Clock Signal)인 제1클럭신호(PH1)및 제2클럭신호(PH2)에 의해 구동된다. 제1클럭신호(PH1)가 로우(Low) 상태(즉, 0V)일때, 소오싱 트랜지스터(Q01, Q03 및 Q05)가 턴온(Turn on) 된 상태에서 결합 캐패시터(C11 및 C12)에는 전원전압(Vcc)이 충전 된다. 이어서 상기 제1클럭신호(PH1)가 하이(High)상태로 천이되고, 제2클럭 신호(PH1)는 로우상태인 시점이 되면, 상기 충전된 결합 캐패시터(C11 및 C12)는 방전을 시작하여 펌핑노드(K1 및 K3)의 전위는 상승되고, 이때 충전을 시작하는 결합 캐패시터(C21 및 C22)에는 상기 노드(K1 및 K3)로부터 전달 트랜지스터(Q1 및 Q3)를 통해 전달되는 전압 및 전원전압(Vcc)이 충전된다. 이와같은 펌핑동작이 클럭에 따라 진행되기 때문에 클럭의 횟수가 증가될수록 최종 출력단자(Vout)에는 일시적으로 전압이 상승 된다. 즉, 앞단에서 그 다음단으로 충전(Charge)을 계속해서 전달 트랜지스터를 통해 전달하는 것이다. 따라서 펌핑시간의 증가에 따라 각 펌핑노드들의 전위도 상승할 뿐만 아니라 첫단으로부터 최종단으로 갈수록 높은 전위를 갖게 된다. 앞단과 그 다음단의 전위 사이에는 일정량의 전위차가 존재하게 되는 것이다. 그러므로 주어진 시간내에 특정한 출력전압을 얻기 위해서는 특정한 갯수의 펌핑 유니트가 필요하다.
한편, 정류 회로부(6)내의 다이오드(d1)는 NMOS 트랜지스터(Q5)의 드레인과 벌크(bulk) 사이의 P-N 정션(junction) 역방향 다이오드로서 일정레벨(level)의 항복(breakdown)전압 특성을 가지고 있다. NMOS 트랜지스터 (Q5, ··Qn)들은 항복전압 레벨로 부터 목표로 하는 전압까지 전압강하를 위한 트랜지스터이다.
상기와 같이 구성된 종래의 챠지펌프 회로는 제2도와 같은 전압특성 곡선(curve)을 갖는다. 일반적으로, 항복(breakdown) 전압(Vbv)은 목표로하는 전압(VPg)보다도 높기때문에 전압강하를 위하여 트랜지스터(Q5‥Qn)들을 사용하게 되는데 그에따라 펌프회로부(5)의 출력단(OUT1)에 비해 정류회로부(6)의 출력단(OUT2)은 적어도 트랜지스터(Q5‥Qn)의 △V(n×Vtn)만큼 여기서, n : 트랜지스터의 갯수
Vtn: 트랜지스터의 문턱전압
시간상 지체가 생기게 되어 △t(t2-t1)의 지체 시간이 생기게 된다. 다시 말해서 NMOS 트랜지스터(Q5)의 드레인(게이트)전압이 문턱전압(Vtn) 이상이 되기 전까지는 NMOS트랜지스터(Q5)는 턴오프 되어 있는 상태이므로 부하부(7)로 챠지된 전압의 공급이 초기에는 전혀 생기지 않게 된다.
이와같이 동작되는 종래의 챠지펌프 회로는 필요한 전압을 억기 위해 전압강하 방식을 사용하므로써 정션 브레이크다운시 P-N 정션 트랜지스터에 의해 일부전압이 소모되어 전압 상승시간이 지연되는 단점이 있다.
따라서 본 발명은 전압강하 트랜지스터의 게이트 전압 상승속도를 드레인 전압 상승속도보다 빠르게 하여 펌프회로부의 출력단으로 부터 출력되는 챠지 전압이 부하부로 원활하게 공급 되도록 하여 지연시간 없이 부하부의 전압이 상승 되도록 하므로써, 상기한 단점을 해소할 수 있는 챠지펌프 회로를 제공 하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 제1및 제2클럭신호를 각각 입력으로 하는 제1및 제2 포지티브 챠지펌프가 병렬로 접속되는 펌프회로부와, 상기 펌프회로부의 제1출력단으로 부터 출력되는 챠지된 전압 및 상기 제1및 제2클럭신호를 입력으로 하는 정류회로부와, 상기 정류회로부의 제2출력단으로 부터 출력되는 챠지된 전압을 입력으로 하는 부하부로 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
제3도는 본 발명에 따른 챠지펌프 회로의 블럭도로서, 펌프회로부(11)는 제1및 제2클럭신호(PH1 및 PH2)를 각각 입력으로 하는 제1 및 제2 포지티브 챠지펌프(PQP1, PQP2)가 챠지된 전압의 효율적인 공급을 위하여 병렬로 접속된다. 제1및 제2포지티브 챠지펌프(PQP1, PQP2)의 입력펄스인 제1및 제2클럭신호(PH1 및 PH2)의 위상은 서로 180°의 위상차를 갖는 투-페이서 클럭신호 이며, 펌프회로부(11)의 제1출력단(OUT1)은 상기 제1및 제2클럭신호(PH1 및 PH2)를 입력으로 하는 정류 회로부(12)의 제2출력단(OUT2)을 통해 부하부(13)로 연결된다. 상기 부하부(13)의 캐패시터(CL)는 출력(Dout)을 모델링 하기위한 캐패시터 이다.
제4도는 제3도의 정류회로부의 상세 회로도로서, 드레인 전극(D)이 플로팅 되고 소오스 전극(S)이 노드(K3)에 접속되며 게이트전극이 접지에 접속되어 항복전압을 유도하는 트랜지스터(Qd10)와, 드레인 전극(D)이 플로팅 되고 소오스 전극(S)이 노드(K4)에 접속되며 게이트 전극이 접지에 접속되어 항복전압을 유도하는 트랜지스터(Qd20)와, 상기 노드(K3) 및 노드(K1)간에 직렬로 접속되어 상기 트랜지스터(Qd20)에 의해 생기는 항복 전압보다 높은 항복전압을 유도하기 위한 트랜지스터(Qd21, Qd22)들과, 상기 노드(K4) 및 노드(K2)간에 직렬로 접속되어 상기 트랜지스터(Qd10)에 의해 생기는 항복전압보다 높은 항복전압을 유도하기 위한 트랜지스터(Qd11, Qd12)들과, 제1출력단자(OUT1)및 제2출력단자(OUT2)간에 병렬로 접속되며 상기 노드(K1 및 K2)를 각각 입력으로 하는 트랜지스터 (Q2 및 Q1)와, 상기 제1출력단자(OUT1) 및 제2 출력단자(OUT2)간에 직렬로 접속되는 상기 노드(K2)를 입력으로 하는 트랜지스터(Q30)및 전압 강하를 위한 트랜지스터(Q31, Q32, …Q3n)와, 상기 트랜지스터(Q1,Q2,Q30)들의 드레인 전압 상승과는 독립적으로 게이트 전압을 상승시키기 위한 제1및 제2펌프회로(REG_PUMP1, REG_PUMP2)들로 구성된다.
이러한 정류회로부(12)는 드레인 전극(D)이 플로팅 되고 소오스 전극(S)이 노드(K3)에 접속 되며 게이트전극이 접지에 접속된 트랜지스터(Qd10)에 의해 임의의 항복전압이 유도되어 노드(K3)로 공급 된다. 또한 드레인 전극(D)이 플로팅 되고 소오스 전극(S)이 노드 (K4)에 접속되며 게이트 전극이 접지에 접속된 트랜지스터(Qd20)에 의해 유도된 항복전압이 노드(K4)로 공급 된다. 이때 트랜지스터(Qd21, Qd22)는 노드 (K1)의 전위를 상기 트랜지스터(Qd20)에 의해 생기는 항복전압보다 높은 항복전압으로 유도한다. 또한, 상기 노드(K4)및 노드(K2)간에 직렬로 접속되는 트랜지스터(Qd11, Qd12)는 노드(K2)의 전위를 상기 트랜지스터 (Qd10)에 의해 생기는 항복전압보다 높은 항복전압으로 유도한다. 여기서, 트랜지스터(Qd21, Qd22)및 트랜지스터(Qd11, Qd12)의 갯수는 원하는 항복전압의 크기에 따라 조정된다. 이때 제1및 제2클럭신호(PH1 및 PH2)를 각각 입력으로 하는 제1및 제2포지티브 챠지펌프(PQP1, PQP2)로 부터 챠지된 전압이 노드(K1 및 K2)로 공급된다. 그러므로 상기 노드 (K1 및 K2)를 입력으로 하는 트랜지스터(Q2, Q1 및 Q30)가 턴온되어 펌프회로부(11)의 제1출력단(OUT1)으로부터 출력되는 챠지된 전압이 정류회로부(12)의 제2출력단(OUT2)을 통해 부하부(13)로 공급된다.
제5도는 제4도의 정류회로부내의 제1및 제2펌프회로부(REG_PUMP1, REG_PUMP2)의 상세 회로도로서, 각의 펌핑노드(K11 내지 K14)에 일정전압을 유지시켜주기 위한 다수의 소오싱 트랜지스터(Q01 내지 Q04)와, 제1및 제2클럭신호(PH1 및 PH2)에 따라 턴온/턴오프 되어 전하를 전달해 주는 다수의 전달 트랜지스터(Q1 내지 Q4)와, 결합 캐패시터(C11, C12, C21, C22)로 각각 구성되는 펌핑 유니트(1 내지 4)들이 직렬구조로 접속된다. 이러한 펌프회로부의 챠지펌핑 동작은 제1도의 펌핑 동작과 동일함을 알 수 있다.
제6도는 본 발명의 결과로 얻은 출력 특성 곡선(Curve) 이다. 트랜지스터(Q1, Q2, Q30)의 게이트 전압의 빠른 전압상승 속도에 의하여 펌프회로부(11)의 제1출력단(OUT1)의 전압과 정류회로부(12)의 제2출력단(OUT2)의 전압 사이에 지체시간(△t)을 최소한으로 줄일 수 있다. 또한 목표로 하는 전압(Vpg)은 전압강하 트랜지스터(Q30, Q31, Q32…Q3n)들에 의해 결정된다.
상술한 바와같이 본 발명에 의하면 전압강하 트랜지스터의 게이트 전압 상승 속도를 드레인 전압 상승속도보다 빠르게 하여 펌프회로부의 출력단으로 부터 출력되는 챠지전압이 부하부로 원활하게 공급되도록 하여 지연시간 없이 부하부의 전압이 상승 되도록 하므로써, 챠지펌프 회로에서 정류회로부의 직렬다이오드들의 항복전압에 의해 초기에 손실되는 전압을 보상할 수 있어 전압 상승시간을 단축 시킬수 있다. 이로인해 생산성이 향상 되어 원가절감에 탁월한 효과가 있다.

Claims (4)

  1. 제1및 제2클럭신호를 각각 입력으로 하는 제1및 제2포지티브 챠지펌프가 병렬로 접속되는 펌프회로부와, 상기 펌프회로부의 제1출력단으로 부터 출력되는 챠지된 전압 및 상기 제1및 제2클럭신호를 입력으로 하는 정류회로부와, 상기 정류회로부의 제2출력단으로 부터 출력되는 챠지된 전압을 입력으로 하는 부하부로 구성되는 것을 특징으로 하는 챠지펌프 회로.
  2. 제1항에 있어서, 상기 제1및 제2클럭신호의 위상은 서로 180°의 위상차를 갖는 투-페이서 클럭신호인 것을 특징으로 하는 챠지펌프 회로.
  3. 제1항에 있어서, 상기 정류회로부는 드레인 전극이 플로팅 되고 소오스 전극이 노드 K3에 접속되며 게이트전극이 접지에 접속되어 항복전압을 유도하는 트랜지스터와, 드레인 전극이 플로팅 되고 소오스 전극이 노드 K4에 접속되며 게이트 전극이 접지에 접속되어 항복전압을 유도하는 트랜지스터와, 상기 각각의 노드 간에 직렬로 접속되어 상기 트랜지스터들에 의해 생기는 항복전압보다 높은 항복전압을 유도하기 위한 다수의 트랜지스터 들과, 제1출력단자 및 제2출력단자간에 병렬로 접속되며 상기 노드 K1 및 K2를 각각 입력으로 하는 각각의 트랜지스터와, 상기 제1출력단자 및 제2출력단자간에 직렬로 접속되는 상기 노드 K2를 입력으로 하는 트랜지스터 및 전압강하를 위한 트랜지스터들과, 상기 트랜지스터들의 드레인 전압 상승과는 독립적으로 게이트 전압을 상승시키기 위한 제1및 제2펌프회로 구성되는 것을 특징으로 하는 챠지펌프 회로.
  4. 제3항에 있어서, 상기 제1및 제2펌프회로는 초기에 각각의 펌프노드에 일정전압을 유지시켜주기 위한 다수의 소오싱 트랜지스터와, 상기 제1및 제2클럭신호에 따라 턴온/턴오프 되어 전하를 전달해 주는 다수의 전달 트랜지스터 및 결합 캐패시터로 각각 구성되는 펌핑 유니트가 직렬로 접속되는 것을 특징으로 하는 챠지펌프 회로.
KR1019960001663A 1996-01-26 1996-01-26 챠지펌프 회로 KR100193895B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960001663A KR100193895B1 (ko) 1996-01-26 1996-01-26 챠지펌프 회로
TW086100783A TW359877B (en) 1996-01-26 1997-01-24 Charge pump circuit
US08/789,088 US5796600A (en) 1996-01-26 1997-01-27 Charge pump circuit for improving a charging speed

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960001663A KR100193895B1 (ko) 1996-01-26 1996-01-26 챠지펌프 회로

Publications (2)

Publication Number Publication Date
KR970060230A KR970060230A (ko) 1997-08-12
KR100193895B1 true KR100193895B1 (ko) 1999-06-15

Family

ID=19450110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960001663A KR100193895B1 (ko) 1996-01-26 1996-01-26 챠지펌프 회로

Country Status (3)

Country Link
US (1) US5796600A (ko)
KR (1) KR100193895B1 (ko)
TW (1) TW359877B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100235958B1 (ko) * 1996-08-21 1999-12-15 김영환 반도체 메모리 장치의 복수 레벨 전압 발생기
KR100264959B1 (ko) * 1997-04-30 2000-10-02 윤종용 반도체 장치의 고전압발생회로
US7535281B2 (en) * 2006-09-29 2009-05-19 Micron Technology, Inc. Reduced time constant charge pump and method for charging a capacitive load

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4792705A (en) * 1986-03-14 1988-12-20 Western Digital Corporation Fast switching charge pump
JPS63290159A (ja) * 1987-05-20 1988-11-28 Matsushita Electric Ind Co Ltd 昇圧回路
KR940003301B1 (ko) * 1991-12-20 1994-04-20 주식회사 금성사 Ce버스 심볼 엔코딩 처리회로
US5270913A (en) * 1992-04-06 1993-12-14 D.C. Transformation, Inc. Compact and efficient transformerless power conversion system
JP2828881B2 (ja) * 1993-10-04 1998-11-25 沖電気工業株式会社 高圧電源回路
US5629843A (en) * 1993-10-15 1997-05-13 Micron Technology, Inc. Self compensating clamp circuit and method for limiting a potential at a pump circuit node
US5625544A (en) * 1996-04-25 1997-04-29 Programmable Microelectronics Corp. Charge pump

Also Published As

Publication number Publication date
TW359877B (en) 1999-06-01
US5796600A (en) 1998-08-18
KR970060230A (ko) 1997-08-12

Similar Documents

Publication Publication Date Title
TWI391805B (zh) 廣大範圍供應電壓之有效率的充電泵
US5841703A (en) Method and apparatus for removal of VT drop in the output diode of charge pumps
US20080143401A1 (en) Charge pump circuit
US6690227B2 (en) Charge pump circuit for use in high voltage generating circuit
US7514984B2 (en) Charge pumping circuit and direct current converting apparatus using the same
US20060152274A1 (en) Voltage generating/transferring circuit
US20070024349A1 (en) Semiconductor device having internal power supply voltage generation circuit
US6912159B2 (en) Boosting circuit and non-volatile semiconductor storage device containing the same
KR19980032459A (ko) Ｍｏｓ 전하 펌프 발생 및 레귤레이션 방법 및 장치
US6356137B1 (en) Voltage boost circuit with low power supply voltage
US20080122506A1 (en) High efficiency low cost bi-directional charge pump circuit for very low voltage applications
US7439792B2 (en) High voltage generation circuit and semiconductor device having the same
US5412257A (en) High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump
US6980047B1 (en) Low power high voltage ramp-up control circuit
US8421522B2 (en) High voltage generator and method of generating high voltage
EP1366560B1 (en) Power efficient integrated charge pumps using clock gating
CN211557142U (zh) 电荷泵调节电路
KR100193895B1 (ko) 챠지펌프 회로
US6437637B2 (en) Charge-pump circuit and control method thereof
KR19980027619A (ko) 네가티브 챠지펌프 회로
KR100564414B1 (ko) 반도체장치의 차지펌프
CN108696118B (zh) 增压电路及其中的基体的偏压方法
JPH0430207B2 (ko)
KR100908536B1 (ko) 고전압 발생기의 전류 소모 방지 장치
KR0154290B1 (ko) 챠지펌프 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120126

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee