JP2828881B2 - 高圧電源回路 - Google Patents
高圧電源回路Info
- Publication number
- JP2828881B2 JP2828881B2 JP5247824A JP24782493A JP2828881B2 JP 2828881 B2 JP2828881 B2 JP 2828881B2 JP 5247824 A JP5247824 A JP 5247824A JP 24782493 A JP24782493 A JP 24782493A JP 2828881 B2 JP2828881 B2 JP 2828881B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- diode
- circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/80—Details relating to power supplies, circuits boards, electrical connections
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、正負の出力を切り替え
るための高圧電源回路に関するものである。
るための高圧電源回路に関するものである。
【０００２】
【従来の技術】従来、正負の出力を切り替えための高圧
電源回路においては、正の出力用のトランジスタ及び負
の出力用のトランジスタを有しており、両トランジスタ
を選択的にオン・オフするようにしている。図２は従来
の高圧電源回路の第１の例を示す回路図である。
電源回路においては、正の出力用のトランジスタ及び負
の出力用のトランジスタを有しており、両トランジスタ
を選択的にオン・オフするようにしている。図２は従来
の高圧電源回路の第１の例を示す回路図である。
【０００３】図において、１１は制御回路、ＰＷＭ１は
正の出力用として前記制御回路１１によって発生させら
れたパルス幅変調信号、ＰＷＭ２は負の出力用として前
記制御回路１１によって発生させられたパルス幅変調信
号、Ｑ１は前記パルス幅変調信号ＰＷＭ１が入力される
正の出力用のトランジスタ、Ｑ２は前記パルス幅変調信
号ＰＷＭ２が入力される負の出力用のトランジスタ、Ｔ
１は正の出力用のトランス、Ｔ２は負の出力用のトラン
スである。
正の出力用として前記制御回路１１によって発生させら
れたパルス幅変調信号、ＰＷＭ２は負の出力用として前
記制御回路１１によって発生させられたパルス幅変調信
号、Ｑ１は前記パルス幅変調信号ＰＷＭ１が入力される
正の出力用のトランジスタ、Ｑ２は前記パルス幅変調信
号ＰＷＭ２が入力される負の出力用のトランジスタ、Ｔ
１は正の出力用のトランス、Ｔ２は負の出力用のトラン
スである。
【０００４】前記トランスＴ１において、一次側の巻線
は電源Ｖｃｃと前記トランジスタＱ１のコレクタの間に
接続され、二次側の巻線は正の出力用の整流回路１２に
接続される。該整流回路１２はダイオードＤ１及びコン
デンサＣ１から成り、該コンデンサＣ１と並列に負荷抵
抗Ｒ１が接続される。前記ダイオードＤ１はグラウンド
側から出力端子ＯＵＴ側に電流を流すことができるよう
な方向に接続される。
は電源Ｖｃｃと前記トランジスタＱ１のコレクタの間に
接続され、二次側の巻線は正の出力用の整流回路１２に
接続される。該整流回路１２はダイオードＤ１及びコン
デンサＣ１から成り、該コンデンサＣ１と並列に負荷抵
抗Ｒ１が接続される。前記ダイオードＤ１はグラウンド
側から出力端子ＯＵＴ側に電流を流すことができるよう
な方向に接続される。
【０００５】一方、前記トランスＴ２において、一次側
の巻線は電源Ｖｃｃと前記トランジスタＱ２のコレクタ
の間に接続され、二次側の巻線は負の出力用の整流回路
１３に接続される。該整流回路１３はダイオードＤ２及
びコンデンサＣ２から成り、該コンデンサＣ２と並列に
負荷抵抗Ｒ２が接続される。前記ダイオードＤ２は出力
端子ＯＵＴ側からグラウンド側に電流を流すことができ
るような方向に接続される。なお、前記負荷抵抗Ｒ１，
Ｒ２は前記出力端子ＯＵＴとグラウンドの間において互
いに直列に接続される。
の巻線は電源Ｖｃｃと前記トランジスタＱ２のコレクタ
の間に接続され、二次側の巻線は負の出力用の整流回路
１３に接続される。該整流回路１３はダイオードＤ２及
びコンデンサＣ２から成り、該コンデンサＣ２と並列に
負荷抵抗Ｒ２が接続される。前記ダイオードＤ２は出力
端子ＯＵＴ側からグラウンド側に電流を流すことができ
るような方向に接続される。なお、前記負荷抵抗Ｒ１，
Ｒ２は前記出力端子ＯＵＴとグラウンドの間において互
いに直列に接続される。
【０００６】また、抵抗Ｒ３，Ｒ４は前記出力端子ＯＵ
Ｔとグラウンドの間において互いに直列に接続され、抵
抗Ｒ３，Ｒ４間に発生させられた電圧による電圧フィー
ドバック信号ＳＧ１が前記制御回路１１に入力される。
前記構成の高圧電源回路において、前記パルス幅変調信
号ＰＷＭ１，ＰＷＭ２をトランジスタＱ１，Ｑ２に入力
し、該トランジスタＱ１，Ｑ２によってスイッチングさ
せられた電流をトランスＴ１，Ｔ２に流すと、ダイオー
ドＤ１及びコンデンサＣ１によって整流された正の出力
が出力端子ＯＵＴに発生させられ、ダイオードＤ２及び
コンデンサＣ２によって整流された負の出力が出力端子
ＯＵＴに発生させられる。
Ｔとグラウンドの間において互いに直列に接続され、抵
抗Ｒ３，Ｒ４間に発生させられた電圧による電圧フィー
ドバック信号ＳＧ１が前記制御回路１１に入力される。
前記構成の高圧電源回路において、前記パルス幅変調信
号ＰＷＭ１，ＰＷＭ２をトランジスタＱ１，Ｑ２に入力
し、該トランジスタＱ１，Ｑ２によってスイッチングさ
せられた電流をトランスＴ１，Ｔ２に流すと、ダイオー
ドＤ１及びコンデンサＣ１によって整流された正の出力
が出力端子ＯＵＴに発生させられ、ダイオードＤ２及び
コンデンサＣ２によって整流された負の出力が出力端子
ＯＵＴに発生させられる。
【０００７】図３は従来の高圧電源回路の第２の例を示
す回路図である。図において、１１は制御回路、ＰＷＭ
１は正の出力用として前記制御回路１１によって発生さ
せられたパルス幅変調信号、ＰＷＭ２は負の出力用とし
て前記制御回路１１によって発生させられたパルス幅変
調信号、Ｑ１は前記パルス幅変調信号ＰＷＭ１が入力さ
れる正の出力用のトランジスタ、Ｑ２は前記パルス幅変
調信号ＰＷＭ２が入力される負の出力用のトランジス
タ、Ｔ１は正の出力用のトランス、Ｔ２は負の出力用の
トランスである。
す回路図である。図において、１１は制御回路、ＰＷＭ
１は正の出力用として前記制御回路１１によって発生さ
せられたパルス幅変調信号、ＰＷＭ２は負の出力用とし
て前記制御回路１１によって発生させられたパルス幅変
調信号、Ｑ１は前記パルス幅変調信号ＰＷＭ１が入力さ
れる正の出力用のトランジスタ、Ｑ２は前記パルス幅変
調信号ＰＷＭ２が入力される負の出力用のトランジス
タ、Ｔ１は正の出力用のトランス、Ｔ２は負の出力用の
トランスである。
【０００８】前記トランスＴ１において、一次側の巻線
は電源Ｖｃｃと前記トランジスタＱ１のコレクタの間に
接続され、二次側の巻線は正の出力用の整流回路１２に
接続される。該整流回路１２はダイオードＤ１及びコン
デンサＣ１から成り、ダイオードＤ１及びコンデンサＣ
１と直列に負荷抵抗Ｒ５が接続される。前記ダイオード
Ｄ１はグラウンド側から出力端子ＯＵＴ側に電流を流す
ことができるような方向に接続される。
は電源Ｖｃｃと前記トランジスタＱ１のコレクタの間に
接続され、二次側の巻線は正の出力用の整流回路１２に
接続される。該整流回路１２はダイオードＤ１及びコン
デンサＣ１から成り、ダイオードＤ１及びコンデンサＣ
１と直列に負荷抵抗Ｒ５が接続される。前記ダイオード
Ｄ１はグラウンド側から出力端子ＯＵＴ側に電流を流す
ことができるような方向に接続される。
【０００９】一方、前記トランスＴ２において、一次側
の巻線は電源Ｖｃｃと前記トランジスタＱ２のコレクタ
の間に接続され、二次側の巻線は負の出力用の整流回路
１３に接続される。該整流回路１３はダイオードＤ２及
びコンデンサＣ２から成り、ダイオードＤ２及びコンデ
ンサＣ２と直列に負荷抵抗Ｒ６が接続される。前記ダイ
オードＤ２は出力端子ＯＵＴ側からグラウンド側に電流
を流すことができるような方向に接続される。なお、前
記負荷抵抗Ｒ５，Ｒ６は前記出力端子ＯＵＴとグラウン
ドの間において互いに並列に接続される。
の巻線は電源Ｖｃｃと前記トランジスタＱ２のコレクタ
の間に接続され、二次側の巻線は負の出力用の整流回路
１３に接続される。該整流回路１３はダイオードＤ２及
びコンデンサＣ２から成り、ダイオードＤ２及びコンデ
ンサＣ２と直列に負荷抵抗Ｒ６が接続される。前記ダイ
オードＤ２は出力端子ＯＵＴ側からグラウンド側に電流
を流すことができるような方向に接続される。なお、前
記負荷抵抗Ｒ５，Ｒ６は前記出力端子ＯＵＴとグラウン
ドの間において互いに並列に接続される。
【００１０】また、抵抗Ｒ３，Ｒ４は前記出力端子ＯＵ
Ｔとグラウンドの間において互いに直列に接続され、抵
抗Ｒ３，Ｒ４間に発生させられた電圧による電圧フィー
ドバック信号ＳＧ１が前記制御回路１１に入力される。
前記構成の高圧電源回路において、前記パルス幅変調信
号ＰＷＭ１，ＰＷＭ２をトランジスタＱ１，Ｑ２に入力
し、該トランジスタＱ１，Ｑ２によってスイッチングさ
せられた電流をトランスＴ１，Ｔ２に流すと、ダイオー
ドＤ１及びコンデンサＣ１によって整流された正の出力
が出力端子ＯＵＴに発生させられ、ダイオードＤ２及び
コンデンサＣ２によって整流された負の出力が出力端子
ＯＵＴに発生させられる。
Ｔとグラウンドの間において互いに直列に接続され、抵
抗Ｒ３，Ｒ４間に発生させられた電圧による電圧フィー
ドバック信号ＳＧ１が前記制御回路１１に入力される。
前記構成の高圧電源回路において、前記パルス幅変調信
号ＰＷＭ１，ＰＷＭ２をトランジスタＱ１，Ｑ２に入力
し、該トランジスタＱ１，Ｑ２によってスイッチングさ
せられた電流をトランスＴ１，Ｔ２に流すと、ダイオー
ドＤ１及びコンデンサＣ１によって整流された正の出力
が出力端子ＯＵＴに発生させられ、ダイオードＤ２及び
コンデンサＣ２によって整流された負の出力が出力端子
ＯＵＴに発生させられる。
【００１１】図４は従来の高圧電源回路の第３の例を示
す回路図である。図において、１１は制御回路、ＰＷＭ
１は正の出力用として前記制御回路１１によって発生さ
せられたパルス幅変調信号、ＰＷＭ２は負の出力用とし
て前記制御回路１１によって発生させられたパルス幅変
調信号、Ｑ１は前記パルス幅変調信号ＰＷＭ１が入力さ
れる正の出力用のトランジスタ、Ｑ２は前記パルス幅変
調信号ＰＷＭ２が入力される負の出力用のトランジス
タ、Ｔ１は正の出力用のトランス、Ｔ２は負の出力用の
トランスである。
す回路図である。図において、１１は制御回路、ＰＷＭ
１は正の出力用として前記制御回路１１によって発生さ
せられたパルス幅変調信号、ＰＷＭ２は負の出力用とし
て前記制御回路１１によって発生させられたパルス幅変
調信号、Ｑ１は前記パルス幅変調信号ＰＷＭ１が入力さ
れる正の出力用のトランジスタ、Ｑ２は前記パルス幅変
調信号ＰＷＭ２が入力される負の出力用のトランジス
タ、Ｔ１は正の出力用のトランス、Ｔ２は負の出力用の
トランスである。
【００１２】前記トランスＴ１において、一次側の巻線
は電源Ｖｃｃと前記トランジスタＱ１のコレクタの間に
接続され、二次側の巻線は正の出力用の整流回路１２に
接続される。該整流回路１２はダイオードＤ１及びコン
デンサＣ１から成り、前記ダイオードＤ１はグラウンド
側から出力端子ＯＵＴ側に電流を流すことができるよう
な方向に接続される。
は電源Ｖｃｃと前記トランジスタＱ１のコレクタの間に
接続され、二次側の巻線は正の出力用の整流回路１２に
接続される。該整流回路１２はダイオードＤ１及びコン
デンサＣ１から成り、前記ダイオードＤ１はグラウンド
側から出力端子ＯＵＴ側に電流を流すことができるよう
な方向に接続される。
【００１３】一方、前記トランスＴ２において、一次側
の巻線は電源Ｖｃｃと前記トランジスタＱ２のコレクタ
の間に接続され、二次側の巻線は負の出力用の整流回路
１３に接続される。該整流回路１３はダイオードＤ２及
びコンデンサＣ２から成り、前記ダイオードＤ２は出力
端子ＯＵＴ側からグラウンド側に電流を流すことができ
るような方向に接続される。
の巻線は電源Ｖｃｃと前記トランジスタＱ２のコレクタ
の間に接続され、二次側の巻線は負の出力用の整流回路
１３に接続される。該整流回路１３はダイオードＤ２及
びコンデンサＣ２から成り、前記ダイオードＤ２は出力
端子ＯＵＴ側からグラウンド側に電流を流すことができ
るような方向に接続される。
【００１４】また、整流回路１２，１３はスイッチ２１
を介して選択的に前記出力端子ＯＵＴに接続され、スイ
ッチ２１はリレー２２によって切り替えられるようにな
っている。該リレー２２は、電源Ｖｃｃとグラウンドの
間においてトランジスタＱ７と直列に接続され、トラン
ジスタＱ７に入力される制御信号ＣＴ１によって前記ス
イッチ２１を切り替えるようになっている。なお、Ｄ３
はリレー２２用のダイオードである。
を介して選択的に前記出力端子ＯＵＴに接続され、スイ
ッチ２１はリレー２２によって切り替えられるようにな
っている。該リレー２２は、電源Ｖｃｃとグラウンドの
間においてトランジスタＱ７と直列に接続され、トラン
ジスタＱ７に入力される制御信号ＣＴ１によって前記ス
イッチ２１を切り替えるようになっている。なお、Ｄ３
はリレー２２用のダイオードである。
【００１５】前記構成の高圧電源回路において、前記パ
ルス幅変調信号ＰＷＭ１，ＰＷＭ２をトランジスタＱ
１，Ｑ２に入力し、該トランジスタＱ１，Ｑ２によって
スイッチングさせられた電流をトランスＴ１，Ｔ２に流
すと、ダイオードＤ１及びコンデンサＣ１によって整流
された正の出力が出力端子ＯＵＴに発生させられ、ダイ
オードＤ２及びコンデンサＣ２によって整流された負の
出力が出力端子ＯＵＴに発生させられる。
ルス幅変調信号ＰＷＭ１，ＰＷＭ２をトランジスタＱ
１，Ｑ２に入力し、該トランジスタＱ１，Ｑ２によって
スイッチングさせられた電流をトランスＴ１，Ｔ２に流
すと、ダイオードＤ１及びコンデンサＣ１によって整流
された正の出力が出力端子ＯＵＴに発生させられ、ダイ
オードＤ２及びコンデンサＣ２によって整流された負の
出力が出力端子ＯＵＴに発生させられる。
【００１６】
【発明が解決しようとする課題】しかしながら、前記従
来の高圧電源回路においては、第１、第２の例の場合、
正の出力用の回路が正の出力を発生させる際に負の出力
用の回路の影響を受けることがないように負の出力用の
回路に負荷抵抗Ｒ２，Ｒ６が配設され、反対に負の出力
用の回路が負の出力を発生させる際に正の出力用の回路
の影響を受けることがないように正の出力用の回路に負
荷抵抗Ｒ１，Ｒ５が配設されるので、高圧電源回路の出
力負荷特性（レギュレーション）が悪くなってしまう。
来の高圧電源回路においては、第１、第２の例の場合、
正の出力用の回路が正の出力を発生させる際に負の出力
用の回路の影響を受けることがないように負の出力用の
回路に負荷抵抗Ｒ２，Ｒ６が配設され、反対に負の出力
用の回路が負の出力を発生させる際に正の出力用の回路
の影響を受けることがないように正の出力用の回路に負
荷抵抗Ｒ１，Ｒ５が配設されるので、高圧電源回路の出
力負荷特性（レギュレーション）が悪くなってしまう。
【００１７】すなわち、第１の例の場合、ダイオードＤ
１，Ｄ２が互いに逆方向に直列に接続されるので、正の
出力用の回路が正の出力を発生させる際に負の出力用の
回路の負荷抵抗Ｒ２を介して出力電流が流れ、負の出力
用の回路が負の出力を発生させる際に正の出力用の回路
の負荷抵抗Ｒ１を介して出力電流が流れる。また、第２
の例の場合、ダイオードＤ１，Ｄ２が互いに逆方向に並
列に接続されるので、正の出力用の回路と負の出力用の
回路が互いに短絡し合うのを防止するために整流回路１
２，１３は負荷抵抗Ｒ５，Ｒ６を介して出力電流を流す
ようにしている。
１，Ｄ２が互いに逆方向に直列に接続されるので、正の
出力用の回路が正の出力を発生させる際に負の出力用の
回路の負荷抵抗Ｒ２を介して出力電流が流れ、負の出力
用の回路が負の出力を発生させる際に正の出力用の回路
の負荷抵抗Ｒ１を介して出力電流が流れる。また、第２
の例の場合、ダイオードＤ１，Ｄ２が互いに逆方向に並
列に接続されるので、正の出力用の回路と負の出力用の
回路が互いに短絡し合うのを防止するために整流回路１
２，１３は負荷抵抗Ｒ５，Ｒ６を介して出力電流を流す
ようにしている。
【００１８】したがって、第１、第２の例のいずれも負
荷抵抗Ｒ１，Ｒ２，Ｒ５，Ｒ６を介して出力電流が流れ
るので、出力電流が増加すると出力電圧が低下してしま
う。そこで、出力電圧を抵抗Ｒ３，Ｒ４によって分圧
し、分圧された電圧を電圧フィードバック信号ＳＧ１と
して制御回路１１にフィードバックし、パルス幅変調信
号ＰＷＭ１，ＰＷＭ２のパルス幅を制御することによっ
て出力電圧を維持するようにしている。したがって、高
圧電源回路が複雑になり、大型化し、コストが高くなっ
てしまう。
荷抵抗Ｒ１，Ｒ２，Ｒ５，Ｒ６を介して出力電流が流れ
るので、出力電流が増加すると出力電圧が低下してしま
う。そこで、出力電圧を抵抗Ｒ３，Ｒ４によって分圧
し、分圧された電圧を電圧フィードバック信号ＳＧ１と
して制御回路１１にフィードバックし、パルス幅変調信
号ＰＷＭ１，ＰＷＭ２のパルス幅を制御することによっ
て出力電圧を維持するようにしている。したがって、高
圧電源回路が複雑になり、大型化し、コストが高くなっ
てしまう。
【００１９】また、第３の例の場合、抵抗を介して出力
電流が流れるようになっていないので、高圧電源回路の
出力負荷特性が悪くなることはないが、正の出力と負の
出力を切り替えるためのリレー２２が必要になり、高圧
電源回路が大型化し、コストが高くなってしまう。さら
に、第１、第２、第３の例のいずれも、巻線の巻方向を
出力の極性に対応させるために複数のトランスＴ１，Ｔ
２が必要であり、しかも、いずれも高電圧用のものを使
用する必要があるので高圧電源回路が複雑になり、大型
化し、コストが高くなってしまう。
電流が流れるようになっていないので、高圧電源回路の
出力負荷特性が悪くなることはないが、正の出力と負の
出力を切り替えるためのリレー２２が必要になり、高圧
電源回路が大型化し、コストが高くなってしまう。さら
に、第１、第２、第３の例のいずれも、巻線の巻方向を
出力の極性に対応させるために複数のトランスＴ１，Ｔ
２が必要であり、しかも、いずれも高電圧用のものを使
用する必要があるので高圧電源回路が複雑になり、大型
化し、コストが高くなってしまう。
【００２０】本発明は、前記従来の高圧電源回路の問題
点を解決して、出力負荷特性が悪くなることがなく、簡
素化して小型化することができるとともに、コストを低
くすることができる高圧電源回路を提供することを目的
とする。
点を解決して、出力負荷特性が悪くなることがなく、簡
素化して小型化することができるとともに、コストを低
くすることができる高圧電源回路を提供することを目的
とする。
【００２１】
【課題を解決するための手段】そのために、本発明の高
圧電源回路においては、少なくともコイルを備えた共振
回路を有し、該共振回路に発振用スイッチング手段が接
続されるとともに、コンデンサ及びダイオードから成る
倍電圧整流回路が接続される。そして、該倍電圧整流回
路のダイオードの零電位側に出力切替用スイッチング手
段が接続される。
圧電源回路においては、少なくともコイルを備えた共振
回路を有し、該共振回路に発振用スイッチング手段が接
続されるとともに、コンデンサ及びダイオードから成る
倍電圧整流回路が接続される。そして、該倍電圧整流回
路のダイオードの零電位側に出力切替用スイッチング手
段が接続される。
【００２２】本発明の他の高圧電源回路においては、前
記倍電圧整流回路は複数配設され、出力端子を共通とす
る。
記倍電圧整流回路は複数配設され、出力端子を共通とす
る。
【００２３】
【作用】本発明によれば、前記のように高圧電源回路に
おいては、少なくともコイルを備えた共振回路が配設さ
れ、該共振回路に発振用スイッチング手段が接続される
とともに、コンデンサ及びダイオードから成る倍電圧整
流回路が接続される。したがって、前記発振用スイッチ
ング手段をオン・オフさせることによって、前記共振回
路において共振電圧が発生させられ、該共振電圧が倍電
圧整流回路によって倍電圧整流される。
おいては、少なくともコイルを備えた共振回路が配設さ
れ、該共振回路に発振用スイッチング手段が接続される
とともに、コンデンサ及びダイオードから成る倍電圧整
流回路が接続される。したがって、前記発振用スイッチ
ング手段をオン・オフさせることによって、前記共振回
路において共振電圧が発生させられ、該共振電圧が倍電
圧整流回路によって倍電圧整流される。
【００２４】そして、該倍電圧整流回路のダイオードの
零電位側に出力切替用スイッチング手段が接続される。
該出力切替用スイッチング手段をオン・オフさせること
によって、出力端子に出力が選択的に発生させられる。
本発明の他の高圧電源回路においては、前記倍電圧整流
回路は複数配設され、出力端子を共通とする。この場
合、正の出力及び負の出力を共通の出力端子に発生させ
ることができる。
零電位側に出力切替用スイッチング手段が接続される。
該出力切替用スイッチング手段をオン・オフさせること
によって、出力端子に出力が選択的に発生させられる。
本発明の他の高圧電源回路においては、前記倍電圧整流
回路は複数配設され、出力端子を共通とする。この場
合、正の出力及び負の出力を共通の出力端子に発生させ
ることができる。
【００２５】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の第１の実施例に
おける高圧電源回路を示す図、図５は本発明の第１の実
施例における高圧電源回路のタイムチャートである。図
において、Ｌ１はコイル、Ｄ４はダイオード、Ｑ３は発
振用スイッチング手段としてのトランジスタであり、前
記コイルＬ１、ダイオードＤ４及びトランジスタＱ３が
電源Ｖｃｃとグラウンドの間において直列に接続され
る。また、前記コイルＬ１と並列にコンデンサＣ４が接
続されて共振回路が形成される。
ながら詳細に説明する。図１は本発明の第１の実施例に
おける高圧電源回路を示す図、図５は本発明の第１の実
施例における高圧電源回路のタイムチャートである。図
において、Ｌ１はコイル、Ｄ４はダイオード、Ｑ３は発
振用スイッチング手段としてのトランジスタであり、前
記コイルＬ１、ダイオードＤ４及びトランジスタＱ３が
電源Ｖｃｃとグラウンドの間において直列に接続され
る。また、前記コイルＬ１と並列にコンデンサＣ４が接
続されて共振回路が形成される。
【００２６】そして、前記トランジスタＱ３のベースに
はパルス幅変調信号ＰＷＭが入力される。該パルス幅変
調信号ＰＷＭによって発生させられるベース電圧ＶB1の
電位が図５に示すように変化すると、前記トランジスタ
Ｑ３はオン・オフを繰り返す。すなわち、トランジスタ
Ｑ３がオンになると、コレクタ電流ｉC がコンデンサＣ
４を充電しながら ｉC ＝（ＶCC／Ｌ）・ｔ のように徐々に増加する。なお、ＶCCは電源Ｖｃｃの電
圧、ＬはコイルＬ１のインダクタンス、ｔは時間であ
る。この場合、トランジスタＱ３がオンになった直後
は、図５に示すようにコレクタ電流ｉC にはトランジス
タＱ３のオフの間の共振電圧ＶL1による共振電流の影響
が残る。
はパルス幅変調信号ＰＷＭが入力される。該パルス幅変
調信号ＰＷＭによって発生させられるベース電圧ＶB1の
電位が図５に示すように変化すると、前記トランジスタ
Ｑ３はオン・オフを繰り返す。すなわち、トランジスタ
Ｑ３がオンになると、コレクタ電流ｉC がコンデンサＣ
４を充電しながら ｉC ＝（ＶCC／Ｌ）・ｔ のように徐々に増加する。なお、ＶCCは電源Ｖｃｃの電
圧、ＬはコイルＬ１のインダクタンス、ｔは時間であ
る。この場合、トランジスタＱ３がオンになった直後
は、図５に示すようにコレクタ電流ｉC にはトランジス
タＱ３のオフの間の共振電圧ＶL1による共振電流の影響
が残る。
【００２７】続いて、トランジスタＱ３がオフになる
と、コイルＬ１に蓄積されたエネルギによって前記共振
回路に共振電圧ＶL1が発生させられる。この時、該共振
電圧Ｖ L1は正負両方向に振れる。そこで、前記トランジ
スタＱ３に負の電圧が印加されないようにダイオードＤ
４が配設される。また、前記コイルＬ１とダイオードＤ
４の間に正の出力用の倍電圧整流回路３１及び負の出力
用の倍電圧整流回路３２が互いに並列に結線される。
と、コイルＬ１に蓄積されたエネルギによって前記共振
回路に共振電圧ＶL1が発生させられる。この時、該共振
電圧Ｖ L1は正負両方向に振れる。そこで、前記トランジ
スタＱ３に負の電圧が印加されないようにダイオードＤ
４が配設される。また、前記コイルＬ１とダイオードＤ
４の間に正の出力用の倍電圧整流回路３１及び負の出力
用の倍電圧整流回路３２が互いに並列に結線される。
【００２８】前記倍電圧整流回路３１は、入力側の分岐
ラインａに接続されたコンデンサＣ１１、該コンデンサ
Ｃ１１の零電位側に接続されたダイオードＤ１１、該ダ
イオードＤ１１の零電位側に接続された第１の出力切替
用スイッチング手段としてのトライアックＱ１１、前記
コンデンサＣ１１とダイオードＤ１１の間に結線された
ダイオードＤ１２、及び該ダイオードＤ１２の零電位側
に接続されたコンデンサＣ１２から成り、ダイオードＤ
１２とコンデンサＣ１２の間に出力端子ＯＵＴ１が結線
される。前記ダイオードＤ１１，Ｄ１２はグラウンド側
から出力端子ＯＵＴ１側に電流が流れるような方向に接
続される。
ラインａに接続されたコンデンサＣ１１、該コンデンサ
Ｃ１１の零電位側に接続されたダイオードＤ１１、該ダ
イオードＤ１１の零電位側に接続された第１の出力切替
用スイッチング手段としてのトライアックＱ１１、前記
コンデンサＣ１１とダイオードＤ１１の間に結線された
ダイオードＤ１２、及び該ダイオードＤ１２の零電位側
に接続されたコンデンサＣ１２から成り、ダイオードＤ
１２とコンデンサＣ１２の間に出力端子ＯＵＴ１が結線
される。前記ダイオードＤ１１，Ｄ１２はグラウンド側
から出力端子ＯＵＴ１側に電流が流れるような方向に接
続される。
【００２９】一方、前記倍電圧整流回路３２は、入力側
の分岐ラインａに接続されたコンデンサＣ２１、該コン
デンサＣ２１の零電位側に接続されたダイオードＤ２
１、該ダイオードＤ２１の零電位側に接続された第２の
出力切替用スイッチング手段としてのサイリスタＱ２
１、前記コンデンサＣ２１とダイオードＤ２１の間に結
線されたダイオードＤ２２、及び該ダイオードＤ２２の
零電位側に接続されたコンデンサＣ２２から成り、ダイ
オードＤ２２とコンデンサＣ２２の間に出力端子ＯＵＴ
２が結線される。前記ダイオードＤ２１，Ｄ２２は出力
端子ＯＵＴ２側からグラウンド側に電流が流れるような
方向に接続される。
の分岐ラインａに接続されたコンデンサＣ２１、該コン
デンサＣ２１の零電位側に接続されたダイオードＤ２
１、該ダイオードＤ２１の零電位側に接続された第２の
出力切替用スイッチング手段としてのサイリスタＱ２
１、前記コンデンサＣ２１とダイオードＤ２１の間に結
線されたダイオードＤ２２、及び該ダイオードＤ２２の
零電位側に接続されたコンデンサＣ２２から成り、ダイ
オードＤ２２とコンデンサＣ２２の間に出力端子ＯＵＴ
２が結線される。前記ダイオードＤ２１，Ｄ２２は出力
端子ＯＵＴ２側からグラウンド側に電流が流れるような
方向に接続される。
【００３０】なお、出力の異なる図示しない他の倍電圧
整流回路を、前記倍電圧整流回路３１，３２と並列に更
に結線することもできる。また、各倍電圧整流回路３
１，３２はいずれも１段の倍電圧整流回路から成ってい
るが、ダイオード及びコンデンサの組を複数組直列に接
続することによって複数段の倍電圧整流回路を形成する
ことができる。さらに、前記第１、第２の出力切替用ス
イッチング手段としてトランジスタ、ＦＥＴ等のスイッ
チング素子を使用することもできる。
整流回路を、前記倍電圧整流回路３１，３２と並列に更
に結線することもできる。また、各倍電圧整流回路３
１，３２はいずれも１段の倍電圧整流回路から成ってい
るが、ダイオード及びコンデンサの組を複数組直列に接
続することによって複数段の倍電圧整流回路を形成する
ことができる。さらに、前記第１、第２の出力切替用ス
イッチング手段としてトランジスタ、ＦＥＴ等のスイッ
チング素子を使用することもできる。
【００３１】そして、前記共振回路に発生させられた共
振電圧ＶL1は、分岐ラインａを介して前記倍電圧整流回
路３１，３２に入力され、該倍電圧整流回路３１，３２
において倍電圧整流され、倍電圧整流回路３１の場合は
正の出力を出力端子ＯＵＴ１に、倍電圧整流回路３２の
場合は負の出力を出力端子ＯＵＴ２に発生させる。とこ
ろで、前記コイルＬ１及びコンデンサＣ４によって共振
回路が形成されるようになっているが、コイルＬ１が分
布容量を有するとともに、コイルＬ１にコンデンサＣ１
１，Ｃ２１が接続されているので、コンデンサＣ４を省
略することもできる。
振電圧ＶL1は、分岐ラインａを介して前記倍電圧整流回
路３１，３２に入力され、該倍電圧整流回路３１，３２
において倍電圧整流され、倍電圧整流回路３１の場合は
正の出力を出力端子ＯＵＴ１に、倍電圧整流回路３２の
場合は負の出力を出力端子ＯＵＴ２に発生させる。とこ
ろで、前記コイルＬ１及びコンデンサＣ４によって共振
回路が形成されるようになっているが、コイルＬ１が分
布容量を有するとともに、コイルＬ１にコンデンサＣ１
１，Ｃ２１が接続されているので、コンデンサＣ４を省
略することもできる。
【００３２】そこで、これらのコンデンサＣ４，Ｃ１
１，Ｃ２１の容量の和をＣとし、トランジスタＱ３がオ
フの時のコレクタ電流ｉC をｉCOとすると、共振電圧Ｖ
L1のピーク電圧ＶL1peakは
１，Ｃ２１の容量の和をＣとし、トランジスタＱ３がオ
フの時のコレクタ電流ｉC をｉCOとすると、共振電圧Ｖ
L1のピーク電圧ＶL1peakは
【００３３】
【数１】
【００３４】となる。そして、例えば、コイルＬ１とし
てインダクタンスＬが２〔ｍＨ〕の安価な空心コイルを
使用し、電源Ｖｃｃの電圧ＶCCを５〔Ｖ〕とし、パルス
幅変調信号ＰＷＭを周波数が５〔ｋＨｚ〕で１／２デュ
ーティの矩形（くけい）波とすると、コレクタ電流ｉC
のピーク値ｉCOpeakは ｉCOpeak＝（５／２×１０-3）×（１／５×１０3 ）×１／２ ＝０．２５〔Ａ〕 ＝２５０〔ｍＡ〕 となる。また、前記容量の和Ｃが８００〔ｐＦ〕である
場合、共振電圧ＶL1のピーク電圧ＶL1peakは
てインダクタンスＬが２〔ｍＨ〕の安価な空心コイルを
使用し、電源Ｖｃｃの電圧ＶCCを５〔Ｖ〕とし、パルス
幅変調信号ＰＷＭを周波数が５〔ｋＨｚ〕で１／２デュ
ーティの矩形（くけい）波とすると、コレクタ電流ｉC
のピーク値ｉCOpeakは ｉCOpeak＝（５／２×１０-3）×（１／５×１０3 ）×１／２ ＝０．２５〔Ａ〕 ＝２５０〔ｍＡ〕 となる。また、前記容量の和Ｃが８００〔ｐＦ〕である
場合、共振電圧ＶL1のピーク電圧ＶL1peakは
【００３５】
【数２】
【００３６】となる。このように、大型で高価なトラン
スを使用することなく、４００〔Ｖ〕に近い出力を発生
させることができる。この場合、前記トライアックＱ１
１に制御信号ＣＴ１を入力することによって倍電圧整流
回路３１を、サイリスタＱ２１に制御信号ＣＴ２を入力
することによって倍電圧整流回路３２を作動させること
ができる。
スを使用することなく、４００〔Ｖ〕に近い出力を発生
させることができる。この場合、前記トライアックＱ１
１に制御信号ＣＴ１を入力することによって倍電圧整流
回路３１を、サイリスタＱ２１に制御信号ＣＴ２を入力
することによって倍電圧整流回路３２を作動させること
ができる。
【００３７】すなわち、制御信号ＣＴ１，ＣＴ２が入力
されないと、トライアックＱ１１及びサイリスタＱ２１
がオフになり、ダイオードＤ１１，Ｄ２１の電圧を０
〔Ｖ〕に決定することができず、ダイオードＤ１１のア
ノード側及びダイオードＤ２１のカソード側が開放端に
なってしまう。したがって、コンデンサＣ１１，Ｃ２１
のダイオードＤ１１，Ｄ２１側の端子の電位を決定する
ことができず、出力端子ＯＵＴ１，ＯＵＴ２には出力が
発生しない。
されないと、トライアックＱ１１及びサイリスタＱ２１
がオフになり、ダイオードＤ１１，Ｄ２１の電圧を０
〔Ｖ〕に決定することができず、ダイオードＤ１１のア
ノード側及びダイオードＤ２１のカソード側が開放端に
なってしまう。したがって、コンデンサＣ１１，Ｃ２１
のダイオードＤ１１，Ｄ２１側の端子の電位を決定する
ことができず、出力端子ＯＵＴ１，ＯＵＴ２には出力が
発生しない。
【００３８】このように、トライアックＱ１１及びサイ
リスタＱ２１のオン・オフによって出力端子ＯＵＴ１，
ＯＵＴ２における出力の発生の有無を制御することがで
きる。ところで、この種の高圧電源回路が搭載される機
器、例えば、電子写真プリンタはマイクロコンピュータ
によって制御され、そのために＋５〔Ｖ〕の制御用の電
圧が発生させられる。したがって、前記マイクロコンピ
ュータによって制御信号ＣＴ１，ＣＴ２を発生させる
と、ホトカプラや絶縁トランス等の信号伝達手段を使用
する必要がなくなり、高圧電源回路を簡素化することが
できる。
リスタＱ２１のオン・オフによって出力端子ＯＵＴ１，
ＯＵＴ２における出力の発生の有無を制御することがで
きる。ところで、この種の高圧電源回路が搭載される機
器、例えば、電子写真プリンタはマイクロコンピュータ
によって制御され、そのために＋５〔Ｖ〕の制御用の電
圧が発生させられる。したがって、前記マイクロコンピ
ュータによって制御信号ＣＴ１，ＣＴ２を発生させる
と、ホトカプラや絶縁トランス等の信号伝達手段を使用
する必要がなくなり、高圧電源回路を簡素化することが
できる。
【００３９】ところが、本実施例においては、各倍電圧
整流回路３１の出力端子ＯＵＴ１に正の出力を発生さ
せ、前記倍電圧整流回路３２の出力端子ＯＵＴ２に負の
出力を発生させるようにしているので、各倍電圧整流回
路３１，３２にスイッチング手段を配設する場合、倍電
圧整流回路３１のスイッチング手段には負の電圧が印加
され、倍電圧整流回路３２のスイッチング手段には正の
電圧が印加されることになる。
整流回路３１の出力端子ＯＵＴ１に正の出力を発生さ
せ、前記倍電圧整流回路３２の出力端子ＯＵＴ２に負の
出力を発生させるようにしているので、各倍電圧整流回
路３１，３２にスイッチング手段を配設する場合、倍電
圧整流回路３１のスイッチング手段には負の電圧が印加
され、倍電圧整流回路３２のスイッチング手段には正の
電圧が印加されることになる。
【００４０】そこで、前述したように、第１の出力切替
用スイッチング手段としてトライアックＱ１１を使用
し、第２の出力切替用スイッチング手段としてサイリス
タＱ２１を使用することによって、極性が正の制御信号
ＣＴ１を使用してトライアックＱ１１をオン・オフさ
せ、極性が正の制御信号ＣＴ２を使用してサイリスタＱ
２１をオン・オフさせることができるようにしている。
また、トライアックＱ１１及びサイリスタＱ２１を使用
することによって、前記倍電圧整流回路３１，３２の耐
圧性を向上させることもできる。
用スイッチング手段としてトライアックＱ１１を使用
し、第２の出力切替用スイッチング手段としてサイリス
タＱ２１を使用することによって、極性が正の制御信号
ＣＴ１を使用してトライアックＱ１１をオン・オフさ
せ、極性が正の制御信号ＣＴ２を使用してサイリスタＱ
２１をオン・オフさせることができるようにしている。
また、トライアックＱ１１及びサイリスタＱ２１を使用
することによって、前記倍電圧整流回路３１，３２の耐
圧性を向上させることもできる。
【００４１】なお、第２の出力切替用スイッチング手段
としてスイッチングの応答速度が十分に高いサイリスタ
Ｑ２１を使用すると、スイッチングの際に電流が逆方向
に流れるのを防止することができる。したがって、前記
共振回路の共振周波数によっては、ダイオードＤ２１を
省略し、高圧電源回路を更に簡単化することもできる。
としてスイッチングの応答速度が十分に高いサイリスタ
Ｑ２１を使用すると、スイッチングの際に電流が逆方向
に流れるのを防止することができる。したがって、前記
共振回路の共振周波数によっては、ダイオードＤ２１を
省略し、高圧電源回路を更に簡単化することもできる。
【００４２】次に、本発明の第２の実施例について説明
する。図６は本発明の第２の実施例における高圧電源回
路を示す図、図７は本発明の第２の実施例における高圧
電源回路のタイムチャートである。図において、Ｌ２，
Ｌ３はコイル、Ｄ５，Ｄ６はダイオード、Ｑ４は第１の
発振用スイッチング手段としてのトランジスタ、Ｑ５は
第２の発振用スイッチング手段としてのトランジスタで
ある。前記コイルＬ２、ダイオードＤ５及びトランジス
タＱ４が、また、コイルＬ３、ダイオードＤ６及びトラ
ンジスタＱ５が電源Ｖｃｃとグラウンドの間に直列に接
続される。そして、前記コイルＬ２と並列にコンデンサ
Ｃ５が、コイルＬ３と並列にコンデンサＣ６が接続され
て共振回路が形成される。さらに、前記トランジスタＱ
４のコレクタ・エミッタ間にツェナーダイオードＤＺ１
が、トランジスタＱ５のコレクタ・エミッタ間にツェナ
ーダイオードＤＺ２が接続される。
する。図６は本発明の第２の実施例における高圧電源回
路を示す図、図７は本発明の第２の実施例における高圧
電源回路のタイムチャートである。図において、Ｌ２，
Ｌ３はコイル、Ｄ５，Ｄ６はダイオード、Ｑ４は第１の
発振用スイッチング手段としてのトランジスタ、Ｑ５は
第２の発振用スイッチング手段としてのトランジスタで
ある。前記コイルＬ２、ダイオードＤ５及びトランジス
タＱ４が、また、コイルＬ３、ダイオードＤ６及びトラ
ンジスタＱ５が電源Ｖｃｃとグラウンドの間に直列に接
続される。そして、前記コイルＬ２と並列にコンデンサ
Ｃ５が、コイルＬ３と並列にコンデンサＣ６が接続され
て共振回路が形成される。さらに、前記トランジスタＱ
４のコレクタ・エミッタ間にツェナーダイオードＤＺ１
が、トランジスタＱ５のコレクタ・エミッタ間にツェナ
ーダイオードＤＺ２が接続される。
【００４３】また、前記トランジスタＱ４にはパルス幅
変調信号ＰＷＭ１が入力され、該パルス幅変調信号ＰＷ
Ｍ１によって発生させられるベース電圧ＶB2の電位が変
化すると、前記トランジスタＱ４はオン・オフを繰り返
す。一方、前記トランジスタＱ５にはパルス幅変調信号
ＰＷＭ２が入力され、該パルス幅変調信号ＰＷＭ２によ
って発生させられるベース電圧ＶB3の電位が変化する
と、前記トランジスタＱ５はオン・オフを繰り返す。
変調信号ＰＷＭ１が入力され、該パルス幅変調信号ＰＷ
Ｍ１によって発生させられるベース電圧ＶB2の電位が変
化すると、前記トランジスタＱ４はオン・オフを繰り返
す。一方、前記トランジスタＱ５にはパルス幅変調信号
ＰＷＭ２が入力され、該パルス幅変調信号ＰＷＭ２によ
って発生させられるベース電圧ＶB3の電位が変化する
と、前記トランジスタＱ５はオン・オフを繰り返す。
【００４４】また、前記コイルＬ２とダイオードＤ５の
間に正の出力用の倍電圧整流回路３５が、前記コイルＬ
３とダイオードＤ６の間に負の出力用の倍電圧整流回路
３６が互いに並列に結線される。この場合、倍電圧整流
回路３５，３６の出力側を結線してワイヤードオアと
し、共通の出力端子ＯＵＴに出力を発生させるようにし
ている。
間に正の出力用の倍電圧整流回路３５が、前記コイルＬ
３とダイオードＤ６の間に負の出力用の倍電圧整流回路
３６が互いに並列に結線される。この場合、倍電圧整流
回路３５，３６の出力側を結線してワイヤードオアと
し、共通の出力端子ＯＵＴに出力を発生させるようにし
ている。
【００４５】前記倍電圧整流回路３５は、入力側の分岐
ラインｂに接続されたコンデンサＣ１１、該コンデンサ
Ｃ１１の零電位側に接続されたダイオードＤ１１、該ダ
イオードＤ１１の零電位側に接続された第１の出力切替
用スイッチング手段としてのトライアックＱ１１、前記
コンデンサＣ１１とダイオードＤ１１の間に結線された
ダイオードＤ１２、及び該ダイオードＤ１２の零電位側
に接続された正の出力用及び負の出力用の共通のコンデ
ンサＣ１２から成り、ダイオードＤ１２とコンデンサＣ
１２の間に正の出力用及び負の出力用の共通の出力端子
ＯＵＴが結線される。前記ダイオードＤ１１，Ｄ１２は
出力端子ＯＵＴ側からグラウンド側に電流が流れるよう
な方向に接続される。
ラインｂに接続されたコンデンサＣ１１、該コンデンサ
Ｃ１１の零電位側に接続されたダイオードＤ１１、該ダ
イオードＤ１１の零電位側に接続された第１の出力切替
用スイッチング手段としてのトライアックＱ１１、前記
コンデンサＣ１１とダイオードＤ１１の間に結線された
ダイオードＤ１２、及び該ダイオードＤ１２の零電位側
に接続された正の出力用及び負の出力用の共通のコンデ
ンサＣ１２から成り、ダイオードＤ１２とコンデンサＣ
１２の間に正の出力用及び負の出力用の共通の出力端子
ＯＵＴが結線される。前記ダイオードＤ１１，Ｄ１２は
出力端子ＯＵＴ側からグラウンド側に電流が流れるよう
な方向に接続される。
【００４６】一方、前記倍電圧整流回路３６は、入力側
の分岐ラインｃに接続されたコンデンサＣ２１、該コン
デンサＣ２１の零電位側に接続されたダイオードＤ２
１、該ダイオードＤ２１の零電位側に接続された第２の
出力切替用スイッチング手段としてのサイリスタＱ２
１、前記コンデンサＣ２１とダイオードＤ２１の間に結
線されたダイオードＤ２２、及び該ダイオードＤ２２の
零電位側に接続された正の出力用及び負の出力用の共通
のコンデンサＣ１２から成り、ダイオードＤ２２とコン
デンサＣ１２の間に正の出力用及び負の出力用の共通の
出力端子ＯＵＴが結線される。前記ダイオードＤ２１，
Ｄ２２はグラウンド側から出力端子ＯＵＴ側に電流が流
れるような方向に接続される。
の分岐ラインｃに接続されたコンデンサＣ２１、該コン
デンサＣ２１の零電位側に接続されたダイオードＤ２
１、該ダイオードＤ２１の零電位側に接続された第２の
出力切替用スイッチング手段としてのサイリスタＱ２
１、前記コンデンサＣ２１とダイオードＤ２１の間に結
線されたダイオードＤ２２、及び該ダイオードＤ２２の
零電位側に接続された正の出力用及び負の出力用の共通
のコンデンサＣ１２から成り、ダイオードＤ２２とコン
デンサＣ１２の間に正の出力用及び負の出力用の共通の
出力端子ＯＵＴが結線される。前記ダイオードＤ２１，
Ｄ２２はグラウンド側から出力端子ＯＵＴ側に電流が流
れるような方向に接続される。
【００４７】なお、出力の異なる図示しない他の倍電圧
整流回路を、更に前記倍電圧整流回路３５，３６と並列
に結線することもできる。また、各倍電圧整流回路３
５，３６はいずれも１段の倍電圧整流回路から成ってい
るが、ダイオード及びコンデンサの組を複数組直列に接
続することによって複数段の倍電圧整流回路を形成する
ことができる。さらに、前記第１、第２の出力切替用ス
イッチング手段としてトランジスタ、ＦＥＴ等のスイッ
チング素子を使用することもできる。
整流回路を、更に前記倍電圧整流回路３５，３６と並列
に結線することもできる。また、各倍電圧整流回路３
５，３６はいずれも１段の倍電圧整流回路から成ってい
るが、ダイオード及びコンデンサの組を複数組直列に接
続することによって複数段の倍電圧整流回路を形成する
ことができる。さらに、前記第１、第２の出力切替用ス
イッチング手段としてトランジスタ、ＦＥＴ等のスイッ
チング素子を使用することもできる。
【００４８】そして、前記トライアックＱ１１に制御信
号ＣＴ１を入力することによって倍電圧整流回路３５
を、サイリスタＱ２１に制御信号ＣＴ２を入力すること
によって倍電圧整流回路３６を作動させることができ
る。この場合、前記トランジスタＱ４，Ｑ５のコレクタ
・エミッタ間にツェナーダイオードＤＺ１，ＤＺ２が接
続されているので、出力が安定化させられる。例えば、
正の出力用の共振回路によって発生させられる共振電圧
ＶL2は、図７に示すようにツェナーダイオードＤＺ１に
よってピーク電圧がクランプされ、この時、ツェナー電
圧ＶDZ1 がピーク値となる。
号ＣＴ１を入力することによって倍電圧整流回路３５
を、サイリスタＱ２１に制御信号ＣＴ２を入力すること
によって倍電圧整流回路３６を作動させることができ
る。この場合、前記トランジスタＱ４，Ｑ５のコレクタ
・エミッタ間にツェナーダイオードＤＺ１，ＤＺ２が接
続されているので、出力が安定化させられる。例えば、
正の出力用の共振回路によって発生させられる共振電圧
ＶL2は、図７に示すようにツェナーダイオードＤＺ１に
よってピーク電圧がクランプされ、この時、ツェナー電
圧ＶDZ1 がピーク値となる。
【００４９】このように、前記倍電圧整流回路３５，３
６においては、共振電圧ＶL1，ＶL2がピーク電圧になる
までコンデンサＣ１１，Ｃ２１が充電されるため、ピー
ク電圧のクランプによって出力が安定化させられる。そ
して、出力端子ＯＵＴに出力される出力電力の最大値に
対応するエネルギがコイルＬ２，Ｌ３に蓄えられるよう
にパルス幅変調信号ＰＷＭ１，ＰＷＭ２のタイミング及
びパルス幅を設定すると、パルス幅変調信号ＰＷＭ１，
ＰＷＭ２の波形を固定することができ、複雑な制御回路
や出力を検出するための回路が不要になる。
６においては、共振電圧ＶL1，ＶL2がピーク電圧になる
までコンデンサＣ１１，Ｃ２１が充電されるため、ピー
ク電圧のクランプによって出力が安定化させられる。そ
して、出力端子ＯＵＴに出力される出力電力の最大値に
対応するエネルギがコイルＬ２，Ｌ３に蓄えられるよう
にパルス幅変調信号ＰＷＭ１，ＰＷＭ２のタイミング及
びパルス幅を設定すると、パルス幅変調信号ＰＷＭ１，
ＰＷＭ２の波形を固定することができ、複雑な制御回路
や出力を検出するための回路が不要になる。
【００５０】なお、出力端子ＯＵＴに発生させられる出
力は前記ツェナー電圧ＶDZ1 のほぼ２倍になる。また、
前記ツェナーダイオードＤＺ１，ＤＺ２のツェナー電圧
ＶDZ 1 ，ＶDZ2 を設定することによって、出力を任意に
設定することができる。そして、前記倍電圧整流回路３
５，３６が正の出力用と負の出力用の共通のコンデンサ
Ｃ１２及び出力端子ＯＵＴを有しているので、出力端子
ＯＵＴに任意の極性の出力を発生させることができる。
すなわち、トライアックＱ１１をオンにし、サイリスタ
Ｑ２１をオフにすることによって、出力端子ＯＵＴに正
の出力を発生させることができ、トライアックＱ１１を
オフにし、サイリスタＱ２１をオンにすることによっ
て、出力端子ＯＵＴに負の出力を発生させることができ
る。
力は前記ツェナー電圧ＶDZ1 のほぼ２倍になる。また、
前記ツェナーダイオードＤＺ１，ＤＺ２のツェナー電圧
ＶDZ 1 ，ＶDZ2 を設定することによって、出力を任意に
設定することができる。そして、前記倍電圧整流回路３
５，３６が正の出力用と負の出力用の共通のコンデンサ
Ｃ１２及び出力端子ＯＵＴを有しているので、出力端子
ＯＵＴに任意の極性の出力を発生させることができる。
すなわち、トライアックＱ１１をオンにし、サイリスタ
Ｑ２１をオフにすることによって、出力端子ＯＵＴに正
の出力を発生させることができ、トライアックＱ１１を
オフにし、サイリスタＱ２１をオンにすることによっ
て、出力端子ＯＵＴに負の出力を発生させることができ
る。
【００５１】しかも、この時、ダイオードＤ１１，Ｄ１
２，Ｄ２１，Ｄ２２が配設されているので、反対の極性
の倍電圧整流回路３５，３６において短絡が発生するこ
とはなく、また、コンデンサＣ１１，Ｃ２１が配設され
ていて直流電流が阻止されるので、コンデンサＣ１１，
Ｃ２１を介して短絡が発生することもない。次に、本発
明の第３の実施例について説明する。
２，Ｄ２１，Ｄ２２が配設されているので、反対の極性
の倍電圧整流回路３５，３６において短絡が発生するこ
とはなく、また、コンデンサＣ１１，Ｃ２１が配設され
ていて直流電流が阻止されるので、コンデンサＣ１１，
Ｃ２１を介して短絡が発生することもない。次に、本発
明の第３の実施例について説明する。
【００５２】図８は本発明の第３の実施例における高圧
電源回路を示す図である。図において、Ｌ４はコイル、
Ｑ６は発振用スイッチング手段としてのトランジスタで
ある。前記コイルＬ４及びトランジスタＱ６が電源Ｖｃ
ｃとグラウンドの間において直列に接続される。また、
前記コイルＬ４と並列にコンデンサＣ７が接続されて共
振回路が形成され、前記トランジスタＱ６のコレクタ・
エミッタ間にツェナーダイオードＤＺ３が接続される。
電源回路を示す図である。図において、Ｌ４はコイル、
Ｑ６は発振用スイッチング手段としてのトランジスタで
ある。前記コイルＬ４及びトランジスタＱ６が電源Ｖｃ
ｃとグラウンドの間において直列に接続される。また、
前記コイルＬ４と並列にコンデンサＣ７が接続されて共
振回路が形成され、前記トランジスタＱ６のコレクタ・
エミッタ間にツェナーダイオードＤＺ３が接続される。
【００５３】そして、前記トランジスタＱ６にはパルス
幅変調信号ＰＷＭが入力され、該パルス幅変調信号ＰＷ
Ｍによって発生させられるベース電圧ＶB4の電位が変化
すると、前記トランジスタＱ６はオン・オフを繰り返
す。また、前記コイルＬ４とトランジスタＱ６の間に正
の出力用の倍電圧整流回路３５及び負の出力用の倍電圧
整流回路３６が互いに並列に結線される。この場合、倍
電圧整流回路３５，３６の出力側を結線してワイヤード
オアとし、共通の出力端子ＯＵＴに出力を発生させるよ
うにしている。
幅変調信号ＰＷＭが入力され、該パルス幅変調信号ＰＷ
Ｍによって発生させられるベース電圧ＶB4の電位が変化
すると、前記トランジスタＱ６はオン・オフを繰り返
す。また、前記コイルＬ４とトランジスタＱ６の間に正
の出力用の倍電圧整流回路３５及び負の出力用の倍電圧
整流回路３６が互いに並列に結線される。この場合、倍
電圧整流回路３５，３６の出力側を結線してワイヤード
オアとし、共通の出力端子ＯＵＴに出力を発生させるよ
うにしている。
【００５４】前記倍電圧整流回路３５は、入力側の分岐
ラインａに接続されたコンデンサＣ１１、該コンデンサ
Ｃ１１の零電位側に接続されたダイオードＤ１１、該ダ
イオードＤ１１の零電位側に接続された第１の出力切替
用スイッチング手段としてのトライアックＱ１１、前記
コンデンサＣ１１とダイオードＤ１１の間に結線された
ダイオードＤ１２、及び該ダイオードＤ１２の零電位側
に接続された正の出力用及び負の出力用の共通のコンデ
ンサＣ１２から成り、ダイオードＤ１２とコンデンサＣ
１２の間に正の出力用及び負の出力用の共通の出力端子
ＯＵＴが結線される。前記ダイオードＤ１１，Ｄ１２は
グラウンド側から出力端子ＯＵＴ側に電流が流れるよう
な方向に接続される。
ラインａに接続されたコンデンサＣ１１、該コンデンサ
Ｃ１１の零電位側に接続されたダイオードＤ１１、該ダ
イオードＤ１１の零電位側に接続された第１の出力切替
用スイッチング手段としてのトライアックＱ１１、前記
コンデンサＣ１１とダイオードＤ１１の間に結線された
ダイオードＤ１２、及び該ダイオードＤ１２の零電位側
に接続された正の出力用及び負の出力用の共通のコンデ
ンサＣ１２から成り、ダイオードＤ１２とコンデンサＣ
１２の間に正の出力用及び負の出力用の共通の出力端子
ＯＵＴが結線される。前記ダイオードＤ１１，Ｄ１２は
グラウンド側から出力端子ＯＵＴ側に電流が流れるよう
な方向に接続される。
【００５５】一方、前記倍電圧整流回路３６は、入力側
の分岐ラインａに接続されたコンデンサＣ２１、該コン
デンサＣ２１の零電位側に接続されたダイオードＤ２
１、該ダイオードＤ２１の零電位側に接続された第２の
出力切替用スイッチング手段としてのサイリスタＱ２
１、前記コンデンサＣ２１とダイオードＤ２１の間に結
線されたダイオードＤ２２、及び該ダイオードＤ２２の
零電位側に接続された正の出力用及び負の出力用の共通
のコンデンサＣ１２から成り、ダイオードＤ２２とコン
デンサＣ１２の間に正の出力用及び負の出力用の共通の
出力端子ＯＵＴが結線される。前記ダイオードＤ２１，
Ｄ２２は出力端子ＯＵＴ側からグラウンド側に電流が流
れるような方向に接続される。
の分岐ラインａに接続されたコンデンサＣ２１、該コン
デンサＣ２１の零電位側に接続されたダイオードＤ２
１、該ダイオードＤ２１の零電位側に接続された第２の
出力切替用スイッチング手段としてのサイリスタＱ２
１、前記コンデンサＣ２１とダイオードＤ２１の間に結
線されたダイオードＤ２２、及び該ダイオードＤ２２の
零電位側に接続された正の出力用及び負の出力用の共通
のコンデンサＣ１２から成り、ダイオードＤ２２とコン
デンサＣ１２の間に正の出力用及び負の出力用の共通の
出力端子ＯＵＴが結線される。前記ダイオードＤ２１，
Ｄ２２は出力端子ＯＵＴ側からグラウンド側に電流が流
れるような方向に接続される。
【００５６】なお、ＶL1は共振電圧、ＣＴ１，ＣＴ２は
制御信号である。この場合、前記出力端子ＯＵＴにおい
て倍電圧整流回路３５によって発生させられる出力と倍
電圧整流回路３６によって発生させられる出力は等し
く、極性のみを変更することができるようになってい
る。すなわち、トライアックＱ１１をオンにし、サイリ
スタＱ２１をオフにすることによって、出力端子ＯＵＴ
に正の出力を発生させることができ、トライアックＱ１
１をオフにし、サイリスタＱ２１をオンにすることによ
って、出力端子ＯＵＴに負の出力を発生させることがで
きる。
制御信号である。この場合、前記出力端子ＯＵＴにおい
て倍電圧整流回路３５によって発生させられる出力と倍
電圧整流回路３６によって発生させられる出力は等し
く、極性のみを変更することができるようになってい
る。すなわち、トライアックＱ１１をオンにし、サイリ
スタＱ２１をオフにすることによって、出力端子ＯＵＴ
に正の出力を発生させることができ、トライアックＱ１
１をオフにし、サイリスタＱ２１をオンにすることによ
って、出力端子ＯＵＴに負の出力を発生させることがで
きる。
【００５７】なお、本発明は前記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々変形させるこ
とが可能であり、それらを本発明の範囲から排除するも
のではない。
のではなく、本発明の趣旨に基づいて種々変形させるこ
とが可能であり、それらを本発明の範囲から排除するも
のではない。
【００５８】
【発明の効果】以上詳細に説明したように、本発明によ
れば高圧電源回路においては、少なくともコイルを備え
た共振回路が配設され、該共振回路に発振用スイッチン
グ手段が接続されるとともに、コンデンサ及びダイオー
ドから成る倍電圧整流回路が接続される。したがって、
前記発振用スイッチング手段をオン・オフさせることに
よって、前記共振回路において共振電圧が発生させら
れ、該共振電圧が倍電圧整流回路によって倍電圧整流さ
れる。
れば高圧電源回路においては、少なくともコイルを備え
た共振回路が配設され、該共振回路に発振用スイッチン
グ手段が接続されるとともに、コンデンサ及びダイオー
ドから成る倍電圧整流回路が接続される。したがって、
前記発振用スイッチング手段をオン・オフさせることに
よって、前記共振回路において共振電圧が発生させら
れ、該共振電圧が倍電圧整流回路によって倍電圧整流さ
れる。
【００５９】そして、該倍電圧整流回路のダイオードの
零電位側に出力切替用スイッチング手段が接続される。
該出力切替用スイッチング手段をオン・オフさせること
によって、出力端子に出力が選択的に発生させられる。
したがって、正の出力用の倍電圧整流回路と負の出力用
の倍電圧整流回路を、抵抗を介することなく結線するこ
とができるので、高圧電源回路の出力負荷特性が悪くな
ることがない。
零電位側に出力切替用スイッチング手段が接続される。
該出力切替用スイッチング手段をオン・オフさせること
によって、出力端子に出力が選択的に発生させられる。
したがって、正の出力用の倍電圧整流回路と負の出力用
の倍電圧整流回路を、抵抗を介することなく結線するこ
とができるので、高圧電源回路の出力負荷特性が悪くな
ることがない。
【００６０】また、出力電流が増加したときに出力電圧
が低下することがないので、発振用スイッチング手段の
パルス幅を変更する必要がなく、また、リレーなどを配
設する必要もないので、高圧電源回路を簡素化して小型
化することができるとともに、コストを低くすることが
できる。
が低下することがないので、発振用スイッチング手段の
パルス幅を変更する必要がなく、また、リレーなどを配
設する必要もないので、高圧電源回路を簡素化して小型
化することができるとともに、コストを低くすることが
できる。
【図１】本発明の第１の実施例における高圧電源回路を
示す図である。
示す図である。
【図２】従来の高圧電源回路の第１の例を示す回路図で
ある。
ある。
【図３】従来の高圧電源回路の第２の例を示す回路図で
ある。
ある。
【図４】従来の高圧電源回路の第３の例を示す回路図で
ある。
ある。
【図５】本発明の第１の実施例における高圧電源回路の
タイムチャートである。
タイムチャートである。
【図６】本発明の第２の実施例における高圧電源回路を
示す図である。
示す図である。
【図７】本発明の第２の実施例における高圧電源回路の
タイムチャートである。
タイムチャートである。
【図８】本発明の第３の実施例における高圧電源回路を
示す図である。
示す図である。
３１，３２，３５，３６ 倍電圧整流回路 Ｌ１〜Ｌ４ コイル Ｑ３〜Ｑ６ トランジスタ Ｄ４〜Ｄ６，Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２ ダイオ
ード Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２ コンデンサ Ｑ１１ トライアック Ｑ２１ サイリスタ ＯＵＴ，ＯＵＴ１，ＯＵＴ２ 出力端子 ＶL1，ＶL2 共振電圧
ード Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２ コンデンサ Ｑ１１ トライアック Ｑ２１ サイリスタ ＯＵＴ，ＯＵＴ１，ＯＵＴ２ 出力端子 ＶL1，ＶL2 共振電圧
Claims (2)
- 【請求項１】 （ａ）少なくともコイルを備えた共振回
路と、 （ｂ）該共振回路に接続された発振用スイッチング手段
と、 （ｃ）前記共振回路に接続され、コンデンサ及びダイオ
ードから成る倍電圧整流回路と、 （ｄ）該倍電圧整流回路のダイオードの零電位側に接続
された出力切替用スイッチング手段とを有することを特
徴とする高圧電源回路。 - 【請求項２】 前記倍電圧整流回路は複数配設され、出
力端子を共通とした請求項１に記載の高圧電源回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5247824A JP2828881B2 (ja) | 1993-10-04 | 1993-10-04 | 高圧電源回路 |
| US08/314,504 US5572414A (en) | 1993-10-04 | 1994-09-28 | High voltage power supply circuit |
| DE69415258T DE69415258T2 (de) | 1993-10-04 | 1994-09-29 | Hochspannungsversorgungsschaltung |
| EP94307114A EP0647011B1 (en) | 1993-10-04 | 1994-09-29 | High voltage power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5247824A JP2828881B2 (ja) | 1993-10-04 | 1993-10-04 | 高圧電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07107737A JPH07107737A (ja) | 1995-04-21 |
| JP2828881B2 true JP2828881B2 (ja) | 1998-11-25 |
Family
ID=17169216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5247824A Expired - Fee Related JP2828881B2 (ja) | 1993-10-04 | 1993-10-04 | 高圧電源回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5572414A (ja) |
| EP (1) | EP0647011B1 (ja) |
| JP (1) | JP2828881B2 (ja) |
| DE (1) | DE69415258T2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0139664B1 (ko) * | 1995-04-18 | 1998-08-17 | 김광호 | 박막 트랜지스터 액정 표시장치용 직류-직류 컨버터 |
| KR100193895B1 (ko) * | 1996-01-26 | 1999-06-15 | 김영환 | 챠지펌프 회로 |
| DE19623829C2 (de) * | 1996-06-14 | 1998-06-10 | Siemens Ag | Schaltungsanordnung zur Spannungsumpolung in einem Mobilfunkgerät |
| US5668715A (en) * | 1996-06-27 | 1997-09-16 | Hughes Electronics | Multiple output, zero voltage switching, series resonant VHF inverter |
| JP2001037212A (ja) * | 1999-07-14 | 2001-02-09 | Nec Corp | 低電圧入力ｄｃ−ｄｃコンバータ |
| EP1199788A1 (en) * | 2000-10-17 | 2002-04-24 | STMicroelectronics S.r.l. | Inductive DC-to-DC switching converter |
| US6452439B1 (en) * | 2001-05-07 | 2002-09-17 | International Business Machines Corporation | Inductive voltage spike generator with diode shunt |
| DE60125513T2 (de) | 2001-05-17 | 2007-10-04 | Stmicroelectronics S.R.L., Agrate Brianza | Induktives Schaltnetzteil mit verbessertem Wirkungsgrad |
| US6831818B2 (en) * | 2001-05-25 | 2004-12-14 | Nexpress Solutions Llc | Current regulated voltage limited high voltage power supply for corona charger |
| JP4345294B2 (ja) | 2002-12-09 | 2009-10-14 | 富士ゼロックス株式会社 | 電源装置及び画像形成装置 |
| AU2003292487A1 (en) * | 2003-01-17 | 2004-08-13 | Koninklijke Philips Electronics N.V. | A charge pump circuit |
| US7959780B2 (en) | 2004-07-26 | 2011-06-14 | Emporia Capital Funding Llc | Textured ion exchange membranes |
| US20060138997A1 (en) * | 2004-12-28 | 2006-06-29 | Pionetics Corporation | Power supply for electrochemical ion exchange |
| US7780833B2 (en) | 2005-07-26 | 2010-08-24 | John Hawkins | Electrochemical ion exchange with textured membranes and cartridge |
| WO2007044609A1 (en) | 2005-10-06 | 2007-04-19 | Pionetics Corporation | Electrochemical ion exchange treatment of fluids |
| JP2008131838A (ja) * | 2006-11-24 | 2008-06-05 | Stanley Electric Co Ltd | 電源装置 |
| JP2008131837A (ja) * | 2006-11-24 | 2008-06-05 | Stanley Electric Co Ltd | 電源装置 |
| US20110084552A1 (en) * | 2009-10-14 | 2011-04-14 | Energy Micro AS | Power Management Methodology |
| CN105871199B (zh) * | 2009-12-26 | 2019-01-18 | 佳能株式会社 | 高压电源 |
| JP4912487B2 (ja) * | 2010-07-09 | 2012-04-11 | キヤノン株式会社 | 高圧電源 |
| DE102011007261A1 (de) * | 2011-04-13 | 2012-10-18 | Continental Automotive Gmbh | Wandlereinrichtung |
| DE102011076732A1 (de) * | 2011-05-30 | 2012-12-06 | Webasto Ag | Spannungsversorgungsschaltung und Verpolschutzschaltung |
| EP2549072A1 (en) * | 2011-07-20 | 2013-01-23 | Inergy Automotive Systems Research (Société Anonyme) | Vehicular fluid injection system, controller and method for heating said fluid injection system |
| CN102364853B (zh) * | 2011-10-21 | 2014-07-23 | 深圳和而泰智能控制股份有限公司 | 一种开关式阻容降压装置及方法 |
| JP6866231B2 (ja) * | 2017-05-18 | 2021-04-28 | キヤノン株式会社 | 電源装置及び画像形成装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5028620B2 (ja) * | 1972-01-27 | 1975-09-17 | ||
| GB2080639A (en) * | 1980-07-22 | 1982-02-03 | Marconi Co Ltd | Improvements in or relating to dc converters |
| CA1220520A (en) * | 1983-07-29 | 1987-04-14 | Mitsuo Ohsawa | Regulated dc power supply |
| JPS6364571A (ja) * | 1986-09-03 | 1988-03-23 | Mitsubishi Electric Corp | 直流高電圧発生装置 |
| US5034875A (en) * | 1989-01-11 | 1991-07-23 | Nec Corporation | Voltage multiplier circuit |
| JP2809684B2 (ja) * | 1989-04-17 | 1998-10-15 | 株式会社東芝 | 負電圧発生装置 |
| DE3924805A1 (de) * | 1989-06-29 | 1991-01-03 | Bosch Gmbh Robert | Gleichspannungswandler |
-
1993
- 1993-10-04 JP JP5247824A patent/JP2828881B2/ja not_active Expired - Fee Related
-
1994
- 1994-09-28 US US08/314,504 patent/US5572414A/en not_active Expired - Lifetime
- 1994-09-29 EP EP94307114A patent/EP0647011B1/en not_active Expired - Lifetime
- 1994-09-29 DE DE69415258T patent/DE69415258T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07107737A (ja) | 1995-04-21 |
| DE69415258T2 (de) | 1999-06-24 |
| DE69415258D1 (de) | 1999-01-28 |
| EP0647011A1 (en) | 1995-04-05 |
| US5572414A (en) | 1996-11-05 |
| EP0647011B1 (en) | 1998-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2828881B2 (ja) | 高圧電源回路 | |
| US5566064A (en) | High efficiency supply for electroluminescent panels | |
| US6201713B1 (en) | Switching power supply unit having sub-switching element and time constant circuit | |
| US5170040A (en) | Device for supplying energy to a heated window pane from an electrical network of a motor vehicle | |
| JPS62178169A (ja) | スイツチング損失のないシングルエンデツド型直流一直流変換装置 | |
| JPH0654528A (ja) | ゼロボルトスイッチングパワーコンバータのパワースイッチのためのドライブ回路 | |
| JPH05191981A (ja) | ブーストおよびバックモードで連続動作する電力コンバータ | |
| JPH10271703A (ja) | 充電器用のコンバータ回路 | |
| JPS62285665A (ja) | 切換式電源ユニツト | |
| US4277824A (en) | Start-up circuit | |
| JPH0435989B2 (ja) | ||
| US5229930A (en) | Welding inverter and method for controlling a welding inverter | |
| EP0567108A1 (en) | A control circuit for a gas discharge lamp, particularly for use in motor vehicles | |
| US4647823A (en) | Power switch control circuit for television apparatus | |
| JPS5972934A (ja) | 高誘導性負荷用交流電源 | |
| JP2938241B2 (ja) | 高圧電源回路 | |
| JPH069589Y2 (ja) | Ｍｏｓ−ｆｅｔ駆動回路 | |
| JP2773534B2 (ja) | 直流電源装置 | |
| JP3266697B2 (ja) | 電源装置 | |
| JPH0740720B2 (ja) | マルチスキヤンテレビジヨン受像機用スイツチング電源装置 | |
| JP2500989Y2 (ja) | スイッチング電源 | |
| JP3155882B2 (ja) | スイッチングレギュレータ | |
| JP3356801B2 (ja) | 突入電流防止回路 | |
| JPH07177740A (ja) | 電源装置 | |
| JPH0522956A (ja) | 高周波駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980908 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070918 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100918 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110918 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110918 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130918 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |