JP4603229B2 - パワーアップ信号発生回路 - Google Patents
パワーアップ信号発生回路 Download PDFInfo
- Publication number
- JP4603229B2 JP4603229B2 JP2002040695A JP2002040695A JP4603229B2 JP 4603229 B2 JP4603229 B2 JP 4603229B2 JP 2002040695 A JP2002040695 A JP 2002040695A JP 2002040695 A JP2002040695 A JP 2002040695A JP 4603229 B2 JP4603229 B2 JP 4603229B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power supply
- supply voltage
- unit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
- G11C5/146—Substrate bias generators
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
Description
【発明の属する技術分野】
本発明は、半導体メモリ装置のパワーアップ(Power−Up)信号発生回路に関し、特に初期パワーアップ動作時、メモリセルトランジスタのソースとドレイン及びゲート電圧のカップリング(coupling)によりバックバイアス電圧が上昇し、ラッチ−アップ(latch−up)が発生することを防止するため、バックバイアス電圧と外部電源電圧を検出しパワーアップ信号を発生させることによって、パワーアップを安定化させたパワーアップ信号発生回路に関する。
【0002】
【従来の技術】
図1は、従来技術によるパワーアップ信号発生回路を示す回路図である。図1に示すように、パワーアップ信号発生回路は、電源電圧VCCと接地電圧VSSとの間に抵抗RとキャパシタンスCが直列に連結されていて、電源電圧VCCが印加されると、抵抗RとキャパシタンスCのRC時定数により分圧された電圧がノードNd1に充電される。また、ノードNd1と出力端子との間には、インバータIV1、IV2が直列に連結されていて、ノードNd1の電圧がインバータIV1のロジックスレショルド電圧Vtより大きくなれば、出力端子で出力されるパワーアップバー信号PUPBは「ロウ(LOW)」とされる。
【0003】
一方、パワーアップ動作時、半導体メモリ装置の内部回路は動作せず、この時、パワーアップ信号発生回路は、不安定な状態の内部回路を安定に動作するように初期化される。
【0004】
【発明が解決しようとする課題】
ところが、上述した構成を有する従来のパワーアップ信号発生回路は、RC遅延によりパワーアップ信号PUPBが発生するため、パワーアップシークエンス(sequence)によって検出されるレベルの差が大きい。
【0005】
したがって、外部電源電圧が低い状態で内部回路を初期化する場合、初期化が良好に行われないので、電流経路(current path)が発生する恐れがあった。
【0006】
また、バックバイアス(back bias)電圧が不安定な状態でパワーアップ動作が行われると、メモリセルトランジスタのソースとドレイン及びゲート電圧のカップリングによりバックバイアス電圧が上昇し、ラッチ−アップが発生するという問題点があった。
【0007】
そこで、本発明は上記従来のパワーアップ信号発生回路における問題点に鑑みてなされたものであって、本発明の目的は、外部電源電圧の印加時、まず、内部で発生するメモリセルのバックバイアス電圧を検出し、適正レベルに到達した後、外部電源電圧を検出することによって、メモリセルのバックバイアス電圧の未発生に伴う不安定性を除去し、初期スタートアップ回路を用いて外部電源電圧検出部を初期化させることによって、安定したパワーアップ信号を発生させることができるパワーアップ信号発生回路を提供することにある。
【0010】
また、上記目的を達成するためになされた本発明によるパワーアップ信号発生回路は、半導体メモリ装置のパワーアップ信号発生回路において、内部電源電圧レベルを検出し、前記内部電源電圧レベルが一定電圧に到達すれば検出信号を出力する内部電源電圧検出部と、外部電圧の印加初期にスタートアップ信号を発生するスタートアップ回路部と、前記スタートアップ回路に応じて出力信号を第1ロジック状態で維持し、以後前記検出信号に応じて外部電圧レベルを検出し、前記外部電圧レベルが所定電圧に到達すれば前記出力信号を第2ロジック状態で出力する外部電源検出部と、前記検出信号に応じてイネーブルされ、前記外部電源検出部から受信した信号をバッファリングし、パワーアップ信号を出力する出力部と、前記出力部からの信号が第1ロジック状態の時、前記内部電源電圧レベルの検出結果に関係なくポンピングを行い、前記内部電源電圧を出力する内部電源電圧発生部と、前記出力部からの信号を受信し、メモリセルトランジスタのソース、ドレイン及びゲート電圧を制御する接続部とを備えることを特徴とする。
【0011】
また、上記目的を達成するためになされた本発明によるパワーアップ信号発生回路は、半導体メモリ装置のパワーアップ信号発生回路において、内部電源電圧レベルを検出し、前記内部電源電圧レベルが一定電圧に到達すれば検出信号を出力する内部電源電圧検出部と、外部電圧の印加初期にスタートアップ信号を発生するスタートアップ回路部と、前記スタートアップ信号に応じて出力信号を第1ロジック状態で維持し、以後前記検出信号に応じて外部電圧レベルを検出し、前記外部電圧レベルが所定電圧に到達すれば前記出力信号を第2ロジック状態で出力する外部電源検出部と、前記外部電源検出部から受信した信号をバッファリングし、パワーアップ信号を出力する出力部と、前記出力部からの信号が第1ロジック状態の時、前記内部電源電圧レベルの検出結果に関係なくポンピングを行い、前記内部電源電圧を出力する内部電源電圧発生部と、前記出力部からの信号を受信し、メモリセルトランジスタのソース、ドレイン及びゲート電圧を制御する接続部とを備えることを特徴とする。
【0012】
【発明の実施の形態】
次に、本発明にかかるパワーアップ信号発生回路の実施の形態の具体例を図面を参照しながら説明する。
【0013】
図2は、本発明の第1実施例によるパワーアップ信号発生回路を示すブロック図である。
【0014】
半導体メモリ装置は、図2に示すように、パワーアップ信号発生回路100、バックバイアス電圧VBB電圧発生部200、接続部300、メモリセルアレイ部400を備え、パワーアップ信号発生回路100は、VBBレベル検出部102、スタートアップ回路部104、外部電源電圧検出部106及び出力部108を備えている。
【0015】
VBBレベル検出部102は、バックバイアス電圧VBBのレベルを検出した検出信号PBIAS、NBIASを発生する。
【0016】
外部電源電圧検出部106は、VBBレベル検出部102から受信した検出信号PBIAS、NBIASにより制御され、外部電源電圧を検出した検出信号PUPBPを発生し、スタートアップ回路部104から発生するスタートアップ信号STRUPBにより初期化される。
【0017】
スタートアップ回路部104は、外部電源電圧検出部106の初期値を設定するスタートアップ信号STRUPBを発生する。
【0018】
出力部108は、VBBレベル検出部102から発生した検出信号PBIAS、NBIASにより制御され、外部電源電圧検出部106から発生した検出信号PUPBPを受信しバッファリングさせた後、パワーアップ信号PUPBを出力する。
【0019】
接続部300は、出力部108から出力されたパワーアップ信号PUPBを受信し、メモリセルアレイ部400のメモリセルトランジスタのソース、ドレイン及びゲート電圧を制御する。
【0020】
したがって、外部電源電圧の印加時、まず、内部で発生するメモリセルのバックバイアス電圧VBBを検出し、適正レベルに到達すると、外部電源電圧を検出し、パワーアップ信号PUPBを発生させることによって、メモリセルのバックバイアス電圧の未発生にともなうラッチアップ現象を除去することができる。また、スタートアップ回路部104を用いて外部電源電圧検出部106を初期化させることによって、安定したパワーアップ信号を発生させることができる。
【0021】
図3は、図2に示したVBBレベル検出部102の回路図である。VBBレベル検出部102は、図3に示すように、電源電圧VCCとバイアス電圧PBIASを出力するノードNd1との間に連結され、ゲートに接地電圧VSSが印加されるPMOSトランジスタMP1と、ノードNd1とバックバイアス電圧VBBとの間に連結され、ゲートに接地電圧VSSが印加されるNMOSトランジスタMN1と、電源電圧VCCとノードNd1との間に連結され、ゲートにノードNd1の信号が印加されるPMOSトランジスタMP2と、電源電圧VCCとバイアス電圧NBIASを出力するノードNd2との間に連結され、ゲートにノードNd1の信号が印加されるPMOSトランジスタMP3と、ノードNd2と接地電圧VSSとの間に連結され、ゲートに信号NBIASが印加されるNMOSトランジスタMN2とで構成される。
【0022】
VBBレベル検出部102は、バックバイアス電圧VBBが低くなり、特定レベルに到達すると、NMOSトランジスタMN1がオンとされ、電源電圧VCCからバックバイアス電圧VBBに電流経路を形成する。したがって、PMOSトランジスタMP1−MP3のサイズ比によりバイアス電圧PBIAS、NBIASが発生する。
【0023】
図4は、図2に示したスタートアップ回路部104の回路図である。スタートアップ回路部104は、図4に示すように、電源電圧VCCとノードNd1との間に連結され、ゲートに接地電圧VSSが印加されるPMOSトランジスタMP1と、ノードNd1と接地電圧VSSとの間に連結され、ゲートにノードNd1の信号が印加されるNMOSトランジスタMN1と、電源電圧VCCとノードNd2との間に連結され、ゲートに接地電圧VSSが印加されるPMOSトランジスタMP2と、ノードNd2と接地電圧VSSとの間に連結され、ゲートにノードNd1の信号が印加されるNMOSトランジスタMN2と、ノードNd2とスタートアップ信号STRUPBを出力するノードNd3との間に直列に連結されるインバータIV1、IV2とで構成される。
【0024】
スタートアップ回路部104は、受信された外部電源電圧VCCによりPMOSトランジスタMP1がオンとされ、ノードNd1の電位が上昇すると、NMOSトランジスタMN2がオンとされ、ノードNd2の電位がだんだん低くなる。この時、ノードNd2の電位がインバータIV1のスレショルド電圧Vtに至ると、出力ノードNd3へ出力されるスタートアップ信号STRUPBは、「ロウ」とされる。
【0025】
つまり、スタートアップ回路部104は、外部電源VCCの印加初期にPMOSトランジスタMP1とNMOSトランジスタMN1を介してパワーアップ信号PUPBを初期化させる役目をする。
【0026】
図5は、図2に示した外部電源電圧検出部106の回路図である。外部電源電圧検出部106は、図5に示すように、電源電圧VCCとノードNd1との間に直列に連結され、VBBレベル検出回路部102からのバイアス電圧PBIASとノードNd1により各々制御されるPMOSトランジスタMP1、MP2と、ノードNd1と接地電圧との間に連結され、スタートアップ回路部104から受信した信号STRUPBにより制御されるNMOSトランジスタMN1と、ノードNd1と接地電圧との間に連結され、VBBレベル検出部102から受信したバイアス電圧NBIASにより制御されるNMOSトランジスタMN2と、ノードNd1と接地電圧VSSとの間にキャパシタ構造で連結されるNMOSトランジスタMN3と、ノードNd1の信号を受信し、反転された信号をノードNd2へ出力するインバータIV1と、ノードNd2の信号を受信し、反転された信号をノードNd1へ出力するインバータIV3と、ノードNd2の信号を受信し、非反転信号をノードNd3へ出力するバッファIV2と、ノードNd2と電源電圧VCCとの間にキャパシタ構造で連結されるPMOSトランジスタMP3とで構成される。
【0027】
外部電源電圧検出部106は、VBBレベル検出部102とスタートアップ回路部104の出力信号を入力にして外部電圧を検出するもので、スタートアップ信号SRTUPBにより初期外部電圧印加時、ノードNd1が「ロウ」とされるようにし、VBBレベルが特定レベル以下になった時、外部電圧VCCを検出し出力信号PUPBPを発生させる。
【0028】
図6は、図2に示した出力部108の回路図である。出力部108は、図6に示すように、電源電圧VCCとノードNd1との間に直列に連結され、VBBレベル検出部102からのバイアス電圧PBIASと外部電源電圧検出部106からの出力信号PUPBPにより各々制御されるPMOSトランジスタMP1、MP2と、ノードNd1と接地電圧VSSとの間に連結され、外部電源電圧検出部106からの出力信号PUPBPにより制御されるNMOSトランジスタMN1と、電源電圧VCCとノードNd2との間に連結され、ノードNd1の信号により制御されるPMOSトランジスタMP3と、ノードNd2と接地電圧VSSとの間に直列に連結され、ノードNd1の信号とVBBレベル検出部102からのバイアス電圧NBIASにより各々制御されるNMOSトランジスタMN2、MN3と、ノードNd2と出力ノードNd3との間に直列に連結されるインバータIV1、IV2とで構成される。
【0029】
出力部108は、VBBレベル検出部102の出力をワンエンドクロックインバータの入力として、初期外部電圧印加時、出力が「ハイ(HIGH)」とされるように経路を形成し、出力が「ロウ」に遷移する経路は、VBBレベル検出回路部102の出力により制御されるようにしている。
【0030】
VBB電圧発生部200は、出力部108から出力された信号PUPBが「ハイ」の場合、レベル検出の結果に関係なく強制的にポンピングが行われるようにする。
【0031】
図7は、図2に示した接続部300の回路図である。接続部300は、出力部108から出力された信号PUPBにより制御されるNMOSトランジスタMN1〜MN3で構成され、信号PUPBにより、パワーアップ時、メモリセルトランジスタのソースVBLR、ゲートVPP及びドレインVPLT電圧が同一電位となるようにする。
【0032】
図8は、図2に示したメモリセルアレイ部400の単位メモリセル回路図で、1つのNMOSトランジスタと1つのキャパシタとで構成される。このような構成では、外部電圧を印加すると、スタートアップ回路部104により出力部108の出力信号PUPBが「ハイ」とされる。この際、VBB電圧発生部200は、パワーアップ信号PUPBが「ハイ」であるから、VBBポンピング動作を行い、VBB電圧を低めることになる。反面、ワードライン駆動電圧VPP、ビットライン駆動電圧VBLR及びセルプレート電圧VPLTは、接続部300のNMOSトランジスタMN1〜MN3により外部電圧VCCからNMOSトランジスタのスレショルド電圧Vtだけドロップ(drop)されリニア(linear)状に上昇する。したがって、セルトランジスタの4つの端子から見ると、ソース、ゲート及びドレインは、同一電位であり、バックバイアス電圧はネガティブであるから、バルク(bulk)とソース、ドレイン間のPN接合ダイオードがオンとされる場合は発生しない。
【0033】
従来のトリプルウェル(triple well)構造では、初期外部電圧印加時、VBB電位がディープ(deep)Nウェル内のPウェルバイアス電位とのカップリングにより上昇することになる。この際、上昇したVBB電圧によりラッチ−アップ現象が発生し得る。
【0034】
まず、スタートアップ回路部104の出力信号が「ロウ」とされ、VBB電圧が特定レベルに到達すると、VBBレベル検出部102からVBBレベルを検出したバイアス電圧PBIAS、NBIASが発生し、外部電源検出部106では外部電圧を検出した信号PUPBPを発生する。
【0035】
もし外部電圧が予め定めた特定レベル以上である場合、外部電源電圧検出部106のノードNd1がインバータIV1のロジックスレショルド電圧Vt以上となり、パワーアップ信号PUPBが「ロウ」とされる。パワーアップ信号PUPBが「ロウ」とされると、チップ内部のすべてのレジスタが初期化し、メモリセルのバックバイアス電圧が安定化し、安定した動作を保障できる状態になる。
【0036】
図9は、本発明の第2実施例によるパワーアップ信号発生回路を示すブロック図である。半導体メモリ装置は、図9に示すように、パワーアップ信号発生回路110、VBB電圧発生部210、接続部310、メモリセルアレイ部410を備え、パワーアップ信号発生回路110は、VBBレベル検出部112、スタートアップ回路部114、外部電源電圧検出部116及び出力部118を備える。
【0037】
図9に示した本発明の第2実施例では、VBBレベル検出部112から発生する検出信号PBIAS、NBIASが外部電源電圧検出部116のみに入力されるように構成された点が図2に示した本発明の第1実施例と異なる。
【0038】
第1実施例と同様に、VBBレベル検出部112は、バックバイアス電圧レベルを検出した検出信号PBIAS、NBIASを発生する。
【0039】
また、外部電源電圧検出部116は、VBBレベル検出部112から受信した検出信号PBIAS、NBIASにより制御され、外部電圧を検出した検出信号PUPBPを発生する。さらに、スタートアップ回路部114から発生するスタートアップ信号STRUPBにより初期化する。
【0040】
また、スタートアップ回路部114は、外部電源電圧検出部116の初期値を設定する初期化信号STRUPBを発生する。
【0041】
また、出力部118は、外部電源電圧検出部116から出力された検出信号PUPBPを受信しバッファリングした後、パワーアップ信号PUPBを出力する。
【0042】
また、接続部310は、出力部118から出力されたパワーアップ信号PUPBを受信し、メモリセルアレイ部410のメモリセルトランジスタのソース、ドレイン及びゲート電圧を制御する。
【0043】
図10は、本発明の第3実施例によるパワーアップ信号発生回路を示すブロック図である。同図に示すように、パワーアップ信号発生回路120と接続部320とメモリセルアレイ部420とを備える半導体メモリ装置において、パワーアップ信号発生回路120は、スタートアップ回路部124、外部電源電圧検出部126及び出力部128を備えている。
【0044】
図10に示した本発明の第3実施例では、VBBレベル検出部112を使用しない点が、図2に示した本発明の第1実施例と異なる。
【0045】
外部電源電圧検出部126は、トランジスタのアクティブ抵抗比により外部電圧を検出した信号PUPBPを発生する。
即ち、図10における外部電源電圧検出部126の回路構成は図5を変更して、図2におけるVBBレベル検出部112を使うかわりに、「トランジスタのアクティブ抵抗比により外部電圧を検出した信号PUPBPを発生する」方式により得られる。
【0046】
スタートアップ回路部124は、外部電源電圧検出部126の初期値を設定するスタートアップ信号STRUPBを発生する。
【0047】
出力部128は、外部電源電圧検出部126から受信した信号をバッファリングしパワーアップ信号PUPBを出力する。
【0048】
接続部320は、出力部128から出力されたパワーアップ信号PUPBを受信し、メモリセルアレイ部420のメモリセルトランジスタのソース、ドレイン及びゲート電圧を制御する。
【0049】
図11は、本発明の第4実施例によるパワーアップ信号発生回路を示すブロック図である。同図に示すように、パワーアップ信号発生回路130と接続部330と、メモリセルアレイ部430とを備える半導体メモリ装置において、パワーアップ信号発生回路130は、スタートアップ回路部134、外部電源電圧検出部136及び出力部138を備えている。
【0050】
図11に示した本発明の第4実施例では、出力部138がスタートアップ回路部134から発生するスタートアップ信号STRUPBにより初期化するように構成された点が図10の第3実施例と異なる。
【0051】
第3実施例と同様に、外部電源電圧検出部136は、トランジスタのアクティブ抵抗比により外部電圧を検出した信号PUPBPを発生し、スタートアップ回路部134は、外部電源電圧検出部136の初期値を設定するスタートアップ信号STRUPBを発生する。
【0052】
出力部138は、スタートアップ回路部134から発生するスタートアップ信号STRUPBにより制御され、外部電源電圧検出部136から受信した信号をバッファリングしパワーアップ信号PUPBを出力する。
「出力部」138は図10における出力部118を、「スタートアップ回路部134から発生するスタートアップ信号STRUPBにより初期化するように」変更して得られる。
【0053】
接続部330は、出力部138から出力されたパワーアップ信号PUPBを受信し、メモリセルアレイ部430のメモリセルトランジスタのソース、ドレイン及びゲート電圧を制御する。
【0054】
図12は、本発明の第5実施例によるパワーアップ信号発生回路を示すブロック図である。同図に示すように、パワーアップ信号発生回路140と内部電源電圧発生部240と接続部340とメモリセルアレイ部440を備える半導体メモリ装置において、パワーアップ信号発生回路140は、内部電源電圧検出部142、スタートアップ回路部144、外部電源電圧検出部146及び出力部148を備えている。
【0055】
図12に示した本発明の第5実施例では、第1実施例の図2のVBBレベル検出部102の代りに、内部電源電圧検出部142を、VBB電圧発生部200の代りに、内部電源電圧発生部240を使用して構成された点が図2と異なる。
【0056】
内部電源電圧検出部142は、内部電源電圧レベルを検出した検出信号PBIAS、NBIASを発生し、外部電源電圧検出部146は、内部電源電圧検出部142から受信した検出信号PBIAS、NBIASにより制御され、外部電圧を検出した検出信号PUPBPを発生する。
内部電源電圧検出部142の回路構成は図3を変更して得られる。
【0057】
スタートアップ回路部144は、外部電源電圧検出部146の初期値を設定する信号STRUPBを発生し、出力部148は、外部電源電圧検出部146から受信した信号をバッファリングし、パワーアップ信号PUPBを出力する。
【0058】
接続部340は、出力部148から出力されたパワーアップ信号PUPBを受信し、メモリセルアレイ部440のメモリセルトランジスタのソース、ドレイン及びゲート電圧を制御する。
【0059】
図13は、本発明の第6実施例によるパワーアップ信号発生回路を示すブロック図である。同図に示すように、パワーアップ信号発生回路150と内部電源電圧発生部250と接続部350とメモリセルアレイ部450を備える半導体メモリ装置において、パワーアップ信号発生回路150は、内部電源電圧検出部152、スタートアップ回路部154、外部電源電圧検出部156及び出力部158を備えている。
【0060】
図13に示した本発明の第6実施例では、内部電源電圧検出部152から発生する検出信号PBIAS、NBIASが外部電源電圧検出部156のみに入力されるように構成された点が、図12に示した本発明の第5実施例と異なる。
【0061】
内部電源電圧検出部152は、内部電源電圧を検出した検出信号PBIAS、NBIASを発生し、外部電源電圧検出部156は、内部電源電圧検出部152から受信した検出信号PBIAS、NBIASにより制御され、外部電圧を検出した信号PUPBPを発生する。
内部電源電圧検出部152の回路構成は図3を上記第5実施例の場合と同様に変更して得られる。
【0062】
スタートアップ回路部154は、外部電源電圧検出部156の初期値を設定する信号STRUPBを発生し、出力部158は、外部電源電圧検出部156から受信した信号をバッファリングしパワーアップ信号PUPBを出力する。
【0063】
接続部350は、出力部158から出力されたパワーアップ信号PUPBを受信し、メモリセルアレイ部450のメモリセルトランジスタのソース、ドレイン及びゲート電圧を制御する。
【0064】
以上の実施例で示したように、外部電源電圧の印加時、まず、内部で発生するメモリセルの内部電源電圧を検出し、適正レベルに到達すると、外部電源電圧を検出し、パワーアップ信号PUPBを発生させることによって、メモリセルの内部電源電圧の未発生にともなうラッチアップ現象を除去することができる。また、スタートアップ回路部を用いて外部電源電圧検出部を初期化させることによって、一層安定したパワーアップ信号を発生させることができる。
【0065】
【発明の効果】
以上説明したように、本発明のパワーアップ信号発生回路によれば、パワーアップ初期にスタートアップ回路を用いて外部電源電圧検出部の初期値を設定することによって、安定したパワーアップ動作をすることができる。
【0066】
また、バックバイアス電圧が特定レベル以下になった時、外部電源電圧を検出し、パワーアップ信号を発生させることによって、メモリセルトランジスタのソース、ゲート、ドレイン及びバルク電圧の発生を制御することができ、メモリセルトランジスタのソースとゲート及びドレイン電圧のカップリングによりラッチアップが発生することを防止することができる。尚、本発明は、上述の実施例に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【図1】従来技術によるパワーアップ信号発生回路の回路図である。
【図2】本発明の第1実施例によるパワーアップ信号発生回路を示すブロック図である。
【図3】図2に示したVBBレベル検出回路部の回路図である。
【図4】図2に示したスタートアップ回路部の回路図である。
【図5】図2に示した外部電源検出回路部の回路図である。
【図6】図2に示した出力部の回路図である。
【図7】図2に示した接続部の回路図である。
【図8】図2に示したメモリセルアレイ部のメモリセル回路図である。
【図9】本発明の第2実施例によるパワーアップ信号発生回路を示すブロック図である。
【図10】本発明の第3実施例によるパワーアップ信号発生回路を示すブロック図である。
【図11】本発明の第4実施例によるパワーアップ信号発生回路を示すブロック図である。
【図12】本発明の第5実施例によるパワーアップ信号発生回路を示すブロック図である。
【図13】本発明の第6実施例によるパワーアップ信号発生回路を示すブロック図である。
【符号の説明】
100、110、120、130、140、150 パワーアップ信号発生回路
102、112 VBBレベル検出回路部
104、114、124、134、144、154 スタートアップ回路部
106、116、126、136、146、156 外部電源電圧検出部
108、118、128、138、148、158 出力部
142、152 内部電源電圧検出部
200、210 VBB電圧発生部
240、250 内部電源電圧発生部
300、310、320、330、340、350 接続部
400、410、420、430、440、450 メモリセルアレイ部
Claims (2)
- 半導体メモリ装置のパワーアップ信号発生回路において、
内部電源電圧レベルを検出し、前記内部電源電圧レベルが一定電圧に到達すれば検出信号を出力する内部電源電圧検出部と、
外部電圧の印加初期にスタートアップ信号を発生するスタートアップ回路部と、
前記スタートアップ信号に応じて出力信号を第1ロジック状態で維持し、以後前記検出信号に応じて外部電圧レベルを検出し、前記外部電圧レベルが所定電圧に到達すれば前記出力信号を第2ロジック状態で出力する外部電源検出部と、
前記検出信号に応じてイネーブルされ、前記外部電源検出部から受信した信号をバッファリングし、パワーアップ信号を出力する出力部と、
前記出力部からの信号が第1ロジック状態の時、前記内部電源電圧レベルの検出結果に関係なくポンピングを行い、前記内部電源電圧を出力する内部電源電圧発生部と、
前記出力部からの信号を受信し、メモリセルトランジスタのソース、ドレイン及びゲート電圧を制御する接続部と
を備えることを特徴とするパワーアップ信号発生回路。 - 半導体メモリ装置のパワーアップ信号発生回路において、
内部電源電圧レベルを検出し、前記内部電源電圧レベルが一定電圧に到達すれば検出信号を出力する内部電源電圧検出部と、
外部電圧の印加初期にスタートアップ信号を発生するスタートアップ回路部と、
前記スタートアップ信号に応じて出力信号を第1ロジック状態で維持し、以後前記検出信号に応じて外部電圧レベルを検出し、前記外部電圧レベルが所定電圧に到達すれば前記出力信号を第2ロジック状態で出力する外部電源検出部と、
前記外部電源検出部から受信した信号をバッファリングし、パワーアップ信号を出力する出力部と、
前記出力部からの信号が第1ロジック状態の時、前記内部電源電圧レベルの検出結果に関係なくポンピングを行い、前記内部電源電圧を出力する内部電源電圧発生部と、
前記出力部からの信号を受信し、メモリセルトランジスタのソース、ドレイン及びゲート電圧を制御する接続部と
を備えることを特徴とするパワーアップ信号発生回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2001-051281 | 2001-08-24 | ||
KR10-2001-0051281A KR100403341B1 (ko) | 2001-08-24 | 2001-08-24 | 파워-업 신호 발생회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003077275A JP2003077275A (ja) | 2003-03-14 |
JP4603229B2 true JP4603229B2 (ja) | 2010-12-22 |
Family
ID=19713512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002040695A Expired - Fee Related JP4603229B2 (ja) | 2001-08-24 | 2002-02-18 | パワーアップ信号発生回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6657903B2 (ja) |
JP (1) | JP4603229B2 (ja) |
KR (1) | KR100403341B1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100471182B1 (ko) * | 2002-09-03 | 2005-03-10 | 삼성전자주식회사 | 레디/비지 핀을 이용하여 내부 전압 레벨을 알리는 반도체메모리 장치 |
KR100566302B1 (ko) | 2003-10-31 | 2006-03-30 | 주식회사 하이닉스반도체 | 파워업 신호 발생 장치 |
KR100648857B1 (ko) * | 2005-03-31 | 2006-11-24 | 주식회사 하이닉스반도체 | 파워업 신호 발생 장치 및 그 생성 방법 |
US7436224B2 (en) * | 2006-07-27 | 2008-10-14 | Integrated Device Technology, Inc. | Low variation voltage output differential for differential drivers |
TW200901608A (en) * | 2007-06-27 | 2009-01-01 | Beyond Innovation Tech Co Ltd | Bias supply, start-up circuit, and start-up method for bias circuit |
KR100909638B1 (ko) * | 2008-06-05 | 2009-07-27 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR100925392B1 (ko) * | 2008-07-28 | 2009-11-09 | 주식회사 하이닉스반도체 | 음 전압 생성 회로 및 이를 이용한 반도체 메모리 장치 |
US8194491B2 (en) * | 2010-03-22 | 2012-06-05 | Elite Semiconductor Memory Technology Inc. | Power-up circuit |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08124379A (ja) * | 1994-08-29 | 1996-05-17 | Toshiba Microelectron Corp | 強誘電体メモリおよびこれを用いたカードおよびカードシステム |
JPH10106272A (ja) * | 1996-09-26 | 1998-04-24 | Sharp Corp | 半導体記憶装置 |
JPH10163840A (ja) * | 1996-12-05 | 1998-06-19 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
JPH10332750A (ja) * | 1997-06-02 | 1998-12-18 | Nec Corp | パワーオンリセット回路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR930002573B1 (ko) * | 1989-12-30 | 1993-04-03 | 삼성전자 주식회사 | 반도체 소자의 파워엎 안정회로 |
KR940003397B1 (ko) * | 1991-04-30 | 1994-04-21 | 삼성전자 주식회사 | 반도체메모리장치의 백바이어스 제너레이터 |
KR960008136B1 (ko) * | 1993-12-09 | 1996-06-20 | 현대전자산업 주식회사 | 반도체 소자의 고전위 발생장치 |
KR100214510B1 (ko) | 1996-10-15 | 1999-08-02 | 구본준 | 센스앰프의 전력 차단 회로 |
KR100272164B1 (ko) | 1997-12-30 | 2000-11-15 | 윤종용 | 모드레지스터셋회로를갖는반도체장치 |
JPH11260064A (ja) | 1998-03-09 | 1999-09-24 | Sanyo Electric Co Ltd | センスアンプ |
KR100283906B1 (ko) * | 1998-10-31 | 2001-03-02 | 김영환 | 반도체 메모리의 초기 안정화 신호 발생 회로 |
JP2000200489A (ja) | 1999-01-07 | 2000-07-18 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2000331490A (ja) * | 1999-05-18 | 2000-11-30 | Hitachi Ltd | 半導体集積回路装置 |
JP2000339958A (ja) | 1999-05-25 | 2000-12-08 | Toshiba Corp | 半導体集積回路 |
KR100307534B1 (ko) * | 1999-09-07 | 2001-11-05 | 김영환 | 백 바이어스 레벨 센싱 회로 |
US6184730B1 (en) | 1999-11-03 | 2001-02-06 | Pericom Semiconductor Corp. | CMOS output buffer with negative feedback dynamic-drive control and dual P,N active-termination transmission gates |
-
2001
- 2001-08-24 KR KR10-2001-0051281A patent/KR100403341B1/ko not_active IP Right Cessation
- 2001-12-28 US US10/028,323 patent/US6657903B2/en not_active Expired - Fee Related
-
2002
- 2002-02-18 JP JP2002040695A patent/JP4603229B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08124379A (ja) * | 1994-08-29 | 1996-05-17 | Toshiba Microelectron Corp | 強誘電体メモリおよびこれを用いたカードおよびカードシステム |
JPH10106272A (ja) * | 1996-09-26 | 1998-04-24 | Sharp Corp | 半導体記憶装置 |
JPH10163840A (ja) * | 1996-12-05 | 1998-06-19 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
JPH10332750A (ja) * | 1997-06-02 | 1998-12-18 | Nec Corp | パワーオンリセット回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2003077275A (ja) | 2003-03-14 |
US6657903B2 (en) | 2003-12-02 |
KR100403341B1 (ko) | 2003-11-01 |
US20030039149A1 (en) | 2003-02-27 |
KR20030017136A (ko) | 2003-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100854419B1 (ko) | 파워 업 신호 생성장치 | |
US7099223B2 (en) | Semiconductor memory device | |
KR100549947B1 (ko) | 집적회로용 기준전압 발생회로 | |
KR101286241B1 (ko) | 최대 전압 선택회로 | |
KR100954110B1 (ko) | 파워업 신호 생성회로 및 그를 이용한 집적회로 | |
JP4603229B2 (ja) | パワーアップ信号発生回路 | |
TWI261265B (en) | Power-up circuit in semiconductor memory device | |
JP3810220B2 (ja) | 内部電源供給発生器を有する集積回路半導体メモリ装置 | |
KR100452333B1 (ko) | 파워 업 신호 발생기 | |
KR100616501B1 (ko) | 리시버 | |
JP2001176287A (ja) | 半導体メモリ装置及びそれの読み出し方法 | |
JP4166014B2 (ja) | 高電圧感知器 | |
JP4723210B2 (ja) | 昇圧電圧発生回路及び昇圧電圧発生方法 | |
KR20070084879A (ko) | 기판 바이어스 전압 검출기 | |
KR0183874B1 (ko) | 반도체 메모리장치의 내부 전원전압 발생회로 | |
KR100554840B1 (ko) | 파워 업 신호 발생 회로 | |
KR100557953B1 (ko) | 파워 업 신호 발생기 | |
KR100576490B1 (ko) | 파워-업 회로 | |
KR100734299B1 (ko) | 전류 감지형 내부 전원전압 발생회로 | |
KR100390904B1 (ko) | 내부 전원 전압 발생회로 | |
KR100256129B1 (ko) | 기판 바이어스전위 발생장치 | |
KR100369333B1 (ko) | 저잡음출력버퍼 | |
KR100958799B1 (ko) | 내부 전압 생성회로와 그의 구동 방법 | |
KR20080070929A (ko) | 전압 레벨 검출기 및 이를 구비하는 전압 발생 회로 | |
KR20030047026A (ko) | 파워-업 신호 발생 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040428 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060628 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070305 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070925 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100730 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101001 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |