KR100452333B1

KR100452333B1 - 파워 업 신호 발생기

Info

Publication number: KR100452333B1
Application number: KR10-2002-0063789A
Authority: KR
Inventors: 임규남
Original assignee: 삼성전자주식회사
Priority date: 2002-10-18
Filing date: 2002-10-18
Publication date: 2004-10-12
Also published as: KR20040035065A; US7046054B2; US20050073341A1

Abstract

본 발명은 온도변화에 대응하여 안정된 파워 업 신호를 발생하는 파워업신호 발생기에 관한 것이다.

이를 위한 본 발명의 파워업 신호발생기는, 초기 전원전압이 공급된 후 상기 전원전압이 상승하면서 설정전압 이상에서 노드(N1)로 드롭된 전원전압을 공급하는 피모오스 트랜지스터와, 상기 피모오스 트랜지스터로부터 공급되는 전원전압을 받아 미리 설정된 일정전류를 흐르게 하는 전류소스와, 상기 전류소스로부터 일정한 기준전류가 흐를 시 상기 피모오스 트랜지스터로부터 상기 노드(N1)로 공급되는 전압레벨이 문턱전압(Vthp)에 도달할 시 반전시켜 출력하는 제1 인버터와, 상기 인버터로부터 반전 출력신호를 일정시간 지연시킨 후 반전시켜 파워 업 신호를 출력하는 제2 인버터를 포함함을 특징으로 한다.

Description

파워 업 신호 발생기{POWER UP SIGNAL GENERATOR}

본 발명은 파워 업 신호 발생기에 관한 것으로, 특히 온도변화에 대응하여안정된 파워 업 신호를 발생하는 파워 업 신호발생기에 관한 것이다.

일반적으로 반도체 메모리장치는 전원전압이 인가되는 순간 곧바로 전원전압의 레벨에 응답하여 동작하는 것이 아니라 전원전압의 레벨이 일정한 레벨이상으로 상승된 후 동작하게 되며, 이러한 이유로 반도체 메모리장치는 파워 업 신호발생기를 구비하게 된다. 파워 업 신호 발생기는 외부로부터 전원전압이 공급되고 난 후 전원전압 레벨이 안정화되기 이전에 내부회로가 동작할 경우 래치업(Latch-up) 등으로 인해 전체 메모리장치가 파괴되는 현상을 막기 위한 것으로 전체 칩의 신뢰성(Reliability)을 향상시킨다.

파워 업 신호 발생기는 전원전압 인가 초기 시에 외부로부터 인가되는 전원전압의 레벨 상승을 감지하여 소정레벨 까지는 "로우" 레벨의 파워 업신호를 출력하고, 전원전압이 소정 레벨이상으로 안정화되면 파워 업 신호를 하이로 천이하여 출력한다. 반대로 파워 업 신호발생기는 외부로부터 인가되는 전원전압 레벨이 떨어지면 다시 "로우" 레벨의 파워 업 신호를 출력한다. 상기 파워 업 신호는 전원전압의 레벨이 안정화된 후 "하이" 레벨로 출력되어 메모리 내부회로 중에서 파이프 단위로 독립적으로 동작하여 주로 초기화 동작이 필요한 회로에서 사용되어진다.

이러한 파워 업 펄스발생회로가 미합중국 특허 5,030,845호에 개시되어 있으며, 상기 미합중국 특허 5,030,845호는 리니어 회로를 형성하고 동시에 정적인 풀다운 경로와 정적인 풀업 경로를 모두 연결하지 않는 파워 업 펄스발생회로가 개시되어 있다.

또한 파워 업 펄스 발생회로는 일본국 공개특허공보 특개평7-57474호에 개시되어 있으며, 일본국 공개특허공보 특개 평7-57474호는 파워 업한 후 인가되는 전원 전압의 레벨이 충분히 상승한 후 파워 업 신호를 발생하는 회로가 개시되어 있다.

도 1은 종래의 파워 업 신호 발생기의 회로도이다.

외부로부터 입력되는 전원전압(V_DD) 레벨을 감지하는 레벨감지부(10)와, 상기 감지부(10)로부터 출력되는 레벨감지신호를 버퍼링하여 파워 업 신호(VccH)를 출력하는 복수의 인버터(12, 14)로 구성되어 있다.

레벨감지부(10)는 전원전압(V_DD)과 출력노드(N1) 사이에 위치되고, 게이트와 드레인이 다이오드 접속된 엔모오스 트랜지스터(20)와, 상기 엔모오스 트랜지스터(20)의 소스와 접지사이에 연결된 저항(22)으로 구성되어 있다. 그리고 복수의 인버터(12, 14)는 동일한 소자로 각각 구성되어 있으며, 전원전압(V_DD)과 접지사이에 피모오스 트랜지스터(24)와 엔모오스 트랜지스터(26)가 직렬 접속되고, 상기 출력노드(N1)는 피모오스 트랜지스터(24)와 엔모오스 트랜지스터(26)의 게이트로 연결되는 구성을 갖는다.

먼저 초기 전원전압(V_DD)이 공급될 시 전원전압(V_DD)은 서서히 상승한다. 그리고 다이오드 접속된 엔모오스 트랜지스터(20)는 전원전압(V_DD)이 문턱전압(Vth) 전압이 될 때까지 턴오프 되어 노드(N1)에는 로우신호가 인가된다. 상기 노드(N1)로 인가된 로우신호는 인버터(12)의 트랜지스터(24)를 턴온시켜 하이신호로 반전출력된다. 상기 인버터(12)의 트랜지스터(24)를 통해 반전된 하이신호는 인버터(14)를 통해 로우신호로 반전출력된다. 상기 로우신호 반전 출력된 신호는 파워 업 신호(VccH)로 인가되며, 파워 업 신호(VccH)가 로우신호로 인가되면 래치노드(Latch Node)의 초기 전압을 잡아 준다. 즉, 파워 업 신호(VccH)가 로우신호로 인가되면 메모리 내부회로를 래치업(Latch-up) 등으로 인해 전체 메모리장치가 파괴되는 현상을 막기 위해 동작하지 않도록 한다.

또한 도 2에서 보는 바와 같이 전원전압(V_DD)은 서서히 증가하면서 엔모오스 트랜지스터(20)의 문턱전압(Vth)까지 상승될 때 다이오드 접속된 엔모오스 트랜지스터(20)가 턴온되어 다이오드로 동작한다. 저항(22)은 상기 엔모오스 트랜지스터(20)가 턴온될 때 전류흐름을 제어한다. 상기 엔모오스 트랜지스터(20)가 턴온되어 접속노드(N1)에 문턱전압(Vth)이 인가되고 난 후 전원전압(V_DD)이 계속해서 상승하여 다시 엔모오스 트랜지스터(26)의 문턱전압(Vth)까지 상승, 즉 도 2에서 보는 바와 같이 인버터(12)의 엔모오스 트랜지스터(26)를 동작시키는 트립전압(Vtrip)까지 상승하면 인버터(12)는 노드(N1)의 하이신호를 로우신호로 반전 출력한다. 상기 인버터(12)로부터 출력된 로우신호는 인버터(14)에 의해 전원전압(V_DD)이 정상적인 전압까지 상승될 때까지 일정시간 지연된 후 반전되어 하이신호로 출력된다. 상기 인버터(14)에서 도 2와 같이 파워업 신호(VccH)를 하이신호로 출력하게 되면 메모리 내부회로는 정상적인 동작을 동작하도록 한다. 상기 트립전압(Vtrip)은 2배의 문턱전압(2*Vth)이 된다.

상기와 같은 종래의 파워 업 발생회로는 정상적인 전원전압(V_DD)이 예를 들어 1.8V라면 주변의 온도가 -5℃일 때 트립전압(Vtrip)은 2배의 문턱전압(2*Vth)인 1.3V로 결정된다. 따라서 전원전압(V_DD)과 트립전압(Vtrip) 전압간의 마진이 적어 전원전압(V_DD)이 1.6V까지 낮아지는 추세에서 볼 때 트립전압(Vtrip) 1.3V는 매우 높은 전압 레벨로 전체 디바이스의 로우 전압 동작을 제한하는 문제가 있었다.

또한 엔모오스 트랜지스터는 문턱전압(Vth)이 100℃의 온도증가에 따라 -200mV의 변화를 가지기 때문에 트립전압(Vtrip)은 2배의 문턱전압(2*Vth)이므로 약 100℃ 증가에 따라 -400mV의 변화를 가지게 된다. 이로 인해 파워 업 신호가 온도에 민감하게 변화되어 불안정한 동작을 유발하는 문제가 있었다.

따라서 본 발명의 목적은, 온도의 변화에 상관없이 파워 업 신호를 안정적으로 발생할 수 있는 파워 업 신호 발생기를 제공함에 있다.

본 발명의 다른 목적은 트립전압을 낮게 하여 전원전압이 낮아질 경우에도 안정적으로 동작할 수 있는 파워 업 신호발생기를 제공함에 있다.

상기 목적을 달성하기 위한 본 발명의 파워 업 신호발생기는, 초기 전원전압이 공급된 후 상기 전원전압이 상승하면서 설정전압 이상에서 노드(N1)로 드롭된 전원전압을 공급하는 피모오스 트랜지스터와, 상기 피모오스 트랜지스터로부터 공급되는 전원전압을 받아 미리 설정된 일정전류를 흐르게 하는 전류소스와, 상기 전류소스로부터 일정한 기준전류가 흐를 시 상기 피모오스 트랜지스터로부터 상기 노드(N1)로 공급되는 전압레벨이 문턱전압(Vthp)에 도달할 시 반전시켜 출력하는 제1 인버터와, 상기 인버터로부터 반전 출력신호를 일정시간 지연시킨 후 반전시켜 파워 업 신호를 출력하는 제2 인버터를 포함함을 특징으로 한다.

상기 제2 인버터의 지연시간은 상기 전원전압이 정상적인 전압레벨에 도달되는 시간임을 특징으로 한다.

상기 노드(N1)로 인가되는 문턱전압(Vthp)은 트립전압(Vtrip)임을 특징으로 한다.

상기 전류소스는, 상기 피모오스 트랜지스터의 소스와 접지사이에 접속함을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 파워 업 신호발생기는, 초기 전원전압이 공급된 후 상기 전원전압이 상승하면서 설정전압 이상에서 노드(N1)로 드롭된 전원전압을 공급하는 피모오스 트랜지스터와, 전원전압을 받아 설정된 기준전압을 발생하는 기준전압 발생기와, 상기 기준전압 발생기로부터 출력된 기준전압에 의해 동작되어 상기 피모오스 트랜지스터로부터 공급되는 전원전압을 받아 미리 설정된 일정전류를 흐르게 하는 전류소스와, 상기 전류소스로부터 일정한 기준전류가 흐를 시 상기 피모오스 트랜지스터로부터 상기 노드(N1)로 공급되는 전압레벨이 문턱전압(Vthp)에 도달할 시 반전시켜 출력하는 제1 인버터와, 상기 인버터로부터 반전 출력신호를 일정시간 지연시킨 후 반전시켜 파워 업 신호를 출력하는 제2 인버터를 포함함을 특징으로 한다.

도 1은 종래의 파워 업 신호 발생기의 회로도

도 2는 초기 전원공급 시 전원전압 변화에 따라 파워 업신호를 발생하는 과정을 나타낸 파형도

도 3은 본 발명의 일 실시 예에 따른 파워 업 신호 발생기의 회로 구성도

도 4는 본 발명의 파워 업 신호 발생기에 대한 실시예의 적용회로도

* 도면의 주요 부분에 대한 부호의 설명 *

10: 레벨 감지부 12, 14: 복수의 인버터

50: 피모오스 트랜지스터 54: 전류소스

56: 피모오스 트랜지스터 58: 엔모오스 트랜지스터

60, 62: 인버터

이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

도 3은 본 발명의 일 실시 예에 따른 파워 업 신호 발생기의 회로 구성도로서,

전원전압(V_DD)과 노드(N1) 사이에 위치되고, 게이트가 접지되고 소스가 전원전압(V_DD)에 연결되며, 드레인이 상기 노드(N1)에 접속되어 전원전압(V_DD)이 설정전압 이상에서 상기 노드(N1)로 전류를 공급하는 피모오스 트랜지스터(50)와, 상기 피모오스 트랜지스터(50)의 드레인과 접지사이에 연결되어 미리 설정된 전류를 흐르게 하는 전류소스(54)와, 전원전압(V_DD)과 접지사이에 피모오스 트랜지스터(56)와 엔모오스 트랜지스터(58)가 직렬 접속되고, 상기 출력노드(N1)는 피모오스 트랜지스터(56)와 엔모오스 트랜지스터(58)의 게이트로 연결되는 구성을 갖는 인버터(60)와, 상기 인버터(60)의 출력신호를 일정시간 지연시켜 반전 출력하는 인버터(62)로 구성되어 있다.

상술한 도 3을 참조하여 본 발명의 바람직한 실시 예의 동작을 상세히 설명한다.

먼저 초기 전원전압(V_DD)이 공급될 시 전원전압(V_DD)은 서서히 상승한다. 이때 피모오스 트랜지스터(50)는 게이트가 접지와 연결되어 있으므로 전원전압(V_DD)이 문턱전압(Vthp) 전압이 될 때까지 턴 오프 되어 노드(N1)에는 로우신호가 인가된다. 상기 노드(N1)로 인가된 로우신호는 인버터(60)의 피모오스 트랜지스터(56)를 턴온시켜 하이신호로 반전 출력된다. 상기 인버터(60)의 피모오스 트랜지스터(56)를 통해 반전된 하이신호는 인버터(62)를 통해 로우신호로 반전 출력된다. 상기 반전 출력된 로우 신호는 파워업 신호(VccH)가 되며, 파워 업 신호(VccH)가 로우신호로 인가되면 래치노드(Latch Node)의 초기 전압을 잡아 준다. 즉, 파워 업 신호(VccH)가 로우신호로 인가되면 메모리 내부회로를 래치업(Latch-up) 등으로 인해 전체 메모리장치가 파괴되는 현상을 막기 위해 동작하지 않도록 한다.

그런 후 전원전압(V_DD)은 서서히 증가하면서 피모오스 트랜지스터(50)의 문턱전압(Vthp)까지 상승될 때 게이트가 그라운드에 접속된 피모오스 트랜지스터(50)가 턴온되어 전류소스(54)로 전류를 흐르게 한다. 전류소스(54)는 상기 피모오스 트랜지스터(50)가 턴온될 때 일정한 기준전류(I_ref)를 흐르도록 한다. 상기 피모오스 트랜지스터(50)가 턴온되고 난후 전원전압(V_DD)이 계속해서 상승하여 피모오스 트랜지스터(50)의 소스와 드레인을 통해 흐르는 전류가 전류소스(54)로 흐르는 기준전류(I-Ref)보다 많이 흐르게 되면 노드(N1)의 전압이 상승하여 피모오스 트랜지스터(50)의 문턱전압(Vthp)까지 상승한다. 이때 문턱전압(Vthp)이 인버터(60)의 엔모오스 트랜지스터(58)를 턴온시키는 트립전압(Vtrip)이 되며, 인버터(60)는 노드(N1)의 하이신호를 로우신호로 반전 출력한다. 상기 인버터(60)로부터 출력된 로우신호는 인버터(62)에 의해 전원전압(V_DD)이 정상적인 전압까지 상승될 때까지 일정시간 지연된 후 반전되어 하이신호로 출력된다. 상기 인버터(60)에서 파워업 신호(VccH)를 하이신호로 출력하게 되면 메모리 내부회로는 정상적인 동작을 하도록 한다.

이때 상기 트립전압(Vtrip)은 하기 수학식 1과 같은 전압이 된다.

여기서 β는 피모오스 트랜지스터(50)의 단위 면적당 게이트 캐패시턴스인 μC_OX로 정의한다.

상기 수학식 1에서 보는 바와 같이 트립전압(Vtrip)은 피모오스 트랜지스터(50)의 문턱전압(Vthp)을 트랙킹하도록 설정된다는 것을 특징으로 하고 있다. 트립전압(Vtrip)은 0.7V에서 설정가능 하기 때문에 낮은 전원전압(V_DD)에서 매우 적합하다.

또한 수학식 1에서 전류소스(54)의한계를 온도에 무관한 조건으로 생각할 수 있다면한계의 변화가 단지 문턱전압(Vthp)에 의해 영향을 받기 때문에 100℃온도변화에 200mV 변화수준으로 작아지게 된다.

만약 전류소스(54)의 기준전류 I_Ref 가 온도에 따라 증가하는 전류 즉,PATA(Proportional To Absolute Temp)라면 트립전압(Vtrip)의 온도 의존성을 더 작게 만들 수 있다.

도 4는 본 발명의 파워 업 신호 발생기에 대한 실시예의 적용회로도이다.

기준전압 발생부(10)는 게이트에 전원전압(V_DD)이 연결되고 전원전압(V_DD)과 접지사이에 드레인과 소스가 연결된 엔모오스 트랜지스터(102)와, 전원전압(V_DD)과 상기 엔모오스 트랜지스터(102)의 드레인 사이에 접속된 저항(R1)과, 상기 엔모오스 트랜지스터(102)의 소스와 접지사이에 연결된 저항(R2)과, 상기 엔모오스 트랜지스터(102)의 드레인과 접지사이에 연결되고, 게이트가 상기 엔모오스 트랜지스터(102)의 소스에 연결된 엔모오스 트랜지스터(104)로 구성되어 있다.

피모오스 트랜지스터 어레이(200)는 전원전압(V_DD)과 접지사이에 직렬로 연결되고 게이트가 접지되어 있는 6개의 피모오스 트랜지스터(202, 204, 206, 208, 210, 212)로 구성되어 있다. 전류소스(300)는 게이트가 상기 기준전압 발생부(100)의 출력단에 연결되고, 상기 피모오스 트랜지스터 어레이(200)의 출력노드(N1)와 접지사이에 직렬 연결된 8개의 엔모오스 트랜지스터(302, 304, 306, 308, 310, 312, 314, 316)로 구성되어 있다.

인버터(400)는 게이트가 상기 출력노드(N1)에 접속되고 전원전압(V_DD)과 접지사이에 직렬 접속된 2개의 피오모스 트랜지스터(402, 404)와 엔모오스 트랜지스터(406, 408)로 구성되어 있다.

인버터부(500)는 5개의 인버터(502, 504, 506, 508, 510)가 직렬 접속되는구성을 갖는다.

엔모오스 트랜지스터(102)의 게이트가 전원전압(V_DD)에 연결되어 있으므로 저항(R1)을 통해 인가되는 전원전압(V_DD)이 정상적인 전압레벨로 상승될 때 턴온된다. 상기 엔모오스 트랜지스터(102)가 턴온되면 엔모오스 트랜지스터(104)가 턴온되어 하기 수학식 2와 같은 기준전압(Vref)을 발생하여 출력한다.

기준전압 발생기(100)에서 상기 수학식 2에 의한 기준전압(Vref)이 발생되면 상기 피모오스 트랜지스터 어레이(200)가 턴온될 때 전류소스(300)에서는 하기 수학식 3에 의해 흐르는 기준전류(Iref)를 구할 수 있다.

전류소스(300)에서 기준전류기준전류(Iref)가 흐를 때 전원전압전원전압(V_DD)이 상승하여 인버터(400)의 트립전압(Vtrip)을 구하면 하기 수학식 4와 같다.

여기서 만약 R1 OVER R2 << 1이라면 상기 트립전압(Vtrip)은 문턱전압(Vthp)으로 트랙킹하면서 온도 변화를 1/2로 줄일 수 있다.

상술한 바와 같이 본 발명은, 반도체 메모리 장치의 내부 회로들을 초기화하기 위해 전원전압이 안정화되는 시간을 인식하기 위해 엔모오스 트랜지스터와 전류소스를 이용하여 트립전압을 낮추어 온도변화에 따라 안정적으로 파워 업신호를 발생시킬 수 있도록 하며, 또한 트립전압을 낮추어 낮은 전원전압용으로 안정되게 사용할 수 있는 이점이 있다.

또한 트립전압을 피모오스의 문턱전압으로 낮추어 전원전압이 안정된 후에 전원전압의 변화에 의해 전원전압이 떨어지는 경우 파워 업 발생신호가 변화되는 것을 방지할 수 있는 이점이 있다.

본 발명은 구체적인 실시 예에 대해서만 상세히 설명하였지만 본 발명의 기술적 사상의 범위 내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 본 발명의 특허청구범위에 속한다 할 것이다.

Claims

파워업 신호발생기에 있어서,

초기 전원전압이 공급된 후 상기 전원전압이 상승하면서 설정전압 이상에서 노드(N1)로 드롭된 전원전압을 공급하는 피모오스 트랜지스터와,

상기 피모오스 트랜지스터로부터 공급되는 전원전압을 받아 미리 설정된 일정전류를 흐르게 하는 전류소스와,

상기 전류소스로부터 일정한 기준전류가 흐를 시 상기 피모오스 트랜지스터로부터 상기 노드(N1)로 공급되는 전압레벨이 문턱전압(Vthp)에 도달할 시 반전시켜 출력하는 제1 인버터와,

상기 인버터로부터 반전 출력신호를 일정시간 지연시킨 후 반전시켜 파워 업 신호를 출력하는 제2 인버터를 포함함을 특징으로 하는 파워 업 신호발생기.
제 1 항에 있어서,

상기 제2 인버터에서 지연시간은 상기 전원전압이 정상적인 전압레벨에 도달되는 시간임을 특징으로 하는 파워 업 신호발생기.
제2항에 있어서,

상기 노드(N1)로 인가되는 문턱전압(Vthp)은 트립전압(Vtrip)임을 특징으로 하는 파워 업 신호발생기.
제 3 항에 있어서,

상기 전류소스는, 상기 피모오스 트랜지스터의 소스와 접지사이에 접속함을 특징으로 하는 파워 업 신호발생기.
파워업 신호발생기에 있어서,

초기 전원전압이 공급된 후 상기 전원전압이 상승하면서 설정전압 이상에서 노드(N1)로 드롭된 전원전압을 공급하는 피모오스 트랜지스터와,

전원전압을 받아 설정된 기준전압을 발생하는 기준전압 발생기와,

상기 기준전압 발생기로부터 출력된 기준전압에 의해 동작되어 상기 피모오스 트랜지스터로부터 공급되는 전원전압을 받아 미리 설정된 일정전류를 흐르게 하는 전류소스와,

상기 전류소스로부터 일정한 기준전류가 흐를 시 상기 피모오스 트랜지스터로부터 상기 노드(N1)로 공급되는 전압레벨이 문턱전압(Vthp)에 도달할 시 반전시켜 출력하는 제1 인버터와,

상기 인버터로부터 반전 출력신호를 일정시간 지연시킨 후 반전시켜 파워 업신호를 출력하는 제2 인버터를 포함함을 특징으로 하는 파워 업 신호발생기.
제 5 항에 있어서,

상기 제2 인버터에서 지연시간은 상기 전원전압이 정상적인 전압레벨에 도달되는 시간임을 특징으로 하는 파워 업 신호발생기.
제6항에 있어서,

상기 노드(N1)로 인가되는 문턱전압(Vthp)은 트립전압(Vtrip)임을 특징으로 하는 파워 업 신호발생기.
제 7 항에 있어서,

상기 전류소스는, 상기 피모오스 트랜지스터의 소스와 접지사이에 접속함을 특징으로 하는 파워 업 신호발생기.