KR100746610B1 - 파워-업 신호 발생 장치 - Google Patents

파워-업 신호 발생 장치 Download PDF

Info

Publication number
KR100746610B1
KR100746610B1 KR1020050134289A KR20050134289A KR100746610B1 KR 100746610 B1 KR100746610 B1 KR 100746610B1 KR 1020050134289 A KR1020050134289 A KR 1020050134289A KR 20050134289 A KR20050134289 A KR 20050134289A KR 100746610 B1 KR100746610 B1 KR 100746610B1
Authority
KR
South Korea
Prior art keywords
pull
node
power
transistor
control signal
Prior art date
Application number
KR1020050134289A
Other languages
English (en)
Other versions
KR20070071105A (ko
Inventor
김동균
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050134289A priority Critical patent/KR100746610B1/ko
Publication of KR20070071105A publication Critical patent/KR20070071105A/ko
Application granted granted Critical
Publication of KR100746610B1 publication Critical patent/KR100746610B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 제 1 풀-다운소자 및 제 2 풀-다운소자로 구성되어, 파워-업 신호 출력단을 풀-다운 구동하는 풀-다운 구동부와; 상기 제 1 풀-다운소자 및 제 2 풀-다운소자의 동작을 제어하는 제 1 제어신호를 출력하되, 반도체 회로의 시스템 환경 변화에 따른 제 1 풀-다운소자의 특성변화에 대응하여 상기 제 1 제어신호를 조절하여 출력하는 제 1 제어신호생성부와; 상기 파워-업 신호 출력단을 풀-업 구동하는 풀-업구동부를 제어하는 제 2 제어신호를 출력하되, 반도체 회로의 시스템 환경 변화에 따른 제 2 풀-다운소자의 특성변화에 대응하여 상기 제 2 제어신호를 조절함으로써 상기 파워-업 신호 출력단 전류를 조절하는 제 2 제어신호생성부를 포함하여 구성되는 파워-업 신호 발생 장치에 관한 것이다.
파워-업 신호 발생 장치, 전류미러

Description

파워-업 신호 발생 장치{Device for generating power-up signal}
도 1은 종래기술에 따른 파워-업 신호 발생 장치의 구성을 도시한 것이다.
도 2는 종래기술에 따른 파워-업 신호 발생 장치에서 반도체 회로의 시스템 환경 변화에 따른 동작 파형의 변화를 보여주는 파형도이다.
도 3은 본 발명에 의한 일 실시예에 따른 파워-업 신호 발생 장치의 구성을 도시한 것이다.
도 4는 본 발명에 의한 일 실시예에 따른 파워-업 신호 발생 장치에서 반도체 회로의 시스템 환경 변화에 따른 동작 파형의 변화를 보여주는 파형도이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 풀-다운 구동부 20 : 제 1 제어신호 생성부
30 : 풀-업 구동부 40 : 제 2 제어신호 생성부
42 : 전류미러부
본 발명은 파워-업 신호 발생 장치에 관한 것으로, 더욱 구체적으로는 반도체 회로의 시스템 환경 변화에 따른 모스트랜지스터의 특성변화에 따라 발생되는 풀-다운 시점의 변동을 동일한 특성 변화를 갖는 모스트랜지스터를 통해 생성한 제어신호를 이용하여 상쇄시킴으로써, 반도체 회로의 시스템 환경 변화에도 불구하고 변동 폭이 최소화된 파워-업 감지 범위를 구현할 수 있도록 한 파워-업 신호 발생 장치에 관한 것이다.
일반적으로, 외부 전압(VDD)이 디램(DRAM) 등의 반도체 소자에 인가된 후, 기판 바이어스 전압(substrate bias voltage: Vbb) 발생회로의 전하 펌프 동작에 의해 기판 바이어스 전압(Vbb)이 접지전압으로부터 소정의 네거티브(-)전압으로 될 때까지는 어느 정도의 시간이 필요하다. 이는 기판용량(Cs)이 클 뿐 아니라 전원전압도 0V에서 5V로 증가하고 있는 구간이어서 상기 기판 바이어스 전압 발생회로 내의 링 오실레이터(ring oscillator)의 발진 주파수도 낮아서 자체 전류공급 능력이 작기 때문이다.
또한, 디램의 셀영역 전체를 덮고 있는 셀 플레이트(cell plate)에 인가되어 있는 전압(Vcp)이 0V에서 Vcc/2로 상승하게 되므로 기판과의 결합 캐패시턴스에 의해 기판 바이어스 전압(Vbb)도 포지티브(+)방향으로 함께 상승하여 기판바이어스 전압 발생 회로에 부담을 주며, 큰 과도전류가 흐를 수 있게 된다.
따라서, 외부 전압(VDD) 인가시 내부회로의 동작을 관여하는 컨트롤 (Control) 신호 (예컨대 /RAS, /CAS)들을 제어하기 전에 기판 바이어스 전압(Vbb)이 안정화된 레벨(Level)까지 다다르는 시간이 필요하다. 그리고 그 시간 안에 내부회로의 초기화가 이루어지게 된다.
내부회로의 초기화를 시키기 위한 파워-업(PWRUP) 신호는 외부에서 입력되는 전원전압에 따라 상승하여 내부회로에 구성되어 있는 초기화 회로를 동작시키고, 각각의 초기화회로가 컨트롤 신호를 제어할 수 있는 조건을 만족하면 디스에이블(Disable)되는 신호이다. 즉, 파워-업 신호 발생 장치란, 외부 전압(VDD)의 인가 후 인가전압이 특정 전압 이상 되었을 때 반도체 소자를 동작시킴으로써 저전압영역에서 디바이스가 오동작하는 것을 방지하며, 디바이스의 내부 신호라인을 초기화하는 역할을 하는 회로를 말한다.
이하 종래기술에 따른 파워-업 신호 발생 장치의 구성을 도시한 도 1 및 파워-업 신호 발생 장치에서 반도체 회로의 시스템 환경 변화에 따른 동작 파형의 변화를 보여주는 도 2를 참고하여, 종래 기술에 따른 파워-업 신호 발생장치의 동작에 대해 살펴본다.
삭제
우선, 반도체 소자에 인가된 외부 전압(VDD)이 점차 증가하면 접지전압(Vss)에 의해 턴온된 풀-업 소자 PMOS(P1)에 의해 파워-업 신호 출력단(DET)의 전위도 증가하게 된다. 이때, 파워-업 신호 출력단(DET)을 풀-다운 구동하는 NMOS(N1)은 턴-오프 상태이다.
한편, 외부 전압(VDD)이 점차 증가함에 따라서, 외부 전압(VDD)을 R1, R2 저 항비로 분배한 노드 A의 전위도 증가하게 된다. 이후, 노드 A의 전위가 풀-다운 소자인 NMOS(N1)의 문턱전압 보다 커지게 되면 NMOS(N1)가 턴-온되어 파워-업 신호 출력단(DET)의 전위을 풀-다운 구동시킨다. 이와 같이 파워-업 신호 출력단(DET)이 풀다운 구동하면 인버터(IV1)의 반전 버퍼링에 의해 파워-업(PWRUP) 신호는 하이레벨로 천이하므로, 외부 전압(VDD)이 기설정된 전위 레벨 이상으로 상승하는 것을 감지(이하, '파워-업 감지')할 수 있게 된다.
그런데, 앞서 파워-업 신호 발생 장치에 포함된 풀-업 소자인 PMOS(P1) 및 풀-다운 소자인 NMOS(N1)는 MOS 트랜지스터의 특성상 반도체 회로의 시스템 환경(제조 공정차이에 의한 전류량, 온도 등) 변화에 따라 특성이 변화되는 성질을 가지므로 파워-업 신호 출력단(DET)의 풀-다운 시점을 크게 변동시켜 파워-업 감지 범위(Detection range of VDD)를 넓히는 문제를 발생시킨다. 즉, 도 2에 도시한 바와 같이, 종래의 파워-업 신호 발생 장치에 의하면 풀-다운 시점이 가장 빠른 시스템 환경인 FS,-10℃ (여기서, 'F'는 제조 공정상 NMOS(N1)에 많은 전류가 흐르는 상태를, 'S'는 제조 공정상 PMOS(P1)에 적은 전류가 흐르는 상태를, 그리고 '-10℃'는 주변온도가 -10℃ 임을 나타낸다.)의 조건(1)과 풀-다운 시점이 가장 느린 시스템 환경인 SF, 125℃의 조건(2)에 의해 파워-업 감지 범위(Detection range of VDD)가 넓은 범위(1.17~1.50(V))로 형성된다.
이와 같이 넓은 범위로 형성되는 파워-업 감지 범위(Detection range of VDD)를 갖는 파워-업 신호 발생 장치의 경우 파워-업 신호 발생 장치에 의해 초기화 동작이 수행되는 칩의 동작 전위 레벨 이상에서 파워-업 감지가 이루어질 가능 성이 있어, 낮은 VDD 특성에 의한 동작의 불안정 및 수율 감소 등을 야기하는 문제가 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 반도체 회로의 시스템 환경 변화에 따른 모스트랜지스터의 특성변화에 따라 발생되는 풀-다운 시점의 변동을 동일한 특성 변화를 갖는 모스트랜지스터를 통해 생성한 제어신호를 이용하여 상쇄시킴으로써, 반도체 회로의 시스템 환경 변화에도 불구하고 변동 폭이 최소화된 파워-업 감지 범위를 구현할 수 있도록 한 파워-업 신호 발생 장치를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 제 1 풀-다운소자 및 제 2 풀-다운소자로 구성되어, 파워-업 신호 출력단을 풀-다운 구동하는 풀-다운 구동부와; 상기 파워-업 신호 출력단을 풀-업 구동하는 풀-업 구동부와; 상기 제 1 풀-다운소자 및 제 2 풀-다운소자의 동작을 제어하는 제 1 제어신호를 출력하되, 반도체 회로의 시스템 환경 변화에 따른 제 1 풀-다운소자의 특성변화에 대응하여 상기 제 1 제어신호를 조절하여 출력하는 제 1 제어신호생성부와; 상기 풀-업구동부를 제어하는 제 2 제어신호를 출력하되, 반도체 회로의 시스템 환경 변화에 따른 상기 제 2 풀-다운소자의 특성변화에 대응하여 상기 제 2 제어신호를 조절함으로써 상기 파 워-업 신호 출력단의 전위를 제어하는 제 2 제어신호생성부를 포함하여 구성되는 파워-업 신호 발생 장치를 제공한다.
본 발명에서, 상기 제 1 풀-다운소자 및 제 2 풀-다운소자는 NMOS 소자인 것이 바람직하다.
본 발명에서, 상기 제 1 제어신호생성부는 외부전압단과 상기 제 1 제어신호가 출력되는 제 1 노드 사이에 연결된 제 1 저항소자와; 상기 제 1 노드와 접지단 사이에 연결된 제 2 저항소자 및; 상기 제 1 노드와 접지단 사이에서 상기 제 2 저항소자와 직렬로 연결되어 상기 제 1 제어신호를 조절하는 트랜지스터를 포함하되, 상기 트랜지스터는 상기 제 1 풀-다운소자와 반도체 회로의 시스템 환경 변화에 따른 동일한 특성변화를 갖는 것이 바람직하다.
본 발명에서, 상기 트랜지스터는 드레인과 게이트가 연결된 NMOS 소자인 것을 특징으로 하는 것이 바람직하다.
본 발명에서, 상기 풀업구동부는 상기 제 2 제어신호에 의해 턴온되는 제 1 트랜지스터를 포함하는 것이 바람직하다.
본 발명에서,상기 제 2 제어신호생성부는 외부전압단과 제 1 노드 사이에 연결된 제 1 저항소자와; 상기 제 1 노드에 게이트를 공유한 제 2 트랜지스터 및 제 3 트랜지스터를 포함하되, 상기 제 2 트랜지스터는 상기 제 1 노드와 접지단 사이에 연결되고, 상기 제 3 트랜지스터는 제 2 노드와 접지단 사이에 연결되는 것을 특징으로 하는 전류미러부 및; 상기 외부전압단과 상기 제 2 노드 사이에 연결되어, 상기 제 2 노드를 통해 상기 제 1 트랜지스터와 게이트를 공유하여 전류미러를 형성하는 제 4 트랜지스터를 포함하여 구성되는 것이 바람직하다.
본 발명에서, 상기 제 3 트랜지스터는 상기 제 2 풀-다운소자와 반도체 회로의 시스템 환경 변화에 따른 동일한 특성변화를 갖는 것이 바람직하다.
본 발명에서, 상기 반도체 회로의 시스템 환경 변화에 따른 특성변화는 주변온도와 인가전압에 따른 MOS 트랜지스터의 턴-온 저항변화 및 MOS 트랜지스터의 제조 공정 차이에 의한 턴-온 전류 변화를 의미하는 것이 바람직하다.
본 발명에서, 상기 제 2 트랜지스터 및 제 3 트랜지스터는 NMOS 소자이고, 상기 제 1 트랜지스터 및 제 4 트랜지스터는 PMOS 소자인 것을 특징으로 하는 것이 바람직하다.
본 발명에서, 상기 제 2 노드와 상기 접지단 사이에 연결되는 제 2 저항소자를 더 포함하여 구성되는 것이 바람직하다.
본 발명에서, 상기 파워-업 신호 출력단의 출력신호를 반전 버퍼링하여 파워-업 신호를 출력하는 인버터를 더 포함하여 구성되는 것이 바람직하다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 3은 본 발명에 의한 일 실시예에 따른 파워-업 신호 발생 장치의 구성을 도시한 것이다.
도시된 바와 같이, 본 실시예의 파워-업 신호 발생 장치는 본 발명은 풀-다운소자인 복수의 NMOS(N2, N3)로 구성되어, 파워-업 신호 출력단(DET)을 풀-다운 구동하는 풀-다운 구동부(10)와; 외부 전압단(VDD)과 제 1 제어신호가 출력되는 노드(A) 사이에 연결된 저항소자(R3)와, 노드(A)와 접지단(Vss) 사이에 연결된 저항소자(R4) 및, 상기 노드(A)와 접지단(Vss) 사이에서 저항소자(R4)와 직렬로 연결되어 상기 제 1 제어신호를 조절하되 상기 NMOS(N2)와 반도체 회로의 시스템 환경 변화에 따른 동일한 특성변화를 갖는 NMOS(N4)를 포함하여 구성되는 제 1 제어신호생성부(20)와; 파워-업 신호 출력단(DET)을 풀-업 구동하는 풀-업구동부(30) 및; 풀-업구동부(30)를 제어하는 제 2 제어신호를 출력하되, 반도체 회로의 시스템 환경 변화에 따른 NMOS(N3)의 특성변화에 대응하여 상기 제 2 제어신호를 조절함으로써 파워-업 신호 출력단(DET) 전류를 조절하는 제 2 제어신호생성부(40)를 포함하여 구성된다. 이때, NMOS(N2)는 문턱 전압이 낮게 설정되는 것이 바람직하다.
여기서, 풀-업구동부(30)는 제 2 제어신호에 의해 턴온되는 PMOS(P1)를 포함하여 구성된다. 또한, 제 2 제어신호생성부(40)는 외부 전압단(VDD)과 노드(B) 사이에 연결된 저항소자(R5)와; 노드(B)에 게이트를 공유한 NMOS(N5) 및 NMOS(N6)를 포함하되, NMOS(N5)는 노드(B)와 접지단(Vss) 사이에 연결되고, NMOS(N6)는 NMOS(N3)와 반도체 회로의 시스템 환경 변화에 따른 동일한 특성변화를 갖으며 노 드(C)와 접지단(Vss) 사이에 연결되는 것을 특징으로 하는 전류미러부(42)와; 외부 전압단(VDD)과 노드(C) 사이에 연결되어, 노드(C)를 통해 PMOS(P1)과 게이트를 공유하는 PMOS(P2) 및; 노드(C)와 접지단(Vss) 사이에 연결된 저항소자(R6)를 포함하여 구성된다.
그리고, 본 실시예의 파워-업 신호 발생 장치는 파워-업 신호 출력단(DET)의 출력신호를 반전 버퍼링하여 파워-업(PWRUP) 신호를 출력하는 인버터(IV2)를 더 포함한다.
이와 같이 구성된 파워-업 신호 발생 장치의 동작을 구체적으로 설명하면 다음과 같다.
도 3에 도시된 바와 같이, 반도체 소자에 인가된 외부 전압(VDD)이 점차 증가하면 노드(B)의 전위도 이에 따라 점차 증가하는데, 노드(B)의 전위가 NMOS(N5, N6)의 문턱전압에 이르지 않는 구간까지는 NMOS(N5, N6)는 턴-오프 상태이다. 이때, 파워-업 신호 출력단(DET)의 전위은 플로팅(floating) 상태이므로 NMOS(N5, N6) 턴-온된 이후 외부 전압단(VDD)에 의해 풀-업 구동되는 파워-업 신호 출력단(DET)의 특성을 고려한 초기화 작업이 필요하다.
파워-업 신호 출력단(DET)의 전위 초기화는 노드(C)와 접지단(Vss) 사이에 연결된 저항소자(R6)에 의해 이루어지는데, 여기서, 저항소자(R6)는 NMOS(N5, N6)의 턴-온 저항값에 비해 상당히 큰 값의 저항값을 가지므로, 노드(C)의 전위은 NMOS(N5, N6)가 턴-오프된 상태에서 접지단(Vss)에 의해 로우가 되어 PMOS(P1, P2) 를 턴-온시키고, 이에 따라 파워-업 신호 출력단(DET)의 전위은 외부 전압단(VDD)에 의해 풀-업 구동되는 상태로 초기화된다.
이후 외부 전압(VDD)이 증가하여 노드(B)의 전위가 NMOS(N5, N6)의 문턱전압 이상이 되면 NMOS(N5, N6)는 턴-온되고, 전류미러의 동작에 의해 NMOS(N6)는 정전류원으로 작용하게 된다. 이때, NMOS(N6)의 턴-온 저항값은 상당히 작은 값으로 설정되므로 노드(C)는 로우레벨이 되어 PMOS(P2)를 턴-온 시키고, 풀-업구동부(30)의 PMOS(P1)를 턴-온 시킨다. 이때, PMOS(P1)과 PMOS(P2)는 전류미러를 형성하고 있으므로, PMOS(P1)을 통해 파워-업 신호 출력단(DET)으로 흐르는 전류는 정전류원으로 동작하는 NMOS(N6)를 통해 흐르는 전류와 비례한다.
한편, 외부 전압(VDD)이 증가하여 NMOS(N4)의 게이트 전압이 문턱전압 이상이 되면 R3, R4, NMOS(N4)의 턴-온 저항(이하 'RN4'라 한다.)을 통해 전류가 흐르게 되고, 노드(A)에는 R3와 R4+RN4의 저항비에 의해 분배된 전위가 형성되어, 풀-다운 구동부(10)의 NMOS(N2, N3)의 게이트에 인가된다. 이때, NMOS(N4)는 NMOS(N2)와 반도체 회로의 시스템 환경변화에 따른 특성 변화(주변온도와 인가전압에 따른 MOS 트랜지스터의 턴-온 저항변화 및 MOS 트랜지스터의 제조 공정 차이에 의한 턴-온 전류 변화 등)는 동일해야 하는데, 이는 반도체 회로의 시스템 환경에 따라 파워-업 신호 출력단(DET)의 풀-다운 시점이 크게 변동하는 현상을 막기 위함이다. 이를 좀 더 구체적으로 설명하면 다음과 같다. 노드(A)의 전위은 반도체 회로의 시스템 환경이 변화에 따른 NMOS(N4)의 특성 변화에 따라 달라지는데, 예를 들어 시스템 환경변화에 따른 NMOS(N4)의 특성 변화에 의해 NMOS(N4)의 턴-온 저항값이 커지면 노드(A)의 전위가 증가되고, 턴-온 저항값이 작아지면 노드(A)의 전위가 작아진다. 이와 같은 NMOS(N4)의 특성 변화에 따른 노드(A)의 전위 변화는 동일한 특성 변화를 갖는 NMOS(N2)에 의해 상쇄되는데, 즉 NMOS(N4)의 턴-온 저항값이 커져 노드(A)의 전위가 증가하는 경우 NMOS(N2)의 턴-온 저항값도 커지고, 반대로 MOS(N4)의 턴-온 저항값이 작아져 노드(A)의 전위가 감소하는 경우 NMOS(N2)의 턴-온 저항값도 작아져 NMOS(N2)의 턴-온 저항값을 일정하게 유지할 수 있다. 다시 말해, NMOS(N2, N3)의 턴-온에 의해 파워-업 신호 출력단(DET)을 통해 흐르는 전류는 반도체 회로의 시스템 환경에 따라 크게 영향을 받지 않고, 파워-업 신호 출력단(DET)의 풀-다운 시점을 크게 변동시키지 않으므로, 제 1 제어신호 생성부(10)의 저항소자(R3)와 저항소자(R4)의 비를 조절하여 풀-다운 구동하는 시점의 외부 전압(VDD)의 전위 구간을 조절할 수 있게 된다. 상기 실시예에서 NMOS(N3)는 NMOS(N2) 및 NMOS(N4)와 반도체 회로의 시스템 환경에 따른 특성 변화가 다르게 설정된다. 따라서, 노드(A)의 전위 변화를 상쇄하는 데 있어, 고려 대상이 아니다. 다만, 실시예에 따라서, NMOS(N3)가 NMOS(N2) 및 NMOS(N4)와 동일한 특성 변화를 갖도록 설정할 수도 있다.
또한, NMOS(N3)도 반도체 회로의 시스템 환경에 따라 특성 변화가 발생한다. 이를 상쇄하기 위해 이와 같은 제 2 제어신호 생성부(40)에 NMOS(N3)와 반도체 회로의 시스템 환경 변화에 따른 특성 변화가 동일한 NMOS(N5, N6)가 구비된다. 앞서 살펴본 바와 같이 노드(B)의 전위가 NMOS(N5, N6)의 문턱전압 이상이 되면 NMOS(N5, N6)는 턴-온되고, 전류미러의 동작에 의해 NMOS(N6)는 정전류원으로 동작한다. 또한, 노드(C)의 로우레벨에 의해 전류미러를 형성한 PMOS(P1) 및 PMOS(P2)가 턴-온되면 정전류원으로 동작 NMOS(N6)를 통해 흐르는 전류와 PMOS(P1)을 통해 흐르는 전류는 전류미러 동작에 의해 서로 비례한다. 이에 따라, 반도체 회로의 시스템 환경 변화에 따라 NMOS(N3)의 턴-온 전류가 증가되면 전류미러의 동작에 의해 PMOS(P1)을 통해 흐르는 전류도 증가되어, NMOS(N3)의 특성 변화에도 불구 하고, 파워-업 신호 출력단(DET)의 출력 전류를 일정하게 유지할 수 있어 파워-업 신호 출력단(DET)의 풀-다운 시점을 변동을 최소화할 수 있다.
이를 파워-업 신호 출력단(DET)의 전위 측면에서 살펴보면 다음과 같다. 시스템 환경 변화에 의해 NMOS(N3)의 턴-온 저항이 커지면 NMOS(N6)의 턴-온 저항도 커지고, 이에 따라 노드(C)의 전위가 상대적으로 상승하면서, PMOS(P1)의 턴-온 저항도 증가한다. 반면, 시스템 환경 변화에 의해 NMOS(N3)의 턴-온 저항이 작아지면 NMOS(N6)의 턴-온 저항도 작아지고, 이에 따라 노드(C)의 전위가 상대적으로 하강하면서, PMOS(P1)의 턴-온 저항도 감소한다. 즉, NMOS(N3)의 턴-온 저항의 변화에 따라 PMOS(P1)의 턴-온 저항이 변화하므로 NMOS(N3)의 턴-온 저항과 PMOS(P1)의 턴-온 저항의 저항 분배에 의해 파워-업 신호 출력단(DET) 출력되는 전위가 일정하게 유지되고, 파워-업 신호 출력단(DET)의 풀-다운 시점의 변동이 최소화된다.
결과적으로, 본 실시예에 따른 파워-업 신호 발생 장치에 의하면 반도체 회로의 시스템 환경 변화에 따른 MOS 트랜지스터의 특성변화에 따라 발생되는 풀-다운 시점의 변동을, 동일한 특성 변화를 갖는 모스트랜지스터를 통해 생성한 제어신호를 이용하여 상쇄시킴으로써, 즉 NMOS(N2)와 NMOS(N4)를 동일한 특성 변화를 갖는 NMOS로 구성하고, NMOS(N3)와 NMOS(N6)를 동일한 특성 변화를 갖는 NMOS로 구성하여, 반도체 회로의 시스템 환경 변화에도 불구 하고 변동 폭이 최소화된 파워-업 감지 범위를 구현할 수 있게 된다. 이와 같은 효과는 본 발명에 실시예에 따른 파워-업 신호 발생 장치에서 반도체 회로의 시스템 환경 변화에 따른 동작 파형의 변화를 보여주는 파형도인 도 4를 통해 확인할 수 있다. 즉, 본 발명에 실시예에 따른 파워-업 신호 발생 장치의 파워-업 감지 범위(Detection range of VDD)는 약1.27~1.30(V)로 형성되므로 칩의 동작 전위 레벨 이상에서 파워-업 감지가 이루어질 가능성이 현저히 낮아지게 되어, 낮은 VDD 특성에 의한 불안정 등의 문제를 해결할 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 파워-업 신호 발생 장치는 반도체 회로의 시스템 환경 변화에 따른 모스트랜지스터의 특성변화에 따라 발생되는 풀-다운 시점의 변동을 동일한 특성 변화를 갖는 모스트랜지스터를 통해 생성한 제어신호를 이용하여 상쇄시킴으로써, 반도체 회로의 시스템 환경 변화에도 불구 하고 변동 폭이 최소화된 파워-업 감지 범위를 구현할 수 있는 효과를 가진다.

Claims (11)

  1. 제 1 풀-다운소자 및 제 2 풀-다운소자로 구성되어, 파워-업 신호 출력단을 풀-다운 구동하는 풀-다운 구동부와;
    상기 파워-업 신호 출력단을 풀-업 구동하는 풀-업 구동부와;
    외부전압단과 제1 노드 사이에 연결된 제1 저항부와 상기 제1 노드와 접지단 사이에 연결된 제2 저항부를 포함하여, 상기 제 1 풀-다운소자 및 제 2 풀-다운소자의 동작을 제어하는 제 1 제어신호를 상기 제1 노드로 출력하되, 상기 제2 저항부는 상기 제1 풀-다운소자의 특성변화에 대응하여 저항값이 조절되는 제 1 제어신호생성부와;
    제2 노드와 접지단 사이에 연결되고, 상기 외부전압의 레벨에 따라 정전류원으로 동작하여 상기 제2 노드로 출력되는 제2 제어신호를 풀-다운구동하되, 상기 제2풀-다운소자의 특성변화에 대응하여 상기 제2 제어신호의 풀-다운 구동 능력을 조절하는 제2 제어신호 생성부를 포함하는 파워-업 신호 발생 장치.
  2. 제 1 항에 있어서, 상기 제 1 풀-다운소자 및 제 2 풀-다운소자는 NMOS 소자인 것을 특징으로 하는 파워-업 신호 발생 장치.
  3. 제1 항에 있어서, 상기 제 1 저항부는 상기 외부전압단과 상기 제 1 노드 사이에 연결된 저항소자인 것을 특징으로 하는 파워-업 신호 발생 장치.
  4. 제 1 항에 있어서, 상기 제 2 저항부는 상기 제 1 노드와 접지단 사이에 직렬 연결된 연결된 제 2 저항소자 및 트랜지스터를 포함하되, 상기 트랜지스터는 상기 제 1 풀-다운소자와 동일한 특성변화를 갖는 것을 특징으로 하는 파워-업 신호 발생 장치.
  5. 제 1 항에 있어서, 상기 풀업구동부는 상기 제 2 제어신호에 의해 턴온되는 제 1 트랜지스터를 포함하는 것을 특징으로 하는 파워-업 신호 발생 장치.
  6. 제 5 항에 있어서, 상기 제 2 제어신호생성부는 외부전압단과 제 1 노드 사이에 연결된 제 1 저항소자와;
    상기 제 1 노드에 게이트를 공유한 제 2 트랜지스터 및 제 3 트랜지스터를 포함하되, 상기 제 2 트랜지스터는 상기 제 1 노드와 접지단 사이에 연결되고, 상기 제 3 트랜지스터는 제 2 노드와 접지단 사이에 연결되는 것을 특징으로 하는 전 류미러부 및;
    상기 외부전압단과 상기 제 2 노드 사이에 연결되어, 상기 제 2 노드를 통해 상기 제 1 트랜지스터와 게이트를 공유하여 전류미러를 형성하는 제 4 트랜지스터를 포함하여 구성되는 파워-업 신호 발생 장치.
  7. 제 6항에 있어서, 상기 제 3 트랜지스터는 상기 제 2 풀-다운소자와 반도체 회로의 시스템 환경 변화에 따른 동일한 특성변화를 갖는 것을 특징으로 하는 파워-업 신호 발생 장치.
  8. 제 1 항에 있어서, 상기 특성변화는 주변온도와 인가전압에 따른 MOS 트랜지스터의 턴-온 저항변화 및 MOS 트랜지스터의 제조 공정 차이에 의한 턴-온 전류 변화를 의미하는 파워-업 신호 발생 장치.
  9. 제 6 항에 있어서, 상기 제 2 트랜지스터 및 제 3 트랜지스터는 NMOS 소자이고, 상기 제 1 트랜지스터 및 제 4 트랜지스터는 PMOS 소자인 것을 특징으로 하는 파워-업 신호 발생 장치.
  10. 제 6항에 있어서, 상기 제 2 노드와 상기 접지단 사이에 연결되는 제 2 저항소자를 더 포함하여 구성되는 파워-업 신호 발생 장치.
  11. 제 1 항에 있어서, 상기 파워-업 신호 출력단의 출력신호를 반전 버퍼링하여 파워-업 신호를 출력하는 인버터를 더 포함하여 구성되는 파워-업 신호 발생 장치.
KR1020050134289A 2005-12-29 2005-12-29 파워-업 신호 발생 장치 KR100746610B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134289A KR100746610B1 (ko) 2005-12-29 2005-12-29 파워-업 신호 발생 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134289A KR100746610B1 (ko) 2005-12-29 2005-12-29 파워-업 신호 발생 장치

Publications (2)

Publication Number Publication Date
KR20070071105A KR20070071105A (ko) 2007-07-04
KR100746610B1 true KR100746610B1 (ko) 2007-08-08

Family

ID=38506298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134289A KR100746610B1 (ko) 2005-12-29 2005-12-29 파워-업 신호 발생 장치

Country Status (1)

Country Link
KR (1) KR100746610B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006009A (ko) * 1997-06-30 1999-01-25 김영환 반도체 메모리 소자의 파워업 장치
KR20030058272A (ko) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 파워-업 신호 발생 장치
KR20050068332A (ko) * 2003-12-30 2005-07-05 주식회사 하이닉스반도체 반도체 메모리 소자의 파워업 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006009A (ko) * 1997-06-30 1999-01-25 김영환 반도체 메모리 소자의 파워업 장치
KR20030058272A (ko) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 파워-업 신호 발생 장치
KR20050068332A (ko) * 2003-12-30 2005-07-05 주식회사 하이닉스반도체 반도체 메모리 소자의 파워업 회로

Also Published As

Publication number Publication date
KR20070071105A (ko) 2007-07-04

Similar Documents

Publication Publication Date Title
KR100301368B1 (ko) 파워온리셋회로
US7436226B2 (en) Power-up detection circuit that operates stably regardless of variations in process, voltage, and temperature, and semiconductor device thereof
JP4287678B2 (ja) 内部電源回路
KR100854419B1 (ko) 파워 업 신호 생성장치
KR100733407B1 (ko) 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기
US20100171558A1 (en) Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator
KR100902053B1 (ko) 반도체 메모리 장치의 기준 전압 발생회로
KR20070024068A (ko) 레벨 검출회로 및 방법과, 반도체 메모리 장치의 기판바이어스 전압 발생회로 및 방법
KR20070015791A (ko) 내부 전원전압 발생 회로
KR20050041660A (ko) 파워업신호 발생 장치
KR20050041595A (ko) 파워업 신호 발생 장치
KR100452333B1 (ko) 파워 업 신호 발생기
US7423486B2 (en) Silicon-on-insulator differential amplifier circuit
KR100818655B1 (ko) 파워-업 신호 발생 장치
US6559709B2 (en) Low-consumption charge pump for a nonvolatile memory
US8106689B2 (en) Circuit for generating power-up signal of semiconductor memory apparatus
KR100746610B1 (ko) 파워-업 신호 발생 장치
US7576575B2 (en) Reset signal generator in semiconductor device
US20120268208A1 (en) Semiconductor integrated circuit device
KR20080024411A (ko) 반도체 메모리 장치의 데이터 출력 드라이버
KR100554840B1 (ko) 파워 업 신호 발생 회로
JP2002258956A (ja) 電圧制御回路
JP2003273672A (ja) 差動増幅回路
KR100860976B1 (ko) 파워업신호 생성장치
KR20030085237A (ko) 파워 온 리셋 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee