DE4342458A1 - Spannungsgenerator für eine Halbleiterspeichervorrichtung - Google Patents
Spannungsgenerator für eine HalbleiterspeichervorrichtungInfo
- Publication number
- DE4342458A1 DE4342458A1 DE4342458A DE4342458A DE4342458A1 DE 4342458 A1 DE4342458 A1 DE 4342458A1 DE 4342458 A DE4342458 A DE 4342458A DE 4342458 A DE4342458 A DE 4342458A DE 4342458 A1 DE4342458 A1 DE 4342458A1
- Authority
- DE
- Germany
- Prior art keywords
- voltage generator
- generator according
- signal
- bypass
- control switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
- G11C5/146—Substrate bias generators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
Description
Die vorliegende Erfindung betrifft einen Spannungsgenerator
für eine Halbleiterspeichervorrichtung, bei dem eine Oszil
lationsperiode während des Ladungspumpens gesteuert wird, um
die pro Zeiteinheit erzeugte Leistung derart zu steuern, daß
der Spannungsgenerator als Spannungsgenerator für eine rück
wärts gerichtete Vorspannung, als Generator für eine hohe
innere Spannung oder als innerer Leistungsgenerator verwen
det werden kann.
Ein Spannungsgenerator für eine rückwärts gerichtete Vor
spannung ist eine Art eines Spannungsgenerators, welcher bei
üblichen Halbleiterspeichervorrichtungen verwendet wird, wie
dies beispielsweise in der US-4,775,959 beschrieben ist.
Wie in Fig. 2 gezeigt ist, umfaßt dieser Generator für die
rückwärts gerichtete Vorspannung (welcher auch Vbb-Generator
genannt wird) einen ersten Vbb-Generator Vbb-G1 und einen
zweiten Vbb-Generator Vbb-G2.
Der erste Vbb-Generator Vbb-G1 umfaßt einen ersten Schwin
gungsabschnitt OSC1 und einen Gleichrichterabschnitt REC,
während der zweite Vbb-Generator Vbb-G2 einen zweiten
Schwingungsabschnitt OSC2 und einen Gleichrichterabschnitt
REC umfaßt.
Der erste und zweite Vbb-Generator Vbb-G1, Vbb-G2 bestehen
aus Spannungserzeugungsschaltungen, von denen eine in Fig. 1
gezeigt ist.
Wie in dieser Zeichnung dargestellt ist, sind die ersten
Eingänge von drei NAND-Gattern in Reihe geschaltet, während
der Ausgang des letzten NAND-Gatters mit dem Eingang des
ersten NAND-Gatters derart verbunden ist, daß die Schwin
gungszirkulationssignale zirkuliert werden sollen, wodurch
ein Oszillator gebildet wird. Der Ausgang dieses Oszillators
wird durch eine Pufferschaltung einer ersten Elektrode eines
Pumpkondensators C1 zugeführt. Eine zweite Elektrode dieses
Kondensators ist mit einem Gleichrichter verbunden, der aus
den Transistoren 16, 17 besteht (von denen ein jeder als
Gleichrichtelement dient). Ferner sind zweite Eingänge der
drei NAND-Gatter NAND1, NAND2, NAND3 gemeinsam miteinander
verbunden, um Oszillatoraktivierungssignale zu empfangen.
Der Kondensator des zweiten Vbb-Generators Vbb-G2 hat eine
hohe Kapazität, während der Kondensator des ersten Vbb-Ge
nerators Vbb-G1 eine relativ geringe Kapazität aufweist. Die
Spannungserzeugungswirkung dieser Schaltung wird derart aus
geführt, daß bei Zuführen der Spannung von der inneren
Leistungsquelle Vcc die Oszillatoraktivierungssignale zu den
zweiten Eingängen der NAND-Gatter zur Aktivierung des Oszil
lators OSC zugeführt werden, so daß die Schwingungen begin
nen und daß ein Schwingungsausgangssignal ausgangsseitig er
zeugt wird.
Wenn die Schwingungsausgangssignale einen hohen Pegel haben,
bewirken diese, daß die erste Elektrode 14 des Pumpkonden
sators einen hohen Pegel annimmt, indem sie durch eine Puf
ferschaltung 12 laufen, welche den Pumpkondensator treibt.
Eine zweite Elektrode 15 des Pumpkondensators wird gleich
falls durch den Kupplungseffekt auf hoch geschaltet, wodurch
die Spannung ansteigt. Wenn das Potential der zweiten Elek
trode 15 des Pumpkondensators höher als das der positiven
Klemme (z. B. Massepotential) ist, wird eine erste Gleich
richtervorrichtung 16 leitfähig geschaltet, so daß deren
Spannung sich an die Spannung des positiven Anschlusses an
gleicht.
Wenn dann die Oszillationsausgangssignale auf einen niedri
gen Pegel geschoben werden, bewirken diese Signale, daß die
erste Elektrode 14 des Pumpkondensators einen niedrigen Pe
gel annimmt, wenn sie durch die Pufferschaltung 12 laufen,
welche den Pumpkondensator treibt. Gleichzeitig wird durch
den Kopplungseffekt die zweite Elektrode 15 des Pumpkonden
sators auf einen niedrigen Pegel gezogen.
Das Potential der zweiten Elektrode 15 des Pumpkondensators
wird niedriger als das der positiven Klemme, was dazu führt,
daß die erste Gleichrichtervorrichtung 16 in einen nicht
leitfähigen Zustand gebracht wird. Falls das Potential der
zweiten Elektrode 15 des Pumpkondensators niedriger wird als
das Potential des negativen Anschlusses (z. B. das Rück
wärts-Vorspannungs-Potential), wird die zweite Gleichrich
tervorrichtung 17 leitfähig geschaltet, so daß deren Poten
tial das Potential des negativen Anschlusses annimmt.
Daraufhin nehmen die Oszillationsausgangssignale erneut
einen hohen Pegel an, um die obige Wirkung zu wiederholen,
was dazu führt, daß die Elektronen an dem positiven Anschluß
durch eine Übertragung zu dem negativen Anschluß gepumpt
werden, wodurch eine Spannung erzeugt wird.
Die Leistung der Erzeugung der negativen Spannung durch den
ersten Vbb-Generator Vbb-G1 ist sehr schwach, aber ist so
ausgelegt, daß die Spannung ausreicht, um Leckströme der
Transistoren während der Wartebetriebsart ("standby"-Be
triebsart) zu kompensieren, bei denen der Chip nicht arbei
tet.
Die Leistung zur Erzeugung einer negativen Spannung durch
den zweiten Vbb-Generator Vbb-G2 ist erheblich größer, so
daß dieser dazu in der Lage ist, die Leckströme der Tran
sistoren während des Betriebes der Halbleitervorrichtung zu
kompensieren. Falls die Spannungserzeugung zu groß wird, muß
die Kapazität der Pufferschaltung, die den Pumpkondensator
treibt, groß gewählt werden, wobei ferner die Kapazitäten
des Pumpkondensators und der Gleichrichtervorrichtung erhöht
werden müssen.
Bei der in Fig. 2 gezeigten Schaltung wird bei ständiger
Zufuhr einer negativen Spannung bis zum Abfall der Spannung
Vbb unter einen vorbestimmten Wert ein Rückwärts-Spannungs-
Erfassungssignal von einer Rückwärts-Vorspannungs-Erfas
sungsschaltung (VLD-Abschnitt) erzeugt, so daß das Span
nungsgeneratoraktivierungssignal von hoch nach niedrig ge
ändert wird, wodurch die Spannung auf einem hohen Pegel ge
halten wird.
Wenn sich bei dieser bekannten Technik der Chip in seinem
"standby"-Zustand befindet, sind die meisten Transistoren
ausgeschaltet, wobei lediglich Anpassungsschaltungen und
einige Transistoren arbeiten, so daß die Leckstromrate re
lativ gering ist. In diesem Zustand wird lediglich der erste
Vbb-Generator Vbb-G1, der eine kleine Treiberkapazität hat,
betrieben, so daß eine Einsparung der Leistungsaufnahme er
zielt wird. Wenn der Chip aktiv ist oder wenn das Vbb-Span
nungsniveau unterhalb des vorbestimmten Pegels liegt (bei
spielsweise unterhalb der dreifachen Schwellenspannung), so
wird der zweite Vbb-Generator Vbb-G2, der eine hohe Treiber
kapazität hat, betrieben, so daß ein Anstieg der Vbb-Span
nung aufgrund eines hohen Leckstromes durch Treiben einer
hohen Anzahl von Transistoren verhindert werden kann.
Der oben beschriebene Spannungsgenerator zur Verwendung in
einer üblichen Halbleiterspeichervorrichtung hat eine feste
Schwingungsperiodendauer und kann daher nicht in genauer
Weise gegen die Leckströme in einer Mehrzahl von Transisto
ren arbeiten, deren Betrieb sich im Falle des aktiven Zu
standes und des "standby"-Zustandes ändert. Das bedeutet,
daß die Oszillationsfrequenz durch Berechnung des Mittelwer
tes des Leckstromes festgelegt wird. Ferner wird der
Spitzenstrom zum Treiben des großen Pumpkondensators sehr
hoch, wodurch es zu hohen Spannungsvariationen und zu einer
Beeinträchtigung der Zuverlässigkeit der Halbleiterspeicher
vorrichtung kommt.
Der Erfindung liegt daher die Aufgabe zugrunde, einen Span
nungsgenerator für eine Halbleiterspeichervorrichtung zu
schaffen, der eine erhöhte Zuverlässigkeit der Betriebsweise
der Halbleiterspeichervorrichtung bewirkt.
Diese Aufgabe wird durch einen Spannungsgenerator gemäß
Patentanspruch 1 gelöst.
Bei dem erfindungsgemäßen Spannungsgenerator zur Verwendung
in einer Halbleiterspeichervorrichtung wird die Schwingungs
periodendauer während der Pumpbetriebsweise gesteuert, um
die pro Zeiteinheit erzeugte Leistung derart einzustellen,
daß der Spannungsgenerator als Generator für eine rückwärts
gerichtete Vorspannung, als innerer Hochspannungsgenerator
oder als innerer Leistungsspannungsgenerator eingesetzt wer
den kann, wodurch die Spannung auf einem konstanten Pegel
gehalten wird. Daher wird die Ladungspumpkapazität nicht
mittels des Pumpkondensators eingestellt, sondern durch die
Schwingungsrate, um eine Pumpkapazität zur Kompensation
einer Variation der Last einzustellen. Daher wird kein
großer Kondensator benötigt, so daß die Größe des Tran
sistors zum Treiben des Pumpkondensators nicht hoch sein
muß. Dementsprechend kann der Spitzenstrom vermindert werden
und die Oszillationsfrequenz (Pulsrate) kann für den jewei
ligen Anwendungszweck eingestellt werden. Daher kann die
Ladungspumprate pro Zeiteinheit auf einfache Weise erhöht
oder vermindert werden.
Gemäß der Erfindung umfaßt der Spannungsgenerator zur Ver
wendung in einer Halbleiterspeichervorrichtung folgende
Merkmale: einen Gleichrichter zum Erzeugen einer Gleich
spannungsleistung durch Gleichrichten von Taktsignalen;
einen Oszillator mit einer ungeraden Anzahl von Invertern,
die in Reihe geschaltet sind, wobei der Ausgang des letzten
Inverters zu dem ersten Inverter rückgekoppelt wird, um die
Taktpulse schwingen zu lassen; und eine oder mehrere
Bypass-Schaltungen, die derart geschaltet sind, daß der
Ausgang des ersten Inverters einen oder mehrere zwischen
liegende Inverter Bypass-artig umläuft und mittels eines
Steuerschalters angeschaltet oder abgeschaltet werden kann.
Erfindungsgemäß ist folgende Merkmalskombination vorgesehen:
ein Generator zur Erzeugung einer rückwärts gerichteten Vor
spannung, wobei der Ausgang der positiven Seite des Gleich
richters mit Massepotential und der negativen Seite mit dem
Potential der rückwärts gerichteten Vorspannung verbunden
ist; ein Generator zum Erzeugen einer inneren hohen Span
nung, wobei der Ausgang der positiven Seite des Gleichrich
ters mit dem Anschluß für die innere hohe Spannung verbunden
ist und die negative Seite mit Massepotential verbunden ist;
und ein innerer Leistungsspannungsgenerator, wobei der Aus gang der positiven Seite- des Gleichrichters mit dem inneren Leistungsspannungsanschluß und der Ausgang der negativen Seite mit Massepotential verbunden ist.
und ein innerer Leistungsspannungsgenerator, wobei der Aus gang der positiven Seite- des Gleichrichters mit dem inneren Leistungsspannungsanschluß und der Ausgang der negativen Seite mit Massepotential verbunden ist.
Der Steuerschalter des Generators für die rückwärts gerich
tete Vorspannung wird durch Signale zur Erfassung des Pegels
der rückwärts gerichteten Vorspannung, Adreßeintaktsignale
und durch Leseverstärkeraktivierungssignale ein- und ausge
schaltet.
Eine Mehrzahl von Bypass-Schaltungen können derart angeord
net sein, daß sie in genauer Weise auf unterschiedliche
Lastbedingungen ansprechen. Im vorliegenden Fall umfaßt in
einer einfachen Art die Bypass-Schaltung folgende Merkmale:
eine erste Bypass-Schaltung mit einer Steuerschaltung, die
durch die Signale zum Erfassen des Pegels der rückwärts ge
richteten Vorspannung ein- und ausgeschaltet werden; eine
zweite Bypass-Schaltung mit einem Steuerschalter, der durch
die Adreßeintaktsignale ein- und ausgeschaltet wird; und
eine dritte Bypass-Schaltung mit einem Steuerschalter, der
durch die Leseverstärkeraktivierungssignale ein- und ausge
schaltet wird.
Eine ungeradzahlige Anzahl von Invertern bestehen aus drei
NAND-Gattern mit zwei Eingängen und einer geraden Anzahl von
Invertern. Die Steuerschaltung umfaßt vorzugsweise ein Über
tragungsgatter, bei dem ein NMOSFET und ein PMOSFET parallel
zueinander geschaltet sind. Entgegengesetzt zueinander be
triebene Schalter werden bei Einschalten des Steuerschalters
abgeschaltet und bei Abschalten des Steuerschalters einge
schaltet (welcher die Bypass-Schaltung einschaltet und aus
schaltet) und sind vor sowie hinter den Bypass-artig um
gangenen Invertern geschaltet, so daß sie zu den Invertern
in Reihe geschaltet werden können.
Die ersten Eingangsanschlüsse der drei NAND-Gatter mit zwei
Eingängen sind in Reihe zu der Oszillationsschaltung ge
schaltet, um die zirkulierenden Signale zu empfangen,
während ihre zweiten Eingangsanschlüsse ein Leistungsstabi
lisierungssignal empfangen, welches erzeugt wird, wenn die
innere Leistungsspannung der Halbleiterspeichervorrichtung
auf einen bestimmten, vorgegebenen Pegel ansteigt.
Der Steuerschalter des Generators für die innere hohe Span
nung wird durch die Signale zum Erfassen des Pegels der
inneren hohen Spannung oder durch die Wortleitungsaktivie
rungssignale ein- oder ausgeschaltet.
Die Bypass-Schaltung umfaßt eine erste Bypass-Schaltung mit
einem Steuerschalter, der von den Signalen zum Erfassen des
Pegels der inneren hohen Spannung ein- und ausgeschaltet
wird; und eine zweite Bypass-Schaltung mit einem Steuer
schalter, der durch die Wortleitungsaktivierungssignale ein- oder
ausgeschaltet wird.
Der Generator für die innere Leistungsspannung umfaßt eine
Bypass-Schaltung mit Steuerschaltern, die durch die Signale
zum Erfassen des Pegels der inneren Leistungsspannung ein- oder
ausgeschaltet werden, oder durch die Leseverstärker
aktivierungssignale ein- oder ausgeschaltet werden.
Der Gleichrichter umfaßt folgende Merkmale: einen Pumpkon
densator; eine Pufferschaltung, die mit einer ersten Elek
trode des Pumpkondensators zum Treiben des Pumpkondensators
verbunden ist; eine erste Gleichrichtereinrichtung, die mit
der zweiten Elektrode des Pumpkondensators verbunden ist, um
die zweite Elektrode mit dem positiven Anschluß zu verbin
den, wenn das Potential der zweiten Elektrode höher ist als
dasjenige des positiven Anschlusses; und eine zweite Gleich
richtervorrichtung, die mit der zweiten Elektrode des Pump
kondensators verbunden ist, um die zweite Elektrode mit dem
negativen Anschluß zu verbinden, wenn das Potential der
zweiten Elektrode niedriger ist als dasjenige des negativen
Anschlusses.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung
werden nachfolgend unter Bezugnahme auf die beiliegenden
Zeichnungen näher erläutert. Es zeigen:
Fig. 1 die Schaltung eines bekannten Spannungsgenerators
zur Verwendung bei einer bekannten Halbleiterspei
chervorrichtung;
Fig. 2 ein Blockdiagramm der Bauweise eines Generators für
die innere rückwärts gerichtete Vorspannung zur
Verwendung bei der bekannten Halbleiterspeicher
vorrichtung;
Fig. 3 ein Blockdiagramm der Bauweise des Oszillators, der
bei der vorliegenden Erfindung eingesetzt wird;
Fig. 4 Signalverläufe des Ausgangssignales des erfindungs
gemäßen Oszillators;
Fig. 5 ein Blockdiagramm des Oszillators gemäß der vor
liegenden Erfindung;
Fig. 6 eine detaillierte Schaltungsdarstellung des Gene
rators für die rückwärts gerichtete Vorspannung als
bevorzugtes Ausführungsbeispiel der Erfindung; und
Fig. 7 eine zeitliche Darstellung der Signale beim Betrieb
des Generators zum Erzeugen der rückwärts gerichte
ten Vorspannung gemäß Fig. 6.
Das Prinzip des Oszillators der vorliegenden Erfindung be
steht darin, daß das Ausgangssignal der invertierenden Vor
richtung, die die Spannung der Eingangssignale in dem Block
diagramm gemäß Fig. 3 invertiert, durch eine Verzögerungs
einrichtung D zu der Eingangsseite rückgekoppelt wird, wo
durch Oszillationen durch Zirkulieren der Signale erzeugt
werden. Wie dies in Fig. 4 dargestellt ist, ist die Aus
gangssignalform derartig, daß die Taktfrequenz umso kleiner
wird, je länger die Signalverzögerung ist. Andererseits wird
bei kürzer werdender Signalverzögerungszeitdauer die Takt
frequenz höher. In der Ausführungsform nach Fig. 4 gilt
folgende Beziehung: t<t′<t′′.
Wie dies in dem Blockdiagramm gemäß Fig. 5 gezeigt ist, sind
die Inverter in einer ungeradzahligen Zahl N (ungerade) in
Reihe geschaltet, d. h. in der Anordnung: In1, In2, In3, In4, . . . Ini, . . . InN-3,
InN-2, InN-1, InN. Ferner sind
Gleichrichter REC, die mit bekannten Gleichrichtern überein
stimmen, mit dem Ausgang der Inverter verbunden, wodurch
eine Gleichspannungsleistung erzeugt wird. Ferner sind eine
Mehrzahl von Bypass-Schaltungen 51, 52, 53 zum Bypass-arti
gen Umlaufen einer willkürlichen geraden Anzahl von Inver
tern vorgesehen. Das Bypass-artige Umlaufen wird durchge
führt, um die Oszillationssignale Sg derart zirkulieren zu
lassen, daß die Oszillationsperioden dauergesteuert werden
kann. Hier führen die Mehrzahl von Invertern eine Inver
sionsfunktion aus, wie dies in Fig. 3 dargestellt ist, sowie
eine Verzögerungsfunktion. Erste, zweite und dritte Steuer
schalter Sw1, Sw2, Sw3 sind in die Bypass-Schaltung einge
setzt, um die Bypass-Schaltung zu verbinden oder zu trennen.
Falls der Schalter Sw1 eingeschaltet wird, um die zirkulie
renden Oszillationssignale durch die Bypass-Schaltung 51
zirkulieren zu lassen, wird die Oszillationsperiodendauer
die kürzest mögliche (vergleiche t′′ in Fig. 4). Falls der
Schalter Sw2 eingeschaltet wird, um die zirkulierenden Os
zillationssignale durch die zweite Bypass-Schaltung 52 By
pass-artig zu führen, wird die Oszillationsperiodendauer
weniger kurz. Falls der Schalter Sw3 eingeschaltet wird, um
die zirkulierenden Oszillationssignale durch die dritte
Bypass-Schaltung 53 zu führen, wird die Oszillationsperio
dendauer am wenigsten verkürzt (vergleiche t′ in Fig. 4).
Die Signale S1, S2 und S3, die den ersten, zweiten und
dritten Steuerschalter Sw1, Sw2, Sw3 aktivieren, wählen ein
Signal oder mehrere Signale zum Erfassen des Pegels der
rückwärts gerichteten Vorspannung, die Adreßeintaktsignale,
die Leseverstärkeraktivierungssignale, die Erfassungssignale
für den Pegel der inneren hohen Spannung, die Wortleitung
aktivierungssignale und die Signale zum Erfassen des Pegels
der inneren Leistungsversorgungsspannung nach Bedarf aus.
Die detaillierte Schaltung des Generators zum Erzeugen der
rückwärts gerichteten Vorspannung ist in Fig. 6 gezeigt. Ein
Gleichrichter erzeugt eine Gleichleistungsspannung durch
Gleichrichten von Taktsignalen und stimmt mit dem bekannten
Gleichrichter gemäß Fig. 1 überein. Der Oszillator umfaßt
eine ungerade Anzahl von Invertierervorrichtungen, d. h.
NAND-Gattern ND1, ND2, ND3 und Invertern INV1-INV8, welche
in Reihe geschaltet sind. Der Ausgang der letzten Inver
tierervorrichtung ND3 wird zu dem Eingang der ersten In
vertierervorrichtung ND1 rückgekoppelt, um Taktpulse zu er
zeugen. Eine erste Bypass-Schaltung ist zwischen dem Ausgang
des NAND-Gatters ND2 und dem letzten NAND-Gatter ND3 ge
schaltet, so daß das Ausgangssignal des NAND-Gatters ND2
durch ein Übertragungsgatter 36, d. h. einen Steuerschalter,
zu dem Eingangsanschluß des letzten NAND-Gatters ND3 geführt
wird. Eine zweite Bypass-Schaltung liegt zwischen dem Aus
gangsanschluß des Inverters INV2 und dem Eingangsanschluß
des Inverters INV1, so daß der Ausgang des Inverters INV2
durch ein Übertragungsgatter 35, d. h. den Steuerschalter, zu
dem Eingang des Inverters INV7 zugeführt wird.
Um zu gewährleisten, daß die erste Bypass-Schaltung mit
Sicherheit den Ausgang des NAND-Gatters ND2 Bypass-artig
beschaltet, ist ein Übertragungsgatter 31, welches ein in
verser Steuerschalter ist, zwischen dem NAND-Gatter ND2 und
dem Inverter INV1 geschaltet, wobei ein Übertragungsgatter
34 zwischen dem Inverter INV8 und dem NAND-Gatter ND3 ge
schaltet ist. Um zu gewährleisten, daß die zweite Bypass-
Schaltung mit Sicherheit den Ausgang des Inverters INV2 By
pass-artig beschaltet, ist ein Übertragungsgatter 32,
welches ein inverser Steuerschalter ist, zwischen dem In
verter INV2 und dem Inverter INV3 geschaltet, wobei ein
Übertragungsgatter 33 zwischen dem Inverter INV6 und dem
Inverter INV 7 geschaltet ist.
Eine dritte Bypass-Schaltung wird gemeinsam mit der ersten
Bypass-Schaltung verwendet, so daß die Anzahl der Bypass-
Schaltungen vermindert werden kann. Ein Signal S1, welches
den ersten Steuerschalter aktiviert, wird durch den Inverter
INV12 zu dem Übertragungsgatter 36 zugeführt. Ein Signal,
welches den inversen Steuerschalter 31 und den inversen
Steuerschalter 34 aktiviert (welche invers zu dem ersten
Steuerschalter arbeiten), durchläuft nicht den Inverter
INV12, sondern wird direkt den Übertragungsgattern 31 und 34
zugeführt.
Ein Signal S2, welches den zweiten Steuerschalter aktiviert,
durchläuft nicht den Inverter INV13, sondern wird direkt dem
Übertragungsgatter 35 zugeführt. Ein Signal, das die inver
sen Steuerschalter 32, 33 aktiviert (welche invers zu dem
zweiten Steuerschalter arbeiten) wird durch den Inverter
INV13 zu den Übertragungsgattern 32 und 33 zugeführt.
Die Signale (welche nachfolgend als "OSCON" bezeichnet
werden), welche einen hohen Pegel beibehalten, werden ver
wendet, wenn andere Signale stabilisiert werden, wie bei
spielsweise die Signale zur Erfassung des Pegels der rück
wärts gerichteten Vorspannung (nachfolgend mit "BBSEN" be
zeichnet) zum Durchführen von Steuerungen, die Bitleitungs
leseverstärkeraktivierungssignale (die mit "/SAEN" bezeich
net werden), welche während der Chip-Aktivität verwendet
werden, die Signale (nachfolgend mit "/RAS1" bezeichnet),
welche geringfügig gegenüber den Reihenadreßsignalen (/RAS)
verzögert sind, sowie die Leistungsversorgungsspannung Vcc.
Das Signal S1 stellt /RAS1 dar, während das Signal S1 die
Signale darstellt, die durch Invertieren des Signales BBSEN
durch den Inverter INV11 erhalten werden, sowie die Signale,
die erhalten werden, indem das Signal /SAEN einer logischen
NAND-Verknüpfung an dem NAND-Gatter ND4 unterworfen wird.
Die Steuerschaltung verwendet ein Übertragungsgatter, bei
dem ein NMOSFET und ein PMOSFET parallel geschaltet sind.
Der inverse Steuerschalter besteht aus einer Kombination
eines Inverters und eines Übertragungsgatters, wobei der
NMOSFET und der PMOSFET parallel geschaltet sind. Die ersten
Eingangsanschlüsse der drei NAND-Gatter mit zwei Eingängen
sind für die zirkulierenden Signale der Oszillationsschal
tung in Reihe geschaltet. Die zweiten Eingänge empfangen
gleichzeitig das Leistungsquellenstabilisierungssignal
OSCON, welches empfangen wird, wenn die innere Leistungs
spannung der Halbleiterspeichervorrichtung einen vorbestimm
ten Pegel erreicht.
Wie bei bekannten Schaltungen umfaßt der Gleichrichter fol
gende Merkmale: einen Pumpkondensator CO; Pufferschaltungen
12 (INV9 und INV10), welche mit der ersten Elektrode 14 des
Pumpkondensators zum Treiben des Pumpkondensators verbunden
sind; eine erste Gleichrichtervorrichtung M15, die mit einer
zweiten Elektrode 15 des Pumpkondensators zum Verbinden der
zweiten Elektrode 15 mit dem Vss-Anschluß geschaltet ist,
wenn das Potential der zweiten Elektrode 15 höher als das
jenige des Vss-Anschlusses ist; und eine zweite Gleichrich
tervorrichtung M14, die mit der zweiten Elektrode 15 des
Pumpkondensators zum Verbinden der zweiten Elektrode 15 mit
dem Vbb-Anschluß verbunden ist, wenn das Potential der zwei
ten Elektrode 15 niedriger ist als dasjenige des Vbb-An
schlusses (negativen Anschlusses).
Nachfolgend wird die Funktionsweise der Halbleiterspeicher
vorrichtung mit der oben erläuterten Struktur beschrieben.
Wenn, wie dies in Fig. 7 dargestellt ist, die Versorgungs
spannung Vcc zugeführt wird und sich stabilisiert hat, nimmt
das OSCON-Signal einen hohen Wert an, was dazu führt, daß
die NAND-Gatter ND1, ND2 und ND3 aktiviert werden, um
Oszillationsbetriebsweisen auszuführen, wobei die Signal
verlaufsform am Knoten C wie die Signalverlaufsform "C"
gemäß Fig. 7 (C) wird. In diesem Zustand führt der Pump
kondensator CO eine Pumpbetriebsweise aus, so daß die
Spannung "Vbb" abfällt. Wenn die "Vbb"-Spannung ein be
stimmtes Niveau erreicht, wird das "BBSEN"-Signal von einem
hohen Pegel auf einen niedrigen Pegel abgesenkt. Daraufhin
wird die Oszillationsperiodendauer in Abhängigkeit von den
"/RAS1"- und "/SAEN"-Signalen verändert.
Bis die Vbb-Spannung ein vorbestimmtes Niveau erreicht hat,
behält der Knoten (A) einen hohen Pegel bei, um lediglich
das Übertragungsgatter 36 einzuschalten, so daß der Ausgang
des NAND-Gatters ND2 durch die erste Bypass-Schaltung zu dem
Eingangsanschluß des NAND-Gatters ND3 zugeführt wird,
wodurch die Oszillationsbetriebsweise lediglich auf der
Grundlage der Periodendauer der NAND-Gatter ND1 bis ND3
ausgeführt wird.
Daher durchlaufen diese Oszillationssignale die Pufferschal
tung 12, um den Pumpkondensator CO zu laden und zu entladen.
Der Ausgang des Pumpkondensators CO wird in stabilisierter
Form durch eine Gleichrichterschaltung 40 hindurchgeführt.
Wenn die Spannung Vbb ein vorbestimmtes Niveau erreicht,
wird das BBSEN-Signal auf einen niedrigen Pegel verschoben,
wobei ab diesem Zeitpunkt das Potential an Knoten (A) von
den /SAEN-Signalen abhängt. Während dieser Bedingung hat in
einem "standby"-Zustand, d. h. während des hohen Intervalles
gemäß Fig. 7, das /RAS1-Signal einen hohen Pegel, wobei das
/SAEN-Signal gleichfalls einen hohen Pegel hat. Dement
sprechend wird der Knoten (A) auf einen niedrigen Pegel ge
bracht, um das Übertragungsgatter 36 auszuschalten. Daher
kann das Ausgangssignal des NAND-Gatters ND2 nicht durch die
erste Bypass-Schaltung laufen, so daß die Inverter INV1 bis
INV8 als Verzögerungselemente arbeiten. Dementsprechend
werden Leckströme verbraucht, was dazu führt, daß die Oszil
lationsperiodendauer in einem derartigen Maß ausgedehnt
wird, daß die Leckströme in dem "standby"-Zustand durch das
Pumpen kompensiert werden.
Während eines aktiven Zustandes, d. h. während des Inter
valles, währenddessen das /RAS-Signal einen niedrigen Pegel
hat, wird das /RAS1-Signal gleichfalls auf einen niedrigen
Pegel gebracht, und wird durch den Inverter INV13 auf einen
hohen Pegel invertiert. Dementsprechend werden das Übertra
gungsgatter 32 und das Übertragungsgatter 33 ausgeschaltet
und das Übertragungsgatter 35 eingeschaltet. Während der
Knoten (A) bei niedrigem Pegel gehalten wird und daher die
Übertragungsgatter 31 und 34 eingeschaltet bleiben, bleibt
das Übertragungsgatter 36 ausgeschaltet. Daher werden ledig
lich die Inverter INV3 bis INV6 von dem Zirkulationsweg iso
liert, was dazu führt, daß der Ausgang des NAND-Gatters ND2
durch das Übertragungsgatter 31, die Inverter INV1 und INV2,
das Übertragungsgatter 35, die Inverter INV7 und INV8 und
das Übertragungsgatter 34 zu dem NAND-Gatter ND3 zugeführt
wird. Daher wird die Oszillationsperiodendauer verkürzt, so
daß die Pumpladung pro Zeiteinheit ansteigt.
In diesem Intervall wird das /SAEN-Signal auf einen niedri
gen Pegel gebracht, so daß der Knoten (A) auf einen hohen
Pegel während der Operation des Leseverstärkers verschoben
wird. Daher werden die Inverter INV1, INV2, INV7 und INV8
von den Verzögerungselementen ausgenommen, was dazu führt,
daß die Oszillationsperiodendauer weiter verkürzt wird und
daß die Pumpladung pro Zeiteinheit weiter ansteigt. Dement
sprechend werden viele Transistoren, wie beispielsweise die
Leseverstärker, eingeschaltet, so daß eine positive Maßnahme
gegen den ansteigenden Leckstrom ergriffen wird.
Nachfolgend wird der Fall beschrieben, bei dem eine Vpp-
Spannung anstelle der rückwärts gerichteten Vorspannung Vbb
als Steuerschaltersteuersignal für die Bypass-Schaltung zum
Steuern der Oszillationsperiodendauer verwendet wird. Dies
bedeutet, daß der Fall beschrieben wird, bei dem ein Gene
rator für die innere hohe Spannung (Vpp) verwendet wird. Der
Ausgang des positiven Anschlusses des Gleichrichters ist mit
dem Anschluß für die innere hohe Spannung Vpp verbunden,
während der negative Anschluß mit Massepotential Vss ver
bunden ist. Ferner werden die Übertragungsgatter 31 bis 36
unter Verwendung von Wortleitungsaktivierungssignalen und
Datenausgangsaktivierungssignalen anstelle der /SAEN- und
BBSEN-Signale verwendet.
In dem Fall, in dem ein Generator für die innere Leistungs
spannung verwendet wird, werden die Übertragungsgatter unter
Verwendung der Wortleitungsaktivierungssignale, der Lese
verstärkeraktivierungssignale und der Datenausgangsaktivie
rungssignale gesteuert, welche zum Aktivieren von Tran
sistoren mit hoher Leistungsaufnahme dienen, um dadurch die
Oszillationsperiodendauer zu verändern.
Dies bedeutet, daß die Übertragungsgatter anstelle der Ver
wendung der Signale /SAEN, BBSEN, /RAS und OSCON unter Ver
wendung der Wortleitungaktivierungssignale, der Datenaus
gangsaktivierungssignale, der Leistungsquellenstabilisie
rungssignale (die erzeugt werden, wenn die innere Leistungs
spannung der Halbleiterspeichervorrichtung ein vorbestimmtes
Niveau erreicht hat), der Signale zum Erfassen des Pegels
der inneren Leistungsspannung und der Signale zum Erfassen
des Pegels der inneren hohen Spannung gesteuert, wodurch die
Vorrichtung nach der vorliegenden Erfindung als Generator
für eine innere hohe Spannung oder als innerer Leistungs
generator verwendet werden kann.
Gemäß der vorliegenden Erfindung wird die Pumpladungsrate
nicht durch Veränderung der Größe des Pumpkondensators,
sondern durch Veränderung der Oszillationsperiodendauer
eingestellt. Daher wird kein großer Kondensator benötigt, so
daß Pufferschaltungen mit hoher Kapazität und Gleichrichter
schaltungen zum Treiben großer Kondensatoren nicht benötigt
werden. Demgemäß kann der Spitzenstromwert vermindert wer
den, wobei die Oszillationsperiodendauer in Abhängigkeit vom
Einsatzzweck eingestellt werden kann. Als Ergebnis kann die
Pumpladungsrate pro Zeiteinheit erhöht oder vermindert
werden, wodurch ein Beitrag zur Erhöhung der Zuverlässigkeit
der Halbleiterspeichervorrichtung erbracht wird.
Claims (44)
1. Spannungsgenerator zum Erzeugen einer Spannung, die
innerhalb einer Halbleiterspeichervorrichtung benötigt
wird, gekennzeichnet durch folgende Merkmale:
einen Gleichrichter (40) zum Gleichrichten eines Takt signales zum Erzeugen einer Gleichspannung;
einen Oszillator zum Erzeugen von Taktpulsen mit einer ungeradzahligen Anzahl von invertierenden Vorrichtungen (In1 bis InN), die in Reihe miteinander geschaltet sind, wobei der Ausgang der letzten invertierenden Vorrichtung (InN) zu dem Eingangsanschluß der ersten invertierenden Vorrichtung (In1) rückgeführt ist, und
wenigstens eine Bypass-Schaltung (51, 52, 53; 35, 36), welche durch Steuerschalter (Sw1, . . . , Sw3; 31 bis 36) angeschaltet oder abgeschaltet werden kann, um ein Os zillationssignal Bypass-artig um eine invertierende Vor richtung herumzuführen, welche zwischen der ersten in vertierenden Vorrichtung (In1) und der letzten inver tierenden Vorrichtung (InN) geschaltet ist.
einen Gleichrichter (40) zum Gleichrichten eines Takt signales zum Erzeugen einer Gleichspannung;
einen Oszillator zum Erzeugen von Taktpulsen mit einer ungeradzahligen Anzahl von invertierenden Vorrichtungen (In1 bis InN), die in Reihe miteinander geschaltet sind, wobei der Ausgang der letzten invertierenden Vorrichtung (InN) zu dem Eingangsanschluß der ersten invertierenden Vorrichtung (In1) rückgeführt ist, und
wenigstens eine Bypass-Schaltung (51, 52, 53; 35, 36), welche durch Steuerschalter (Sw1, . . . , Sw3; 31 bis 36) angeschaltet oder abgeschaltet werden kann, um ein Os zillationssignal Bypass-artig um eine invertierende Vor richtung herumzuführen, welche zwischen der ersten in vertierenden Vorrichtung (In1) und der letzten inver tierenden Vorrichtung (InN) geschaltet ist.
2. Spannungsgenerator gemäß Anspruch 1, dadurch gekenn
zeichnet,
daß der Ausgang der positiven Seite des Gleichrichters
(40) mit Massepotential (Vss) und dessen negative Seite
mit einem rückwärts gerichteten Vorspannungssignal (Vbb)
verbunden ist, um eine rückwärts gerichtete Vorspannung
zu erzeugen.
3. Spannungsgenerator gemäß Anspruch 1 oder 2, dadurch ge
kennzeichnet,
daß einer der Steuerschalter durch ein Erfassungssignal
für den Pegel der rückwärts gerichteten Vorspannung
(BBSEN) ein- oder ausgeschaltet wird.
4. Spannungsgenerator nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
daß einer der Steuerschalter durch ein Adreßeintakt
signal (/RAS) ein- oder ausgeschaltet wird.
5. Spannungsgenerator nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet,
daß einer der Steuerschalter durch ein Leseverstärker
aktivierungssignal (/SAEN) ein- oder ausgeschaltet wird.
6. Spannungsgenerator nach einem der Ansprüche 1 bis 5, da
durch gekennzeichnet,
daß die Bypass-Schaltung folgende Merkmale aufweist:
eine erste Bypass-Schaltung mit einem Steuerschalter, der von dem Erfassungssignal (BBSEN) für den Pegel der rückwärts gerichteten Vorspannung ein- und ausgeschaltet wird;
eine zweite Bypass-Schaltung mit einem Steuerschalter, der von dem Adreßeintaktsignal (/RAS) ein- und ausge schaltet wird; und
eine dritte Bypass-Schaltung mit einem Steuerschalter, der von dem Leseverstärkeraktivierungssignal (/SAEN) ein- und ausgeschaltet wird.
eine erste Bypass-Schaltung mit einem Steuerschalter, der von dem Erfassungssignal (BBSEN) für den Pegel der rückwärts gerichteten Vorspannung ein- und ausgeschaltet wird;
eine zweite Bypass-Schaltung mit einem Steuerschalter, der von dem Adreßeintaktsignal (/RAS) ein- und ausge schaltet wird; und
eine dritte Bypass-Schaltung mit einem Steuerschalter, der von dem Leseverstärkeraktivierungssignal (/SAEN) ein- und ausgeschaltet wird.
7. Spannungsgenerator nach Anspruch 6, dadurch gekenn
zeichnet,
daß die erste, zweite und dritte Bypass-Schaltung (31
bis 36) durch das Signal (BBSEN) zur Erfassung des
Pegels der rückwärts gerichteten Vorspannung, das Adreß
eintaktsignal (/RAS) und das Leseverstärkeraktivierungs
signal (/SAEN) ein- und ausgeschaltet werden.
8. Spannungsgenerator nach einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet,
daß die ungeradzahlige Zahl der invertierenden Vorrich
tungen drei NAND-Gatter (ND1 bis ND3) mit jeweils zwei
Eingängen und eine gerade Anzahl Invertern (INV1 bis
INV8) umfaßt.
9. Spannungsgenerator nach einem der Ansprüche 1 bis 8,
dadurch gekennzeichnet,
daß der Steuerschalter (31 bis 36) ein Übertragungs
gatter umfaßt, welcher die Parallelschaltung eines
NMOSFET mit einem PMOSFET umfaßt.
10. Spannungsgenerator nach einem der Ansprüche 6 bis 9,
dadurch gekennzeichnet,
daß die erste und dritte Bypass-Schaltung die gleichen Steuerschalter verwenden und die gleichen invertierenden Vorrichtungen Bypass-artig umlaufen; und
daß die erste und dritte Bypass-Schaltung ferner logi sche Schaltungen aufweisen, welche die Steuerschalter mittels des Signals zum Erfassen des Pegels der rück wärts gerichteten Vorspannung oder des Leseverstärker aktivierungssignales ein- und ausschalten.
daß die erste und dritte Bypass-Schaltung die gleichen Steuerschalter verwenden und die gleichen invertierenden Vorrichtungen Bypass-artig umlaufen; und
daß die erste und dritte Bypass-Schaltung ferner logi sche Schaltungen aufweisen, welche die Steuerschalter mittels des Signals zum Erfassen des Pegels der rück wärts gerichteten Vorspannung oder des Leseverstärker aktivierungssignales ein- und ausschalten.
11. Spannungsgenerator nach Anspruch 10, dadurch gekenn
zeichnet,
daß die logische Schaltung ein NAND-Gatter (ND4) mit
zwei Eingängen aufweist, welches das Signal zum Erfassen
des Pegels der rückwärts gerichteten Vorspannung (BBSEN)
und das Leseverstärkeraktivierungssignal (/SAEN)
empfängt, wobei dessen Ausgangsanschluß mit dem Steuer
eingangsanschluß des Steuerschalters verbunden ist.
12. Spannungsgenerator nach einem der Ansprüche 6 bis 11,
dadurch gekennzeichnet,
daß die zweite Bypass-Schaltung weniger invertierende
Vorrichtungen Bypass-artig durchläuft, verglichen mit
der ersten und dritten Bypass-Schaltung.
13. Spannungsgenerator nach einem der Ansprüche 1 bis 12,
dadurch gekennzeichnet,
daß zur Sicherstellung der Funktionsweise inverse
Steuerschalter (31, 32, 33, 34) in Reihe mit den By
pass-artig zu umlaufenden invertierenden Vorrichtungen
vor und hinter diese geschaltet sind, wobei die inversen
Steuerschalter durch Ausschalten und Einschalten der
Steuerschalter ein- und ausgeschaltet werden und wobei
der Steuerschalter die Bypass-Schaltung ein- und aus
schaltet.
14. Spannungsgenerator nach Anspruch 13, dadurch gekenn
zeichnet,
daß die erste, zweite und dritte Bypass-Schaltung eine
sichere Betriebsweise gewährleisten, in dem die inversen
Steuerschalter in Reihe mit dem vorderen und hinteren
Ende der invertierenden Vorrichtungen, die Bypass-artig
zu umlaufen sind, geschaltet sind, wobei die inversen
Steuerschalter durch Ausschalten und Einschalten des
Steuerschalters ein- und ausgeschaltet werden.
15. Spannungsgenerator nach Anspruch 13 oder 14, dadurch
gekennzeichnet,
daß die inversen Steuerschalter Übertragungsgatter sind.
16. Spannungsgenerator nach einem der Ansprüche 8 bis 15,
dadurch gekennzeichnet,
daß die ersten Eingangsanschlüsse der drei NAND-Gatter
mit jeweils zwei Eingängen in Reihe zu den zirkulieren
den Signalen der oszillierenden Schaltung geschaltet
sind, und daß deren zweite Eingangsanschlüsse gleich
zeitig ein Leistungsstabilisierungssignal (OSCON)
empfangen, welches erzeugt wird, wenn die innere
Leistungsversorgungsspannung einen vorbestimmten Pegel
erreicht hat.
17. Spannungsgenerator nach einem der Ansprüche 1 bis 16,
dadurch gekennzeichnet,
daß der Gleichrichter (40) seinerseits folgende Merkmale
aufweist:
einen Pumpkondensator (CO);
eine Pufferschaltung (12), die mit der ersten Elektrode des Pumpkondensators zum Treiben desselben verbunden ist;
eine erste gleichrichtende Vorrichtung (M15), die mit der zweiten Elektrode des Pumpkondensators verbunden ist, um diese mit einem positiven Anschluß zu verbinden, wenn das Potential der zweiten Elektrode höher ist als dasjenige des positiven Anschlusses;
eine zweite gleichrichtende Vorrichtung (M14), die mit der zweiten Elektrode (15) des Pumpkondensators verbun den ist, um die zweite Elektrode mit einem negativen Anschluß zu verbinden, wenn das Potential der zweiten Elektrode niedriger ist als das des negativen An schlusses.
einen Pumpkondensator (CO);
eine Pufferschaltung (12), die mit der ersten Elektrode des Pumpkondensators zum Treiben desselben verbunden ist;
eine erste gleichrichtende Vorrichtung (M15), die mit der zweiten Elektrode des Pumpkondensators verbunden ist, um diese mit einem positiven Anschluß zu verbinden, wenn das Potential der zweiten Elektrode höher ist als dasjenige des positiven Anschlusses;
eine zweite gleichrichtende Vorrichtung (M14), die mit der zweiten Elektrode (15) des Pumpkondensators verbun den ist, um die zweite Elektrode mit einem negativen Anschluß zu verbinden, wenn das Potential der zweiten Elektrode niedriger ist als das des negativen An schlusses.
18. Spannungsgenerator nach einem der Ansprüche 1 bis 17,
dadurch gekennzeichnet,
daß der Ausgang des positiven Anschlusses des Gleich
richters (40) mit einem Anschluß für eine innere hohe
Spannung verbunden ist und daß die negative Seite mit
Massepotential verbunden ist.
19. Spannungsgenerator nach Anspruch 18, dadurch gekenn
zeichnet,
daß der Steuerschalter durch Signale zum Erfassen des
inneren hohen Spannungspegels ein- und ausgeschaltet
wird.
20. Spannungsgenerator nach Anspruch 18 oder 19, dadurch
gekennzeichnet,
daß der Steuerschalter durch das Wortleitungsaktivie
rungssignal ein- und ausgeschaltet wird.
21. Spannungsgenerator nach einem der Ansprüche 18 bis 20,
dadurch gekennzeichnet,
daß die Bypass-Schaltung folgende Merkmale aufweist:
eine erste Bypass-Schaltung mit einem Steuerschalter, der durch das Signal zum Erfassen des Pegels der in ternen hohen Spannung ein- und ausgeschaltet wird; und
eine zweite Bypass-Schaltung mit einem Steuerschalter, der durch das Wortleitungsaktivierungssignal (/SAEN) ein- und ausgeschaltet wird.
eine erste Bypass-Schaltung mit einem Steuerschalter, der durch das Signal zum Erfassen des Pegels der in ternen hohen Spannung ein- und ausgeschaltet wird; und
eine zweite Bypass-Schaltung mit einem Steuerschalter, der durch das Wortleitungsaktivierungssignal (/SAEN) ein- und ausgeschaltet wird.
22. Spannungsgenerator nach Anspruch 21, dadurch gekenn
zeichnet,
daß die erste und zweite Bypass-Schaltung durch das
Signal zum Erfassen des Pegels der inneren hohen
Spannung bzw. durch das Wortleitungsaktivierungssignal
ein- und ausgeschaltet werden.
23. Spannungsgenerator nach Anspruch 18, dadurch gekenn
zeichnet,
daß die ungeradzahlige Anzahl der Invertierer drei
NAND-Gatter (ND1, ND2, ND3) und eine geradzahlige Anzahl
von Invertern (INV1 bis INV8) umfaßt.
24. Spannungsgenerator nach Anspruch 18, dadurch gekenn
zeichnet,
daß der Steuerschalter ein Übertragungsgatter ist, das
aus einer Parallelschaltung eines NMOSFET und eines
PMOSFET besteht.
25. Spannungsgenerator nach einem der Ansprüche 21 bis 24,
dadurch gekennzeichnet,
daß die erste Bypass-Schaltung und die zweite Bypass- Schaltung geschaltet sind, um die gleichen invertieren den Vorrichtungen Bypass-artig zu umlaufen, und
daß diese mit logischen Schaltungen versehen sind, welche die Steuerschalter in Abhängigkeit von dem Signal zum Erfassen des Pegels der inneren hohen Spannung oder in Abhängigkeit von dem Wortleitungsaktivierungssignal ein- und ausschalten.
daß die erste Bypass-Schaltung und die zweite Bypass- Schaltung geschaltet sind, um die gleichen invertieren den Vorrichtungen Bypass-artig zu umlaufen, und
daß diese mit logischen Schaltungen versehen sind, welche die Steuerschalter in Abhängigkeit von dem Signal zum Erfassen des Pegels der inneren hohen Spannung oder in Abhängigkeit von dem Wortleitungsaktivierungssignal ein- und ausschalten.
26. Spannungsgenerator nach Anspruch 25, dadurch gekenn
zeichnet,
daß die logische Schaltung ein NAND-Gatter mit zwei
Eingängen aufweist, dessen Eingangsanschlüsse das Signal
zum Erfassen des Pegels der inneren hohen Spannung und
das Wortleitungsaktivierungssignal empfangen und dessen
Ausgangsanschluß mit dem Steuereingangsanschluß des
Steuerschalters verbunden ist.
27. Spannungsgenerator nach einem der Ansprüche 18 bis 26,
dadurch gekennzeichnet,
daß zum Zwecke der Sicherstellung der Betriebsweise
inverse Steuerschalter in Reihe vor und hinter die
Bypass-artig zu umgehenden invertierenden Vorrichtungen
geschaltet sind, wobei diese inversen Steuerschalter bei
Aus- und Einschalten des jeweiligen Steuerschalters ein- und
ausgeschaltet werden, wobei der Steuerschalter die
Bypass-Schaltung ein- und ausschaltet.
28. Spannungsgenerator nach einem der Ansprüche 21 bis 27,
dadurch gekennzeichnet,
daß die Steuerschalter der ersten und zweiten Bypass-
Schaltung eine sichere Betriebsweise gewährleisten, in
dem inverse Steuerschalter in Reihe an dem vorderen und
hinteren Ende der invertierenden Vorrichtungen, die
Bypass-artig zu umlaufen sind, angeordnet sind, wobei
die inversen Steuerschalter ein- und ausgeschaltet wer
den, wenn der Steuerschalter aus- und eingeschaltet
wird.
29. Spannungsgenerator nach Anspruch 28, dadurch gekenn
zeichnet,
daß die inversen Steuerschalter Übertragungsgatter sind.
30. Spannungsgenerator nach einem der Ansprüche 23 bis 29,
dadurch gekennzeichnet,
daß die ersten Eingangsanschlüsse der drei NAND-Gatter
(ND1, ND2, ND3) mit jeweils zwei Eingängen in Reihe be
züglich der zirkulierenden Signale der oszillierenden
Schaltung geschaltet sind und daß die zweiten Eingangs
anschlüsse gleichzeitig die Leistungsquellenstabili
sierungssignale (OSCON) empfangen, die erzeugt werden,
wenn die innere Leistungsversorgungsspannung den vor
bestimmten Pegel erreicht hat.
31. Spannungsgenerator nach einem der Ansprüche 1 bis 30,
dadurch gekennzeichnet,
daß der positive Ausgangsanschluß des Gleichrichters
(40) mit dem Anschluß für die innere Leistungsversor
gungsspannung (Vbb) verbunden ist, und daß dessen posi
tiver Anschluß mit Massepotential (Vss) verbunden ist,
um eine innere Leistungsversorgungsspannung zu erzeugen.
32. Spannungsgenerator nach Anspruch 31, dadurch gekenn
zeichnet,
daß der Steuerschalter durch das Signal zum Erfassen des
Pegels der inneren Leistungsversorgungsspannung ein- und
ausgeschaltet wird.
33. Spannungsgenerator nach Anspruch 31 oder 32, dadurch
gekennzeichnet,
daß die Steuerschalter durch das Leseverstärkeraktivie
rungssignal (/SAEN) ein- und ausgeschaltet werden.
34. Spannungsgenerator nach einem der Ansprüche 31 bis 33,
dadurch gekennzeichnet,
daß die Bypass-Schaltung folgende Merkmale aufweist:
eine erste Bypass-Schaltung mit einem Steuerschalter, der durch das Signal zum Erfassen des Pegels der inneren Leistungsversorgungsspannung ein- und ausgeschaltet wird;
eine zweite Bypass-Schaltung mit einem Steuerschalter, der durch das Datenausgangsaktivierungssignal ein- und ausgeschaltet wird; und
eine dritte Bypass-Schaltung mit einem Steuerschalter, der durch das Leseverstärkeraktivierungssignal ein- und ausgeschaltet wird.
eine erste Bypass-Schaltung mit einem Steuerschalter, der durch das Signal zum Erfassen des Pegels der inneren Leistungsversorgungsspannung ein- und ausgeschaltet wird;
eine zweite Bypass-Schaltung mit einem Steuerschalter, der durch das Datenausgangsaktivierungssignal ein- und ausgeschaltet wird; und
eine dritte Bypass-Schaltung mit einem Steuerschalter, der durch das Leseverstärkeraktivierungssignal ein- und ausgeschaltet wird.
35. Spannungsgenerator nach Anspruch 34, dadurch gekenn
zeichnet,
daß die erste, zweite und dritte Bypass-Schaltung durch
das Signal zum Erfassen des Pegels der inneren Lei
stungsversorgungsspannung, das Datenausgabeaktivierungs
signal und das Leseverstärkeraktivierungssignal ein- und
ausgeschaltet werden.
36. Spannungsgenerator nach einem der Ansprüche 31 bis 35,
dadurch gekennzeichnet,
daß die ungeradzahlige Anzahl von invertierenden Vor
richtungen drei NAND-Gatter (ND1 bis ND3) und eine
gerade Anzahl von Invertern (NV1 bis IN8) umfaßt.
37. Spannungsgenerator nach einem der Ansprüche 31 bis 36,
dadurch gekennzeichnet,
daß die Steuerschalter Übertragungsgatter sind, die eine
Parallelschaltung aus einem NMOSFET und einem PMOSFET
umfassen.
38. Spannungsgenerator nach Anspruch 35, dadurch gekenn
zeichnet,
daß die erste und dritte Bypass-Schaltung die gleichen
invertierenden Vorrichtungen Bypass-artig umlaufen und
die gleichen Steuerschalter verwenden, und daß diese mit
Logikschaltungen versehen sind, die durch das Signal zum
Erfassen des Pegels der inneren Leistungsversorgungs
spannung und durch das Leseverstärkeraktivierungssignal
ein- und ausgeschaltet werden.
39. Spannungsgenerator nach Anspruch 38, dadurch gekenn
zeichnet,
daß die Logikschaltung ein NAND-Gatter (ND4) mit zwei
Eingängen aufweist, dessen Eingangsanschlüsse das Signal
zum Erfassen des Pegels der inneren Leistungsversor
gungsspannung und das Leseverstärkeraktivierungssignal
empfangen und dessen Ausgangsanschluß mit dem Steuerein
gangsanschluß des Steuerschalters verbunden ist.
40. Spannungsgenerator nach einem der Ansprüche 34 bis 39,
dadurch gekennzeichnet,
daß die zweite Bypass-Schaltung eine kleinere Anzahl von
invertierenden Vorrichtungen Bypass-artig umläuft, ver
glichen mit der ersten und dritten Bypass-Schaltung.
41. Spannungsgenerator nach einem der Ansprüche 31 bis 40,
dadurch gekennzeichnet,
daß zum Zwecke der sicheren Betriebsweise inverse
Steuerschalter in Reihe mit dem vorderen und hinteren
Ende der Bypass-artig zu umlaufenden invertierenden Vor
richtungen geschaltet sind, wobei die inversen Steuer
schalter bei Aus- und Einschalten des Steuerschalters
ein- und ausgeschaltet werden und wobei der Steuer
schalter die Bypass-Schaltung ein- und ausschaltet.
42. Spannungsgenerator nach einem der Ansprüche 34 bis 41,
dadurch gekennzeichnet,
daß die Steuerschalter der ersten, zweiten und dritten
Bypass-Schaltung eine sichere Betriebsweise gewährlei
sten, indem die inversen Steuerschalter in Reihe mit dem
vorderen und hinteren Ende der invertierenden Vorrich
tungen, die Bypass-artig zu umlaufen sind, geschaltet
sind, wobei die inversen Steuerschalter bei Aus- oder
Einschalten des Steuerschalters ein- oder ausgeschaltet
werden.
43. Spannungsgenerator nach Anspruch 42, dadurch gekenn
zeichnet,
daß die inversen Steuerschalter Übertragungsgatter sind.
44. Spannungsgenerator nach einem der Ansprüche 36 bis 43,
dadurch gekennzeichnet,
daß die ersten Eingangsanschlüsse der drei NAND-Gatter
(ND1, ND2, ND3) mit jeweils Eingängen in Reihe bezüglich
der zirkulierenden Signale der oszillierenden Schaltung
geschaltet sind und daß deren zweite Eingänge gleich
zeitig das Signal zur Anzeige der stabilisierten äußeren
Leistungsversorgungsspannung (OSCON) empfangen, welches
erzeugt wird, wenn die äußere Leistungsversorgungsspan
nung den vorbestimmten Pegel erreicht hat.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/161,761 US5461591A (en) | 1993-12-02 | 1993-12-02 | Voltage generator for semiconductor memory device |
DE4342458A DE4342458C2 (de) | 1993-12-02 | 1993-12-13 | Spannungsgenerator für eine Halbleiterspeichervorrichtung mit Standby-Betriebsart |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/161,761 US5461591A (en) | 1993-12-02 | 1993-12-02 | Voltage generator for semiconductor memory device |
DE4342458A DE4342458C2 (de) | 1993-12-02 | 1993-12-13 | Spannungsgenerator für eine Halbleiterspeichervorrichtung mit Standby-Betriebsart |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4342458A1 true DE4342458A1 (de) | 1995-06-14 |
DE4342458C2 DE4342458C2 (de) | 2002-07-18 |
Family
ID=25932028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4342458A Expired - Fee Related DE4342458C2 (de) | 1993-12-02 | 1993-12-13 | Spannungsgenerator für eine Halbleiterspeichervorrichtung mit Standby-Betriebsart |
Country Status (2)
Country | Link |
---|---|
US (1) | US5461591A (de) |
DE (1) | DE4342458C2 (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5677649A (en) * | 1994-08-17 | 1997-10-14 | Micron Technology, Inc. | Frequency-variable oscillator controlled high efficiency charge pump |
JP2658916B2 (ja) * | 1994-11-04 | 1997-09-30 | 日本電気株式会社 | 半導体装置の電源切り換え回路 |
JPH08335122A (ja) * | 1995-04-05 | 1996-12-17 | Seiko Instr Inc | 基準電圧用半導体装置 |
US5543730A (en) * | 1995-05-17 | 1996-08-06 | Altera Corporation | Techniques for programming programmable logic array devices |
US5689213A (en) * | 1995-08-23 | 1997-11-18 | Micron Technology, Inc. | Post-fabrication programmable integrated circuit ring oscillator |
US6384630B2 (en) | 1996-06-05 | 2002-05-07 | Altera Corporation | Techniques for programming programmable logic array devices |
US5784326A (en) * | 1997-06-04 | 1998-07-21 | Holtek Microelectronics Inc. | Voltage raising device |
US6081165A (en) * | 1997-07-25 | 2000-06-27 | Texas Instruments Incorporated | Ring oscillator |
KR100319164B1 (ko) * | 1997-12-31 | 2002-04-22 | 박종섭 | 다중레벨검출에의한다중구동장치및그방법 |
KR100521375B1 (ko) * | 2003-02-13 | 2005-10-12 | 삼성전자주식회사 | 동작 모드에 따라 데이터 재저장 시간을 가변시킬 수 있는반도체 메모리 장치 |
US20080068100A1 (en) * | 2006-09-12 | 2008-03-20 | Goodnow Kenneth J | Power management architecture and method of modulating oscillator frequency based on voltage supply |
US20080256503A1 (en) * | 2006-09-12 | 2008-10-16 | International Business Machines Corporation | Power management architecture and method of modulating oscillator frequency based on voltage supply |
WO2010009443A2 (en) * | 2008-07-17 | 2010-01-21 | Intercat Equipment, Inc. | Material delivery system to one or more units and methods of such delivery |
US8258883B2 (en) * | 2009-01-14 | 2012-09-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for characterizing process variations |
US8547131B2 (en) * | 2009-04-03 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for observing threshold voltage variations |
CN106875878B (zh) * | 2017-02-27 | 2020-04-14 | 京东方科技集团股份有限公司 | 温度检测电路、显示面板及显示装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59193056A (ja) * | 1983-04-15 | 1984-11-01 | Hitachi Ltd | 基板バイアス電圧発生回路 |
JPS6159688A (ja) * | 1984-08-31 | 1986-03-27 | Hitachi Ltd | 半導体集積回路装置 |
NL8402764A (nl) * | 1984-09-11 | 1986-04-01 | Philips Nv | Schakeling voor het opwekken van een substraatvoorspanning. |
US4810952A (en) * | 1986-06-30 | 1989-03-07 | Swingline Inc. | Circuitry and method for controlling power to fastener machine solenoid |
DE8714849U1 (de) * | 1986-12-23 | 1987-12-23 | Jenoptik Jena Gmbh, Ddr 6900 Jena, Dd | |
KR0134773B1 (ko) * | 1988-07-05 | 1998-04-20 | Hitachi Ltd | 반도체 기억장치 |
JPH0817033B2 (ja) * | 1988-12-08 | 1996-02-21 | 三菱電機株式会社 | 基板バイアス電位発生回路 |
KR920010749B1 (ko) * | 1989-06-10 | 1992-12-14 | 삼성전자 주식회사 | 반도체 집적소자의 내부전압 변환회로 |
JP2704459B2 (ja) * | 1989-10-21 | 1998-01-26 | 松下電子工業株式会社 | 半導体集積回路装置 |
JP2902804B2 (ja) * | 1991-04-08 | 1999-06-07 | 株式会社東芝 | 基板バイアス電圧発生回路 |
US5146110A (en) * | 1991-05-22 | 1992-09-08 | Samsung Electronics Co., Ltd. | Semiconductor memory with substrate voltage generating circuit for removing unwanted substrate current during precharge cycle memory mode of operation |
-
1993
- 1993-12-02 US US08/161,761 patent/US5461591A/en not_active Expired - Lifetime
- 1993-12-13 DE DE4342458A patent/DE4342458C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE4342458C2 (de) | 2002-07-18 |
US5461591A (en) | 1995-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4342458C2 (de) | Spannungsgenerator für eine Halbleiterspeichervorrichtung mit Standby-Betriebsart | |
DE4036973C2 (de) | Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung erhöhten Lösch- oder Programmierspannung in einer Halbleiter-Speicherschaltung | |
DE4243397C2 (de) | Konstantspannungsgenerator | |
DE10241356B4 (de) | Nichtflüchtige Halbleiterspeichervorrichtung mit verbesserter Programmierungssperreigenschaft und Programmierungsverfahren dafür | |
DE10237995B4 (de) | Interne Spannungserzeugungsschaltung, zugehöriges Halbleiterspeicherbauelement und Leistungszufuhrverfahren | |
DE3032610C2 (de) | ||
DE4305864C2 (de) | Ausgabepufferschaltung | |
DE10220561B4 (de) | Generator für negative Spannung für ein Halbleiterspeicherbauelement | |
DE19749602C2 (de) | Substratspannungs-Generatorschaltung | |
DE19734909C2 (de) | Halbleiterspeichereinrichtung mit einer internen Spannungsabsenkungsschaltung | |
DE3814667A1 (de) | Rueckspannungsgenerator | |
DE19642942A1 (de) | Spannungspumpenschaltung mit einer unabhängigen Substratvorspannungsspannung | |
DE10323052B4 (de) | Ferroelektrisches Speicherbauelement | |
DE10106775B4 (de) | Spannungsdetektionsschaltung für ein Halbleiterspeicherbauelement | |
DE102004059326A1 (de) | Leistungsversorgungsbauelement, insbesondere für einen Halbleiterspeicher | |
DE4125086C2 (de) | Integrierte Halbleiterschaltungsvorrichtung mit innerem Spannungswandler und Initialisierungsschaltung | |
DE3939849A1 (de) | Halbleiterspeichereinrichtung mit einem geteilten leseverstaerker und verfahren zu deren betrieb | |
DE4309364C2 (de) | Halbleiterspeichervorrichtung und Betriebsverfahren dafür | |
DE10106767B4 (de) | Spannungsdetektionsschaltung für ein Halbleiterspeicherbauelement und Verwendung | |
DE102004048690A1 (de) | Antischmelzsicherungs-Programmierschaltung mit einer Transistorstufe, die während der Programmierung in einer Reihe mit der Antischmelzsicherung zwischen die Stromzuführungen eingesetzt ist | |
DE3107902C2 (de) | Integrierte MOS-Schaltung | |
DE3030994A1 (de) | Mos-speicher mit direktem zugriff | |
DE19758068A1 (de) | Schaltung zum Treiben/Steuern eines Erfassungsverstärkers | |
EP1632949A2 (de) | Integrierter Halbleiterspeicher mit Takterzeugung | |
DE19533091C2 (de) | Halbleiterspeichereinrichtung mit einer Funktion zum Erzeugen eines verstärkten Potentials |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: LG SEMICON CO. LTD., CHUNGCHEONGBUK-DO, KR |
|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20130702 |