KR980004932A - 독립적인 웰 바이어스 전압을 가진 전압 펌프 회로 - Google Patents
독립적인 웰 바이어스 전압을 가진 전압 펌프 회로 Download PDFInfo
- Publication number
- KR980004932A KR980004932A KR1019960019536A KR19960019536A KR980004932A KR 980004932 A KR980004932 A KR 980004932A KR 1019960019536 A KR1019960019536 A KR 1019960019536A KR 19960019536 A KR19960019536 A KR 19960019536A KR 980004932 A KR980004932 A KR 980004932A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- pumping
- transistor
- capacitor
- pump circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Dram (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 펌핑 캐패시터에 전화를 충전 및 방전시키므로서 승압된 전압을 펌펑하는 전압펌프회로서, 충전된 캐패시터의 전화를 승압된 전압으로 이송시키는 트랜스퍼 트래니스터로 사용된 피모스 트랜지스터에 독립적으로 웰바이어스 전압을 공급하기 위하여 별도의 전압발생기를 구비하고, 이 전압발생기의 전압을 상기 피코스 트랜지터의 웰에 인가하는 것이다. 여기서 발생 전압을 대략 전원 접압 Vdd의 2배가 되게 한다.
웰바이어스 전압발생기는, 펄스 신호를 입력으로 받아서 하이와 로우로 변화하는 시점이 같지 아니한 두개의 펄스 신호를 발생하는 오버랩방지제어부(11), 펌핑 캐패시터 C12와, 부트스트랩 캐패시터 C11, C13, C16과, 상기 펌핑 캐패시터와 부트스트랩 캐패시터 C11과 C13에 소정 기간동안 전압을 충전시키는 프리차지부(12)와, 상기 부트스트랩 캐피시터 C16에 전압을 충전시키기 위하여 구비한 트랜지스터 MN18 TR.을 제어하는 제1단계제어부(13), MN17 TR.을 제어하는 제2단계제어부(14), 및 MN19를 제어하는 방전제어부(15)와, 상기 부트스트랩 캐패시터 C16의 상승된 전압에 게이트가 연결되어 승압전압을 이송시키는 트랜스퍼 트랜지스터를 포함하여 이루어진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 독립적인 웰 바이어스 전압을 가진 전압 펌프 회로도이다.
제4도는 제3도의 전압 펌프 회로의 동작 타이밍도이다.
제5도는 본 발명의 독립적인 웰 바이어스 전압 발생기의 회로도이다.
Claims (7)
- 펌핑 캐패시터의 전하를 충전 및 방전시키므로서 승압된 전압을 펌핑하는 전압펌프회로에 있어서, 충전된 캐패시터의 전하를 승압된 전압으로 이송시키는 트랜스퍼 트랜지스터로 사용되는 피모스 틀랜지스터에 독립적으로 웰바이어스전압을 공급하기 위하여 별도의 전압발생기를 구비하고, 이 전압발생기의 전압을 상기 피모스 트랜지스터의 웰에 인가하는 것이 특징인 전압펌프회로.
- 제1항에 있어서, 상기 전압발생기의 발생 전압은 승압된 전압에 비하여 동등 이상이 되게하는 것이 특징인 전압펌프회로.
- 제2항에 있어서, 상기 발생 전압은 대략 전원 전압 Vdd의 2배갸 되는 것이 특징인 전압 펌프회로.
- 신호 전압의 레벨을 변환하는 레벨변환부와, 펄스 신호의 오버랩 발생을 방지하는 오버랩 방지 회로와, 펌핑 캐패시터에 전하를 충전 및 방전시키므로서 전압을 펌핑하는 전압펑핑부로 포함하고 있는 전압펌프회로에 있어서, 펌핑부의 트랜스퍼 트랜지스터와 프리차지 트랜지스터를 PMOS 트랜지스터를 사용하여 구성하고, 상기 PMOS 틀랜지스터의 n_웰에 웰 바이어스 전압을 공급하기 위하여 웰바이어스전압발생기를 구비하여, 이 웰바이어스전압발생기가 전압펌프회로에서 발생되는 승압전압의 크기 이상인 전압을 승압전압과는 독립적으로 발생하여 상기 n_웰에 인가하는 것이 특징인 전압 펌프회로.
- 제4항에 있어서, 상기 웰바이어스전압발생기는, 펄스 신호를 입력으로 받아서 하이와 로우로 변환하는 시점이 갖지 아니한 두개의 펄스 신호를 발생하는 오버랩방지제어부(11)와, 펌핑 캐피시터 C12와, 부트스트랩 캐패시터 C11 ,C13, C16과, 상기 펌핑 캐패시터와 부트스트랩 캐패시터 C11과 C13에 소정 기간동안 전압을 충전시키는 프리차지부(12)와, 상기 부트스트랩 캐패시터 C16에 전압을 충전시키기 위하여 구비한 트랜지스터 MN18 TR.을 제어하는 제1단계제어부(13), MN17 TR.을 제어하는 제2단계제어부(14), 및 MN19를 제어하는 방전제어부(15)와, 상기 부트스트랩 캐패시터 C16의 상승된 전압에 게이트가 연결되어 승압전압을 이송시키는 트랜스퍼 트랜지스터를 포함하여 이루어지는 전압펌프회로.
- 신호 전압의 레벨을 변환하는 레벨변환부와, 펄스 신호의 오버랩 발생을 방지하는 오버랩 방지 회로와, 펌핑 캐패시터에 전하를 충전 및 방전시키므로서 전압을 펌핑 하는 전압펌핑부로 포함하고 있는 전압펌프회로에서 펌핑부의 트랜스퍼 트랜지스터와 프리차지 트랜지스터에 웰 바이어스를 인가하는 방법에 있어서, 트랜스퍼 트랜지스터 PMOS 트랜지스터를 사용하고, 이 PMOS 트랜지스터의 n_웰에 전압펌프회로의 승압전압과는 독립적으로 발생된 웰 바이어스 전압을 공급하는 것이 특징인 전압펌프회로의 트랜스터 트랜지스터의 웰 바이어스 방법.
- 제6항에 있어서, 상기 웰 바이어스 전압은 전압펌프회로의 승압전압의 크기 이상의 전압 레벨을 가진 전압을 공급하는 것이 특징인 전압펌프회로의 트랜스퍼 틀랜지스터의 웰 바이어스 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960019536A KR100189752B1 (ko) | 1996-06-01 | 1996-06-01 | 독립적인 웰 바이어스 전압을 가진 전압 펌프회로 |
DE19642942A DE19642942A1 (de) | 1996-06-01 | 1996-10-17 | Spannungspumpenschaltung mit einer unabhängigen Substratvorspannungsspannung |
JP9083155A JP2945879B2 (ja) | 1996-06-01 | 1997-04-01 | 電圧ポンプ回路 |
US08/866,128 US5905402A (en) | 1996-06-01 | 1997-05-30 | Voltage pump circuit having an independent well-bias voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960019536A KR100189752B1 (ko) | 1996-06-01 | 1996-06-01 | 독립적인 웰 바이어스 전압을 가진 전압 펌프회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980004932A true KR980004932A (ko) | 1998-03-30 |
KR100189752B1 KR100189752B1 (ko) | 1999-06-01 |
Family
ID=19460608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960019536A KR100189752B1 (ko) | 1996-06-01 | 1996-06-01 | 독립적인 웰 바이어스 전압을 가진 전압 펌프회로 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5905402A (ko) |
JP (1) | JP2945879B2 (ko) |
KR (1) | KR100189752B1 (ko) |
DE (1) | DE19642942A1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100542946B1 (ko) * | 1998-10-28 | 2006-09-13 | 주식회사 하이닉스반도체 | 부트스트랩 회로 |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19724451C1 (de) * | 1997-06-10 | 1998-12-03 | Siemens Ag | Schaltungsanordnung zum Erzeugen digitaler Signale |
US6218895B1 (en) | 1997-06-20 | 2001-04-17 | Intel Corporation | Multiple well transistor circuits having forward body bias |
US6300819B1 (en) * | 1997-06-20 | 2001-10-09 | Intel Corporation | Circuit including forward body bias from supply voltage and ground nodes |
US6232827B1 (en) * | 1997-06-20 | 2001-05-15 | Intel Corporation | Transistors providing desired threshold voltage and reduced short channel effects with forward body bias |
US6593799B2 (en) | 1997-06-20 | 2003-07-15 | Intel Corporation | Circuit including forward body bias from supply voltage and ground nodes |
US6218892B1 (en) * | 1997-06-20 | 2001-04-17 | Intel Corporation | Differential circuits employing forward body bias |
US6100751A (en) * | 1997-06-20 | 2000-08-08 | Intel Corporation | Forward body biased field effect transistor providing decoupling capacitance |
US6204576B1 (en) * | 1998-06-22 | 2001-03-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | High-voltage switch circuit |
JP2001144603A (ja) * | 1999-11-18 | 2001-05-25 | Oki Micro Design Co Ltd | レベルシフタ回路およびそれを含むデータ出力回路 |
US6680650B2 (en) | 2001-01-12 | 2004-01-20 | Broadcom Corporation | MOSFET well biasing scheme that migrates body effect |
KR100861193B1 (ko) * | 2002-07-18 | 2008-09-30 | 주식회사 하이닉스반도체 | 정전기 방전 보호 회로 |
US7248988B2 (en) * | 2004-03-01 | 2007-07-24 | Transmeta Corporation | System and method for reducing temperature variation during burn in |
JP4421365B2 (ja) * | 2004-04-21 | 2010-02-24 | 富士通マイクロエレクトロニクス株式会社 | レベル変換回路 |
US7348827B2 (en) * | 2004-05-19 | 2008-03-25 | Altera Corporation | Apparatus and methods for adjusting performance of programmable logic devices |
US7129745B2 (en) * | 2004-05-19 | 2006-10-31 | Altera Corporation | Apparatus and methods for adjusting performance of integrated circuits |
JP4143054B2 (ja) * | 2004-08-19 | 2008-09-03 | 株式会社東芝 | 電圧生成回路 |
US20060119382A1 (en) * | 2004-12-07 | 2006-06-08 | Shumarayev Sergey Y | Apparatus and methods for adjusting performance characteristics of programmable logic devices |
EP1691472B1 (en) * | 2005-02-11 | 2009-07-15 | STMicroelectronics (Research & Development) Limited | Self regulating charge pump |
US7330049B2 (en) * | 2006-03-06 | 2008-02-12 | Altera Corporation | Adjustable transistor body bias generation circuitry with latch-up prevention |
US7495471B2 (en) | 2006-03-06 | 2009-02-24 | Altera Corporation | Adjustable transistor body bias circuitry |
US7355437B2 (en) * | 2006-03-06 | 2008-04-08 | Altera Corporation | Latch-up prevention circuitry for integrated circuits with transistor body biasing |
JP5342324B2 (ja) * | 2009-05-26 | 2013-11-13 | ルネサスエレクトロニクス株式会社 | 昇圧回路 |
JP2010283992A (ja) * | 2009-06-04 | 2010-12-16 | Elpida Memory Inc | 電源電圧生成回路、及び半導体装置 |
US7986172B2 (en) * | 2009-08-31 | 2011-07-26 | Freescale Semiconductor, Inc. | Switching circuit with gate driver having precharge period and method therefor |
CN104854698A (zh) | 2012-10-31 | 2015-08-19 | 三重富士通半导体有限责任公司 | 具有低变化晶体管外围电路的dram型器件以及相关方法 |
KR20180029576A (ko) * | 2016-09-13 | 2018-03-21 | 에스케이하이닉스 주식회사 | 고전압 스위치 회로 및 이를 포함하는 반도체 메모리 장치 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0130040B1 (ko) * | 1993-11-09 | 1998-10-01 | 김광호 | 반도체 집적회로의 전압 승압회로 |
US5493486A (en) * | 1995-03-17 | 1996-02-20 | Motorola, Inc. | High efficiency compact low power voltage doubler circuit |
-
1996
- 1996-06-01 KR KR1019960019536A patent/KR100189752B1/ko not_active IP Right Cessation
- 1996-10-17 DE DE19642942A patent/DE19642942A1/de not_active Withdrawn
-
1997
- 1997-04-01 JP JP9083155A patent/JP2945879B2/ja not_active Expired - Fee Related
- 1997-05-30 US US08/866,128 patent/US5905402A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100542946B1 (ko) * | 1998-10-28 | 2006-09-13 | 주식회사 하이닉스반도체 | 부트스트랩 회로 |
Also Published As
Publication number | Publication date |
---|---|
KR100189752B1 (ko) | 1999-06-01 |
JPH1040680A (ja) | 1998-02-13 |
US5905402A (en) | 1999-05-18 |
DE19642942A1 (de) | 1997-12-11 |
JP2945879B2 (ja) | 1999-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR980004932A (ko) | 독립적인 웰 바이어스 전압을 가진 전압 펌프 회로 | |
US6154088A (en) | Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit | |
US6861894B2 (en) | Charge pump with Fibonacci number multiplication | |
US5347171A (en) | Efficient negative charge pump | |
US4962512A (en) | Step-up circuit | |
KR970060239A (ko) | 승압기 회로 | |
US6208197B1 (en) | Internal charge pump voltage limit control | |
JP2806717B2 (ja) | チャージポンプ回路 | |
JP2815293B2 (ja) | 高効率nチャネルチャージポンプ | |
US20050174815A1 (en) | Soft-start charge pump circuit | |
US5438504A (en) | Voltage multiplier circuits or the like | |
KR101323859B1 (ko) | 승압 회로 | |
TW429687B (en) | Charge pump circuits for low supply voltages | |
US20080174288A1 (en) | Charge pump regulator and circuit structure | |
KR960706219A (ko) | 승압회로(Boosting Circuit) | |
KR970067368A (ko) | 워드선 활성화전압의 안정화회로를 가지는 반도체기억장치 | |
KR960015904A (ko) | 반도체 집적장치의 내부전압 승압회로 | |
TW430802B (en) | Boosting circuit with high voltage generated at high speed | |
KR100275743B1 (ko) | 승압회로 및 그의 승압방법 | |
US7898319B2 (en) | Efficiency improvement in charge pump system for low power application | |
JPH061974B2 (ja) | Dc−dc昇圧電源 | |
US20050231985A1 (en) | Voltage up converter | |
KR100218333B1 (ko) | 부트-스트랩프 회로 | |
KR100806519B1 (ko) | 전하 펌프 회로 | |
JPH0865147A (ja) | チャージ・ポンプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121224 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |