DE3879804T2

DE3879804T2 - Integrierte halbleiterschaltungsvorrichtung.

Info

Publication number: DE3879804T2
Application number: DE8888112741T
Authority: DE
Inventors: Jun-Ichi Patent Divi Tsujimoto
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-08-13
Filing date: 1988-08-04
Publication date: 1993-07-08
Anticipated expiration: 2008-08-05
Also published as: JPH0519311B2; DE3879804D1; EP0303193B1; JPS6445157A; EP0303193A3; EP0303193A2; KR890004337A; US4935644A; KR910007405B1

Description

Die vorliegende Erfindung betrifft eine Halbleiter-IC-Vorrichtung (integrated circuit = integrierte Schaltung) mit einer internen Booster-Schaltung zur internen Verstärkung einer von einer äußeren Spannungsquelle gelieferten Versorgungsspannung.
Ein elektrisch löschbarer programmierbarer Festwertspeicher (EEPROM) benötigt eine hohe Spannung von beispielsweise etwa 20 V für die Änderung der Daten und das Löschen der Speicherzellen. Ein modernes EEPROM ist so ausgelegt, daß es eine von einer äußeren Spannungsquelle kommende Versorgungsspannung (üblicherweise 5 V) intern verstärkt, damit es nicht unmittelbar mit einer externen hohen Spannung arbeitet. Da der Benutzer keine Quelle für hohe Spannungen bereitzustellen braucht, wird das EEPROM benutzerfreundlicher.
Die Fig. 1 zeigt eine herkömmliche Ladepumpschaltung, wie sie als eine interne Booster-Schaltung für EEPROMs eingesetzt wird. Zwischen einem Eingangsspannungsknoten IN und einem Booster-Ausgangsknoten OUT sind eine Vielzahl von MOS-Transistoren (mit isoliertem Gate) T1 bis Tn des N-Kanalanreicherungstyps kaskadiert geschaltet, wobei jeweils Gate und Drain unmittelbar miteinander verbunden sind. Ein Taktsignal Φ1 einer ersten Phase wird über den Kondensator C1 an den Knoten jedes der ungeradzahligen Transistoren T1 bis Tn geschickt, während ein Taktsignal T2 einer zweiten Phase über den Kondensator C2 an den Knoten jedes der geradzahligen Transistoren geschickt wird. Die sich entsprechenden Kondensatoren C1 und C2 haben einen gemeinsamen kapazitiven Wert. Wie aus der Fig. 2 ersichtlich ist, sind die Taktsignale Φ1 und Φ2 nicht synchron zueinander, und ihr Amplitudenpegel ist gleich demjenigen der Versorgungsspannung VDD , wobei zu beachten ist, daß die Versorgungsspannung VDD an den Eingangsspannungsknoten IN angelegt ist.
In der internen Booster-Schaltung gemäß Fig. 1 wird bei dem auf hohem Pegel liegenden Taktsignal Φ1 eine Spannung am Knoten Ni auf den Pegel der Versorgungsspannung VDD verstärkt, wenn das Taktsignal Φ1 über den Kondensator C1 an diesen Knoten gelegt wird. Der Transistor Ti, dessen Gate mit dem Knoten IN verbunden ist, wird eingeschaltet (ON) und eine Spannung an einer nachfolgenden Potentialstufe Ni+1 wird auf einen Pegel
VDD - VTH - Q:C
verstärkt.
Dabei bedeuten:
VTH : Gate-Schwellenspannung von Transistor Ti,
Q: Ladungsmenge, die vom Knoten Ni an den Knoten Ni+1 übertragen wird, und
C: Kapazität der Kondensatoren C1, C2.
Bei auf niedrigem Pegel liegendem Taktsignal Φ1 wird der Transistor Ti ausgeschaltet (OFF) . Geht das Taktsignal Φ2 nach HIGH, wird eine Spannung an einer nachfolgenden Potentialstufe Ni+1 um einen Pegel VDD verstärkt. Das heißt, daß bei Empfang der Taktsignale Φ1, Φ2 die Booster-Schaltung eine Spannung mit einer Rate von
VDD - VTH - Q:C
pro Knotenpaar erhöht. Durch die wiederholte Ladepumpoperation liegt an einem letzten Booster-Ausgangsknoten OUT ein vorgegebener verstärkter Spannungsausgang vor. Da in der Praxis die Gate-Schwellenspannung Vth des Transistors Ti durch die Rückwirkung im Verstärkungsprozess ansteigt, ist die Booster-Schaltung nicht in der Lage, die Spannung mit einer Rate von VDD - VTH - Q:C = 0 zu verstärken. Die Fig. 3 zeigt eine Beziehung zwischen einem gelieferter Ausgangsstrom und einem Verstärkungsausgang der Ladepumpschaltung. Wie die Fig. 3 zeigt, wird ein gelieferter Ausgangsstrom sehr klein, wenn die Versorgungsspannung VDD klein ist.
Es besteht eine zunehmende Tendenz, EEPROMs in tragbare elektronische Geräte einzubauen. Bei dieser Anwendung wird normalerweise als Spannungsquelle eine Batterie von 3 V verwendet. Bei einem Spannungspegel unterhalb von etwa 3 V (Batterie- Spannungsquelle) ist die herkömmliche interne Booster-Schaltung jedoch nicht mehr in der Lage, eine hinreichende Stromversorgungskapazität zu bieten.
Die dem Stand der Technik entsprechende Veröffentlichung IEEE Journal of Solid State Circuits, Bd. sc-19, Nr. 1, Februar 1984, S. 135-143, beschreibt eine Ladepump- und Reglerschaltung. Bei dieser Schaltung erzeugt eine Ladepumpe, bestehend aus G-Stufen-MOS-Transistoren und verbunden mit einem ersten Eingangsknoten eine Nennspannung von 24 V. Diese Spannung wird heruntergeregelt, um einen Durchbruch der Sperrschicht zu verhindern. Der an Masse gelegte Regler besteht aus acht MOS- Transistoren, die eine Ausgangsspannung von 20 V bereitstellen. Ein von drei dieser MOS-Transistoren gebildeter Stromspiegel zwingt die anderen MOS-Transistoren, bei nahezu der gleichen Spannung zu arbeiten.
Es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleiter-IC-Schaltung mit einer internen Booster-Schaltung bereitzustellen, welche bei Ansteuerung von EEPROMs mit einer eine niedrige Spannung liefernden Spannungsquelle, z.B. einer Batterie, eine hohe Stromversorgungskapazität sicherstellen kann, die in einer herkömmlichen Booster-Schaltung bisher noch nicht verwirklicht worden ist.
Zur Lösung dieser Aufgabe stellt die vorliegende Erfindung eine integrierte Halbleiterschaltungseinrichtung gemäß Anspruch 1 bereit.
Eine erste Ladepumpschaltung umfaßt eine Vielzahl von in Kaskadenschaltung zwischen einem Eingangsspannungsknoten und einem Booster-Ausgangsknoten angeschlossenen MOS-Transistoren, wobei das Gate des MOS-Transistors mit dessen Drain verbunden ist, und bei der von allen zugehörigen Knoten die ungeradzahligen Knoten eines der ersten und zweiten Taktsignale einer jeweils verschiedenen Phase über einen entsprechenden Kondensator und die geradzahligen Knoten des andere Taktsignal über einen entsprechenden Kondensator empfangen. Eine zweite Ladepumpschaltung umfaßt eine Vielzahl von in Kaskadenschaltung zwischen dem Eingangsspannungsknoten und dem Booster-Ausgangsknoten angeschlossenen MOS-Transistoren, deren Anzahl derjenigen der ersten Ladepumpschaltung entspricht, und bei der von allen zugehörigen Knoten die ungeradzahligen Knoten eines der ersten und zweiten Taktsignale einer jeweils verschiedenen Phase über einen entsprechenden. Kondensator und die geradzahligen Knoten des andere Taktsignal über einen entsprechenden Kondensator empfangen, und bei der jeweils die Gates einander entsprechender MOS-Transistoren miteinander verbunden sind. Ein hochohmiges Element ist an einen Ausgangsanschluß der ersten Ladepumpschaltung angeschlossen.
Da gemäß der vorliegenden Erfindung die erste Ladepumpschaltung an ihrem Ausgangsanschluß mit dem hochohigen Element verbunden ist und folglich nahezu kein externer Stromverlust auftritt, ist es möglich, eine deutlich verstärkte Spannung zu erzielen, selbst wenn eine Spannungsquelle niedriger Spannung verwendet wird. Des weiteren wird der entsprechende Stufentransistor der zweiten Ladeschaltung von einer an einer zugeordneten Potentialstufe der ersten Ladepumpschaltung getrieben, wodurch eine hohe Stromversorgungskapazität von einem Ausgangsanschluß der zweiten Ladepumpschaltung erzielt werden kann.
Die Erfindung wird anhand der folgenden detaillierten Beschreibung zusammen mit den bei liegenden Zeichnungen näher erläutert; es zeigen:
Fig. 1 einen Schaltplan einer herkömmlichen Booster-Schaltung;
Fig. 2 ein Wellenformdiagramm mit den Taktsignalen der verschiedenen Phasen, die an die interne Booster-Schaltung anzulegen sind;
Fig. 3 eine Beziehung zwischen einer verstärkten Spannung und einem externen Speisestrom in der interen Booster-Schaltung; und
Fig. 4 einen Schaltplan einer internen Booster-Schaltung für ein EEPROM gemäß der vorliegenden Erfindung.
Die Ausführungsform der vorliegenden Erfindung wird nachstehend detaillierter unter Bezugnahme auf die beiliegenden Zeichnungen erläutert.
Die Fig. 4 zeigt eine in einer Halbleiterschaltung wie einem EEPROM integrierte interne Booster-Schaltung. In der Fig. 4 kennzeichnen die Bezugszeichen 1 und 2 eine erste und eine zweite Ladepumpschaltung, wobei ein hochohmiges Element 2 zwischen einem Verstärkungsspannungsausgangsknoten OUT1 der ersten Ladepumpschaltung 1 und einem Massepotentialanschluß angeschlossen ist. Die erste Ladepumpschaltung 1 umfaßt eine Vielzahl von MOS-Transistoren T1 bis Tn, die in Kaskadenschaltung zwischen dem Eingangsspannungsknoten IN1 und dem Ausgangsknoten OUT1 angeschlossen sind und deren Gate mit einem entsprechenden Drain verbunden ist. Von den zwischen den Transistoren T1 und Tn gebildeten Knoten N1 bis Nn-1 empfangen die ungeradzahligen Knoten Ni (i=1, 3, ...) über einen Kondensator C1 ein Taktsignal Φ1 einer ersten Phase und die geradzahligen Knoten Ni (i=2, 4, ...) ein Taktsignal Φ2 über einen Kondensator C2. Die zweite Ladepumpschaltung 2 umfaßt ein Vielzahl kaskadiert geschalteter MOS-Transistoren T1a bis Tna, die zwischen einem Eingangsspannungsknoten IN2 und einem Booster- Ausgangsknoten OUT2 angeschlossen sind und gleich sind denjenigen der ersten Ladepumpschaltung 1. Die Taktsignale Φ1 und Φ2 werden abwechselnd bzw. über die Kondensatoren C1 und C2 an einander entsprechende Knoten N1a bis Nna-1 angelegt, die zwischen den Transistoren T1a bis Tna gebildet sind. Die Gates der Transistoren T2a ... Tna der zweiten Ladepumpschaltung 2 sind mit den entsprechenden Gates der Transistoren T2 ... Tn der ersten Ladepumpschaltung 1 verbunden. An die Eingangsspannungsknoten IN1 bzw. IN2 der Ladepumpschaltungen 1 bzw. 2 wird die gleiche Eingangsspannung (üblicherweise eine extern vom EEPROM gelieferte Versorgungsspannung VDD angelegt. Die Gates der ersten Stufentransistoren T1 und T1a sind mit den ersten Eingangsspannungsknoten IN1 bzw. IN2 und im wesentlichen im Gleichtakt miteinander verbunden. Die Taktsignale Φ1 und Φ2 überlappen sich gegenseitig nicht in dem Ausmaß wie in der herkömmlichen Schaltung und haben einen Amplitudenpegel gleich der Versorgungsspannung VDD.
Die Funktionsweise der ersten Ladepumpschaltung 1 ist im wesentlichen gleich derjenigen ihres herkömmlichen Pendants, da jedoch ein hochohmiges Element 3 am Ausgangsknoten OUT1 angeschlossen ist, tritt nahezu kein äußerer Stromverlust auf. Als Resultat ist eine von einem Transistor zu einem anderen, benachbarten übertragende Ladungsmenge Q sehr klein, so daß eine in der betreffenden Potentialstufe zu verstärkende Spannung VDD - VTH - Q:C nahezu gleich ist VDD - VTH . Da nahezu kein externer Stromverlust auftritt, selbst wenn eine so niedrige Eingangsspannung wie beispielsweise 3 V vorliegt, kann deshalb die erste Ladepumpschaltung 1 eine hinreichend verstärkte Spannung gemäß Fig. 3 erzielen.
Bei der zweiten Ladepumpschaltung 2 sind die Gates der Transistoren T2a ... Tna mit den Gates der zugeordneten Stufentransistoren der ersten Ladepumpschaltung verbunden, anstatt mit den Drains der Transistoren T2a ... Tna der zweiten Ladepumpschaltung. Als Ergebnis wird im Vergleich zur Drain-Spannung an der Seite des Eingangsspannungsknotens IN2 eine hohe Gate-Spannung an das Gate der Transistoren T2a .. Tna angelegt. Da bei einer verstärkten Spannung VDD - VTH - Q:C niemals ein Spannungsanteil VTH vorkommt, wird die verstärkte Spannung der betreffenden Stufe VDD - Q:C, und es ist möglich, einen hinreichend verstärkten Spannungsausgang im Falle einer größeren Ladungsmenge Q zu erzielen, d.h. in dem Fall, in dem ein größerer externer Stromverlust auftritt.

Claims

1. Integrierte Halbleiterschaltungseinrichtung mit einer internen Booster-Schaltung, die folgendes umfaßt:

eine erste Verstärkungsschaltung (1), die mit einem ersten Eingangsspannungsknoten (IN1) zur Aufnahme einer Versorgungsspannung (VDD) verbunden ist; und

eine zweite Verstärkungsschaltung (2) mit einer Vielzahl von MOS-Transistoren (T1a ... Tna)

dadurch gekennzeichnet, daß

die Gates der MOS-Transistoren (T1a ... Tna) eine von einer ersten Verstärkungsschaltung (1) verstärkte Spannung erhalten, die so angepaßt ist, daß sie einen Spannungsabfall aufgrund einer entsprechenden Schwellenspannung der MOS-Transistoren (T1a . .. Tna) ausgleicht; und

daß ein hochohmiges Element (3) an einen Ausgangsknoten (OUT1) der ersten Verstärkungsschaltung angeschlossen ist, um einen Stromverlust von der ersten Verstärkungsschaltung zur Außenseite zu verhindern.

2. Integrierte Halbleiterschaltungseinrichtung gemäß Anspruch 1, bei der die erste Verstärkungsschaltung eine erste Ladepumpschaltung (1) mit einer Vielzahl von MOS-Transistoren (T1 ... Tn) darstellt, die in kaskadierter Weise angeschlossen sind, und bei der Anschlußknoten (N1 ... Nn-1) zwischen dem MOS-Transistor (T1) und dem MOS-Transistor (Tn) als eine Vielzahl von Verstärkungsstufen dienen, und bei der die zweite Verstärkungsschaltung eine zweite Ladepumpschaltung (2) darstellt, die eine Vielzahl kaskadiert geschalteter MOS-Transistoren (T1a ... Tna) in einer Anzahl gleich derjenigen der ersten Ladepumpschaltung (1) enthält, wobei die entsprechenden Gates der MOS- Transistoren (T1a ... Tn-1) eine entsprechend verstärkte Spannung von einem zugeordneten Verbindungsknoten (N1 ... Nn-1) der ersten Ladepumpschaltung erhalten.

3. Integrierte Halbleiterschaltungseinrichtung gemäß Anspruch 2, bei der die Verstärkungsschaltung (1) eine interne Verstärkungsschaltung mit einer Vielzahl von MOS-Transistoren (T1 ... Tn) darstellt, die kaskadiert zwischen dem ersten Eingangsknoten (IN1) und dem hochohmigen Element (3) angeschlossen sind, wobei das Gate des MOS-Transistors mit dem Drain desselben Transistors verbunden ist, bei der von den Knoten (N1 ... Nn-1) zwischen dem MOS-Transistor (T1) und dem MOS-Transistor (Tn) die ungeradzahligen Knoten eines der ersten und zweiten Taktsignale (Φ1 oder Φ2) verschiedener Phasen über einen zugeordneten Kondensator (C1 oder C2) und die geradzahligen Knoten das andere Signal über einen zugeordneten Kondensator (C2 oder C1) empfangen.

4. Integrierte Halbleiterschaltungseinrichtung gemäß Anspruch 2, bei der die zweite Verstärkungsschaltung eine Ladepumpschaltung (2) mit der Vielzahl von MOS-Transistoren (T1 ... Tn) darstellt, die kaskadlert in einer Anzahl gleich derjenigen der ersten Verstärkungsschaltung (1) zwischen einem zweiten Eingangsspannungsknoten (IN2) und einem zweiten Booster-Ausgangsknoten (OUT2) angeschlossen sind, bei der von den Knoten (N1a ... Nna) zwischen dem MOS- Transistor (Ta1) und dem MOS-Transistor (Tna) die ungeradzahligen Knoten eines der ersten und zweiten Taktsignale (Φ1 oder Φ2) verschiedener Phasen über einen zugeordneten Kondensator (C1 oder C2) empfangen und bei der das entsprechende Gate der MOS-Transistoren (T1a ... Tna) mit einer zugeordneten Verstärkungsstufe der ersten Ladepumpschaltung (1) verbunden ist.