DE4236072A1 - Treiberschaltung zur erzeugung digitaler ausgangssignale - Google Patents
Treiberschaltung zur erzeugung digitaler ausgangssignaleInfo
- Publication number
- DE4236072A1 DE4236072A1 DE4236072A DE4236072A DE4236072A1 DE 4236072 A1 DE4236072 A1 DE 4236072A1 DE 4236072 A DE4236072 A DE 4236072A DE 4236072 A DE4236072 A DE 4236072A DE 4236072 A1 DE4236072 A1 DE 4236072A1
- Authority
- DE
- Germany
- Prior art keywords
- current
- output
- delay
- polarity
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
- H03K17/164—Soft switching using parallel switching arrangements
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
Die Erfindung bezieht sich auf Treiberschaltungen und ins
besondere auf eine Einrichtung zum Schalten stromstarker digi
taler Ausgangssignale mit minimalem Fremdrauschen.
Digitale Schaltungen ersetzen rasch mechanische Vorrichtun
gen und analoge Schaltungen zum Steuern des Betriebs von Anla
gen. Digitale Schaltungen haben in typischer Ausführung einen
geringen Platzbedarf, arbeiten rasch, unterliegen keiner Abnut
zung und sind in Massenherstellung preiswert. Viele der zu
steuernden Geräte und Apparate bedingen jedoch hohe Betriebs
leistungen, die für digitale Schaltungen nicht gerade typisch
sind. Dementsprechend ist es häufig notwendig, Schaltungen zur
Verfügung zu stellen, die digitale Ausgangssignale mit einem
hohen Strom liefern können, um die zum Betrieb anderer Geräte
notwendige Leistung aufzubringen. Das Schalten dieser strom
starken Ausgangssignale an Ausgangsgeräten kann einen hohen Pe
gel an Übergangsrauschen hervorrufen. Diese Übergänge sind häu
fig so groß, daß sie den Betrieb stören und tatsächlich die die
Ausgangssignale liefernde digitale Schaltung oder eine dieser
zugeordnete Digitalschaltung beschädigen können.
Der Erfindung liegt daher die Aufgabe zugrunde, eine digi
tale Schaltung zur Verfügung zu stellen, die hohe Ausgangs
ströme schalten kann, ohne hohe Rauschpegel hervorzurufen. Die
neue digitale Schaltung soll außerdem in der Lage sein, mehrere
Individualsignale zur Betätigung von hohe Ströme bedingenden
Geräten zu liefern.
Zur Lösung dieser Aufgabe sieht die Erfindung die Merkmale
des Patentanspruchs 1 bzw. 5 vor.
Die erfindungsgemäße Schaltung enthält einen ersten
Strompfad bildende Mittel zur Lieferung eines Stroms mit einer
ersten Rate und einer ersten Polarität zum Ausgang, einen zwei
ten Strompfad bildende Mittel, welche einen Strom mit der ersten
Rate und der ersten Polarität nach einer ersten Verzögerung an
den Ausgang liefert, und einen dritten Strompfad bildende Mittel,
welche einen Strom mit der ersten Polarität, jedoch einer
größeren Rate als die erste Rate liefern, wobei der Strom für
eine nach einer zweiten Verzögerung angelegte Last ausreichend
ist und die zweite Verzögerung gleich der ersten Verzögerung
ist und wobei der an der Last verfügbare Strom auf einen Pegel
aufgebaut ist, der vor Anlegen des dritten Stroms zum Auf
rechterhalten der Last ausreicht.
Im folgenden wird die Erfindung anhand eines in der Zeich
nung dargestellten Ausführungsbeispiels näher erläutert. In der
Zeichnung zeigen:
Fig. 1 ein teilweise als Blockdiagramm dargestelltes
Schaltbild eines Ausführungsbeispiels der erfin
dungsgemäßen Schaltung;
Fig. 2 ein einen Teil der Schaltung gemäß Fig. 1 darstel
lendes Schaltbild;
Fig. 3 ein Diagramm mit Kurven, die an Teilen der Schaltung
gemäß Fig. 1 aufgenommen sind.
Im folgenden wird auf Fig. 1 Bezug genonmen, die ein Aus
führungsbeispiel der erfindungsgemäßen Schaltung 10 darstellt.
Die Schaltung 10 weist einen Ausgangsanschluß 11 auf, an dem
einzelne Digitalzustände von 0 oder 1 darstellende individuelle
Signale entwickelt werden sollen. Die Schaltung 10 gemäß Fig. 1
kann mehrfach (beispielsweise 8-fach) wiederholt vorgesehen
sein, um Bytes, Wörter oder größere Mengen von Daten gleichzei
tig zu erzeugen. Wie nachfolgend noch genauer erläutert werden
wird, können einige Teile der Schaltung 10 von einer großen An
zahl zusätzlicher Schaltungen gemeinsam genutzt werden, wodurch
die gesamte Schaltung ökonomischer gemacht werden kann.
Der Hauptzweck der Schaltung 10 besteht darin, digitale
Ausgangssignale zu entwickeln, welche eine Schaltung mit be
trächtlichen Strompegeln treiben können. Zu diesem Zweck ist
ein N-Kanal-Feldeffekttransistor 13 vorgesehen, der einen er
sten Spannungspegel, beispielsweise Erde, am Ausgangsanschluß
11 zur Verfügung stellt. Ein P-Kanal-Bauelement 14 ist so ange
ordnet, daß es einen zweiten Spannungspegel Vcc an den Aus
gangsanschluß 11 anlegt. Jedes dieser Signale kann in Abhängig
keit von an die Gate-Elektroden der Bauelemente 13 und 14 ange
legten Signalen selektiv an den Ausgangsanschluß 11 angelegt
werden. Um hohe Ströme zu schalten, die für ein mit dem An
schluß 11 als Last verbundenes Ausgangsgerät erforderlich sind,
ist jedes der Bauelemente 13 und 14 so ausgebildet, daß es
einen Strompfad für einen großen Strom zwischen den Source- und
Drainanschlüssen bildet. Das Bauelement 13 kann beispielsweise
eine Kanalbreite von 100 µm und eine Kanallänge von 2,4 µm haben,
während das Bauelement 14 eine Kanalbreite von 250 und eine Ka
nallänge von 3 µm haben kann. Diese Bauelemente sind in der
Lage, Stromwerte von 2,5 mA bei den Betriebscharakteristiken ei
ner bevorzugten Schaltung zu liefern.
Wie dem Fachmann bekannt ist, erzeugen derart hohe Strompe
gel am Ausgang der digitalen Schalteinrichtung typischerweise
sehr hohe Übergangswerte und können den Betrieb von Digital
schaltungen schädlich beeinflussen, was sie in der Praxis
tatsächlich bisher auch taten. Dementsprechend ist die Schal
tung 10 in solcher Weise ausgebildet, daß die typischerweise
erzeugten großen Übergänge eliminiert werden. Die Schaltung er
zeugt Signale, deren Rauschpegel um einige Größenordnungen un
ter denjenigen existierender rauscharmer Puffer liegen. Außer
dem ist das Schema einfach und bedingt keine Rückkopplungs
schaltung vom Ausgangsanschluß.
Zu diesem Zweck weist die Schaltung 10 mehrere N-Kanal-Bau
elemente 15, 16 und 17 auf, die ähnlich dem Bauelement 13 zwi
schen einem ersten Spannungspegel und dem Ausgangsanschluß 11
angeordnet sind. In ähnlicher Weise weist die Schaltung 10 meh
rere P-Kanal-Bauelemente 20, 21 und 22 auf, die ähnlich dem
Bauelement 14 zwischen einem zweiten Spannungspegel und dem
Ausgangsanschluß 11 eingebunden sind. Jedes dieser Bauelemente
15-17 und 20-22 ist so ausgebildet, daß es einen relativ schwa
chen Strompegel (von angenähert 500 µA) im leitenden Zustand
liefert. Um dies zu erreichen, sind beispielsweise die N-Bau
elemente mit einer Kanalbreite von 7,4 µm und einer Kanallänge
von L=5 µm versehen, während typische herkömmliche Treiber die
ser Art Kanalbreiten von 400 µm und Kanallängen von 3 µm haben
können. Die P-Kanal-Bauelemente sind so dimensioniert, daß sie
ähnliche Stromwerte ergeben. Daher trägt jedes dieser Bauele
mente mit einer relativ kleinen Stromflußrate zum Gesamtstrom
bei, wenn es leitend geschaltet wird.
Die Gate-Elektrode jedes der Bauelemente ist so angeordnet,
daß sie ein Eingangssignal von einer anderen Stufe einer Verzö
gerungsanordnung zu einem anderen Zeitpunkt als die am Anschluß
11 angeordneten anderen Bauelemente empfängt. Ein Signal wird
an die Gate-Elektrode eines der N-Bauelemente, beginnend zu ei
nem ersten Zeitpunkt, und danach werden Signale unter Verwen
dung der Folge von Verzögerungsschaltungen 25, 26 und 27 nach
ersten, zweiten und dritten gleichlangen Verzögerungszeiten an
die Gate-Elektroden der anderen Bauelemente angelegt. In ähnli
cher Weise wird ein Signal an das Gate eines der P-Bauelemente
angelegt, beginnend zu einem ersten Zeitpunkt und gefolgt von
Signalen an die Gate-Elektroden der anderen P-Bauelemente nach
den ersten, zweiten und dritten Verzögerungen.
Demgemäß wird vor Einschaltung des einen hohen Strom füh
renden Bauelements 13 (oder 14) zum Schalten des Stroms zum
Ausgangsanschluß 11 ein erstes Bauelement eingeschaltet, das
einen ersten niedrigen Strompegel an den Ausgangsanschluß für
eine erste Zeitspanne liefert. Dieser Strom lädt einen zwischen
dem Ausgangsanschluß 11 und Erde liegenden Kondensator 29 auf.
Danach wird ein zweites Bauelement eingeschaltet und liefert
den gleichen niedrigen Strompegel an den Ausgangsanschluß 11
zusammen mit dem Strom aus dem ersten Bauelement, und zwar für
eine zweite Zeitspanne. Nach der zweiten Zeitspanne wird ein
drittes Bauelement eingeschaltet und liefert den gleichen nied
rigen Strompegel an den Ausgangsanschluß 11 zusammen mit den
Strömen über die anderen Bauelemente, und zwar für eine dritte
Zeitspanne. Daher wird über eine von den Verzögerungsschaltun
gen bestimmte Zeitperiode Strom an den Ausgangskondensator 29
geliefert, so daß sich eine Spannung über dem Kondensator als
graduell ansteigende Rampenfunktion aufbaut. Eine graphische
Darstellung des Spannungsaufbaus ist in Fig. 3 gezeigt. Bei dem
bevorzugten Ausführungsbeispiel der Erfindung tritt der Span
nungsaufbau über eine Periode von etwa 600 µsec auf, obwohl
diese Zeitspanne in Anpassung an besondere Lasten durch Varia
tion der Parameter der Verzögerungsschaltungen variiert werden
kann.
Schließlich wird das einen hohen Strom führende Bauelement
13 oder 14 eingeschaltet. Zu diesem Zeitpunkt hat der Kondensa
tor 29 (der einen Teil der der Last innewohnenden Kapazität
enthalten kann) auf ein Spannungsniveau derart aufgeladen, daß
es an den Source-Drain-Anschlüssen der Ausgangsbauelemente kei
nen Spannungsabfall gibt. Wenn daher das Ausgangsbauelement 13
oder 14 eingeschaltet wird, werden keine signifikanten Schalt
übergänge erzeugt. Der vom Ausgangsbauelement am Ausgang ge
schaltete Strom reicht zusammen mit dem von den anderen an den
Anschluß 11 angeschalteten Bauelementen gelieferten Strömen je
doch aus, um den für die spezielle Last notwendigen Treiber
strom zu erzeugen.
Um die von der Schaltung 10 benötigten Verzögerungen zu er
zeugen, nimmt jede der Verzögerungsschaltungen 25-27 ein Ein
gangssignal aus einer Verzögerungsreferenzschaltung 31 auf.
Diese Schaltung 31 ist so ausgebildet, daß sie einen Referenz
spannungspegel in Abhängigkeit von der Spannung Vcc, der Be
triebstemperatur und dem Herstellungsprozeß liefert. Die Ver
wendung der von einer Schaltung 31 gelieferten Spannung wird in
der nachfolgenden Beschreibung der Verzögerungsschaltungen 25-27
erläutert.
Fig. 2 zeigt die drei Verzögerungsschaltungen 25-27 der
Fig. 1 im einzelnen. Jede dieser Schaltungen 25-27 weist einen
Inverter 33 mit Eingangs- und Ausgangsanschlüssen auf. Ein Kon
densator 34 liegt zwischen dem Eingangsanschluß des Inverters
33 und Erde. Ein P-Kanal-Bauelement 35 ist vorgesehen, um Strom
aus einer Spannungsquelle Vcc an den Kondensator 34 zu liefern.
Wenn der Kondensator 34 aufgeladen ist, versetzt er den Inver
ter in einen hohen Spannungszustand, so daß ein niedriger oder
Null-Logik-Wert an dessen Ausgangsanschluß erscheint. Drei N-
Kanal-Bauelemente 37, 38 und 39 sind in Reihe geschaltet und
legen den Eingangsanschluß des Inverters 33 auf Erde, wenn sie
leitend sind. Die Referenzspannung aus der Referenzschaltung 31
wird an das Gate des Bauelements 39 angelegt und ist so ge
wählt, daß sie das Bauelement 39 im Sättigungsbereich hält, bei
dem es im wesentlichen einen konstanten Strom überträgt. Die
Gate-Elektroden der Bauelemente 35 und 37 nehmen jeweils das
gleiche Eingangssignal auf.
Jede der Verzögerungsschaltungen 26 und 27 weist auch ein
P-Kanal-Bauelement 36 auf, das Vcc mit dem Kondensator 34 ver
bindet. Die Gate-Elektroden der Bauelemente 36 und 38 der bei
den Verzögerungsschaltungen 26 und 27 nehmen jeweils das Ein
gangssignal auf, das an dem Gate der Bauelemente 35 und 37 der
ersten Verzögerungsschaltung 25 ansteht.
Wenn das Eingangssignal an den Gates der Bauelemente 35 und
37 niedrig (eine Null) ist, wird das Bauelement 35 eingeschal
tet, und das Bauelement 37 wird ausgeschaltet. In der Verzöge
rungsschaltung 25 bewirkt dies, daß sich der Kondensator 34
über das Bauelement 35 auf einen positiven Wert Vcc auflädt.
Derselbe niedrige Eingangswert schaltet die P-Bauelemente 36
ein und die N-Bauelemente 38 in jeder der Verzögerungsschaltun
gen 26 und 27 aus, so daß die Kondensatoren 34 aller Verzöge
rungsschaltungen 25..27 gleichzeitig aufgeladen werden. Der po
sitive Wert am Kondensator 34 sorgt dafür, daß der Inverter 33
jeder Verzögerungsschaltung leitend wird und einen niedrigen
(Null-) Wert an seinem Ausgangsanschluß entwickelt. Dieser Wert
von den Verzögerungsschaltungen 25 und 26 wird auf die Ein
gangsanschlüsse der nächsten Verzögerungsschaltungen 26 über
tragen, wodurch die Bauelemente 35 leitend werden. Daher be
wirkt eine Null am Eingangsanschluß des Bauelements 35 der er
sten Verzögerungsschaltung 25, daß sich die Kondensatoren 34 in
allen drei Verzögerungsschaltungen gleichzeitig aufladen und
die Inverter 33 Ausgangssignale von Null erzeugen.
Wenn ein Wert Eins an den Gate-Elektroden der Bauelemente
35 und 37 der ersten Verzögerungsschaltung 25 empfangen wird,
wird das Bauelement 35 ausgeschaltet und das Bauelement 37 ein
geschaltet. Die Bauelemente 37, 38 und 39 der Verzögerungs
schaltung 25 bilden dann einen Strompfad nach Erde, um den Kon
densator 34 zu entladen. Die Referenzspannung am Gate des Bau
elements 39 steuert die Stärke des übertragenen Stroms auf
einen relativ konstanten Wert über die Zeit, während die Bau
elemente Strom führen, und zwar vor dem Zeitpunkt, an dem der
Inverter 33 schaltet (wenn die Spannung am Eingangsanschluß auf
etwa Vcc/2 reduziert worden ist) und bei dem der Inverter 33
eine Eins an seinem Ausgangsanschluß liefert. Da die Entladege
schwindigkeit des Kondensators 34 vom Bauelement 39 relativ
konstant gesteuert wird, ergibt sich eine glatte Entladung,
welche von Vcc, der Temperatur und dem Herstellungsprozeß im
wesentlichen nicht beeinflußt ist. Daher bleibt die von der
Schaltung 25 gelieferte Verzögerung relativ konstant.
Wenn das Bauelement 35 der ersten Verzögerungsschaltung ab
schaltet, schalten auch die Bauelemente 36 der Schaltungen 26
und 27 ab. Bauelemente 38 dieser Schaltungen schalten ein. Die
Kondensatoren 34 der Verzögerungsschaltungen 26 und 27 bleiben
jedoch aufgrund des Stroms geladen, der von den Strompfaden
durch das Bauelement 35 der Schaltungen 26 und 27 übertragen
wird. Daher liefern die Verzögerungsschaltungen 26 und 27 wei
terhin Null-Werte an ihren zugehörigen Ausgangsanschlüssen.
Wenn der Inverter 33 der Verzögerungsschaltung 25 schaltet
und eine Eins an seinem Ausgangsanschluß erzeugt, schaltet das
Bauelement 35 der zweiten Verzögerungsschaltung ab, und das
Bauelement 37 dieser Schaltung schaltet durch und löst damit
eine zeitlich gesteuerte Entladung des Kondensators 34 der
zweiten Verzögerungsschaltung aus. Wenn die Spannung am Konden
sator 34 den richtigen Pegel erreicht, schaltet der Inverter 33
der zweiten Schaltung 26 und erzeugt eine Eins an seinem Aus
gang. Diese Eins bewirkt ihrerseits, daß die dritte Verzöge
rungsschaltung 27 ihre Zeitverzögerungsperiode beginnt, an de
ren Ende eine Eins am Ausgangsanschluß erzeugt wird.
Der Wert Eins am Eingang der ersten Verzögerungsschaltung
25 wird von einer Rücksetz- und Schreiblogikschaltung 40 (Fig.
1) geliefert. Dieser Wert wird auch an ein NAND-Gatter 41 ange
legt. Wenn eine Eins (zu liefern nach Inversion als ein Null-
Ausgabewert am Anschluß 11) in einem Datenlatch 50 gehalten
wird, liefert das Gatter 41 eine Null an einen mit der Gate-
Elektrode des Bauelements 15 verbundenen Inverter 46. Dieser
schaltet das Bauelement 15 ein. Nach der Verzögerung der ersten
Verzögerungsschaltung 25 wird in ähnlicher Weise eine Eins an
ein NAND-Gatter 42 geliefert, das eine Eins im Datenlatch 50
zur Gate-Elektrode des Bauelements 16 überträgt und dieses Bau
element einschaltet. Nach der Verzögerung der zweiten Verzöge
rungsschaltung 26 wird in ähnlicher Weise eine Eins an ein
NAND-Gatter 43 angelegt, das eine Eins im Datenlatch 50 zur
Gate-Elektrode des Bauelements 17 überträgt, um dieses Bauele
ment einzuschalten. Daher liefern nach zwei Verzögerungsperi
oden drei N-Kanal-Bauelemente 15-17 relativ geringe Strommengen
zum Aufbau der Ladung am Ausgangskondensator 29. Nach Ablauf
der dritten Verzögerungsperiode wird eine Eins in ähnlicher
Weise an ein NAND-Gatter 44 angelegt, welche eine Eins im Da
tenlatch 50 zur Gate-Elektrode des Bauelements 13 überträgt und
dieses Bauelement einschaltet, wodurch relativ hohe Strommengen
zum Ausgangsanschluß 11 fließen können, ohne jedoch große Über
gänge zu erzeugen.
In ähnlicher Weise wird der Wert Eins an Eingang der ersten
Verzögerungsschaltung 25 invertiert und von der Rücksetz- und
Schreiblogikschaltung 40 an ein NOR-Gatter 52 angelegt. Wenn
eine Null im Datenlatch 50 gehalten wird, liefert das Gatter 52
eine Eins an einen mit der Gate-Elektrode des P-Kanal-Bauele
ments 20 verbundenen Inverter. Dieser schaltet das Bauelement
20 ein. Nach der von der ersten Verzögerungsschaltung 25 gebil
deten Verzögerung wird eine Eins in ähnlicher Weise invertiert
und an ein NOR-Gatter 53 angelegt, das eine Null im Datenlatch
50 zur Gate-Elektrode des P-Kanal-Bauelements 21 überträgt, um
dieses Bauelement einzuschalten. Nach der von der zweiten Ver
zögerungsschaltung 26 gebildeten Zeitverzögerung wird eine Eins
in ähnlicher Weise invertiert und an ein NOR-Gatter 54 ange
legt, welches eine Null im Datenlatch 50 an die Gate-Elektrode
des P-Kanal-Bauelements 22 zur Einschaltung dieses Bauelements
anlegt. Daher liefern nach zwei Verzögerungsperioden drei Bau
elemente 20-22 relativ geringere Strommengen zum Aufbau der La
dung am Ausgangskondensator 25. Wenn schließlich die dritte
Verzögerungsperiode abgelaufen ist, wird eine von der Verzöge
rungsschaltung 27 gelieferte Eins in ähnlicher Weise invertiert
und an ein NOR-Gatter 55 angelegt, welches eine Null im Daten
latch 50 an die Gate-Elektrode des Bauelements 14 anlegt und
dieses Bauelement einschaltet. Dadurch werden relativ große
Mengen an Strom durch den Ausgangsanschluß 11 geleitet, ohne
jedoch große Übergänge zu erzeugen.
Es ist für den Fachmann einzusehen, daß die Verzögerungs
schaltungen 25-27 nicht für jede der einen Ausgangsanschluß 11
treibenden Schaltungen dupliziert zu werden brauchen. Statt des
sen kann eine einzige Gruppe von Verzögerungsschaltungen 25-27
die zum Einschalten der Treiber für 8, 16 oder irgendeine
größere Anzahl von Schaltungen 10 benötigten Signale liefern,
wobei alle diese Schaltungen 10 Ausgangssignale an den Anschluß
11 gleichzeitig anlegen.
Um zu gewährleisten, daß die N-Bauelemente-Treiber den An
schluß 11 nicht an Erde legen, wenn die P-Bauelemente-Treiber
an diesen Anschluß Vcc anlegen (und umgekehrt), weist die
Schaltung 10 auch ein NAND-Gatter 60 auf, das ein Rückkopp
lungssignal an jedes der NAND-Gatter 41-44 liefert. Das Rück
kopplungssignal gewährleistet, daß die N-Bauelemente, welche
das niedrige Ausgangssignal liefern, alle ausgeschaltet sind,
wenn eines der P-Bauelemente 14, 20-22 eingeschaltet ist. In
ähnlicher Weise nimmt ein NOR-Gatter 61 ein Rückkopplungssignal
immer dann auf, wenn eines der N-Bauelemente 13, 15-17 einge
schaltet ist. Dieses Signal wird von den NOR-Gattern 52-55
übertragen, um sicherzustellen, daß die P-Bauelemente-Treiber
ausgeschaltet sind.
Nachdem jedes individuelle Ausgangssignal an den Anschluß
11 von allen vier Bauelementtreibern angelegt und Strom zur Er
zeugung entweder einer Null oder einer Eins geliefert wird,
werden die Ausgangstreiber rückgesetzt. Auf diese Weise wird
die verzögerte Aufladung benutzt, um jedes Ausgangssignal der
art zu erzeugen, daß übermäßiges Rauschen aus jedem Signal eli
miniert ist. Die mit dem Anschluß 11 verbundene Last kann es
jedoch erforderlich machen, daß ein elektromechanisches Bauele
ment oder Gerät, beispielsweise ein Solenoid, durch eine Folge
von Signalen des gleichen Werts in einem einzigen Zustand ge
halten wird. Um zu gewährleisten, daß der Rücksetzimpuls den
Strom am Ausgangsanschluß 11 nicht unterbricht und dadurch ein
Umschalten eines Bauelements in Abhängigkeit von einer Reihe
von sequentiellen Eins-Signalen am Ausgangsanschluß 11 hervor
ruft, wird der von dem NOR-Gatter 55 gelieferte Wert an ein
NOR-Gatter 64 rückgekoppelt, um das P-Bauelement 14 während der
eine Folge von Eins-Wert-Ausgangssignalen unterbrechenden Rück
setzbedingungen in einem leitenden Zustand zu halten. In ähnli
cher Weise wird der vom NAND-Gatter 44 gelieferte Wert an ein
NAND-Gatter 66 rückgekoppelt, um das N-Bauelement 13 während
der Rücksetzbedingung in einem leitenden Zustand zu halten. Auf
diese Weise kann die Schaltung 10 mit Lastelementen, wie Sole
noiden, arbeiten, ohne den Strom zu unterbrechen, wenn eine Si
gnalfolge bei dem gleichen Wert an den Anschluß 10 gesendet
wird.
Claims (17)
1. Schaltung zur Erzeugung stromstarker digitaler Ausgangs
signale unter Vermeidung starker Übergänge,
gekennzeichnet durch
einen ersten Strompfad bildende Mittel (15), welche einen Strom mit einer ersten Rate und einer ersten Polarität zum Aus gang (11) liefern;
einen zweiten Strompfad bildende Mittel (16), welche einen Strom mit der ersten Rate und der ersten Polarität nach einer ersten Verzögerung zum Ausgang liefern; und
einen dritten Strompfad bildende Mittel (13), welche nach einer zweiten Verzögerung, die gleich der ersten Verzöge rung ist, einen für eine angeschaltete Last ausreichenden Strom der ersten Polarität mit einer höheren als der ersten Rate zum Ausgang (11) liefern, wodurch sich der an der Last verfügbare Strom auf einen Pegel aufbauen kann, der vor dem Anlegen des dritten Stroms zur Versorgung der Last ausreicht.
einen ersten Strompfad bildende Mittel (15), welche einen Strom mit einer ersten Rate und einer ersten Polarität zum Aus gang (11) liefern;
einen zweiten Strompfad bildende Mittel (16), welche einen Strom mit der ersten Rate und der ersten Polarität nach einer ersten Verzögerung zum Ausgang liefern; und
einen dritten Strompfad bildende Mittel (13), welche nach einer zweiten Verzögerung, die gleich der ersten Verzöge rung ist, einen für eine angeschaltete Last ausreichenden Strom der ersten Polarität mit einer höheren als der ersten Rate zum Ausgang (11) liefern, wodurch sich der an der Last verfügbare Strom auf einen Pegel aufbauen kann, der vor dem Anlegen des dritten Stroms zur Versorgung der Last ausreicht.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß
einen vierten Strompfad bildende Mittel (20), welche einen
Strom mit einer ersten Rate und einer zweiten Polarität zum
Ausgang (11) liefern, einen fünften Strompfad bildende Mittel
(21), welche nach der ersten Verzögerung einen Strom mit der
ersten Rate und der zweiten Polarität zum Ausgang (11) liefern,
und einen sechsten Strompfad bildende Mittel vorgesehen sind,
welche nach der zweiten Verzögerung einen für eine angeschal
tete Last ausreichenden Strom der zweiten Polarität mit einer
höheren als der ersten Rate an den Ausgang (11) liefern.
3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeich
net, daß Mittel (60) zur Entaktivierung von Mitteln (13, 15,
16, 17) zur Erzeugung von Strom einer ersten Polarität vorgese
hen und immer dann wirksam sind, wenn einen Strom einer zweiten
Polarität liefernde Mittel (14, 20, 21, 22) aktiviert sind, und
daß Mittel (61) zum Entaktivieren von Mitteln (14, 20, 21, 22)
zur Lieferung von Strom der zweiten Polarität vorgesehen und
dann wirksam sind, wenn ein Mittel (13, 15, 16, 17) zur Liefe
rung eines Stroms einer ersten Polarität aktiviert ist.
4. Schaltung nach einem der Ansprüche 1 bis 3, dadurch ge
kennzeichnet, daß Mittel (55, 64; 44, 66) zur Aufrechterhaltung
des an eine Last während einer Folge von Digitalsignalen der
gleichen Polarität gelieferten Stroms vorgesehen sind.
5. Schaltung zur Erzeugung digitaler Ausgangssignale bei
hohen Strömen unter Vermeidung starker Übergänge,
gekennzeichnet durch
einen ersten Strompfad bildende Mittel (15), welche einen Strom mit einer ersten Rate und einer ersten Polarität zum Aus gang (11) liefern;
einen zweiten Strompfad bildende Mittel (16), welche einen Strom mit der ersten Rate und der ersten Polarität nach einer ersten Verzögerung zum Ausgang liefern;
einen dritten Strompfad bildende Mittel (17), welche einen Strom mit der ersten Rate und der ersten Polarität nach einer zweiten Verzögerung zum Ausgang liefern; und
einen vierten Strompfad bildende Mittel (13), welche nach einer dritten Verzögerung, die gleich der ersten Verzögerung ist, einen für eine angeschaltete Last ausreichenden Strom der ersten Polarität mit einer höheren als der ersten Rate zum Aus gang (11) liefern, wodurch sich der an der Last verfügbare Strom auf einen Pegel aufbauen kann, der vor dem Anlegen des vierten Stroms zur Aufrechterhaltung der Last ausreicht.
einen ersten Strompfad bildende Mittel (15), welche einen Strom mit einer ersten Rate und einer ersten Polarität zum Aus gang (11) liefern;
einen zweiten Strompfad bildende Mittel (16), welche einen Strom mit der ersten Rate und der ersten Polarität nach einer ersten Verzögerung zum Ausgang liefern;
einen dritten Strompfad bildende Mittel (17), welche einen Strom mit der ersten Rate und der ersten Polarität nach einer zweiten Verzögerung zum Ausgang liefern; und
einen vierten Strompfad bildende Mittel (13), welche nach einer dritten Verzögerung, die gleich der ersten Verzögerung ist, einen für eine angeschaltete Last ausreichenden Strom der ersten Polarität mit einer höheren als der ersten Rate zum Aus gang (11) liefern, wodurch sich der an der Last verfügbare Strom auf einen Pegel aufbauen kann, der vor dem Anlegen des vierten Stroms zur Aufrechterhaltung der Last ausreicht.
6. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß
die einen ersten, zweiten und dritten Strompfad bildenden Mit
tel zur Lieferung von Strom bei der ersten Rate und mit der er
sten Polarität an den Ausgang (11) je einen Transistor (15, 16,
17) aufweisen, der einen Strom einer ersten Stromstärke zwi
schen dem Ausgang (11) und einem ersten Spannungspegel zu füh
ren vermag, daß die einen vierten Strompfad bildenden Mittel
zur Lieferung eines Stroms mit einer zweiten Rate und der er
sten Polarität an den Ausgang einen Strom einer zweiten Strom
stärke führen können und zwischen dem Ausgang (11) und dem er
sten Spannungspegel eingebunden sind und daß Signalgabemittel
zum Aktivieren der Stromübertragungen durch die Transistoren
(15-17, 13) zwischen der Spannungsquelle und dem Ausgang (11)
in beabstandeten Intervallen vorgesehen sind.
7. Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß
die Signale zur Aktivierung der Stromübertragungen durch die
Transistoren (15..17, 13) liefernden Mittel eine Schaltung zur
Erzeugung von Ausgangsimpulsen nach im wesentlichen gleichen
Zeitperioden aufweisen.
8. Schaltung zur Erzeugung digitaler Ausgangssignale bei
hohen Stromstärken unter Vermeidung starker Übergänge, dadurch
gekennzeichnet, daß Mittel zur Lieferung von Strom einer ersten
Stromstärke aus mehreren unterschiedlichen Quellen, Mittel zur
Lieferung eines Stroms mit einer die erste Stromstärke über
steigenden zweiten Stromstärke aus einer zusätzlichen Strom
quelle und Mittel zum Verbinden der Stromquellen zur Stromver
sorgung einer Last in einer Folge von im wesentlichen gleichen,
mit dem Anschluß der zusätzlichen Stromquelle endenden Zeitin
tervallen vorgesehen sind.
9. Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß
zwischen dem Ausgang (11) und einer Spannungsquelle mehrere
Transistorbauelemente (15, 16, 17) mit jeweils einem ersten
Stromleitvermögen als Mittel zur Lieferung des Stroms der er
sten Stromstärke angeordnet sind, daß ein Transistorbauelement
mit einem zweiten Stromleitvermögen zwischen dem Ausgang (11)
und der Spannungsquelle zur Bildung der zusätzlichen Strom
quelle angeordnet ist und daß die Mittel zum Verbinden der
Quelle zur Versorgung einer Last mit Strom mehrere Verzöge
rungsschaltungen (25, 26, 27) aufweisen, die so angeordnet
sind, daß sie sequentiell gepulste Ausgangssignale zur Betäti
gung der Transistorbauelemente liefern.
10. Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß
jede der Verzögerungsschaltungen (25, 26, 27) einen Inverter
(33), einen an den Eingangsanschluß des Inverters angeschalte
ten Kondensator (34), Mittel (35) zur Speicherung einer einem
ersten Logikwert äquivalenten Spannung in dem Kondensator und
Mittel (37-39) zum Entladen des Kondensators mit einer konstan
ten Geschwindigkeit während einer Periode bis zum Schalten des
Inverters aufweist.
11. Schaltung nach Anspruch 10, dadurch gekennzeichnet, daß
der Ausgang des Inverters (33) jeder der Verzögerungsschaltun
gen (25, 26, 27) sequentiell so geschaltet wird, daß er die
Mittel (37) zum Entladen des Kondensators (34) der nächsten
Verzögerungsschaltung betätigt.
12. Digitale Ausgangssignale bei ersten und zweiten Span
nungspegeln erzeugende Schaltung, die hohe Ströme am Ausgangs
anschluß unter Vermeidung starker Übergänge zur Verfügung
stellt, dadurch gekennzeichnet, daß erste Mittel zur Lieferung
graduell zunehmender Mengen von Strom aus einer Spannungsquelle
auf dem ersten Spannungspegel zum Ausgangsanschluß, Mittel zur
Lieferung graduell zunehmender Mengen an Strom aus einer Span
nungsquelle bei dem zweiten Spannungspegel zum Ausgangsan
schluß, Mittel zum Entaktivieren der zweiten Mittel zur Liefe
rung graduell zunehmender Mengen an Strom bei Betrieb der er
sten Mittel und Mittel zum Entaktivieren der ersten Mittel zur
Lieferung graduell zunehmender Strommengen bei Betrieb der
zweiten Mittel vorgesehen sind.
13. Schaltung nach Anspruch 12, dadurch gekennzeichnet, daß
die Mittel zur Lieferung graduell zunehmender Mengen von Strom
aus einer Spannungsquelle jeweils in Zuordnung zu einem der
beiden Spannungspegel Mittel zur Bildung eines ersten Schwach
strompfades zwischen der Spannungsquelle und dem Ausgangsan
schluß, Mittel zur Bildung eines zweiten Schwachstrompfades
zwischen der Spannungsquelle und dem Ausgangsanschluß nach ei
ner ersten Verzögerung und Mittel zur Bildung eines dritten
Strompfades hohen Stroms zwischen der Spannungsquelle und dem
Ausgangsanschluß bei einer zweiten Verzögerung aufweisen, wobei
die durch Schalten des Stroms zum Ausgangsanschluß hervorgeru
fenen Übergängen so niedrig sind, daß sie den Betrieb der
Schaltung nicht beeinflussen.
14. Schaltung nach Anspruch 12 oder 13, dadurch gekenn
zeichnet, daß die Mittel zur Erzeugung graduell zunehmender
Strommengen aus einer Spannungsquelle zum Ausgangsanschluß je
weils in Zuordnung zu einem der beiden Spannungspegel Mittel
zur Erzeugung eines ersten Schwachstrompfades zwischen einer
Spannungsquelle und dem Ausgangsanschluß, Mittel zur Bildung
eines zweiten Schwachstrompfades zwischen einer Spannungsquelle
und dem Ausgangsanschluß nach einer ersten Verzögerung und Mit
tel zur Bildung eines dritten Strompfades höheren Stroms zwi
schen einer Spannungsquelle und dem Ausganganschluß nach einer
zweiten Verzögerung aufweisen, wobei die durch Schalten der
Ströme zum Ausgangsanschluß hervorgerufenen Übergänge so nied
rig gehalten sind, daß sie für eine Beeinträchtigung des Be
triebs der Schaltung unzureichend sind.
15. Schaltung nach einem der Ansprüche 12 bis 14, dadurch
gekennzeichnet, daß jedes der Mittel zur Lieferung graduell zu
nehmender Mengen von Strom aus einer Spannungsquelle zum Aus
gangsanschluß außerdem Mittel zur Erzeugung eines ersten Si
gnals zum Einschalten des ersten Schwachstrompfades und zur Er
zeugung der ersten Verzögerung, ferner Mittel zum Einschalten
des zweiten Schwachstrompfades und zur Erzeugung der zweiten
Verzögerung am Ende der ersten Verzögerung und Mittel zum Ein
schalten des dritten Strompfades höheren Stromes am Ende der
zweiten Verzögerung aufweisen.
16. Schaltung nach Anspruch 15, dadurch gekennzeichnet, daß
jedes der Mittel zur Bildung der ersten, zweiten und dritten
Strompfade zwischen einer Spannungsquelle und dem Ausgangsan
schluß (11) einen Transistor aufweist.
17. Schaltung nach Anspruch 16, dadurch gekennzeichnet, daß
der Transistor als Feldeffekttransistor ausgebildet ist, der
mit seiner Source-Drain-Strecke zwischen der Spannungsquelle
und dem Ausgangsanschluß (11) eingebunden ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/782,395 US5170073A (en) | 1991-10-24 | 1991-10-24 | Ultra-low noise port output driver circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4236072A1 true DE4236072A1 (de) | 1993-04-29 |
Family
ID=25125917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4236072A Ceased DE4236072A1 (de) | 1991-10-24 | 1992-10-26 | Treiberschaltung zur erzeugung digitaler ausgangssignale |
Country Status (2)
Country | Link |
---|---|
US (1) | US5170073A (de) |
DE (1) | DE4236072A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19545904A1 (de) * | 1995-12-08 | 1997-06-12 | Siemens Ag | Integrierte Schaltung mit programmierbarem Pad-Treiber |
DE10338303A1 (de) * | 2003-08-20 | 2005-03-17 | Infineon Technologies Ag | Steuerschaltung zur Steuerung der Flankensteilheit von Sendesignalen |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5194765A (en) * | 1991-06-28 | 1993-03-16 | At&T Bell Laboratories | Digitally controlled element sizing |
JPH0548399A (ja) * | 1991-08-08 | 1993-02-26 | Fujitsu Ltd | 半導体装置 |
US5530400A (en) * | 1991-11-29 | 1996-06-25 | General Instruments Corp. | Transistor circuit with transistor characteristic sensor |
US5682116A (en) * | 1994-06-07 | 1997-10-28 | International Business Machines Corporation | Off chip driver having slew rate control and differential voltage protection circuitry |
US5483188A (en) * | 1994-09-27 | 1996-01-09 | Intel Corporation | Gil edge rate control circuit |
US5689690A (en) * | 1995-09-25 | 1997-11-18 | Credence Systems Corporation | Timing signal generator |
US6939625B2 (en) * | 1996-06-25 | 2005-09-06 | Nôrthwestern University | Organic light-emitting diodes and methods for assembly and enhanced charge injection |
US6037810A (en) | 1997-08-26 | 2000-03-14 | Advanced Mirco Devices, Inc. | Electronic system having a multistage low noise output buffer system |
US6392441B1 (en) * | 2000-06-13 | 2002-05-21 | Ramtron International Corporation | Fast response circuit |
US6680629B2 (en) * | 2001-12-18 | 2004-01-20 | Lsi Logic Corporation | 5 V tolerant hot carrier injection (HCI) protection circuit |
US6710617B2 (en) * | 2002-01-10 | 2004-03-23 | Agilent Technologies, Inc. | Variable slew rate control for open drain bus |
JP4086193B2 (ja) * | 2003-02-18 | 2008-05-14 | 三星電子株式会社 | オープンドレイン出力バッファ |
US7508246B2 (en) | 2006-09-15 | 2009-03-24 | Freescale Semiconductor, Inc. | Performance variation compensating circuit and method |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4959565A (en) * | 1989-02-10 | 1990-09-25 | National Semiconductor Corporation | Output buffer with ground bounce control |
DE3904901A1 (de) * | 1989-02-17 | 1990-08-23 | Texas Instruments Deutschland | Integrierte gegentakt-ausgangsstufe |
US4992676A (en) * | 1989-05-01 | 1991-02-12 | Motorola, Inc. | Output buffer having distributed stages to reduce switching noise |
US5066872A (en) * | 1990-06-11 | 1991-11-19 | Texas Instruments Incorporated | Speed-up technique for a constant di/dt buffer |
-
1991
- 1991-10-24 US US07/782,395 patent/US5170073A/en not_active Expired - Lifetime
-
1992
- 1992-10-26 DE DE4236072A patent/DE4236072A1/de not_active Ceased
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19545904A1 (de) * | 1995-12-08 | 1997-06-12 | Siemens Ag | Integrierte Schaltung mit programmierbarem Pad-Treiber |
DE19545904C2 (de) * | 1995-12-08 | 1998-01-15 | Siemens Ag | Integrierte Schaltung mit programmierbarem Pad-Treiber |
DE10338303A1 (de) * | 2003-08-20 | 2005-03-17 | Infineon Technologies Ag | Steuerschaltung zur Steuerung der Flankensteilheit von Sendesignalen |
DE10338303B4 (de) * | 2003-08-20 | 2005-11-17 | Infineon Technologies Ag | Schaltungsanordnung zur Verteilung eines Eingangssignals in eine oder mehrere Zeitpositionen |
Also Published As
Publication number | Publication date |
---|---|
US5170073A (en) | 1992-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3621533C2 (de) | Integrierte Halbleiterschaltungsanordnung, insbesondere für ein DRAM, die bei geringem Leistungsverbrauch eine stabile interne Versorgungsspannung liefert | |
DE3740571C2 (de) | Schaltungsanordnung zum Einschalt-Rücksetzen von integrierten logischen Schaltungen in MOS-Technik | |
DE2921037A1 (de) | Hochspannungsschaltung fuer isolierschicht-feldeffekttransistoren | |
DE4236072A1 (de) | Treiberschaltung zur erzeugung digitaler ausgangssignale | |
DE2359646A1 (de) | Integrierte treiberschaltung mit feldeffekttransistoren | |
DE2620187C3 (de) | Monostabile Multivibratorschaltung | |
DE3705140A1 (de) | In mos-technologie ausgefuehrte einschalt-rueckstellschaltung fuer logische schaltungsanordnungen, insbesondere fuer peripherien von mikroprozessoren | |
DE2359647A1 (de) | Schaltungsanordnung zur erzeugung einer kompensierten steuerspannung | |
DE2343128C3 (de) | R-S-Flip-Flop-Schaltung mit komplementären Isolierschicht-Feldeffekt-Transistoren | |
DE69206335T2 (de) | Unter niedriger Spannung betriebener Stromspiegel. | |
DE2643020A1 (de) | Schmitt-trigger | |
DE2410205B2 (de) | Hystereseschaltung | |
DE10149585A1 (de) | Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie Verfahren zum Betrieb einer Verzögerungseinrichtung | |
DE2036619A1 (de) | Transistorisierter Schaltkreis | |
DE2835692B2 (de) | Binäres logisches ODER-Glied für programmierte logische Anordnungen | |
DE2059934A1 (de) | Kippschaltung | |
DE2108101B2 (de) | Schalterstromkrels | |
EP0005743B1 (de) | Schaltung zum Nachladen des Ausgangsknotens einer Feldeffekt-Transistorschaltung und Anwendung der Schaltungsanordnung als Lastelement in einem Flip-Flop | |
DE2422123A1 (de) | Schaltverzoegerungsfreie bistabile schaltung | |
DE69113414T2 (de) | Integrierte Konstantstromversorgung. | |
DE69131532T2 (de) | Schaltung zum Ansteuern einer schwebenden Schaltung mit einem digitalen Signal | |
DE2336143C2 (de) | Logische Schaltung | |
DE2255210A1 (de) | Datenspeicherschaltung | |
DE2607045C3 (de) | Elektronische Schaltung mit einem Verstärker | |
DE3330559C2 (de) | Ausgangsschaltung für eine integrierte Halbleiterschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8131 | Rejection |