EP0774705B1 - Hysteresebehaftete Komparatorschaltung zur Verwendung bei einer Spannungsregelungsschaltung - Google Patents
Hysteresebehaftete Komparatorschaltung zur Verwendung bei einer Spannungsregelungsschaltung Download PDFInfo
- Publication number
- EP0774705B1 EP0774705B1 EP96118126A EP96118126A EP0774705B1 EP 0774705 B1 EP0774705 B1 EP 0774705B1 EP 96118126 A EP96118126 A EP 96118126A EP 96118126 A EP96118126 A EP 96118126A EP 0774705 B1 EP0774705 B1 EP 0774705B1
- Authority
- EP
- European Patent Office
- Prior art keywords
- transistor
- voltage
- load
- comparator
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/267—Current mirrors using both bipolar and field-effect technology
Definitions
- the invention relates to a hysteresis comparator circuit for Use as a comparison stage and control signal generator of an electrical Voltage control circuit with a voltage supplying the voltage to be regulated Voltage source, and a control circuit with such Comparator circuit.
- circuits for which a potential is provided must be above the potential of the supply voltage source lies.
- An example are circuits with NMOS transistors that are on the side of high supply voltage potential of your circuit are located and their gate electrode when they are turned on to be, a gate potential must be supplied, which is above the high supply voltage potential.
- Examples are CMOS circuits. To provide such a high gate potential Booster circuits used. For AC circuits you use bootstrap circuits. For DC applications one uses charge pumps or voltage pump circuits.
- Such voltage pump circuits have a charging voltage capacitor on, which is about twice the value of the supply voltage source is charged with the help of the AC voltage a pump oscillator, usually in the form of a rectangular pulse train provided.
- EMR electromagnetic radiation
- DE 37 23 579 C1 describes a series voltage regulator with a comparator circuit known, which contains a difference level, which a Load stage is connected upstream, and which is a current mirror circuit is connected downstream.
- a comparator circuit known, which contains a difference level, which a Load stage is connected upstream, and which is a current mirror circuit is connected downstream.
- this known longitudinal voltage regulator Comparator circuit for comparing output voltage and Input voltage of the controller, to one on the longitudinal controller branch Turn off the control transistor when the input voltage of the regulator drops below a nominal regulator output voltage in order to thereby caused by voltage drops on the input side Mitigate malfunctions.
- the object of the present invention is therefore a circuit arrangement to make available with such pump circuits completely eliminates the problem of EMR.
- the basic idea for solving this task is as follows: When the gate of said NMOS transistor is charged to the required pump voltage, the pumping process is ended, so that from then on the pumping frequency causing EMR no longer occurs. Since a MOS transistor has a very high gate input resistance, the pump voltage can be maintained for a relatively long time. In order not to counteract this, it is necessary to make the regulation of the pump voltage essentially loss-free, so that the capacitor holding the pump voltage is not burdened by the control circuit, that is to say, to discharge, which leads to the start of a new pumping process with the recurrence of EMR Episode.
- the realization of this idea happens with a comparator circuit, that for the practically powerless recording of one Used a differential level compared to the voltage value one end of the load transistor and the other end a negative feedback stage and preferably between the differential stage and negative feedback stage uses a current mirror stage.
- the control electrode of a first one Load transistor which is a transistor with high input impedance, e.g. is a MOS transistor, the one to be compared Voltage supplied.
- the control electrode of a second load transistor becomes a Reference voltage supplied, due to which this load transistor has a constant Represents load impedance.
- the second load transistor is a third load transistor connected in parallel depending on the output signal of the Comparator conducts or blocks, so that the impedance of the second load transistor a further load impedance depending on the output signal of the comparator is connected in parallel or not.
- a differential stage in the basic circuit is known per se see. US-A 3,938,055 or JP-A 58 202 613.
- the comparator circuit according to the invention is at a control circuit can be used.
- Figure 1 shows a circuit diagram of a pump voltage control circuit with a supply voltage connection VA to which the high potential VS is supplied to a supply voltage source.
- a Comparator COM Between the supply voltage connection VA and a first input E1 one Comparator COM is a series connection of two diodes D1 and D2. The anode of D1 with VA and the cathode of D2 connected to E1.
- a second input E2 of the comparator COM is with a parallel connection of two reference resistors RREF1 and RREF2 connected. These are, after all, ground potential connected while at the other end they are connected to E2, RREF1 direct and RREF2 via a first switch S1.
- a circuit node K between the two diodes D1 and D2 is on one side of a pump capacitor CP connected, the other side to an output of an oscillator OSC is connected, which when switching on a second switch S2 a pump pulse sequence with a pump frequency supplies.
- Is located between the diode D2 and the first input E1 a parallel connection of a load capacitor CL and a Load resistance RL, which is the input capacitance and the input resistance the load to be fed with the pump voltage, in the case of called NMOS transistor whose gate capacitance or gate input resistance, represent.
- the pump pulse sequence causes in itself a known way of charging the pump capacitor CP to a Pump voltage VP, which is about twice the supply voltage VS is. If the desired pump voltage is reached, the Switch S2 opened to end the pumping process, the discharges Pump voltage across the load resistor RL. Is the pump voltage VP falls below a predetermined threshold, is by Closing, i.e. switching switch S2 to on, means a new pumping process began.
- the comparator COM determines whether this output signal is the switch S2 switches conductive or non-conductive.
- the comparator with hysteresis behavior educated.
- the two reference resistors are RREF1 and RREF2 are provided, of which depending on the position of switch S1 only the reference resistor RREF1 or the parallel connection from the two reference resistors RREF1 and RREF2 takes effect.
- the hysteresis comparator COM comprises a cascade connection between one supplying the positive supply voltage VS.
- Supply voltage connection VA and the negative pole of the Supply voltage source forming ground connection GND a differential stage D, a load impedance stage located on the high potential side of D. L, a negative feedback stage located on the low potential side of D. G and between D and G a current mirror stage S.
- the differential stage D has a first differential stage transistor QP1, a second differential stage transistor QP2 and a first current source I1 on.
- QP1 and QP2 are each as a bipolar PNP multi-collector transistor trained with two collectors.
- the basic connections of QP1 and QP2 are connected to GND together via the first current source I1.
- One of the two collectors of each of the two differential stage transistors QP1 and QP2 is with the common base connection connected.
- the current mirror stage S has a current mirror circuit with a Current mirror diode QN1 in the form of a bipolar connected as a diode NPN transistor and a current mirror transistor QN2 in the form of a bipolar NPN transistor.
- a Current mirror diode QN1 in the form of a bipolar connected as a diode NPN transistor and a current mirror transistor QN2 in the form of a bipolar NPN transistor.
- the negative feedback stage G has a first negative feedback resistor R1 and a second negative feedback resistor R2.
- the load impedance stage L has a first load transistor MN1 in Form of an N-channel MOS transistor, a second load transistor MP1 in the form of a P-channel MOS transistor and a third load transistor MP2 in the form of a P-channel MOS transistor.
- the Load impedance stage L a reference voltage source V1, which between the Gate of MP1 and VS is switched, and a second current source I2, which is connected between the gate of MP2 and VS.
- MN1, QP1, QN1 and R1 form a first series connection, while MP1, QP2, QN2 and R2 form a second series connection.
- R1 and R2 form negative feedback impedances for QP1 and QP2.
- MN1 forms a load impedance for QP1.
- a circuit node SK is located between QP2 and QN2 the base of a bipolar NPN switching transistor QN3 is connected. Its emitter is connected to GND while its collector both with the gate of MP2 and with the second current source I2 connected is. A common connection point between the power source I2, gate of MP2 and collector of QN3 forms the comparator output A.
- the load impedance formed by the first load transistor MN1 is of pump voltage VP present at the first comparator input E1.
- the through the parallel connection of the two load transistors MP1 and MP2 formed load impedance at the emitter of QP2 depends on Potential at the comparator output.
- MP1 is using the reference voltage source V1 permanently in a certain state of conduct held, so permanently has a constant predetermined impedance on, also referred to below as the first reference load impedance becomes.
- the third load transistor MP2 is depending on the one at the comparator output A occurring potential switched conductive or non-conductive. Its impedance, hereinafter also referred to as the second reference load impedance, depends on the potential at comparator output A.
- the effective load impedance at the emitter of QP2 practically formed only by the constant impedance of MP1. If MP2 is switched on, the effective one at the emitter of QP2 Load impedance through the parallel connection of the first and second reference load impedance educated. Depending on the potential at the comparator output A therefore, a lower or a higher load impedance acts on the emitter of QP2.
- a protection diode D3 to protect the gate-source path by MN1 against overvoltages that come across the supply voltage connection VA could be supplied.
- the pump pulse sequence In order to achieve an increase in the pump voltage VP, the pump pulse sequence must reach the pump capacitor CP in Figure 1.
- a potential value must therefore be available at comparator output A, which controls the switch S2 in Figure 1 in the conductive state, thus controls the oscillator in the on state.
- the impedance of the load transistor MN1 depends on the current one Voltage value of the pump voltage at comparator input E1 VP from. This pump voltage determines the value of the gate-source voltage VGS from MN1. Assuming VP is big enough to to drive the load transistor MN1 into the conductive state at all, the lower the impedance, the greater the load impedance formed by MN1 Pump voltage VP is and the lower, the higher the pump voltage VP is. The load impedance formed by MN1 therefore sets Measure for the respective existing value of the pump voltage VP. Da the pump voltage VP is applied to the gate of a MOS transistor the instantaneous or actual value is recorded and evaluated the pump voltage VP practically without power. The pump voltage source, namely the pump capacitor CP, is by this type Actual value acquisition is therefore practically not loaded and unloaded.
- the impedance value representing the respective actual value of the pump voltage of MN1 is compared to the reference impedance, as ever after switching state of the third load transistor MP2 by the load impedance of MP1 alone or the parallel connection of the load impedances is formed by MP1 and MP2. Since the pump voltage VP after Turning on the supply voltage increases, which is formed by MN1 Load impedance thus decreases accordingly, that at the emitter effective load impedance of QP2 must be correspondingly lower than that Impedance of MN1, which is present as long as the pump voltage VP has not yet reached the desired voltage value or setpoint.
- the comparator circuit therefore behaves in the phase in which the Pump voltage VP is still below the desired value, asymmetrical, since the two differential stage transistors QP1 and QP2 Difference level D different load impedances are offered. Since the load impedance effective at the emitter of QP2 is lower than the load impedance acting on the emitter of QP1 flows through QP2 more electricity than through QP1. The one on the SK circuit node from the collector The current supplied by QP2 is therefore higher than that via the current mirror stage S current supplied to the circuit node SK from the collector of QP1. In addition, the voltage drop across the negative feedback resistor R2 greater than the voltage drop across the negative feedback resistor R1, which leads to an increase in the potential at the circuit node SK.
- the pump voltage VP becomes like this large that the value of the impedance from MN1 to that impedance value has dropped from the parallel connection of the first and second reference load impedance results.
- the Comparator circuit symmetrical behavior. If minor further increase in the pump voltage value this symmetrical behavior is lost again, the comparator output A goes into the other of the two possible states: The comparator output A takes high potential. This is because the one that is effective on the emitter of QP1 Load impedance value has become lower than that at the emitter of QP2 effective load impedance value and accordingly that of QP1 current flowing has become higher than the current flowing through QP2.
- the comparator circuit according to Figure 2 was part considered a pump voltage control circuit. This comparator circuit but can also be used advantageously for other purposes. It is suitable for any application in which an input variable compared to a hysterical reference variable with practically no performance shall be. Because the gate with the size to be measured of a MOS transistor, such becomes practical powerless measurement of those of interest or to be monitored Size possible.
- comparator circuit not only one practically powerless measurement of the monitored or regulated Achieve voltage value but you can use it for the control process easily program the determining threshold through the Selection of the voltage value of the reference voltage source V1.
- Comparator circuit of this type designed as an integrated circuit you could provide several reference voltage sources that you ever according to the threshold value required in the special case by programming could make selectable.
- the ratio of the transconductances must be used to determine the threshold value of MN1 and MP1 can be set using the respective W / L ratio.
- the threshold value can therefore be dependent on the channel widths and the channel lengths of the two CMOS transistors MN1 and MP1 can be selected.
- a hysteresis can be achieved by parallel to the second Load transistor MP1, the third load transistor MP2 is switched, the Channel type is also opposite to that of MN1 and where it is is a transistor with a P-channel.
- the amount of hysteresis can also be selected by selecting the length and width of the channel become.
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Electronic Switches (AREA)
- Measurement Of Current Or Voltage (AREA)
- Dc-Dc Converters (AREA)
Description
Wenn das Gate des genannten NMOS-Transistors auf die erforderliche Pumpspannung aufgeladen ist, wird der Pumpvorgang beendet, so daß ab da die EMR verursachende Pumpfrequenz nicht mehr auftritt. Da ein MOS-Transistor einen sehr hohen Gate-Eingangswiderstand aufweist, kann die Pumpspannung relativ lange aufrechterhalten werden. Um dem nicht entgegenzuwirken, ist es erforderlich, die Regelung der Pumpspannung im wesentlichen verlustleistungsfrei zu machen, um den die Pumpspannung haltenden Kondensator durch die Regelungsschaltung nicht zu belasten, das heißt, zu entladen, was den Beginn eines neuen Pumpvorgangs unter erneutem Auftreten von EMR zur Folge hätte.
- Fig. 1
- ein elektrisches Schaltbild, teilweise in Blockdarstellung, einer erfindungsgemäßen Pumpspannungsregelungsschaltung;
- Fig. 2
- ein Schaltbild einer hysteresebehafteten Komparatorschaltung, die bei der Pumpspannungsregelungsschaltung der Figur 1 verwendbar ist; und
- Fig. 3
- Spannungsverläufe, die bei der Komparatorschaltung nach Figur 2 auftreten
- ID MN1
- = ID MP1
- VDS MN1 - VDS MP1
- = VDS
- Vth MN1
- = Vth MP1 = Vth
- VGS MN1
- = a*V1
- VGS MP1
- = V1
- βMN1
- V1 - Vth - VDS * 0,5
- βMP1
- a * V1 - Vth - VDS * 0,5
- ID MN1, ID MP1
- = Drainstrom von MN1 bzw. MP1
- VDS MN1, VDS MP1
- = Drain-Source-Spannung von MN1 bzw. MP1
- Vth MN1, Vth MP1
- = Schwellenspannung von MN1 bzw. MP1
- VGS MN1, VGS MP1
- = Gate-Source-Spannung von MN1 bzw. MP1
- V1
- = Referenzspannung der Referenzspannungsquelle
- β
- = Transkonduktanz (Steilheit) eines MOS-Transistors
- βMN1, βMP1
- = Transkonduktanz von MN1 bzw. MP1
- W
- = Kanalbreite
- L
- = Kanallänge
Claims (17)
- Hysteresebehaftete Komparatorschaltung zur praktisch leistungslosen Erfassung eines einem Vergleich zu unterziehenden Spannungswertes, mit einer Differenzstufe (D), die Bestandteil einer Kaskadenschaltung (L, D, S, G) ist, die auf einer Seite der Differenzstufe (D) eine Laststufe (L) mit Lasttransistoren (MN1, MP1) und auf der anderen Seite der Differenzstufe (D) eine Gegenkopplungsstufe (G) aufweist, wobei der Steuerelektrode eines ersten Lasttransistors (MN1), bei dem es sich um einen Transistor mit hoher Eingangsimpedanz handelt, die dem Vergleich zuzuführende Spannung geliefert und der Steuerelektrode eines zweiten Lasttransistors (MP1) eine Referenzspannung zugeführt wird, aufgrund welcher dieser zweite Lasttransistor (MP1) eine konstante Lastimpedanz darstellt, und wobei dem zweiten Lasttransistor (MP1) ein dritter Lasttransistor (MP2) parallel geschaltet ist, der in Abhängigkeit von einem Ausgangssignal der Komparatorschaltung leitet oder sperrt, so daß der Impedanz des zweiten Lasttransistors (MP1) in Abhängigkeit vom Ausgangssignal der Komparatorschaltung eine weitere Lastimpedanz parallel geschaltet wird oder nicht.
- Komparatorschaltung nach Anspruch 1, bei welcher zwischen die Differenzstufe (D) und die Gegenkopplungsstufe (G) eine Stromspiegelstufe (S) geschaltet ist.
- Hysteresebehaftete Komparatorschaltung nach Anspruch 1 zur Verwendung als Vergleichsstufe und Stellsignalgeber einer elektrischen Spannungsregelungsschaltung mit einer die zu regelnde Spannung liefernden Spannungsquelle (CP), deren Ausgangsspannung (VP) mittels eines von einem Ausgang der Komparatorschaltung gelieferten Stellsignals veränderbar ist,
wobei die Komparatorschaltunga) einen mit der Ausgangsspannung (VP) der Spannungsquelle (CP) beaufschlagbaren Komparatoreingang (E1) und einen das Stellsignal liefernden Komparatorausgang (A) aufweist;b) von einer Versorgungsspannungsquelle mit einem ersten Versorgungsspannungspol (VS) und einem zweiten Versorgungsspannungspol (GND) gespeist wird;
wobeic) die Differenzstufe (D) einen ersten Differenzstufentransistor (QP1) und einen zweiten Differenzstufentransistor (QP2) aufweist, die je eine Steuerelektrode, eine erste Hauptstreckenelektrode und eine zweite Hauptstreckenelektrode aufweisen,c1) deren Steuerelektroden gemeinsam mit dem zweiten Versorgungsspannungspol (GND) gekoppelt sind,c2) deren erste Hauptstreckenelektroden über eine erste Lastimpedanz bzw. über eine zweite Lastimpedanz je mit dem ersten Versorgungsspannungspol (VS) gekoppelt sind undc3) deren zweite Hauptstreckenelektroden je über eine Gegenkopplungsimpedanz mit dem zweiten Versorgugsspannungspol (GND) gekoppelt sind;d) die erste Lastimpedanz durch den ersten Lasttransistor (MN1) erzeugt wird, der eine mit dem Komparatoreingang (E1) gekoppelte Steuerelektrode aufweist, sodaß die erste Lastimpedanz von der Ausgangsspannung (VP) der Spannungsquelle (CP) abhängt,
wobeie) zwischen eine Steuerelektrode des zweiten Lasttransistors (MP1) und den ersten Versorgungsspannungspol (VS) eine Referenzspannungsquelle (VR) geschaltet ist, die den zweiten Lasttransistor (MP1) derart leitend steuert, daß er eine vorbestimmte erste Referenzlastimpedanz aufweist,
und wobeif) der dritte Lasttransistors (MP2) unter Steuerung des Stellsignals am Komparatorausgang (A) leitend oder sperrend schaltbar ist, derart, daß der dritte Lasttransistor (MP2) bei einem Stellsignal, das am Komparatorausgang (A) auftritt, wenn die ansteigende Ausgangsspannung (VP) der Spannungsquelle (CP) einen oberen Schwellenwert (VPH) erreicht, sperrend und bei einem Stellsignal, das am Komparatorausgang (A) auftritt, wenn die abfallende Ausgangsspannung (VP) der Spannungsquelle (CP) einen unteren Schwellenwert erreicht (VPL), unter Darstellung einer vorbestimmten zweiten Referenzlastimpedanz leitend geschaltet wird. - Komparatorschaltung nach Anspruch 1 bis 3,
bei welcher der erste Lasttransistor (MN1) ein MOS-Transistor ist. - Komparatorschaltung nach einem der Ansprüche 1 bis 4,
bei welcher die drei Lasttransistoren (MN1, MP1, MP2) je durch einen MOS-Transistor gebildet werden, deren Gateelektroden deren Steuerelektroden bilden. - Komparatorschaltung nach Anspruch 5,
bei welcher der erste Lasttransistor (MN1) einerseits und der zweite (MP1) und der dritte Lasttransistor (MP2) andererseits von unterschiedlichem Kanaltyp sind. - Komparatorschaltung nach Anspruch 5 oder 6,
bei welcher die Gateelektrode des dritten Lasttransistors (MP2) mit dem Komparatorausgang (A) gekoppelt ist. - Komparatorschaltung nach einem der Ansprüche 1 bis 7,
bei welcher die beiden Differenzstufentransistoren (QP1, QP2) je durch einen Bipolartransistor gebildet sind. - Komparatorschaltung nach Anspruch 8,
bei welcher die beiden Differenzstufentransistoren (QP1, QP2) emitterseitig je mit der zugehörigen Lastimpedanz und kollektorseitig je mit der zugehörigen Gegenkopplungsimpedanz (R1, R2) verbunden sind. - Komparatorschaltung nach 8 oder 9,
bei welcher zwischen den Differenzstufentransistoren (QP1, QP2) und den Gegenkopplungsimpedanzen (R1, R2) eine Stromspiegelschaltung (S) mit einer zwischen den ersten Differenzstufentransistor (QP1) und dessen Gegenkopplungsimpedanz (R1) geschalteten Stromspiegeldiode (QN1) und einem zwischen den zweiten Differenzstufentransistor (QP2) und dessen Gegenkopplungsimpedanz (R2) geschalteten Stromspiegeltransistor (QN2) angeordnet ist. - Komparatorschaltung nach einem der Ansprüche 8 bis 10,
bei welcher die beiden Differenzstufentransistoren (QP1, QP2) je durch einen Multikollektortransistor gebildet sind, wobei ein erster der Kollektoren mit der je zugehörigen Gegenkopplungsimpedanz (R1, R2) gekoppelt und ein zweiter der Kollektoren mit der Basis des jeweiligen Differenzstufentransistors (QP1, QP2) verbunden ist. - Komparatorschaltung nach einem der Ansprüche 3 bis 11,
bei welcher die Steuerelektroden der beiden Differenzstufentransistoren (QP1, QP2) über eine erste Stromquelle (I1) gemeinsam mit dem zweiten Versorgungsspannungspol (GND) gekoppelt sind. - Komparatorschaltung nach einem der Ansprüche 3 bis 12,
bei welcher der Komparatorausgang (A) mit einem Verbindungspunkt (SK) zwischen dem einen Differenzstufentransistor (QP2) und der zugehörigen Gegenkopplungsimpedanz (R2), im Fall der Zwischenschaltung einer Stromspiegelschaltung (S) zwischen diesem Differenzstufentransistor (QP2) und dem zugehörigen Stromspiegelelement (QN2), gekoppelt ist. - Komparatorschaltung nach Anspruch 13,
bei welcher zwischen den Verbindungspunkt (SK) und den Komparatorausgang (A) ein Schalttransistor (QN3) geschaltet ist, dessen Steuerelektrode mit dem Verbindungspunkt (SK) verbunden, dessen Hauptstrecke zwischen die Steuerelektrode des dritten Lasttransistors (MP2) und den zweiten Versorgungsspannungspol (GND) geschaltet ist und dessen mit der Steuerelektrode des dritten Lasttransistors (MP2) verbundene Hauptstreckenelektrode mit dem Komparatorausgang verbunden ist. - Komparatorschaltung nach Anspruch 14,
bei welcher der Schalttransistor (QN3) durch einen Bipolartransistor gebildet ist, dessen Leitfähigkeitstyp entgegengesetzt zu dem Leitfähigkeitstyp der bipolaren Differenzstufentransistoren (QP1, QP2) ist und dessen eine Hauptstreckenelektrode einerseits mit der Steuerelektrode des dritten Lasttransistors (MP2) und andererseits über eine zweite Stromquelle (I2) mit dem ersten Versorgungsspannungspol (VS) verbunden ist. - Elektrische Regelungsschaltung mit einer Komparatorschaltung nach einem der Ansprüche 1 bis 15.
- Regelungsschaltung nach Anspruch 16,
zur Regelung einer über dem Versorgungsspannungswert des ersten Versorgungsspannungspols (VS) liegenden Pumpspannung einer Spannungspumpschaltung auf einen vorbestimmten Pumpspannungswert, wobei:a) die Spannungspumpschaltung einen Pumpspannungsakkumulator (CP) aufweist, der eingangsseitig über eine steuerbare Pumpschaltungsschaltereinrichtung (S2) mit einer Ladewechselspannung (OSC) beaufschlagbar ist, wobei sich die akkumulierte Pumpspannung bei leitend gesteuerter Pumpschaltungsschaltereinrichtung (S2) erhöht und bei nicht-leitend gesteuerter Pumpschaltungsschaltereinrichtung (S2) entsprechend einer bestimmten Entladezeitkonstanten verringert; undb) ein Schaltsteuereingang der Pumpschaltungsschaltereinrichtung (S2) mit dem Komparatorausgang (A) und ein die Pumpspannung (VP) liefernder Ausgang des Pumpspannungsakkumulators (CP) mit dem Komparatoreingang (E1) gekoppelt ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19542823A DE19542823C2 (de) | 1995-11-16 | 1995-11-16 | Hysteresebehaftete Komparatorschaltung zur Verwendung bei einer Spannungsregelungsschaltung |
DE19542823 | 1995-11-16 |
Publications (3)
Publication Number | Publication Date |
---|---|
EP0774705A2 EP0774705A2 (de) | 1997-05-21 |
EP0774705A3 EP0774705A3 (de) | 1998-01-28 |
EP0774705B1 true EP0774705B1 (de) | 2003-07-23 |
Family
ID=7777670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EP96118126A Expired - Lifetime EP0774705B1 (de) | 1995-11-16 | 1996-11-12 | Hysteresebehaftete Komparatorschaltung zur Verwendung bei einer Spannungsregelungsschaltung |
Country Status (3)
Country | Link |
---|---|
US (1) | US5739705A (de) |
EP (1) | EP0774705B1 (de) |
DE (1) | DE19542823C2 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1209793A1 (de) * | 2000-11-23 | 2002-05-29 | Semiconductor Components Industries LLC | Verfahren und Gerät zur Steuerung einer Stromversorgungseinrichtung |
KR100433362B1 (ko) * | 2002-07-11 | 2004-06-07 | 에이디반도체(주) | 임피던스 비교 집적회로 |
US7646115B2 (en) * | 2007-01-05 | 2010-01-12 | Standard Microsystems Corporation | Regulator circuit with multiple supply voltages |
US9356587B2 (en) * | 2014-02-19 | 2016-05-31 | Stmicroelectronics S.R.L. | High voltage comparison circuit |
JP6498649B2 (ja) * | 2016-10-17 | 2019-04-10 | 株式会社東海理化電機製作所 | レベルシフタ |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3938055A (en) * | 1975-01-17 | 1976-02-10 | Aeronutronic Ford Corporation (Formerly Philco-Ford Corporation) | High performance differential amplifier |
JPS58202613A (ja) * | 1982-05-21 | 1983-11-25 | Nec Corp | 差動増幅回路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4259601A (en) * | 1978-12-08 | 1981-03-31 | Motorola, Inc. | Comparison circuit having bidirectional hysteresis |
JPS55144437U (de) * | 1979-04-05 | 1980-10-16 | ||
CA1203290A (en) * | 1982-04-28 | 1986-04-15 | Yoshio Shimizu | Signal comparing circuit |
DE3723579C1 (de) * | 1987-07-16 | 1989-02-16 | Sgs Halbleiterbauelemente Gmbh | Laengsspannungsregler |
JPH03248616A (ja) * | 1990-02-27 | 1991-11-06 | Seiko Instr Inc | コンパレータ回路 |
JPH04196812A (ja) * | 1990-11-28 | 1992-07-16 | Fujitsu Ltd | レベル・コンバータ |
DE69320326T2 (de) * | 1993-05-07 | 1998-12-24 | Sgs Thomson Microelectronics | Mit niedriger Versorgungsspannung arbeitender, eine Hysteresis aufweisender Komparator |
FR2719135B1 (fr) * | 1994-04-21 | 1996-06-28 | Sgs Thomson Microelectronics | Circuit de limitation de tension avec comparateur à hystérésis. |
-
1995
- 1995-11-16 DE DE19542823A patent/DE19542823C2/de not_active Expired - Fee Related
-
1996
- 1996-11-12 EP EP96118126A patent/EP0774705B1/de not_active Expired - Lifetime
- 1996-11-15 US US08/746,768 patent/US5739705A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3938055A (en) * | 1975-01-17 | 1976-02-10 | Aeronutronic Ford Corporation (Formerly Philco-Ford Corporation) | High performance differential amplifier |
JPS58202613A (ja) * | 1982-05-21 | 1983-11-25 | Nec Corp | 差動増幅回路 |
Non-Patent Citations (1)
Title |
---|
PATENT ABSTRACTS OF JAPAN vol. 008, no. 049 (E - 230) 6 March 1984 (1984-03-06) * |
Also Published As
Publication number | Publication date |
---|---|
DE19542823C2 (de) | 1997-09-04 |
DE19542823A1 (de) | 1997-05-22 |
EP0774705A3 (de) | 1998-01-28 |
EP0774705A2 (de) | 1997-05-21 |
US5739705A (en) | 1998-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10164923B4 (de) | Hochgeschwindigkeits-Stromschalterschaltung | |
DE60017049T2 (de) | Linearer Regler mit niedrigem Reihenspannungsabfall | |
EP0483537B1 (de) | Stromquellenschaltung | |
DE2359646A1 (de) | Integrierte treiberschaltung mit feldeffekttransistoren | |
DE2933854C2 (de) | Oszillatorschaltung | |
DE69500086T2 (de) | Schaltungsanordnung zur Spannungsbegrenzung mit Hysteresiskomparator | |
DE69206335T2 (de) | Unter niedriger Spannung betriebener Stromspiegel. | |
DE2554054A1 (de) | Differentialverstaerkerschaltung in cmos-bauweise | |
DE2639790A1 (de) | Schaltungsanordnung zur lieferung konstanten stroms | |
DE2542403A1 (de) | Komparatorschaltung | |
EP0010149B1 (de) | Referenzquelle auf einem integrierten FET-Baustein sowie Verfahren zum Betrieb der Referenzquelle | |
DE3017669A1 (de) | Regelverstaerker | |
DE2745302C2 (de) | Schaltungsanordnung zur Kontrolle der Versorgungsspannung für vorzugsweise integrierte Schaltkreise | |
DE3505308C2 (de) | ||
DE69200655T2 (de) | Schaltung zur Regelung der Ladespannung einer mittels eines Generators gespeisten Batterie. | |
DE3227296A1 (de) | Pulsbreitenmodulatorschaltung | |
EP0774705B1 (de) | Hysteresebehaftete Komparatorschaltung zur Verwendung bei einer Spannungsregelungsschaltung | |
DE3031197C2 (de) | Treiberschaltung mit Feldeffekttransistoren | |
DE2328634A1 (de) | Elektronische zeitgeberschaltung | |
EP1523703A1 (de) | Bandabstands-referenzschaltung | |
WO2004019149A1 (de) | Schaltung und verfahren zur einstellung des arbeitspunkts einer bgr-schaltung | |
DE3136300A1 (de) | "antriebsschaltung fuer einen oszillator mit niedrigem stromverbrauch" | |
DE2431487C2 (de) | Triggerschaltung | |
DE2635574B2 (de) | Stromspiegelschaltung | |
DE2813127C2 (de) | Schaltungsanordnung zum Erzeugen eines Impulses mit verzögerter Flanke |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
AK | Designated contracting states |
Kind code of ref document: A2 Designated state(s): FR GB IT |
|
PUAL | Search report despatched |
Free format text: ORIGINAL CODE: 0009013 |
|
RHK1 | Main classification (correction) |
Ipc: H03K 3/0233 |
|
AK | Designated contracting states |
Kind code of ref document: A3 Designated state(s): FR GB IT |
|
17P | Request for examination filed |
Effective date: 19980226 |
|
17Q | First examination report despatched |
Effective date: 20020726 |
|
GRAH | Despatch of communication of intention to grant a patent |
Free format text: ORIGINAL CODE: EPIDOS IGRA |
|
GRAH | Despatch of communication of intention to grant a patent |
Free format text: ORIGINAL CODE: EPIDOS IGRA |
|
GRAA | (expected) grant |
Free format text: ORIGINAL CODE: 0009210 |
|
AK | Designated contracting states |
Designated state(s): FR GB IT |
|
REG | Reference to a national code |
Ref country code: GB Ref legal event code: FG4D Free format text: NOT ENGLISH |
|
GBT | Gb: translation of ep patent filed (gb section 77(6)(a)/1977) |
Effective date: 20031009 |
|
ET | Fr: translation filed | ||
PLBE | No opposition filed within time limit |
Free format text: ORIGINAL CODE: 0009261 |
|
STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT |
|
26N | No opposition filed |
Effective date: 20040426 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: IT Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20051112 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: FR Payment date: 20071129 Year of fee payment: 12 |
|
REG | Reference to a national code |
Ref country code: FR Ref legal event code: ST Effective date: 20090731 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: FR Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20081130 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: GB Payment date: 20131025 Year of fee payment: 18 |
|
GBPC | Gb: european patent ceased through non-payment of renewal fee |
Effective date: 20141112 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: GB Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20141112 |