DE2813127C2 - Schaltungsanordnung zum Erzeugen eines Impulses mit verzögerter Flanke - Google Patents

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Erzeugen eines Ausgangsimpulses, von dem eine Flanke verzögert ist gegenüber der entsprechenden Flanke eines Eingangsimpulses, der der Basis eii«s ersten Transistors zugeführt wird, der mit einem zweiten Transistor einen Differenzverstärker bildet, bei dem die verbundenen Emitter von einem dritten Transistor gespeist werden, der durch einen seiner Basis zugeführten, ggf. stabilisierten, Strom so gesteuert wird, daß er im statischen Zustand einen praktisch konstanten Strom liefert und der mit einem Kondensator zusammengeschaltet ist derart, daß er während des durch eine Flanke der Eingangsirnpulse verursachten Zustandes verübergehend keinen Strom am die verbundenen Emitter abgibt.

Bei einer bekannten Schaltung dieser Art wird die Verzögerung dadurch erreicht, daß /wischen den verbundenen Emittern und Masse, also parallel zu dem als Stromquelle wirkenden dritten Transistor, ein Kondensator eingeschaltet wird. Wenn infolge einer Flanke des Eingangsimpulses der bisher geöffnete Transistor des Differenzverstärkers gespierrt wird und die Spannung an den verbundenen Emittern auf einen höheren oder niedrigeren Wert übergehen müßte, damit der andere Transistor öffnen kann, wird dieser Übergang durch die dann erforderliche Ladungsänderung des Kondensators verzögert. Diese Ladungsänderung erfolgt durch den vom dritten Transistor gelieferten Strom; für eine bestimmte Verzögerung ist eine bestimmte Spannungsänderung am Kondensator erforderlich, so daß dieser eine im Hinblick auf den Strom bemessene Kapazität haben muß.

Der Erfindung liegt die Aufgabe zugrunde, die Schaltung so auszubilden, daß man mit einem Kondensator erheblich geringerer Kapazität auskommt insbesondere, damit die Schaltung auch in einfacher Weise in integrierter Technik ausgeführt werden kann.

Diese Aufgabe wird gelöst, wenn grmäß der Erfindung der Kollektor des dritten Transistors mit den Emittern des ersten und des zweiten Transistors verbunden ist und wenn ein Kondensator zwischen Basis und Kollektor des dritten Transistors eingeschaltet und so bemessen ist, daß die Verzögerung durch die Umladung des Kondensators durch den Steuerstrom für den dritten Transistor bedingt ist.

Der Vollständigkeit halber sei bemerkt, daß aus der US-PS 36 38 045 eine Schaltungsanordnung mit einem Differenzverstärker aus zwei emitterseitig zusammengeschalteten npn-Transistoren bekannt ist, bei dem der Eingangsimpuls der Basis des ersten Transistors zugeführt und der Ausgangsimpuls an der Basis des zweiten Transistors entnommen wird dadurch, daß vom Kollektor-Arbeitswiderstand ein zwischen Speisequelle und Ausgangsklemme eingeschalteter pnp-Transistor gesteuert wird, der einen zwischen Ausgangsklemme und Masse liegenden Kondensator auf einen an der Eingangsklemme auftretenden höheren Pegel umlädt. Im gemeinsamen Emitterzweig des Differenzverstärkers liegt ein weiterer npn-Transistor, der normalerweise leitend ist. Wenn nach dem Auftreten der Vorderflanke des positiven Steuerimpulses der vierte Transistor durch einen im von außen zugeführten weiteren, negativen Impuls gesperrt ist, kann die negativ gehende Flanke des Steuerimpulses sich nicht auf die Ausgangsklemme auswirken, und der Pegel bleibt dort erhalten, bis der vierte Transistor durch den weiteren Impuls wieder leitend gesteuert wird. Auf diese Weise ist es möglich, einen Eingangsimpuls mit Hilfe eines weiteren Impulses auf die Länge ot5 weiteren Impulses auszudehnen. Dazu ist also eine zusätzliche Steuerung von außen erforderlich, wogegen mit einer Schaltungsanordnung nach der Erfindung die Flankenverzögerung durch die Bemessung des Kondensators selbsttätig erreicht wird.

Die Erfindung wird nachstehend an Hand der Zeichnung beispielsweise näher erläutert, in der

Fig. 1 eine Schaltung nach der Erfindung rr.it pnp-Transistoren zeigt, während die

Fig. 2a und 2b den Verlauf von Spannungen und Strömen über der Zeit in der Schaltung nach F i g. 1 wiedergeben.

Die pnp-Transistoren 1 und 2 bilden einen Differenzverstärker, dem an der Basis des Transistors I eine feste Spannung Ur, von 7 V zugeführt wird, die mittels eines durch die Widerstände 5 von 5 kOhm und 6 von 7 kOhm gebildeten Spannungsteilers erhalten wird, der /wischen dem positiven Pol + der Speisequelle Ug von 12 V und ihrem an Masse liegenden negativen Pol angeschlossen ist. Ein impulsförmiges Eingangssignal U^. das entweder 4,5 V oder 8 V gegen Masse beträgt, wird der Basis des Transistors 2 zugeführt; die impulsförmige Ausgangsspannung U_x wird vom Kollektor des Transistors I an einem in den Kollektorzweig gegen Masse eingeschalteten Arbeitswiderstand 7 von 1.8 kOhm abgenommen.

Die Emitter der Transistoren I und 2 sind verbunden und an den Kollektor eines pnp-Transistors 3 angeschlossen, dessen Emitter an + Up liegt. Über einen

Längswiderstand 10 ist der Kollektor eines mit dem Emitter an + Ug liegenden pnp-Transistors 4 an Masse angeschlossen und außerdem über einen Widerstand 11 von 10 kOhm mit seiner eigenen Basis sowie über einen Widerstand 12 von lOkOhm mit der Basis des Transistors 3 verbunden. Über den Widerstand 10 (oder eine Stromquellenschaltung) wird dem Transistor 4 ein Strom zugeführt, der im wesentlichen konstant ist Infolge des Widerstandes 11 stellen sich Kollektorspannung und äasisstrom des Transistors 4 auf die erforderlichen Werte ein. Die Kollektorspannung bewirkt über einen, vorzugsweise gegenüber dem Widerstand 11 gleich großen, Widerstand 12 einen entsprechenden Strom /_s-der der Basis des Transistors 3 zufließt, so daß dessen Kollektor einen Strom /3 führt, der zum Kollektorstrom des Transistors 4 wenigstens nahezu proportional, vorzugsweise gleich groß, ist, weitgehend unabhängig davon, welche Spannung sich am Kollektor des Transistors 3 ergibt.

Die in Fig.2a durch eine ausgezogene Linie dargestellte Eingangsspannung i/. an der Basis des Transistors 2 ändert sich impuisartig zwischen dem Wert U\ von 4,5 V und einem Wert Lh von 8 V, welche Werte mehr als 1 V unterhalb bzw. oberhalb der Basisspannung i/o von 7 V des Transistors t liegen. Hat die Eingangsspannung U_c den unteren Wert U], so ist der Transistor 1 gesperrt, die Ausgangsspannung U₁ ist Null, der Transistor 2 führt den vollen vom Transistor 3 gelieferten Strom /3, und die Spannung am Emitter des Transistors 2 und damit am Kollektor des Transistors 3 liegt um die Basis-Emitter-Spannungsdifferenz von etwa 0,7 V höher als U. Hat dagegen die Eingangsspannung Uc den größeren Wert Lh, so ist der Transistor 1 leitend und führt den Strom /3 vom Transistor 3, während der Transistor 2 gesperrt ist; die Spannung am Emitter des Transistors 1 ist um die Basis-Emitter-Spannungsdifferenz von etwa 0,7 V höher als die Spannung Uo, wobei die Kollektorspannung des Transistors 3 den gleichen Wert aufweist Am Kollektor des Transistors 1 tritt eine Ausgangsspannung auf, die dem Spannungsabfall am Widerstand 7 entspricht Die Spannung Ud in den verbundenen Emittern der Transistoren 1 und 2 und damit am Kollektor des Transistors 3 ändert sich dabei zwischen zwei Werten L01 und Ud 2, die je um einen Basis-Emitter-Spannungsabfall höher sind als i/o bzw. U]. Die Werte i/02 und Ud\ sind in Fig. 2a durch gestrichelte Linien unterhalb des auf Ui liegenden Scheitels der Eingangsspannung U_e bzw. unterhalb der Spannung i/o im Zei(bereich des Impulsfußes U₁ angegeben.

In der bisher beschriebenen Schaltung ändert sich die Spannung i/o momentan und unmittelbar bei Änderung der Eingangsspannung U_e von i/₂ nach i/, bzw. U\ nach Ui- Um eine Flanke des Ausgangsimpulses gegenüber der entsprecherden Flanke des Eingangsimpulses zu verzögern, ist in einer bekannten Schaltung der Kollektor-Emitter-Strecke des Transistors 3 ein Kondensator parallel geschaltet, der also an der Spannung Uo liegt Wenn zunächst der Transistor 2 gesperrt ist und dann durch U\ leitend gesteuert wird, ist zwar die Spannung Un durch den Kondensator zunächst gespeichert; der Transistor 2 wird jedoch stark geöffnet, so daß die Flanke von Uo praktisch unmittelbar der Flanke von Uc folgt. Wird dagegen die Fingangsspannung U₁-von U\ nach Ui in Sperrichtung für den Transistor 2 heraufgesetzt, so bleibt durch die Speicherwirkung des Kondensators Cdie Soannung Uo zunächst erhalten, so daß auch der Transistor 1 noch gesperrt bleibt Der Transistor 3 führt jedoch nach wie vor Strom und entlädt damit den Kondensator C Die Spannung Up₁ steigt somit etwa zeitproportional an, wie es in F i g. 2a rechts von der in der Mitte dargestellten, von U₂ nach i/i überwechselnden Flanke gestrichelt angedeutet ist. Wenn die Spannung Up dann so weit angestiegen ist, daß der Transistor 1 geöffnet wird, tritt eine entsprechende Stromänderung am Widerstand 7 und eine entsprechende ansteigende Flanke der Ausgangs-

spannung U₁ auf, wie es in der ausgezogenen Linie der F i g. 2b dargestellt ist

In der bekannten Schaltung wird der Kondensator mit dem vollen Strom des Stromquellentransistors 3 umgeladen; für eine bestimmte Verzögerung muß er also auch einen bestimmten höheren Kapazitätswert aufweisen. Die Verzögerungszeit Tist dabei etwa

Nach der Erfindung wird ein K- /idensaior C von z. B. 5 pF zwischen Basis und Emitter res Transistors 3 eingeschaltet
Wenn dann die Eingangsspannung U_c von i/2 nach U] übergeht, wird der Transistor 2 stark geöffnet und es wird ein kurzer Stromstoß für die Umladung des Kondensators C geliefert, wie es in den F i g. 2b in der gestrichelten Kurve durch eine nach oben gerichtete Spitze angedeutet ist Die abfallende Flanke des in

jo F i g. 2b durch eine ausgezogene Linie dargestellten Ausgangsimpulses U₁ tritt somit praktisch gleichzeitig mit der entsprechenden Flanke der Eingangsspannung Uc auf. Wenn dagegen die Eingangsspaiwung U_c von dem Wert U] auf i/2 ansteigt, wird auch der Transistor 2 gesperrt, und die Spannung Ud bleibt, wie Fig.2a zu entnehmen ist, infolge der Aufladung des Kondensators C zunächst erhalten. Über den Widerstand 12 fließt weiter ein geringer Strom /» der den Kondensator C über die Kollektor-Emitter-Strecke dei Transistors 3

jo entlädt. Die Basisspannung am Transistor 3 stellt sich dabei so ein, daß ein kleinerer Bruchteil des zugeführten Stromes I₅ den Transistor 3 an der Basis öffnet, so daß der überwiegende Hauptteil des zugeführten Stromes i, als Entladestrom über den Kondensator Cund über die Kollektor-Emitter-Strecke nach Erde fließen kann.

Wenn einige Zeit später infolge der Entladung des Kondensators Cdie Spannung Uo so weit angestiegen ist, daß der Transistor 1 öffnet, tritt in der Spannung U₃ eine ansteigende Flanke auf, und das weitere Verhalten

yi bis zur nächsten Impulsflanke entspricht den Gleichstromverhältnissen, da sich die Spannung des Kondensators Cnicht mehr ändert.

Da bei einer Schaltungsanordnung nach der Erfindir.g für die Umladung des Kondensators nicht der im

Y-, statischen Betrieb fließende Strom des Transistors 3, sondern nur de.· über den Widerstand !2 zugeführte wesentlich geringere Steuerstrom dient, kann für eine gleiche Zeitverzögerung der Wert des Kondensators C sehr viel kleiner sein als in der bekannten Schaltung.

_w. Die Verzögei ungszeit berechnet sich nun zu

T=C

Um- Up

hierbei kann der Quotient l-JI, als Verlängerungsfaktor angesehen werden, den man bei Anwendung der Schaltung nach der Erfindung gewinnt

Für hohe Stromverstärkung läßt sich /, näherurgsweise aus der Gleichung

errechnen. (OVist die Temperaturspannung.)

Bei geringerer Stromverstärkung ist /, größer, d. h.

der Verlängerungsfaktor ist kleinen

Bei einer Schaltung nach Fig. 1 wurde bei einem Stromverstärkungsfaktor 20 des Transistors 3 ein Verlängerungsfaktor von etwa 12 erzielt; die Verzögerungszeit T betrug etwa 0,6 Mikrosekunden.

In der dargestellten Schaltung wird die nach oben gehende Flanke des Eingangsimpulses verzögert. Wenn die Schaltung nach der Erfindung jedoch in äquivalenter Weise mit npn-Transistoren aufgebaut wird, so ergibt sich bei analoger Wirkung eine Verzögerung der abfallenden Flanke.

I IthiH

Claims (2)

Patentansprüche:

1. Schaltungsanordnung zum Erzeugen eines Ausgangsimpulses, von dem eine Flanke verzögert ist gegenüber der entsprechenden Flanke eines Eingangsimpulses, der der Basis eines ersten Transistors zugeführt wird, der mit einem zweiten Transistor einen Differenzverstärker bildet, bei dem die verbundenen Emitter von einem dritten Transistör gespeist werden, der durch einen seiner Basis zugeführten, ggf. stabilisierten, Strom so gesteuert wird, daß er im statischen Zustand einen praktisch konstanten Strom liefert und der mit einem Kondensator zusammengeschaltet ist derart, daß er ; s während des durch eine Flanke der Eingangsimpulse verursachten Zustandes vorübergehend keinen Strom an die verbundenen Emitter abgibt, dadurch gekennzeichnet, daß der Kollektor des dritten Transistors (3) mit den Emittern des ersten ubc? des zweiten Transistors (1,2) verbunden ist und daß ein Kondensator (C) zwischen Basis und Kollektor des dritten Transistors (3) eingeschaltet und so bemessen ist, daß die Verzögerung durch die Umladung des Kondensators (C) durch den Steuerstrom (U) für den dritten Transistor bedingt ist.

2. Schaltungsanordnung nsch Anspruch 1, dadurch gekennzeichnet, daß der Speisequelle (Ub) die Reihenschaltung eines Längswiderstandes (10) und der Kollektor-Emitter-Strecke eines Transistors (4) sn parallel liegt, daß der Kollektor dieses Transistors (4) über fc.iien Vorwiderstand (11) mit der Basis verbunden und an d~n Wid /stand (12) angeschlossen ist, über den der Steuerstrom (U)Tür die Basis des dritten Transistors (3) fließt. j5