CN1452306B - 电荷泵电路 - Google Patents

电荷泵电路 Download PDF

Info

Publication number
CN1452306B
CN1452306B CN031368026A CN03136802A CN1452306B CN 1452306 B CN1452306 B CN 1452306B CN 031368026 A CN031368026 A CN 031368026A CN 03136802 A CN03136802 A CN 03136802A CN 1452306 B CN1452306 B CN 1452306B
Authority
CN
China
Prior art keywords
voltage
switch element
circuit
capacitor
charge pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN031368026A
Other languages
English (en)
Other versions
CN1452306A (zh
Inventor
伊藤弘造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Microelectronics Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002116403A external-priority patent/JP3911188B2/ja
Priority claimed from JP2002140442A external-priority patent/JP2003333831A/ja
Priority claimed from JP2002152846A external-priority patent/JP3870122B2/ja
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of CN1452306A publication Critical patent/CN1452306A/zh
Application granted granted Critical
Publication of CN1452306B publication Critical patent/CN1452306B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/16—Conversion of dc power input into dc power output without intermediate conversion into ac by dynamic converters
    • H02M3/18—Conversion of dc power input into dc power output without intermediate conversion into ac by dynamic converters using capacitors or batteries which are alternately charged and discharged, e.g. charged in parallel and discharged in series
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/078—Charge pumps of the Schenkel-type with means for reducing the back bias effect, i.e. the effect which causes the threshold voltage of transistors to increase as more stages are added to the converters

Abstract

提供一种电荷泵电路，用于产生电源电压(1+1/n)倍的电压。该电荷泵电路不再需要多个二极管用来防止电流从电容器的高电位侧流回，从而防止因正向电压所致的电压降低，且当该电荷泵电路集成到一个IC芯片中时，电荷泵电路减少了无功电流和闭锁。该电荷泵电路包括：第四开关元件，将基底栅连接到漏极，用于防止电流从串联的回扫电容器的高电位侧流回到输入端子；和第二开关元件，将基底栅连接到漏极，用于防止电流从吸住电容器的高电位侧流回到串联的回扫电容器。

Description

电荷泵电路
技术领域
本发明涉及一种在电源电路中使用的电荷泵电路，本发明尤其涉及一种电荷泵电路，能有效地为负载供电，所述负载要求大大高于电源电压的电压。本发明还涉及一种使用电荷泵电路的电源电路，可以提高当其用于电流消耗波动大的负载时的可靠性，即使在对地电压短路的事件中也能确保安全。
背景技术
当需要高于电源电压的电压时，基于DC-DC转换器的电感主要用作电源电路。因为DC-DC转换器可以产生任意电压和有效地为消耗大电流的负载供电，所以可以用于很多应用中。然而，由于DC-DC转换器要求大量的部件，诸如变压器、线圈等，所以，难以减小DC-DC转换器的尺寸，而且无法将DC-DC转换器的所有部件都集成到半导体集成电路中。
由于上述原因，所以电源电路使用尺寸减小了的高效电荷泵电路，用来为消耗较小电流的负载供电。然而，由于电荷泵电路从用于升压的DC电源中，把电压增加到由电源电压充电的电容器，所以，电荷泵电路仅能提供电源电压的整数倍的输出电压。根据电源电压和负载要求的电压之间的关系，向负载提供不必要的高电压，导致负载消耗更大的功率，效率更低。
日本专利特许公开(JP-A-)No.2001-169537公开了一种电荷泵电路，它改善了只能提供电源电压整数倍的输出电压的电荷泵电路的缺点。具体地说，将具有相同电容的两个电容器设成距电源最近。这两个电容器串联，由电源电压充电，使得每个电容器充电到电源电压的一半。
把由两个并联的已充电的电容器产生的电压加到另一电容器上的电压或者加到电源电压上，以便产生电源电压(N+0.5)倍的电压，所述另一电容器由与电源电压相同的电压充电，这里N是大于0的整数(N＞0)。JP-A-2001-169537还公开了一种电路，其包含设得离电源最近的4个电容器，可以通过在并联的4个电容器加上电压，设定增量为电源电压1/4的的输出电压。
通常，传统的电荷泵电路利用多个二极管来防止电流从充电到高电压的电容器的高电位侧流回DC电源。因而，由二极管的正向电压造成的损失将效率降低到不可忽视的程度，尤其是在电源电压低的时候。虽然JP-A-2001-169537公开的电荷泵电路可以使电压以电源电压1/4的小增量升压，但是，该电荷泵电路也利用二极管来防止电流从充电到高电压的电容器的高电位侧流回，看上去造成了由二极管的正向电压引起的损失。
另外，用于串联电容器的开关元件包括MOS晶体管，其将基底栅与源极连接。假设这些电路集成到一个IC芯片中，当在升压操作中MOS晶体管的源电压高于漏电压时，正向电流流入MOS晶体管的寄生二极管，使无功电流在电源电压和地电压之间流动，有可能导致更低的功率效率。此外，如果MOS晶体管的寄生二极管闭锁，IC就发热并可能造成故障。
另一方面，电荷泵电路通常用于消耗相对小电流的负载，提供电容器上累积的电荷，所以不对负载提供对抗过电流的保护电路.而且，由于电荷泵电路包括具有相对大电容的电容器，所以，导通电源时产生大的冲击电流.
JP-A-10-14218公开了一种防止冲击电流同时限制功率转换效率降低的方法。具体地说，JP-A-1-14218利用P-沟道型MOS晶体管，其在电容器充电时导通。P-沟道MOS晶体管在栅极施加来自电荷泵电路的输出电压的倒相电压。因而，当电荷泵电路输出低电压时，因为P-沟道型MOS晶体管具有大的阻抗，所以可以防止流过大的冲击电流。
而且，P-沟道型MOS晶体管的阻抗随电荷泵电路的电压升高而减小，使得P-沟道型MOS晶体管在电荷泵电路的输出电压达到预定值之前完全导通。用该结构，即使插入电阻器用来防止冲击电流，也可以减小功率损失。
然而，因为在电荷泵电路输出低电压时，电容器施加小的充电电流，所以JP-A-10-14218中公开的电荷泵电路可以有很长的上升时间。而且，当电荷泵电路的输出电压因来自输出端子的过电流、负载短路等而降低时，从P-沟道型MOS晶体管流出小电流。然而，因为未知的负载电流，P-沟道型MOS晶体管的输出电流在其上开始降低，所以电荷泵不适于与电流波动大的负载一起使用。而且，仍然没有解决电荷泵电路的输出电压对电源电压的高度依赖性。
发明内容
本发明已经解决了上述问题，且本发明的一个目的是提供一种高效电荷泵电路，其能产生电源电压(1+1/n)倍高的电压，同时消除因二极管的正向电压所致的电压降低，该二极管的正向电压防止电流从电容器的高电位侧流回，同时还减小了将电荷泵电路集成到一个IC芯片中时的无功电流和闭锁。
本发明的另一目的是提供一种基于电荷泵电路的电源电路，其即使在电源电压随着使用逐渐降低时，也能产生基本恒定的输出电压，如在DC电源的情况下那样。
本发明的又一目的是提供一种基于电荷泵电路的电源电路，其能限制冲击电流流入电荷泵电路、精确地设定输出电流值和避免因电源电压的波动引起的影响，保护电路以所述输出电流值开始为负载供电，所述负载表现出大的电流波动。
在第一方面，本发明提供一种电荷泵电路，用于以比例系数来升高施加到正电源输入端子的输入电压，并从输出端子输出升高后的电压。电荷泵电路包括：多个第一电容器，每个电容器由输入电压充电；多个第一开关，每个第一开关用于在给第一电容器充电时，将相应的一个第一电容器的低电位侧连接到正电源输入端子；多个第二开关，每个第二开关用于在给第一电容器充电时，将相应的一个第一电容器的高电位侧连接到输出端子；多个第三开关元件，每个第三开关元件串联到电容器上；一个第四开关元件，将每个第一电容器和每个第三开关元件的串联电路的一端连接到正电源输入端子；一个第五开关元件，将每个第一电容器和每个第三开关元件的串联电路的另一端连接到负电源输入端子；一个第二电容器，由通过给每个第一电容器充电而产生的电压充电；和控制电路，响应预定的时钟信号，控制每个第一开关元件、每个第二开关元件、每个第三开关元件、第四开关元件和第五开关元件。
具体地说，每个第二开关元件包括一个MOS晶体管，该MOS晶体管在一个方向上将基底栅连接形成寄生二极管，在该方向上防止电流从第二电容器流到相应的一个第一电容器；和第四开关元件包括一个MOS晶体管，该MOS晶体管在一个方向上将基底栅连接形成寄生二极管，在该方向上防止电流从第一电容器流到正电源输入端子.
当第二电容器由充在各个第一电容上的电压充电时，控制电路响应时钟信号的信号电平改变，截止每个第一开关元件、每个第二开关元件、每个第三开关元件、第四开关元件和第五开关元件；在经过第一预定时间之后，导通每个第二开关元件；并在经过第二预定时间之后，导通每个第一开关元件。
而且，当第二电容器由充在各个第一电容上的电压充电时，控制电路响应时钟信号的信号电平改变，截止每个第一开关元件、每个第二开关元件、每个第三开关元件、第四开关元件和第五开关元件；经过第四预定时间之后，导通第四开关元件和第五开关元件；和经过第五预定时间之后，导通每个第三开关元件。
每个第三开关元件可以包括一个MOS晶体管。电荷泵电路还可包括多个转换开关，每个转换开关用于将相应的一个MOS晶体管的基底栅连接到MOS晶体管的漏极或源极，且控制电路响应预定的时钟信号，控制转换开关的转换。
具体地说，当第二电容器由充在各个第一电容上的电压充电时，控制电路响应时钟信号的信号电平的改变，截止每个第一开关元件、每个第二开关元件、每个第三开关元件、第四开关元件和第五开关元件；导通第四开关元件和第五开关元件；和经过第四预定时间之后，转换每个转换开关。
该事件中，经过第四预定时间之后，控制电路控制每个转换开关转换基底栅的连接，在一个方向上形成寄生二极管，在该方向上防止由施加到正电源输入端子的电压所产生的电流。
在第二方面，本发明提供一种电源电路，它包括：电压调整电路，用于从DC电源所提供的电源电压产生预定的恒定电压，以便输出预定的恒定电压；和电荷泵电路，按照电源电压的值，以比例系数升高来自电压调整电路的输出电压，以便提供升高后的电压，为负载供电。比例系数与电源电压成反比。
上述电源电路中，电荷泵电路还可以包括：第一操作模式，用于输出电压调整电路的输出电压；第二操作模式，以系数α升高电压调整电路的输出电压；和第三操作模式，以系数β升高电压调整电路的输出电压，电荷泵电路可以按照电源电压，在第一操作模式、第二操作模式和第三操作模式中的一种模式下操作。
具体地说，电荷泵电路在电源电压超过第一预定值时在第一操作模式下操作，在电源电压超过小于第一预定值的第二预定值时在第二操作模式下操作，和在电源电压等于或低于第二预定值时在第三操作模式下操作。
或者，电源电压超过第一预定电压时，电荷泵电路可以在第一操作模式下操作，和电源电压等于或低于第一预定电压时，电荷泵电路可以在第三操作模式下操作。
又或者，电源电压超过第一预定电压时，电荷泵电路可以在第一操作模式下操作，和电源电压等于或低于第一预定电压时，电荷泵电路可以在第二操作模式下操作。
又或者，电源电压超过第三预定值时，电荷泵电路可以在第二操作模式下操作，和电源电压等于或低于第三预定值时，电荷泵电路可以在第三操作模式下操作。
具体地说，当电荷泵在第一操作模式下操作时，电压调整电路把电源电压作为输出电压输出。
电荷泵电路包括：第一和第二电容器，第一和第二电容器由电压调整电路的输出电压充电；一对第一开关元件，当第一和第二电容器充电时，将相应的一个第一和第二电容器的低电位侧连接到输入端子，所述输入端子施加有电压调整电路的输出电压；一对第二开关元件，当第一和第二电容器充电时，将相应的一个第一和第二电容器的高电位侧连接到输出端子，用于将电压输出到负载；一个第三开关元件，与所述第一和第二电容器串联；一个第四开关元件，将第一电容器和第三开关元件的串联电路的一端连接到输入端子；一个第五开关元件，将第一电容器、第三开关元件和第二电容器的串联电路的另一端连接到DC电源的负电源电压；一个第六开关元件，将第二电容器的高电位侧连接到输入端子；一个第七开关元件，将第一电容器的低电位侧连接到DC电源的负电源电压；第三电容器，由通过给每个第一和第二电容器充电而产生的电压充电；电压检测电路，用于检测电源电压，以便输出表示测得的电压值的信号；和控制电路，用于响应来自电压检测电路的信号，根据预定的时钟信号控制第一到第七开关元件，以及控制电压调整电路的操作.
在电荷泵电路中，控制电路控制每个第一到第七开关元件，使得在电荷泵电路升高电压调整电路的输出电压时，不同时导通串联在输入端子和第三电容器之间的开关元件。
而且，控制电路可以控制每个第一到第七开关元件，使得串联在输入端子和DC电源的负电源电压之间的开关元件不同时导通。
第三和第六开关元件均包括一个MOS晶体管。电源电路还包括第一和第二转换开关，所述转换开关均用于将一个相应的MOS晶体管的基底栅连接到相应MOS晶体管的漏极或源极。控制电路控制第一和第二转换开关，在相应MOS晶体管的源电压高于漏电压时，将基底栅连接到相应MOS晶体管的源极，和在相应MOS晶体管的源电源低于漏电压时，将基底栅连接到相应MOS晶体管的漏极上。
具体地说，每个第二开关元件包括一个MOS晶体管，其在一个方向上将基底栅连接形成寄生二极管，在该方向上防止电流从第三电容器流到相应的一个第一和第二电容器。第四开关元件包括一个MOS晶体管，其在一个方向上将基底栅连接形成寄生二极管，在该方向上防止电流从第一电容器流到输入端子。
而且，在每个第一和第二电容器由电压调整电路的输出电压充电时，控制电路可导通每个第四和第五开关元件，然后导通第三开关元件。
在第三方面，本发明提供一种电源电路，用于向负载提供预定电压。该电源电路包括：电荷泵电路，用于按照电源电压的值，以比例系数来升高来自电压调整电路的输出电压，以便提供升高后的电压，为负载供电，所述比例系数与电源电压成反比；和电压调整电路，用于从DC电源施加到电压调整电路的电源电压产生预定的恒定电压。电压调整电路包括：电压调整电路单元，用于从DC电源提供的电源电压产生预定的恒定电压，并将预定的恒定电压输出到电荷泵电路；和电流限制电路单元，用于限制电压调整电路单元的输出电流，使得来自电压调整电路的输出电流不超过第一预定电流值(ia)。
电压调整电路还可以有短路保护电路单元，用于限制从电压调整电路单元输出的电流，使得当从所述电压调整单元输出的电压从预定的恒定电压降低时，该电流与从电压调整电路单元输出的电压同步减小，其中，当电压调整电路单元的输出电压是预定的恒定电压时，受限的电流值表现出第二预定值(ic)，当电压调整电路单元的输出电压是地电压时，受限的电流值表现出第三预定值(ib)。
本发明第三方面的另一电源电路包括：电荷泵电路，用于产生预定电压；和电压调整电路，用于从DC电源施加到电压调整电路的电源电压产生预定的恒定电压。电压调整电路有：电压调整电路单元，用于从DC电源提供的电源电压产生预定的恒定电压，并将预定的恒定电压输出到电荷泵电路；电流限制电路单元，限制电压调整电路单元的输出电流，使得来自电压调整电路的输出电流不超过第一预定电流值；和短路保护电路单元，用于限制从电压调整电路单元输出的电流，使得当电压从预定的恒定电压降低时，该电流与从电压调整电路单元输出的电压同步减小，其中，当电压调整电路单元的输出电压是预定的恒定电压时，受限的电流值表现出第二预定值，当电压调整电路单元的输出电压是地电压时，受限的电流值表现出第三预定值。
电源电路还包括开关电路，当电荷泵电路的输出电压降低到低于电压调整电路的输出电压时，将电压调整电路的输出端子连接到电荷泵电路的输出端子，以便绕过电荷泵电路。
具体地说，开关电路包括二极管，该二极管连接成从电压调整电路的输出端子到电荷泵电路的输出端子的方向作为正向。该二极管可以是肖特基二极管。
开关电路可以包括：晶体管，其连接在电压调整电路的输出端子和电荷泵电路的输出端子之间；和控制电路单元，用于检测电荷泵电路的输出电压，以便控制晶体管在电荷泵电路的输出电压等于或低于预定的电压值时导通。
或者，开关电路可以包括：晶体管，其连接在电压调整电路的输出端子和电荷泵电路的输出端子之间；和恒定电压发生电路，用于产生预定的恒定电压，将预定的恒定电压输出到晶体管的控制信号输入端子。预定的恒定电压小于电荷泵电路的输出端子短路为地电压时的电压调整电路的输出电压与晶体管的阈值电压的和。
附图说明
图1是说明根据本发明第一实施例的示例电荷泵电路的电路图；
图2是显示从图1中的控制电路单元(CONT)4输出的示例控制信号的时间图；
图3是说明在图2的状态a下电荷泵电路单元2的示例操作的等效电路图；
图4是说明在图2的状态b下电荷泵电路单元2的示例操作的等效电路图；
图5是说明在图2的状态c下电荷泵电路单元2的示例操作的等效电路图；
图6是说明在图2的状态d下电荷泵电路单元2的示例操作的等效电路图；
图7是说明在图2的状态e下电荷泵电路单元2的示例操作的等效电路图；
图8是说明在图2的状态f下电荷泵电路单元2的示例操作的等效电路图；
图9是说明图1的控制电路单元4的示例电路结构的电路图；
图10是说明第一延迟电路D1、第二延迟电路D2、第三延迟电路D3和第四延迟电路D4的示例结构的电路图；
图11是说明图9中第五延迟电路D5的示例结构的电路图；
图12是说明第一延迟电路D1、第二延迟电路D2、第三延迟电路D3、第四延迟电路D4和第五延迟电路D5的另一示例结构的电路图；
图13是说明在n等于2(n＝2)时图1中电荷泵电路1的示例结构的电路图；
图14是说明本发明第二实施例中示例电源电路的电路图；
图15是说明由控制电路单元33执行用来控制电荷泵电路单元31的操作的示例控制操作的流程图；
图16是说明由控制电路单元33执行用来控制电荷泵电路单元31的操作的另一示例控制操作的流程图；
图17是说明由控制电路单元33执行用来控制电荷泵电路单元31的操作的另一示例控制操作的流程图；
图18是说明由控制电路单元33执行用来控制电荷泵电路单元31的操作的另一示例控制操作的流程图；
图19是说明在第一操作模式下构成电荷泵电路单元31的各个开关元件的状态的等效电路图；
图20是显示第二操作模式下图14中示例控制信号S1-S11的时间图；
图21是说明图20中在状态a下的电荷泵电路单元31的示例操作的等效电路图；
图22是说明图20中在状态b下的电荷泵电路单元31的示例操作的等效电路图；
图23是说明图20中在状态c下的电荷泵电路单元31的示例操作的等效电路图；
图24是说明图20中在状态d下的电荷泵电路单元31的示例操作的等效电路图；
图25是说明图20中在状态e下的电荷泵电路单元31的示例操作的等效电路图；
图26是说明图20中在状态f下的电荷泵电路单元31的示例操作的等效电路图；
图27是显示第三操作模式下图14的示例控制信号S1-S11的时间图；
图28是说明图27中在状态a下的电荷泵电路单元31的示例操作的等效电路图；
图29是说明图27中在状态b下的电荷泵电路单元31的示例操作的等效电路图；
图30是说明图27中在状态c下的电荷泵电路单元31的示例操作的等效电路图；
图31是说明图27中在状态d下的电荷泵电路单元31的示例操作的等效电路图；
图32是说明图27中在状态e下的电荷泵电路单元31的示例操作的等效电路图；
图33是概括说明根据本发明第三实施例的示例电源电路的框图；
图34是图33中电流限制电路单元122的示例操作的说明图；
图35是图33中短路保护电路单元123的示例操作的说明图；
图36是电流限制电路单元122与短路保护电路单元123一起操作时的示例操作的图；
图37是图33中电荷泵电路103的示例电路结构的说明图；
图38是概括说明根据本发明第四实施例的示例电源电路的框图；
图39是说明本发明第四实施例中另一示例电源电路的框图；和
图40是说明本发明第四实施例中又一示例电源电路的框图。
具体实施方式
下文中，参考在附图中说明的几个实施例，详细描述本发明。
第一实施例
图1是说明根据本发明第一实施例的示例电荷泵电路的电路图。
图1中说明的电荷泵电路1以系数(1+1/n)升高从电压调整电路10输入到输入端子IN的恒定电压Va，并从输出端子OUT输出升高后的电压，这里，n是大于1的整数(n＞1).图1中，例如，串联调节器被用作电压调整电路10.输入端子IN是正电源输入端子，例如，图1显示负电源输入端子(未示出)是接地的.
电压调整电路10包含：误差放大器11；参考电压发生电路单元(RVG)12，用于输出预定的参考电压Vr；由电阻器R1和电阻器R2组成的串联电路，用于分割从误差放大器11输出的电压；和电容器C2。在电压调整电路10中，误差放大器11相对于参考电压Vr，放大和输出由电阻器R1、R2分割的电压的误差。该输出电压由电容器C2稳定以便产生恒定电压Va。
电荷泵电路1包含：电荷泵电路单元2，以系数(1+1/n)升高从电压调整电路10馈送的恒定电压Va，并输出升高后的电压；时钟信号发生电路单元(CSG)3，以预定频率产生和输出时钟信号CLK；和控制电路单元(CONT)4，根据从时钟信号发生电路单元3馈送到控制电路单元4的时钟信号CLK，控制电荷泵电路单元2的升压操作。
电荷泵电路单元2包含：n个电容器(下文中称为“回扫电容器”)FC(1)-FC(F)，其具有相同的电容；电容器(下文中称为“吸住电容器(catch-up capacitor)”)C1，稳定电荷泵电路单元2的输出电压；和第一开关元件SWA(1)-SWA(n)、第二开关元件SWB(1)-SWB(n)、第三开关元件SWC(1)-SWC(n-1)和第四开关元件SWD，每个开关元件由P沟道MOS晶体管(下文中称为“PMOS”晶体管)构成。
电荷泵电路单元2还包含第五开关元件SWE和转换开关SWF(1)-SWF(n-1)，每个开关由N沟道MOS晶体管(下文中称为“NMOS”晶体管)构成。转换开关SWF(1)-SWF(n-1)响应馈送到转换开关SWF(1)-SWF(n-1)的控制信号转换。回扫电容器FC(1)-FC(n)包含第一电容器，吸住电容器C1包含第二电容器。
在电荷泵电路单元2中，第四开关元件SWD、交替连接回扫电容器FC(1)-FC(n)和第三开关元件SWC(1)-SWC(n-1)的串联电路以及开关元件SWE串联在输入端子IN和地电压之间，从电压调整电路10向输入端子IN馈送恒定电压Va。具体地说，在回扫电容器FC(1)-FC(n)和第三开关元件SWC(1)-SWC(n-1)的串联电路中，回扫电容器FC(1)-FC(n)经过相应的第三开关元件SWC(1)-SWC(n-1)相互串联。
第四开关元件SWD和回扫电容器FC(1)之间的连接由P(1)指定，回扫电容器FC(j)与第三开关元件SWC(j)之间的连触点由P(2j)指定，这里，j＝1～n-1。而且，回扫电容器FC(n)与第五开关元件SWE之间的连接由P(2n)指定。另一方面，第一开关元件SWA(k)相应连接在输入端子IN和连接P(2k)之间，同时，第二开关元件SWB(k)相应连接在输出端子OUT和连接P(2k-1)之间，这里，k＝1～n。
分别相应于第三开关元件SWC(1)-SWC(n-1)设置转换开关SWF(1)-SWF(n-1)。例如，转换开关SWF(j)设成相应于第三开关元件SWC(j)，用于响应馈送到转换开关SWF(j)的控制信号，转换第三开关元件SWC(j)的基底栅(后栅(back gate))到源极或漏极的连接。吸住电容器C1和负载电路15并联在输出端子OUT和地电压之间。负载电路15例如由LED16、电流调整电路17和电阻器18构成的串联电路来形成。
第一开关元件SWA(1)-SWA(n)均在栅极接收来自控制电路单元4的控制信号S1，同时，第二开关元件SWB(1)-SWB(n)均在栅极从控制电路单元4接收控制信号S2.而且，第三开关元件SWC(1)-SWC(n-1)均在栅极从控制电路单元4接收控制信号S3，第四开关元件SWD在栅极从控制电路单元4接收控制信号S4，第五开关元件SWE在栅极从控制电路单元4接收控制信号S5，和转换开关SWF(1)-SWF(n-1)均在栅极从控制电路单元4接收控制信号S6.
图2是显示从控制电路单元4输出的各个信号的时间图，图3到8是说明图2所示信号的各个状态的电荷泵电路单元2的示例操作的等效电路图。现在，参考图2到8描述电荷泵电路单元2的操作。
在状态a下，控制电路单元4在高(High)电平产生各个控制信号S1、S2、S5和S6，在低(Low)电平产生各个控制信号S3、S4，这里，时钟信号CLK是高(High)电平。
如图3所示，在状态a下，第一开关元件SWA(1)-SWA(n)和第二开关元件SWB(1)-SWB(n)均截止，即，在关闭状态下，而第三开关元件SWC(1)-SWC(n-1)、第四开关元件SWD和第五开关元件SWE均导通，即，在导通状态下。在相应的第三开关元件SWC(1)-SWC(n-1)中，转换开关SWF(1)-SWF(n-1)依次将基底栅连接到源极。在状态a下，由于串联的回扫电容器FC(1)-FC(n)均由输入的恒定电压Va充电，所以，回扫电容器FC(1)-FC(n)均充电为恒定电压Va的1/n。
下面，随着时钟信号CLK下降到低电平，控制电路单元4立即将控制信号S3、S4变为高电平，将控制信号S5、S6均变为低电平，转换到图2的状态b。响应从状态a到状态b的转换，第三开关元件SWC(1)-SWC(n-1)、第四开关元件SWD和第五开关元件SWE均截止为关闭状态，如图4所示。同时，在相应的第三开关元件SWC(1)-SWC(n-1)中，转换开关SWF(1)-SWF(n-1)将基底栅连接到漏极。在状态b下，由于所有开关元件都截止且保持在关闭状态，所以，回扫电容器FC(1)-FC(n)均保持充电为恒定电压Va的1/n。
下面，控制电路单元4在时钟信号CLK下降到低电平之后，在预定时间t1将控制信号S2变为低电平，导致转换为图2中的状态c。响应从状态b到状态c的转换，第二开关元件SWB(1)-SWB(n)均导通为导通状态，如图5所示。在状态c下，各个第二开关元件导通，其余的开关元件截止，各个回扫电容器FC(1)-FC(n)的高电位侧连接到输出端子OUT。该事件中，当吸住电容器C1上的电压高于恒定电压Va时，第四开关元件SWD的漏电压高于源电压。然而，由于第四开关元件SWD将基底栅连接到漏极，所以，第四开关元件SWD的寄生二极管不流过电流。
而且，开关元件SWC(1)-SWC(n-1)的漏电压均等于吸住电容器C1上的电压，源电压比吸住电容器C1上的电压低Va/n。这导致每个第三开关元件SWC(1)-SWC(n-1)的漏电压高于源电压。然而，由于在每个第三开关元件SWC(1)-SWC(n-1)中，转换开关SWF(1)-SWF(n-1)均将基底栅连接漏极，所以，每个第三开关元件SWC(1)-SWC(n-1)的寄生二极管不流过电流。
控制电路单元4转换到状态c之后，在预定的时间t2将控制信号S1变为低电平，导致转换到图2的状态d。响应从状态c到状态d的转换，第一开关元件SWA(1)-SWA(n)均导通为导通状态，如图6所示。在状态d下，第一开关元件SWA(1)-SWA(n)和第二开关元件SWB(1)-SWB(n)均导通，同时，第三开关元件SWC(1)-SWC(n-1)、第四开关元件SWD和第五开关元件SWE均截止。
结果，各个回扫电容器FC(1)-FC(n)的低电位侧连接到输出端子OUT。从上文可见，每个回扫电容器FC(1)-FC(n)的高电位侧的电压是恒定电压Va的(1+1/n)倍。吸住电容器C1由该电压充电，吸住电容器C1上的电压也升高到恒定电压Va的(1+1/n)倍。
下面，随着时钟信号CLK升高到高电平，控制电路单元4将控制信号S1、S2变为高电平，导致转换到图2中的状态e。响应从状态d到状态e的转换，第一开关元件SWA(1)-SWA(n)和第二开关元件SWB(1)-SWB(n)均截止为关闭状态，如图7所示。在状态e下，所有开关元件都截止，回扫电容器FC(1)-FC(n)向吸住电容器C1提供电荷，使得充电后的电压低于恒定电压Va的1/n。
下面，时钟信号CLK升高到高电平之后，控制电路单元4在预定时间t3将控制信号S4变为低电平，将控制信号S5、S6变为高电平，导致转换到图2的状态f。响应从状态e到状态f的转换，第四开关元件SWD和第五开关元件SWE均导通为导通状态，如图8所示。而且，转换开关SWF(1)-SWF(n-1)均将基底栅连接到相应的第三开关元件SWC(1)-SWC(n-1)的源极。
在状态f下，由于第四开关元件SWD和第五开关元件SWE均导通以把回扫电容器FC(1)的高电位侧变为等于恒定电压Va的电压，所以造成回扫电容器FC(1)的低电位侧稍高于Va/n。而且，在回扫电容器FC(n)中，低电位侧等于地电压，所以，高电位侧稍低于Va/n。从上文可见，由于第三开关元件SWC(1)-SWC(n-1)的源电压均高于漏电压，所以，每个第三开关元件SWC(1)-SWC(n-1)的基底栅的连接由相应的转换开关SWF(1)-SWF(n-1)从漏极转换到源极，从而防止由每个第三开关元件SWC(1)-SWC(n-1)的寄生二极管产生的无功电流，并防止无功电流流过基于基底栅的寄生二极管。
转换到状态f之后，控制电路单元4在预定时间t4将控制信号S3变为低电平，导致转换到图2所示的状态a。响应从状态f到状态a的转换，开关元件SWC(1)-SWC(n-1)均导通为导通状态，如图3所示。
这里，描述为什么在时钟信号CLK下降到低电平之后，每个第一开关元件SWA(1)-SWA(n)导通的定时从每个第二开关元件SWB(1)-SWB(n)导通的定时偏移。
由于吸住电容器C1的高电位侧上的电压通常高于输入电压Va，所以，每个回扫电容器FC(1)-FC(n)在状态a充电时，每个第二开关元件SWB(1)-SWB(n)中，漏电压高于源电压。
因此，如果在每个第二开关元件SWB(1)-SWB(n)中，基底栅连接到源极，正向电流就流入MOS晶体管的寄生二极管，从而造成无功电流。为了消除这一麻烦，当回扫电容器FC(1)-FC(n)充电时，在每个第二开关元件SWB(1)-SWB(n)中，基底栅连接到漏极，以便将MOS晶体管的寄生二极管反相，从而防止流过无功电流。
当第一开关元件SWA(1)-SWA(n)响应从状态b到状态c的转换，在第二开关元件SWB(1)-SWB(n)之前导通时，每个回扫电容器FC(1)-FC(n)的高电位侧上的电压升高到输入电压Va的(1+1/n)倍。相应的，因为基底栅连接到每个第二开关元件SWB(1)-SWB(n)的漏极，所以源电压变得高于漏电压，造成在每个第二开关元件SWB(1)-SWB(n)中，无功电流流过基底栅。这样，可以通过响应从状态b到状态c的转换，在导通第一开关元件SWA(1)-SWA(n)之前导通第二开关元件SWB(1)-SWB(n)，防止这种无功电流。
下面，描述为什么随着从状态e到状态f的转换和从状态f到状态a的转换，第四开关元件SWD和第五开关元件SWE导通的定时以及每个第三开关元件SWC(1)-SWC(n-1)导通的定时偏移。
在状态d下，栅电压基本等于输入电压Va，漏电压约为每个第三开关元件SWC(1)-SWC(n-1)的输入电压Va的(1+1/n)倍，所以，栅极和源极之间的结电容由输入电压Va的1/n倍的电压充电，这里，栅极对于漏极有负极性.这也可以应用于状态e。
当随着从状态e到状态f的转换，第五开关元件SWE与每个第三开关元件SWC(1)-SWC(n-1)同时导通时，导通的第五开关元件使每个回扫电容器FC(1)-FC(n)与每个第三开关元件SWC(1)-SWC(n-1)的漏极的连接处的电压降低到约为输入电压Va的1/n倍。结果，在每个第三开关元件SWC(1)-SWC(n-1)中，栅电压因栅极和漏极之间的结电容上累积的电荷的影响而变低。
该事件中，当在栅极对每个第三开关元件SWC(1)-SWC(n-1)施加将高电平变为低电平的信号，用来导通每个第三开关元件SWC(1)-SWC(n-1)时，每个第三开关元件会因栅极和漏极之间的结电容上累积的电荷的影响而过载，如上所述，导致在每个第三开关元件SWC(1)-SWC(n-1)中产生瞬时负栅电压。
由于控制电路单元4有通常基于CMOS的输出电路用来驱动各个第三开关元件SWC(1)-SWC(n-1)的栅极，所以无功电流流入包含输出电路的NMOS晶体管的基底栅，造成NMOS晶体管的寄生晶体管导通，从而引起闭锁。为了防止闭锁，控制电路单元4在第五开关元件SWE导通之后，在预定时间t4导通每个第三开关元件SWC(1)-SWC(n-1)。
下面，参考图9更详细地描述控制电路单元4的示例操作，图9说明了控制电路单元4的示例电路结构。
图9中，控制电路单元4包含三输入“与非”电路21、四输入“与非”电路22、三输入“与”电路23、四输入“或”电路24、二输入“或”电路25、倒相器26，27、第一延迟电路(DELAY 1)D1、第二延迟电路(DELAY 2)D2、第三延迟电路(DELAY 3)D3、第四延迟电路(DELAY 4)D4和第五延迟电路(DELAY 5)D5。
来自时钟信号发生电路单元3的时钟信号CLK分别馈送到“与非”电路21，22、“与”电路23和“或”电路24，25的相应输入端子。“或”电路25的输出信号由第一延迟电路D1延迟预定的时间，并从那里输出作为控制信号S1。“或”电路24的输出信号由第二延迟电路D2延迟预定的时间，并从那里输出作为控制信号S2。将控制信号S1施加到“与非”电路21，22和“与”电路23的相应输入端子，同时将控制信号S2分别施加到“与非”电路21，22、“与”电路23和“或”电路25的相应输入端子。
向每个“与非”电路21和“与”电路23施加时钟信号CLK和控制信号S1、S2。“与非”电路21的输出信号由第四延迟电路D4延迟预定的时间，并从那里输出作为控制信号S4。“与”电路23的输出信号再由第五延迟电路D5延迟预定的时间，输出作为控制信号S5。倒相器26倒转控制信号S4的信号电平，并施加到“或”电路24的相应输入端子作为控制信号S4B。控制信号S5再依次施加到“与非”电路22和“或”电路24的相应输入端子。
向“与非”电路22施加时钟信号CLK和控制信号S1、S2、S5。输出“与非”电路22的输出信号作为控制信号S6，也由第三延迟电路D3延迟预定的时间，输出作为控制信号S3。倒相器27倒转控制信号S3的信号电平，并施加到“或”电路24的相应输入端子作为控制信号S3B。向“或”电路24施加时钟信号CLK和控制信号S3B、S4B、S5。“或”电路24的输出信号由第二延迟电路D2延迟预定的时间，输出作为控制信号S2。向“或”电路25施加时钟信号SLK和控制信号S2。“或”电路25的输出信号由第一延迟电路D1延迟预定的时间，输出作为控制信号S1。
预定时间t1是图2中状态b的持续时间，其由延迟电路D2提供的延迟时间来确定，同时，预定时间t2是图2中状态c的持续时间，其由第一延迟电路D1提供的延迟时间来确定。而且，预定时间t3是图2中的状态e的持续时间，其由第四和第五延迟电路D4、D5提供的各个延迟时间来确定，而预定时间t4是图2中状态f的持续时间，其由第三延迟电路D3提供的延迟时间来确定。只要求第一到第五延迟电路D1-D5仅在断定相应的控制信号S1-S5时执行延迟操作，以便延迟电路不需在其余的时间执行延迟操作。而且设定第一到第五延迟电路D1-D5的各个延迟时间，使得它们在与时钟信号CLK同步的开关定时时，等于或长于开关元件所要求的时间，开关元件比完全导通或截止更早地导通或截止。
然而，当电荷泵电路单元2中的每个开关元件在比图9中控制电路单元4的组合逻辑电路的延迟时间更短的时间内导通或截止时，可以省略第一到第五延迟电路D1-D5。当在第一到第五延迟电路D1-D5中均满足这种条件时，在各个延迟电路D1-D5中设定相同的延迟时间。或者，考虑到因电荷泵电路单元2的每个开关元件中的栅电容(栅极和源极之间、栅极和漏极以及栅极和块(bulk)之间的总电容)所致的延迟差异，可以在各个延迟电路D1-D5中设定不同的延迟时间。
图10说明了第一延迟电路D1、第二延迟电路D2、第三延迟电路D3和第四延迟电路D4的示例结构。
图10中，随着施加到每个PMOS晶体管31和NMOS晶体管32的栅极的信号Si升高到高电平，PMOS晶体管31截止成关闭状态，同时NMOS晶体管32导通。结果，在电容器33上累积的电荷由NMOS晶体管32放电，造成倒相器34的输入端子立即成为低电平，所以无延迟地输出输入信号Si作为输出信号So。
另一方面，随着输入信号Si下降到低电平，PMOS晶体管31导通，同时NMOS晶体管32截止。结果，电容器33经电阻器35充电，造成输出信号So有延迟地成为低电平，所述延迟等于充电所需要的时间。从上文可见，在图10的延迟电路中，输出信号So在输入信号Si升高时无延迟地升高，且输入信号Si下降时，输出信号So在延迟了一段时间之后下降，这段时间由电容器33的电容和电阻器35的电阻来设定。换句话说，可以通过改变电容器33的电容和电阻器35的电阻，在第一延迟电路D1、第二延迟电路D2、第三延迟电路D3和第四延迟电路D4中分别设定预期的延迟时间。
图11说明了第五延迟电路D5的示例结构。
图11中，随着施加到每个PMOS晶体管41和NMOS晶体管42的栅极的信号Si下降到低电平，NMOS晶体管42截止成关闭状态，同时PMOS晶体管41导通。结果，倒相器44的输入端子立即成为高电平，造成无延迟地输出输入信号Si作为输出信号So。
另一方面，随着输入信号Si成为高电平，PMOS晶体管41截止，同时NMOS晶体管42导通。结果，电容器43经电阻器45充电，使得输出信号So在延迟了充电所需要的时间之后成为高电平。从上文可见，在图11的延迟电路中，输出信号So在输入信号Si下降时无延迟地下降，且输入信号Si升高时，输出信号So在延迟了一段时间之后升高，这段时间由电容器43的电容和电阻器45的电阻来设定。换句话说，可以通过改变电容器43的电容和电阻器45的电阻，在第五延迟电路D5中分别设定预期的延迟时间。
图12说明了第一延迟电路D1、第二延迟电路D2、第三延迟电路D3、第四延迟电路D4和第五延迟电路D5的另一示例结构。
图12中，随着施加到每个PMOS晶体管51和NMOS晶体管53的栅极的信号Si升高到高电平，PMOS晶体管51截止成关闭状态，同时NMOS晶体管53导通。结果，NMOS晶体管54截止成关闭状态，在电容器56上累积的电荷由NMOS晶体管53放电且，电容器55经电阻器57充电。从上文可见，PMOS晶体管52有延迟地导通，所述延迟等于电容器55完全充电所需要的时间，造成输出信号So升高。
另一方面，随着输入信号Si下降到低电平，PMOS晶体管51导通，同时NMOS晶体管53截止。结果，PMOS晶体管52截止成关闭状态，在电容器55上累积的电荷由PMOS晶体管51放电，电容器56经电阻器57充电。从上文可见，NMOS晶体管54有延迟地导通，所述延迟等于电容器56完全充电所要求的时间，造成输出信号So下降。该电路的优点在于：因为晶体管52、54在任何时候都不同时导通，所以几乎没有电流流过NMOS晶体管54和PMOS晶体管52，该电路还有一个问题是：输出暂时处于高阻抗。
从上文可见，在图12的延迟电路中，当输入信号Si升高时，信号So在延迟一段时间之后升高，所述一段时间由电容器55的电容和电阻器57的电阻来没定。而且，在图12的延迟电路中，当输入信号Si下降时，输出信号So在延迟一段时间之后下降，所述一段时间由电容器56的电容和电阻器57的电阻来设定。换句话说，可以通过改变各个电容器55、56的电容和电阻器57的电阻，在第一延迟电路D1、第二延迟电路D2、第三延迟电路D3、第四延迟电路D4和第五延迟电路D5中分别设定预期的延迟时间。
另一方面，当图10到12所示的每个延迟电路集成到一个IC芯片中时，在设定延迟时间时使用的电阻器可以由N+扩散或P+扩散的多晶硅制成。为了对每个延迟电路精确地设定延迟时间，用微调电阻器来设定。在设定延迟时间时使用的电容器可以是MOS晶体管的栅电容。
当在图1的电荷泵电路1中将n选择为2时，得到的电路如图13所示。吸住电容器C1和负载电路15并联在输出端子OUT和地电压之间。例如，负载电路15由LED 16、电流调整电路17和电阻器18构成的串联电路形成。图1和13显示：包括一个LED 16作为负载电路15，可以类似的方式包括多个LED，这种情况下，在图1和13中，在输出端子OUT和地电压之间并联多个负载电路15。
如上所述，第一实施例中的电荷泵电路包含：第四开关元件SWD，其将基底栅连接到漏极，用于防止电流从串联的回扫电容器FC(1)-FC(n)的高电位侧流回到输入端子IN；和第二开关元件SWB(1)，其将基底栅连接到漏极，用于防止电流从吸住电容器C1的高电位侧流回到回扫电容器FC(1)-FC(n)。用这种策略，有可能不依赖二极管就能防止电流从电容器的高电位侧流回，从而消除了由二极管的正向电流所致的电压降。
而且，当回扫电容器FC(1)-FC(n)由输入电压Va充电时，第四开关元件SWD和第五开关元件SWE导通之后，每个第三开关元件SWC(1)-SWC(n-1)都导通。用这种策略，有可能防止无功电流流入NMOS晶体管的基底栅，所述NMOS晶体管包含用于驱动每个第三开关元件SWC(1)-SWC(n-1)的栅极的控制电路单元4的输出电路，还可能防止NMOS晶体管的寄生晶体管导通而造成的闭锁。
当回扫电容器FC(1)-FC(n)上累积的电荷输出到输出端子OUT时，每个转换开关SWF(1)-SWF(n-1)在每个第二开关元件SWB(1)-SWB(n)导通之前，在相应的一个第三开关元件SWC(1)-SWC(n-1)中，将基底栅连接到漏极，然后，每个第一开关元件SWA(1)-SWA(n)导通.用该策略，有可能防止无功电流流过每个第三开关元件SWC(1)-SWC(n-1)的电容二极管和使源电压高于每个第二开关元件SWB(1)-SWB(n)的漏电压，从而防止无功电流流过每个第二开关元件SWB(1)-SWB(n)的基底栅.
第二实施例：
图14是说明根据本发明第二实施例的示例电源电路50的电路图。图14说明了三模式电荷泵电路30，作为一个实例，它能以3个不同的比例系数升压。
图14中的电源电路50包含：电压调整电路40，从诸如电池的DC电源(未示出)施加的电源电压VDD产生预定的恒定电压Va，以便输出预定的恒定电压Va作为输出电压Vo；和电荷泵电路30，从电压调整电路40升高施加到输入端子CPIN上的电压Vo，从输出端子CPOUT输出升高后的电压。负载电路11连接到电荷泵电路30的输出端子CPOUT。
电压调整电路40包含：输出控制晶体管41，其是P-沟道型MOS晶体管(下文中称为“PMOS晶体管”)，用于响应栅电压控制输出端子输出的电流；N-沟道型MOS晶体管(下文中称为“NMOS晶体管”)42，用于响应施加到其栅极的控制信号，控制输出控制晶体管41的栅电压；和误差放大器43，用于控制输出控制晶体管41的操作。
电压调整电路40还包含：参考电压发生电路单元(RVG)44，用于产生和输出预定的参考电压Vr；电阻器45和电阻器46的串联电路，用于分割输出电压Vo；和电容器47。误差放大器43相对于参考电压Vr放大和输出由电阻器45、46分割的输出电压Vo，用于控制输出控制晶体管41的操作。由电容器47稳定输出控制晶体管41的漏电压，以便从输出端子输出恒定电压Va的输出电压Vo。
电荷泵电路30包含：三模式电荷泵电路单元31，以系数1、1.5或2升高从电压调整电路40施加的电压Vo的误差，并输出升高后的电压；时钟信号发生电路单元(CSG)32，以预定的频率(范围为100kHz到1MHz)产生和输出时钟信号CLK；和控制电路单元(CONT)33，根据从时钟信号发生电路单元32施加的时钟信号CLK控制电荷泵电路单元31的升压操作。电荷泵电路30还包含电压检测电路单元(VDC)34，用于检测电源电压VDD，并将检测结果输出到控制电路单元33。电荷泵电路单元31包含：两个电容器(下文中称为“回扫电容器”)FC1、FC2，有相同的电容；电容器(下文中称为“吸住电容器”)C1，稳定电荷泵电路单元31的输出电压；第一开关元件SW1、第二开关元件SW2、第三开关元件SW3、第四开关元件SW4、第五开关元件SW5、第六开关元件SW6和第七开关元件SW7，每个开关元件由PMOS晶体管构成；第八开关元件SW8和第九开关元件SW9，均包括NMOS晶体管；和转换开关SW10、SW11，均响应施加到转换开关SW10、SW11的控制信号进行转换。
从控制电路单元33向第一到第九开关元件SW1-SW9的基极施加相应的控制信号S1-S9。从控制电路单元33向转换开关SW10、SW11施加相应的控制信号S10、S11。来自控制电路单元33的控制信号S0施加到电压调整电路40中的NMOS晶体管42的栅极以及误差放大器43的启动信号输入端子。
电荷泵电路单元31响应从控制电路单元33施加的控制信号S0-S11，以系数1、1.5或2升高输入电压Vo，从输出端子CPOUT输出升高后的电压。电荷泵电路30可以用下面的三种操作模式操作：第一操作模式，以系数1升高输入电压，即，输出电压调整电路40的输出电压；第二操作模式，以系数1.5升高输入电压Vo；和第三操作模式，以系数2升高输入电压Vo。
在电荷泵电路单元31中，第四开关元件SW4、回扫电容器FC1、第三开关元件SW3、回扫电容器FC2和第八开关元件SW8串联在输入端子CPIN与地电压之间，输入端子CPIN施加有电压调整电路40的输出电压Vo，地电压起负电源电压的作用。这里，第四开关元件SW4和回扫电容器FC1之间的连接用P1来指定，回扫电容器FC1和第三开关元件SW3之间的连接用P2来指定。而且，第三开关元件SW3和回扫电容器FC2之间的连接由P3来指定，回扫电容器FC2和第八开关元件SW8之间的连接由P4来指定。
第一开关元件SW1连接在输入端子CPIN和连接P2之间；第七开关元件SW7连接在输入端子CPIN和连接P3之间；第六开关元件SW6连接在输入端子CPIN和连接P4之间。而且，第二开关元件SW2连接在连接P1和输出端子CPOUT之间；第五开关元件SW5连接在连接P3和输出端子CPOUT之间；第九开关元件SW9连接在连接P2和地电压之间。
转换开关SW10相应于第三开关元件SW3设置，用于响应所施加的控制信号S10，在第三开关元件SW3中，转换基底栅后栅)到源极或漏极的连接。类似地，转换开关SW11相应于第七开关元件SW7设置，用于响应所施加的控制信号S11，在第七开关元件SW7中，转换基底栅到源极或漏极的连接。
吸住电容器C1和负载电路11并联在输出端子CPOUT和地电压之间。例如，负载电路11由LED 12、电流调整电路13和电阻器14构成的串联电路形成。图14显示：包括一个LED 12作为负载电路11，可以类似的方式包括多个LED，这种情况下，在图14中，多个负载电路11并联在输出端子CPOUT和地电压之间。
而且，在图14中，电压调整电路40中的输出控制晶体管41、NMOS晶体管42、误差放大器43、参考电压发生电路单元44和电阻器45、46，电荷泵电路30中的时钟信号发生电路单元32、控制电路单元33和电压检测电路单元34以及电荷泵电路单元31中的各个开关元件SW1-SW11都可以集成到一个IC芯片中。此外，这些部件可以集成到一个包括负载电路11中的电流调整电路13的IC芯片中。当以这种方式集成时，转换开关SW10、SW11由电子电路来实现，而不是由有触点的机械开关来实现。
现在，参考图15的流程图，描述控制电路单元33执行用来控制电荷泵电路单元31的操作的示例控制操作。
图15中，控制电路单元33先检查电压检测电路单元34测得的电源电压VDD是否超过预定的值V1，例如4.0V(步骤ST1)。当电源电压VDD超过预定的值V1(是)时，控制电路单元33将控制信号S0变为高电平，以便导通电压调整电路40中的NMOS晶体管42，停止操作误差放大器43，从而从电压调整电路40输出电源电压VDD作为输出电压Vo。然后，控制电路单元33以第一模式操作电荷泵电路单元31(步骤ST2)，而后流程返回步骤ST1。
当电源电压VDD在步骤ST1等于或低于4.0V(否)时，控制电路单元33检查电压检测电路单元34测得的电源电压VDD是否超过了小于预定值V1的预定值V2，例如3.2V(步骤ST3)。当电源电压VDD在步骤ST3超过了3.2V(是)时，控制电路单元33将控制信号So变为低电平，以便截止电压调整电路40中的NMOS晶体管42，起动误差放大器43，以第二操作模式操作电荷泵电路单元31(步骤ST4)。然后，控制电路单元33检查电压检测电路单元34测得的电源电压VDD是否超过4.1V(步骤ST5)。流程在电源电压VDD在步骤ST5超过4.1V(是)时进行到步骤ST2，或者，在电源电压VDD等于或低于4.1V(否)时返回步骤ST3。
下面，当电源电压VDD在步骤ST3等于或低于3.2V(否)时，控制电路单元33将控制信号S0变为低电平，以便截止电压调整电路40中的NMOS晶体管42和起动误差放大器43，以第三操作模式操作电荷泵电路单元31(步骤ST6)。结果，控制电路单元33检查电压检测电路单元34测得的电源电压VDD是否超过3.3V(步骤ST7)。流程在电源电压VDD在步骤ST7超过3.3V(是)时进行到步骤ST4，在电源电压VDD等于或低于3.3V(否)时返回步骤ST6。以这种方式，控制电路单元33按照电压检测电路单元34检测的结果，以三种模式中的一种操作电荷泵电路单元31。
图15中，控制电路单元33按照电压检测电路单元34检测的结果，以三种模式中的一种操作电荷泵电路单元31。或者，控制电路单元33可以按照电压检测电路单元34检测的结果，以两种模式中的一种操作电荷泵电路单元31。下面，参考图16，描述控制电路单元33执行用来控制电荷泵电路单元31的操作的替换控制操作。图16中，其中，控制电路单元33以第一或第三模式操作电荷泵电路单元31，与图15中执行相同处理的步骤由相同的参考字母指示，不再赘述。
图16中，控制电路单元33先执行图15中步骤ST1的处理。当电源电压VDD在步骤ST1超过4.0V(是)时，控制电路单元33执行图15中步骤ST2的处理，而后流程返回步骤ST1。当电源电压VDD在步骤ST1没有超过4.0(否)时，控制电路单元33执行图15中步骤ST6的处理，然后执行步骤ST5的处理。流程在电源电压VDD在步骤ST5超过4.1V(是)时进行到步骤ST2，在电源电压VDD等于或低于4.1V(否)时返回步骤ST6。
下面，图17说明了控制电路单元33以第一或第二操作模式操作电荷泵电路单元31时的示例操作。图17中，与图15中相同处理的步骤由相同的参考字母指示，不再赘述。
图17中，控制电路单元33先执行图15中步骤ST1的处理，在电源电压VDD在步骤ST1超过4.0V(是)时执行图15中步骤ST2的处理，而后流程返回步骤ST1。另一方面，当电源电压VDD在步骤ST1等于或低于4.0V(否)时，控制电路单元33执行图15中步骤ST4的操作，并执行图15中步骤ST5的处理。流程在电源电压VDD超过4.1V(是)时进行到步骤ST2，或者在电源电压VDD等于或低于4.1V(否)时返回步骤ST4。
图18说明了电荷泵电路单元31以第二或第三操作模式操作时控制电路单元33的示例操作。图18中，与图15中执行相同处理的步骤由相同的参考字母指示，不再赘述。
图18中，控制电路单元33先检查电压检测电路单元34测得的电源电压VDD是否超过预定的值V3，例如3.5V(步骤ST11)。当电源电压VDD超过3.5V(是)时，控制电路单元33执行图15中的步骤ST4的处理，而后流程返回步骤ST11。
当电源电压VDD在步骤ST11等于或低于3.5V(否)时，控制电路单元33执行图15中步骤ST6的处理，然后检查电压检测电路单元34测得的电源电压VDD是否超过3.7V(步骤ST12)。流程在电源电压VDD在步骤ST12超过3.7V(是)时进行到步骤ST4，或者在电源电压VDD等于或低于3.7V(否)时返回步骤ST6。
下面，参考图19到32，更详细地描述各个模式下控制电路单元33和电荷泵电路单元31的操作。
图19是说明在第一操作模式下电荷泵电路单元31中的各个开关元件的状态的等效电路图。下面参考图19，描述第一模式下电荷泵电路30的操作。
从图19可见，在第一操作模式下，每个第一开关元件SW1、第二开关元件SW2、第三开关元件SW3、第四开关元件SW4、第五开关元件SW5和第七开关元件SW7导通为导通状态，而每个第六开关元件SW6、第八开关元件SW8和第九开关元件SW9截止为关闭状态.而且，在第三开关元件SW3中，转换开关SW10将基底栅连接到源极，而在第七开关元件SW7中，转换开关SW11将基底栅连接到源极.
以这种方式，以第一操作模式那样从电荷泵电路30的输出端子CPOUT输出电压调整电路40的输出电压Vo。由于每个第三开关元件SW3和第七开关元件SW7中的源极和漏极之间的电压差是0V，所以，在各个开关元件中，基底栅可以连接到漏极或源极。然而，由于电流从源极流到漏极，所以在图19中，基底栅均连接到源极。
下面，参考图20到26描述第二模式操作。图20是显示第二操作模式下各个控制信号S1-S11的时间图，和图21到26是在控制信号S1-S11的每种状态下电荷泵电路单元31的示例操作的等效电路图。参考图20到26描述第二操作模式下电荷泵电路30的操作。
在时钟信号CLK处于高(High)电平的状态a下，控制电路单元33将每个控制信号S1、S2、S5-S8、S10、S11变为高电平，且将每个控制信号S3、S4、S9变为低(Low)电平。
在上述状态a下，第一开关元件SW1、第二开关元件SW2、第五开关元件SW5、第六开关元件SW6、第七开关元件SW7和第九开关元件SW9均截止，即处于关闭状态，而第三开关元件SW3、第四开关元件SW4和第八开关元件SW8均导通，即，处于导通状态，如图21所示。而且，在第三开关元件SW3和第七开关元件SW7中，转换开关SW10、SW11将基底栅分别连接到源极。在状态a下，由于串联的每个回扫电容器FC1、FC2由输入电压Vo充电，所以回扫电容器FC1、FC2均充电到电压Vo的一半。
下面，随着时钟信号CLK下降到低电平，控制电路单元33立即将控制信号S3、S4均变为高电平，将每个控制信号S8、S9变为低电平，导致转换到图20中的状态b。响应从状态a到状态b的转换，第三开关元件SW3、第四开关元件SW4和第八开关元件SW8均截止为关闭状态，如图22所示。同时，在第三开关元件SW3中，转换开关SW10将基底栅连接到漏极。由于所有的开关元件都截止到状态b下的关闭状态，所以每个回扫电容器FC1、FC2保持充电为电压Vo的一半。
下面，控制电路单元33在时钟信号CLK下降到低电平之后，在预定时间t1将每个控制信号S2、S5、S11均变为低电平，导致转换到图20的状态c。响应从状态b到状态c的转换，第二开关元件SW2和第五开关元件SW5均导通为导通状态，如图23所示。在状态c下，开关元件SW2、SW5均导通，其余开关元件均截止，且每个回扫电容器FC1、FC2的高电位侧连接到输出端子CPOUT。
在该事件中，当吸住电容器C1上的电压高于电压Vo时，第四开关元件SW4的漏电压高于源电压。然而，由于在第四开关元件SW4中，基底栅连接到漏极，所以没有电流流过第四开关元件SW4的寄生二极管。类似地，第七开关元件SW7的漏电压高于源电压时，在第七开关元件SW7中，基底栅由转换开关SW11连接到漏极，使得没有电流流过第七开关元件的寄生二极管。
在第三开关元件SW3下，漏电压变为等于吸住电容器C1上的电压，且源电压变为比吸住电容器C1上电压低Vo/2的电压。因而，在第三开关元件SW3中，漏电压高于源电压。然而，由于在第三开关元件SW3中，基底栅由转换开关SW10连接到漏极，所以，没有电流流过第三开关元件SW3的寄生二极管。
下面，在转换到状态c之后，控制电路单元33在预定时间t2将控制信号S1、S6均变为低电平，导致转换到图20中的状态d。响应从状态c到状态d的转换，每个第一开关元件SW1和第六开关元件SW6导通为导通状态，如图24所示。在状态d下，第一开关元件SW1、第二开关元件SW2、第五开关元件SW5和第六开关元件SW6均导通，而第三开关元件SW3、第四开关元件SW4、第七开关元件SW7、第八开关元件SW8和第九开关元件SW9均截止。
因而，回扫电容器FC1、FC2的低电位侧连接到输入端子CPIN。从上文可见，回扫电容器FC1、FC2的高电位侧上的电压升高为电压Vo的1.5倍。吸住电容器C1由该电压充电，使得吸住电容器C1的电压也升高为电压Vo的1.5倍。
下面，随着时钟信号CLK升高到高电平，控制电路单元33立即将控制信号S1、S2、S5、S6变为高电平，导致转换到图20中的状态e。响应从状态d到状态e的转换，第一开关元件SW1、第二开关元件SW2、第五开关元件SW5和第六开关元件SW6均截止为关闭状态，如图25所示。在状态e下，所有开关元件都截止，回扫电容器FC1、FC2向吸住电容器C1提供电荷，使得上面充有的电荷降低到低于Vo/2电压的电平。
下面，控制电路单元33将控制信号S4变为低电平，在时钟信号CLK升高到高电平之后，在预定时间t3将控制信号S8、S10、S11均变为高电平，结果转换到图20中的状态f。响应从状态e到状态f的转换，第四开关元件SW4和第八开关元件SW8均导通为导通状态，如图26所示。而且，在相应的第三开关元件SW3或第七开关元件SW7中，转换开关SW10、SW11均将基底栅连接到源极。
在状态f下，第四开关元件SW4和第八开关元件SW8均导通，将回扫电容器FC1的高电位侧变为与电压Vo相同的电压，造成回扫电容器FC1的低电位侧处于稍高于Vo/2的电压。由于回扫电容器FC2的低电位侧等于地电压，所以其高电位侧处于稍低于Vo/2的电压。从上文可见，第三开关元件SW3的源电压高于漏电压。因而，在第三开关元件SW3中，相应的转换开关SW10将基底栅的连接从漏极转换到源极，从而防止因第三开关元件SW3的寄生二极管所致的无功电流，同时防止无功电流流过基于基底栅的寄生晶体管。
类似地，第七开关SW7的源电压高于漏电压。因而，在第七开关元件SW7中，相应的转换开关SW11将基底栅的连接从漏极转换到源极，从而防止因第七开关元件SW7的寄生二极管所致的无功电流，同时防止无功电流流过基于基底栅的寄生晶体管。
而且，在转换到状态f之后，控制电路单元33在预定时间t4将控制信号S3变为低电平，导致转换到图20中的状态a。响应从状态f到状态a的转换，第三开关元件SW3导通为导通状态，如图21所示。以这种方式，不使用第七开关元件SW7和第九开关元件SW9，第七开关元件SW7和第九开关元件SW9保持第二操作模式下的关闭状态。
这里，描述为什么在时钟信号CLK下降到低电平之后，第一开关元件SW1导通的定时从第六开关元件SW6导通的定时偏移。
由于吸住电容器C1的高电位侧上的电压通常高于输入电压Vo，所以，回扫电容器FC1、FC2在状态a充电时，第二开关元件SW2和第五开关元件SW5中的漏电压均高于源电压。
因此，如果在每个第二开关元件SW2和第五开关元件SW5中，基底栅连接到源极，正向电流就流入MOS晶体管的寄生二极管，从而造成无功电流.为了消除这一麻烦，当回扫电容器FC1、FC2充电时，在每个第二开关元件SW2和第五开关元件SW5中，基底栅连接到漏极，以便将MOS晶体管的寄生二极管反相，从而防止流过无功电流.
当第一开关元件SW1和第五开关元件SW6响应从状态b到状态c的转换，在第二开关元件SW2和第五开关元件SW5之前导通时，每个回扫电容器FC1、FC2的高电位侧上的电压升高到输入电压Vo的1.5倍。相应的，因为在每个第二开关元件SW2和第五开关元件SW5中，基底栅连接到漏极，所以源电压变得高于漏电压，造成在每个第二开关元件SW2和第五开关元件SW5中，无功电流流过基底栅。这样，可以通过响应从状态b到状态c的转换，在导通第一开关元件SW1和第六开关元件SW6之前导通第二开关元件SW2和第五开关元件SW5，防止这种无功电流。
下面，描述为什么随着从状态e到状态f的转换和从状态f到状态a的转换，第四开关元件SW4和第八开关元件SW8导通的定时以及第三开关元件SW3导通的定时偏移。
在状态d下，栅电压基本等于输入电压Vo，漏电压约为第三开关元件SW3的输入电压Vo的1.5倍，所以，栅极和源极之间的结电容由输入电压Vo一半的电压充电，这里，栅极对于漏极有负极性。这也应用于状态e。
当随着状态e到状态f的转换，第八开关元件SW8与第三开关元件SW3同时导通时，导通第八开关元件SW8，使回扫电容器FC2与第三开关元件SW3的漏极的连接处的电压降低到约为输入电压Vo的一半。结果，在第三开关元件SW3中，栅电压因栅极和漏极之间的结电容上累积的电荷的影响而变低。
该事件中，当在栅极对第三开关元件SW3施加将高电平变为低电平的信号，用来导通第三开关元件SW3时，第三开关元件SW3会因栅极和漏极之间的结电容上累积的电荷的影响而过载，如上所述，导致在第三开关元件SW3中产生瞬时负栅电压。
由于控制电路单元33有通常基于CMOS的输出电路用来驱动第三开关元件SW3的栅极，所以无功电流流入包含输出电路的NMOS晶体管的基底栅，造成NMOS晶体管的寄生晶体管导通，从而引起闭锁。为了防止闭锁，控制电路单元33在第八开关元件SW8导通之后，在预定时间t4导通第三开关元件SW3。
下面，参考图27到32更详细地描述第三操作模式。图27是显示第三操作模式下各个控制信号S1-S11的时间图，图28-32是说明图27中各个控制信号的每个状态下电荷泵电路单元31的示例操作的等效电路图。参考图27到32描述第三操作模式下电荷泵电路30的操作。
在时钟信号CLK处于高电平的状态a下，控制电路单元33将控制信号S1、S2、S5、S6、S8、S9、S11均变为高电平，将控制信号S3、S4、S7、S10均变为低电平。
在上述状态a下，第一开关元件SW1、第二开关元件SW2、第三开关元件SW3、第五开关元件SW5和第六开关元件SW6均截止为关闭状态，而第四开关元件SW4、第七开关元件SW7、第八开关元件SW8和第九开关元件SW9均导通为导通状态，如图28所示。而且，在第三开关元件SW3中，转换开关SW10将基底栅连接到漏极，而在第七开关元件SW7中，转换开关SW11将基底栅连接到源极。在状态a下，两个回扫电容器CF1、CF2均由电压调整电路40的输出电压Vo充电。
下面，随着时钟信号CLK下降到低电平，控制电路单元33立即将控制信号S4、S7均变为高电平，将控制信号S8、S10均变为低电平，导致转换到图27中的状态b。响应从状态a到状态b的转换，第四开关元件SW4、第七开关元件SW7、第八开关元件SW8和第九开关元件SW9均截止为关闭状态，如图29所示.在状态b下，所有的开关元件都截止并保持关闭状态。在第三开关元件SW2中，转换开关SW10持续将基底栅连接到漏极，而第七开关元件SW7中，转换开关SW11持续将基底栅连接到源极。从上文可见，回扫电容器FC1、FC2保持充电为电压Vo。
下面，控制电路单元33在时钟信号CLK下降为低电平之后，在预定时间t5将控制信号S2、S5、S11均变为低电平，导致转换到图27中的状态c。响应从状态b到状态c的转换，第二开关元件SW2和第五开关元件SW5均导通为导通状态，在第七开关元件SW7中，转换开关SW11将基底栅连接到漏极，如图30所示。在状态c下，第二开关元件SW2和第五开关元件SW5均导通，而其余开关元件均截止。回扫电容器FC1、FC2的高电位侧均连接到输出端子CPOUT。
该事件中，在第三开关元件中，漏电压变为等于吸住电容器C1上的电压，源电压变为比吸住电容器C1上的电压低Vo。因而，在第三开关元件SW3中，漏电压高于源电压。然而，由于在第三开关元件SW3中，基底栅由转换开关SW10连接到漏极，所以，没有电流流过第三开关元件SW3的寄生二极管。
类似地，在第七开关元件SW7中，漏极变为等于吸住电容器C1上的电压，源极变为等于电压Vo。因而，在第七开关元件SW7中，漏电压高于源电压。然而，由于在第七开关元件SW7中，基底栅由转换开关SW11连接到漏极，所以，没有电流流过第七开关元件SW7的寄生二极管。
下面，在转换到状态c之后，控制电路单元33在预定时间t6将控制信号S1、S6均变为低电平，导致转换到图27中的状态d。响应从状态c到状态d的转换，第一开关元件SW1和第六开关元件SW6均导通为导通状态，如图31所示。在状态d下，第一开关元件SW1、第二开关元件SW2、第五开关元件SW5和第六开关元件SW6均导通，而第三开关元件SW3、第四开关元件SW4、第七开关元件SW7、第八开关元件SW8和第九开关元件SW9均截止。
因而，回扫电容器FC1、FC2的低电位侧均连接到输入端子CPIN。从上文可见，回扫电容器FC1、FC2的高电位侧上的电压升高到电压Vo的两倍。吸住电容器C1由该电压充电，使得吸住电容器C1上的电压也升高到电压Vo的两倍。
下面，随着时钟信号CLK升高到高电平，控制电路单元33立即将控制信号S1、S2、S5、S6变为高电平，导致转换到图27中的状态e。响应从状态d到状态e的转换，第一开关元件SW1、第二开关元件SW2、第五开关元件SW5和第六开关元件SW6均截止为关闭状态，如图32所示。在状态e下，所有开关元件都截止，回扫电容器FC1、FC2向吸住电容器C1提供电荷，使得上面充有的电压下降到低于电压Vo的电平。
下面，控制电路单元33将控制信号S4、S7均变为低电平，在转换到状态e之后，在预定时间t7将控制信号S8、S9变为高电平，导致转换到图27中的状态a。响应从状态e到状态a的转换，第四开关元件SW4、第七开关元件SW7、第八开关元件SW8和第九开关元件SW9均导通为导通状态，如图28所示。
如上所述，在第三操作模式下，第三开关元件SW3保持关闭状态，使得在第三开关元件SW3中，转换开关SW10不改变基底栅到源极的连接。第一开关元件SW1和第六开关元件导通的定时从第二开关元件SW2和第五开关元件SW5导通的定时偏移的原因与第二操作模式类似。
从上文可见，根据本发明第二实施例的电源电路包含电荷泵电路30，电荷泵电路30接收电压调整电路40的输出电压Vo作为输入电压，在第一操作模式下以系数1升高电压Vo，在第二操作模式下以系数1.5升高电压Vo，在第三操作模式下以系数2升高电压Vo。电荷泵电路30响应电源电压VDD的值，以第一操作模式、第二操作模式或第三操作模式操作。因而，即使使用提供逐渐降低的电压的DC电源，如电池时，也有可能向负载电路提供大致恒定的电压，从而有可能稳定来自电荷泵电路的输出电压并提高功率效率。
而且，将基底栅连接到漏极的第四开关元件SW4用来防止电流从串联的回扫电容器FC1、FC2的高电位侧流回到输入端子CPIN，将基底栅连接到漏极的第二开关元件SW2用来防止电流从吸住电容器C1的高电位侧流回到串联的回扫电容器FC1、FC2。用该策略，不用二极管就可能防止电流从电容器的高电位侧流回，从而消除因二极管的正向电流所致的电压降。
而且，当回扫电容器FC1、FC2由输入电压Vo充电时，第三开关元件SW3在第四开关元件SW4和第八开关元件SW8导通之后导通。用该策略，有可能防止无功电流流入NMOS晶体管的基底栅，所述NMOS晶体管包含控制电路单元33的输出电路用于驱动第三开关元件SW3的栅极，以及防止NMOS晶体管的寄生晶体管导通而造成闭锁。
当充在回扫电容器FC1、FC2上的电压输出到输出端子CPOUT时，在第二开关元件SW2和第五开关元件SW5导通之前，在第三开关元件SW3中，转换开关SW10将基底栅连接到漏极，然后，第一开关元件SW1和第六开关元件SW6导通。用该策略，有可能防止在第三开关元件SW3中无功电流流过电容二极管，并使第二开关元件SW2和第五开关元件SW5中源电压高于漏电压，从而防止无功电流流过第二开关元件SW2和第五开关元件SW5的基底栅。
第三实施例：
图33是概括说明根据本发明第三实施例的示例电源电路的框图。
图33中的电源电路101包含：电压调整电路(CVC)102，从DC电源110施加到输入端子IN上的电源电压Ve产生预定的恒定电压Va，以便从输出端子OUT输出预定的恒定电压Va作为输出电压Vo，所述DC电源110诸如电池；和电荷泵电路(CPC)103，升高从电压调整电路102施加到输入端子CPIN的输出电压Vo，并从输出端子CPOUT输出升高后的电压。负载111连接到电荷泵电路103的输出端子CPOUT。
电压调整电路102包含：电压调整电路单元121，从施加到输入端子IN的电源电压Ve产生预定的恒定电压Va，以便从输出端子OUT输出恒定电压Va作为输出电压Vo；电流限制电路单元122，限制从输出端子OUT输出的输出电流io，使得输出电流io不超过预定的值ia；和短路保护电路单元123，限制从电压调整电路单元121输出的电流，使得电流随着电压调整电路单元121输出的电压的降低而减小，电压调整电路单元121输出的电压从预定的恒定电压Va降低。在电压调整电路单元121的输出电压处于恒定电压Va时，这样受限的电流有预定的值ic，且在电压调整电路单元121的输出电压处于地电压时有预定的值ib。
电压调整电路单元121包含：输出控制晶体管131，其由P沟道型MOS晶体管(下文中称为“PMOS晶体管”)构成，按照栅电压控制从输出端子OUT输出的电流；误差放大器132，控制输出控制晶体管131的操作；参考电压发生电路单元133，用于产生和输出预定的参考电压Vr；电阻器134和电阻器135的串联电路，用于分割输出电压Vo；和电容器136.误差放大器132相对于参考电压Vr放大电阻器134、135从输出电压Vo分割的电压Vd的误差，输出放大后的误差，控制输出控制晶体管131的操作.输出控制晶体管131的漏电压由电容器136稳定，从输出端子OUT输出处于恒定电压Va的输出电压Vo.
电流限制电路单元122包含PMOS晶体管141-143、N-沟道型MOS晶体管(下文中称为“NMOS晶体管”)144，145和电阻器146。PMOS晶体管141，142和NMOS晶体管144串联在电源电压Ve和地电压之间，NMOS晶体管144，145形成电流镜像电路(current mirror circuit)。PMOS晶体管141将栅极连接到误差放大器132的输出端子，而在短路保护电路单元123中，PMOS晶体管142将栅极连接到操作放大器154的输出端子，如下所述。而且，在电源电压Ve和地电压之间，电阻器146和NMOS晶体管145串联，两个部件之间的连接连接到PMOS晶体管143的栅极。PMOS晶体管143连接在电源电压Ve和输出控制晶体管131的栅极之间。
短路保护电路单元123包含PMOS晶体管151，152、操作放大器153，154和电阻器155。操作放大器153在非反相输入端子处施加有预定的补偿电压，使得预定的电流值ib由补偿电压来确定。当短路保护电路单元123集成到IC芯片中时，可以在操作放大器153中利用在不同输入有不同尺寸的晶体管、利用用于晶体管的不同漏电阻器等等，容易地提供补偿电压。
PMOS晶体管151，152和电阻器155串联在电源电压Ve和地电压之间。PMOS晶体管151将栅极连接到误差放大器132的输出端子，且PMOS晶体管152将栅极连接到操作放大器154的输出端子。操作放大器153将非反相输入端子连接到PMOS晶体管152和电阻器155之间的连接上，用于接收电阻器155两端的电压V1，和有一个施加有分割的电压Vd的反相的输入端子。操作放大器153将输出端子连接到输出控制晶体管131的栅极。
操作放大器154具有一个施加有输出电压Vo的非反相输入端子，和施加有PMOS晶体管151的漏电压的反相输入端子。操作放大器154控制PMOS晶体管142，152的操作，使得PMOS晶体管151的漏电压等于输出电压Vo。这里，各个PMOS晶体管形成为使PMOS晶体管142的栅极尺寸与PMOS晶体管152的栅极尺寸之比等于PMOS晶体管141的栅极尺寸与PMOS晶体管142的栅极尺寸之比。以这种方式设计各个PMOS晶体管，操作放大器154可以控制PMOS晶体管142的操作，使PMOS晶体管141的漏电压等于输出电压Vo。
在上述结构中描述了电流限制电路单元122和短路保护电路单元123的示例操作。
首先，在电流限制电路单元122中，PMOS晶体管141的栅极一般连接到输出控制晶体管131的栅极。因而，PMOS晶体管141输出的电流与输出控制晶体管131输出的电流成比例，输出到NMOS晶体管144，NMOS晶体管144经PMOS晶体管142形成电流镜像电路的输入晶体管。
从上文可见，与输出控制晶体管131输出的电流一致的电流流过电阻器146，电源电压Ve降低了电阻器146的电压降，并施加到PMOS晶体管143的栅极上。随着PMOS晶体管143导通，输出控制晶体管131的栅电压升高，来自电压调整电路单元121的输出电流io受限为不超过预定的电流值ia。当电压调整电路102由电压调整电路单元121和电流限制电路单元122构成时，输出电压Vo和输出电流io之间的关系如图34所示。
下面，在短路保护电路单元123中，PMOS晶体管151的栅极一般连接到输出控制晶体管131的栅极.因而，PMOS晶体管151输出的电流与输出控制晶体管131输出的电流成比例，经PMOS晶体管152输出到电阻器155.随着电压V1升高到分割的电压Vd或Vd以上，即，随着输出电流io升高到预定的电流值ic或ic以上，操作放大器153升高输出控制晶体管131的栅电压，以便减小输出电流io和输出电压Vo，导致分割的电压Vd等于电压V1.当电压调整电路102由电压调整电路单元121和短路保护电路单元123构成时，输出电压Vo和输出电流io之间的关系呈现出如图35所示的特性.
当电压调整电路102由电压调整电路单元121、电流限制电路单元122和短路保护电路单元123构成时，如图33所示，电流值ic设定成稍大于电流限制电路单元122的受限电流值ia，短路保护电路单元123以所述电流值ic开始操作，导致输出电压Vo和输出电流io之间的关系如图36所示。从图36可见，电流限制电路单元122先开始操作，而后短路保护电路单元123在电压调整电路单元121的输出电压Vo与短路保护电路单元123的特性曲线交点处操作。即使输出电压Vo降低到0V，也从输出端子OUT流出操作放大器153的输入补偿电压所确定的电流ib，作为输出电流io。
下面，图37是图33中电荷泵电路103的示例电路结构的说明图。
图37中，电荷泵电路103包含：电荷泵电路单元161，以系数1.5升高从电压调整电路102施加的电压Vo，并输出升高后的电压；时钟信号发生电路单元(CSG)162，以预定的频率(范围是100kHz到1MHz)产生和输出时钟信号CLK；和控制电路单元(CONT)163，根据从时钟信号发生电路单元162所施加的时钟信号CLK，控制电荷泵电路单元161的升压操作。
电荷泵电路单元161包含：一对电容器(下文中称为“回扫电容器”)FC1、FC2，具有相同的电容；电容器(下文中称为“吸住电容器”)C1，用于稳定电荷泵电路单元161的输出电压；和第一开关元件SWA1，SWA2、第二开关元件SWB1，SWB2、第三开关元件SWC和第四开关元件SWD，均由PMOS晶体管构成。电荷泵电路单元161还包含：第五开关元件SWE，由NMOS晶体管构成；和转换开关SWF，响应所施加的控制信号S6进行转换。
从控制电路单元163在栅极处向第一开关元件SWA1，SWA2施加控制信号S1，同时从控制电路单元163在栅极处向第二开关元件SWB1，SWB2施加控制信号S2。而且，从控制电路单元163在栅极处向第三开关元件SWC施加控制信号S3，从控制电路单元163在栅极处向第四开关元件SWD施加控制信号S4，并且从控制电路单元163向转换开关SWF施加控制信号S6。
当时钟信号CLK处于高(High)电平时，控制电路单元163将控制信号S1、S2、S5、S6均保持在高电平，并将控制信号S3、S4均保持在低(Low)电平。这种状态下，第一开关元件SWA1，SWA2和第二开关元件SWB1，SWB2均截止并保持关闭状态，而第三开关元件SWC、第四开关元件SWD和第五开关元件SWE均导通并保持导通状态。而且，在第三开关元件SWC中，转换开关SWF将基底栅(后栅)连接到源极。在状态a下，由于串联的回扫电容器FC1、FC2均由输入电压Vo充电，所以，回扫电容器FC1、FC2均充电为电压Vo的一半。
下面，随着时钟信号CLK下降到低电平，控制电路单元163立即将控制信号S3、S4变为高电平，将控制信号S5、S6均变为低电平，导致转换到状态b。响应从状态a到状态b的转换，第三开关元件SWC、第四开关元件SWD和第五开关元件SWE截止为关闭状态。同时，在第三开关元件SWC中，转换开关SWF将基底栅连接到漏极。由于在状态b下所有开关元件都截止，所以，回扫电容器FC1、FC2均充电为电压Vo的一半.
下面，在时钟信号CLK下降到低电平之后，控制电路单元163在预定时间t1将控制信号S2变为低电平，导致转换到状态c。响应从状态b到状态c的转换，第二开关元件SWB1，SWB2均导通为导通状态。在状态c下，第二开关元件SWB1，SWB2均导通，其余开关元件均截止，回扫电容器FC1、FC2的高电位侧连接到输出端子CPOUT。该事件中，当吸住电容器C1上的电压高于电压Vo时，第四开关元件的漏电压高于源电压。然而，由于在第四开关元件SWD中，基底栅连接到漏极，所以，没有电流流过第四开关元件SWD的寄生二极管。
而且，在第三开关元件SWC中，漏电压高于吸住电容器C1上的电压，源电压等于吸住电容器C1上电压的一半，造成在第三开关元件SWC中，漏电压高于源电压。然而，由于在第三开关元件SWC中，转换开关SWF将基底栅连接到漏极，所以，没有电流流过第三开关元件SWC的寄生二极管。
转换到状态c之后，控制电路单元163在预定时间表t2将控制信号S1变为低电平，导致转换到状态d。响应从状态c到状态d的转换，第一开关元件SWA1，SWA2均导通为导通状态。在状态d下，第一开关元件SWA1，SWA2和第二开关元件SWB1，SWB2均导通，而第三开关元件SWC、第四开关元件SWD和第五开关元件SWE均截止。
因而，回扫电容器FC1、FC2的低电位侧连接到输入端子CPIN。从上文可见，回扫电容器FC1、FC2的高电位侧上的电压是电压Vo的1.5倍。吸住电容器C1由该电压充电，使得回扫电容器C1上的电压也升高到电压Vo的1.5倍。
下面，随着时钟信号CLK升高到高电平，控制电路单元163立即将控制信号S1、S2均变为高电平，导致转换到状态e。响应从状态d到状态e的转换，第一开关元件SWA1，SWA2和第二开关元件SWB1，SWB2均截止为关闭状态。在状态e下，所有开关元件都截止，回扫电容器FC1、FC2将上面的电荷提供给吸住电容器C1，使得回扫电容器FC1、FC2上充有的电压均低于电压Vo的一半。
下面，在时钟信号CLK升高到高电平之后，控制电路单元163在预定时间t3将控制信号S4变为低电平，将控制信号S5、S6变为高电平，导致转换到状态f。响应从状态e到状态f的转换，第四开关元件SWD和第五开关元件SWE均导通为导通状态。在第三开关元件SWC中，转换开关SWF再将基底栅连接到源极。
在状态f下，第四开关元件SWD和第五开关元件SWE均导通为使回扫电容器FC1的高电位侧等于电压Vo，造成回扫电容器FC1的低电位侧处于稍高于Vo/2的电压。而且，由于回扫电容器FC2的低电位侧处于地电位，所以，高电位侧处于稍低于Vo/2的电压。从上文可见，第三开关元件SWC的源电压高于漏电压，造成在第三开关元件SWC中，转换开关SWF将基底栅的连接从漏极转换到源极，从而防止因第三开关元件SWC的寄生二极管所致的无功电流，还防止无功电流流过基于基底栅的寄生晶体管。
转换到状态f之后，控制电路单元163在预定时间t3将控制信号S3变为低电平，导致转换到状态a。响应从状态f到状态a的转换，第三开关元件SWC导通为导通状态。
由于电荷泵电路单元161用从电压调整电路102施加的电压Vo向电容相对较大的电容器充电，所以，一导通电源就产生大的冲击电流.由于在电荷泵电路单元161中，冲击电流流过电压调整电路102中的第一开关元件SWA1，SWA2、第二开关元件SWB1，SWB2、第三开关元件SWC、第四开关元件SWD和第五开关元件SWE，输出控制晶体管131，以及流过用于连接这些电容器的端子引线，所以，这些元件必须有高的电流偏差.然而，由于电流偏差较高的元件会导致元件尺寸变大，所以以IC芯片来实现时，要求大的芯片面积，造成成本升高.
为了解决这一问题，根据第三实施例的电源电路包含电压调整电路102，作为用于电荷泵电路103的输入电源。电压调整电路102设有电流限制电路122用来减小冲击电流，从而有可能实现IC芯片而不增大每个元件的尺寸。而且，即使在电荷泵电路103的输出端子CPOUT短路为地电压时，设在电压调整电路102中的短路保护电路单元123也可以保护电压调整电路102中的第一开关元件SWA1，SWA2、第二开关元件SWB1，SWB2、第三开关元件SWC、第四开关元件SWD、第五开关元件SWE和输出控制晶体管31等不受大电流影响。
第四实施例：
在第三实施例所示的电荷泵电路103中，由于电荷泵电路单元161中的开关元件均由MOS晶体管构成，所以形成寄生二极管。例如，第二开关元件SWB1和第四开关元件SWD形成有相关的寄生二极管D1、D2，如图37中虚线所示。因而，即使在电荷泵电路3的输出端子CPOUT因负载111的短路而处于地电压时，也从电压调整电路102施加输出电压Vo，造成电流流过寄生二极管D1、D2。
从上文可见，负载短路时电压调整电路102的输出电压Vo总计为寄生二极管D1的正向电压VF1、寄生二极管D2的正向电压VF2和如下计算的电压之和：
短路电流x(RF1+FR2+布线电阻)
使得输出电压Vo只降低到约2V，这里，RF1表示寄生二极管D1的DC电阻部件，RF2表示寄生二极管D2的DC电阻部件。如果电压调整电路102的输出电压Vo只降低到与上述负载短路时一样低的电压，短路保护电路单元123作用就不充分，从而连续从电压调整电路102流出大电流。为了有效地操作短路保护电路单元123，电压调整电路102的输出电压Vo应当降低到0V附近。本发明的第四实施例提供了这种解决上述问题的结构。
图38是概括说明根据本发明第四实施例的示例电源电路的框图。图38中，等同于图33中所示部件的部件用相同的参考数字表示，不再赘述。下文只描述与图33的差别。
图38所示的电源电路与图33所示的不同之处在于：设置开关电路170用来控制电压调整电路102的输出端子OUT与电荷泵电路103的输出端子CPOUT的连接。这就用图38中的电源电路101a代替了图33中的电源电路101。
开关电路170包含二极管171，二极管171与电荷泵电路103并联，使得电荷泵电路103的输入端子CPIN正向连接到输出端子CPOUT上。二极管171可以由MOS晶体管来实现，所述MOS晶体管将栅极和源极或者栅极和漏极相互连接以具有二极管特性。
当电荷泵电路103的输出电压低于施加到电荷泵电路103上的电压调整电路102的输出电压Vo时，电流流过二极管171，以便减小电荷泵电路103的输入电压和输出电压之间的差。以这种方式，当输出端子CPOUT处的电压降低到0V时，开关电路170可以将电压调整电路102的输出电压Vo降低到0V附近。因而，有可能有效地操作电压调整电路102中的短路保护电路单元123。
具体地说，当电荷泵电路103的输出电压比施加到电荷泵电路103上的电压调整电路102的输出电压Vo低了二极管171的正向电压VF71或更多时，二极管171导通.因而，当电荷泵电路103的输出端子CPOUT短路为0V时，电压调整电路102的输出电压Vo等于二极管171的正向电压VF71，造成短路保护电路单元123动作，以便防止连续从电压调整电路102流出大电流.当正向电压较小的肖特基二极管用于二极管171时，短路保护电路单元123更有效地动作，有可能在输出端子CPOUT短路为地电压时减小从电压调整电路102输出的电流.
图39是说明本发明第四实施例中另一示例电源电路的框图。图39中与图38中等同的部件用相同的参考数字表示，不再赘述。下文只描述与图39的差别。
图39中的开关电路180包含NMOS晶体管181、比较器182、恒定电压发生电路183和电阻器184、185。该NMOS晶体管181代替图38中的二极管171，使得可以相对于电荷泵电路103的输出电压，以任意方式设定NMOS晶体管181导通时的电压。
在开关电路180中，NMOS晶体管181连接在电荷泵电路103的输入端子CPIN和输出端子CPOUT之间。NMOS晶体管181将栅极连接到比较器182的输出端子。另一方面，电阻器184、185的串联电路连接在输出端子CPOUT和地电压之间。电荷泵电路103的输出电压由电阻184、185分割，得到的电压施加到比较器182的反相输入端子上。从恒定电压发生电路183向比较器182的非反相输入端子施加恒定电压Vr1。恒定电压Vr1设为小于输出电压Vo的电压。
在上述结构中，随着输出端子CPOUT处的电压降低到使电阻器184，185所分割的电压低于恒定电压Vr1，比较器182的输出端子从低电平升高到高电平，导通NMOS晶体管181。以这种方式，当电荷泵电路103的输出端子CPOUT短路时，开关电路180可以进一步降低电压调整电路102的输出电压Vo。此外，有可能任意地设定NMOS晶体管181导通时电荷泵电路103的输出电压。
或者，在图39中，可以将预定的恒定电压施加到NMOS晶体管181的栅极上，这种情况下，得到的开关电路180如图40所示。图40中与图39中等同的部件用相同的参考数字表示。
图40中，开关电路180包含NMOS晶体管181和恒定电压发生电路187，该恒定电压发生电路187产生输出到NMOS晶体管181的栅极的预定的恒定电压V。恒定电压Vr2设为低于电压调整电路102的输出电压Vo与NMOS晶体管181的阈值电压之和的电压。随着输出端子CPOUT处的电压降低到恒定电压Vr2以下，NMOS晶体管181导通。
如上所述，根据第四实施例的电源电路设有开关电路，其用于在输出端子CPOUT短路为地电压时，降低电压调整电路102的输出电压Vo。从上文可见，电压调整电路102的输出电压Vo可以随负载的短路而降低，造成短路保护电路单元123操作，用来防止从电压调整电路102连续流出大电流。
第四实施例中，为了便于理解描述，把开关电路外部连接到电荷泵电路103。应当理解为这只是一个实例，且本发明不限于所说明的特殊结构。或者，该开关电路可以设在电荷泵电路103中。
可以在上述教导的范围内进行多种附加的修改和变化。因而，可以理解为在所附的权利要求的范围内，本专利说明书的公开可以用本文中具体描述以外的形式来实践。
本专利的说明书基于日本专利局的在2002年4月18日提交的日本专利申请No.2002-116403、在2002年5月27日提交的No.2002-152846以及在2002年5月15日提交的No.2002-140442，引用全文作为参考。

Claims (4)

1.一种电荷泵电路，用于以比例系数来升高施加到正电源输入端子的输入电压，并从输出端子输出升高后的电压，所述电荷泵电路包含：
多个第一电容器，每个电容器由所述输入电压充电；
多个第一开关，每个第一开关用于在给所述第一电容器充电时，将相应的一个所述第一电容器的低电位侧连接到所述正电源输入端子；
多个第二开关，每个第二开关用于在给所述第一电容器充电时，将相应的一个所述第一电容器的高电位侧连接到所述输出端子；
多个第三开关元件，每个第三开关元件串联到所述的每个电容器上；
第四开关元件，将所述每个第一电容器和所述每个第三开关元件的串联电路的一端连接到所述正电源输入端子；
第五开关元件，将所述每个第一电容器和所述每个第三开关元件的串联电路的另一端连接到负电源输入端子；
第二电容器，由通过给所述每个第一电容器充电而产生的电压充电；和
控制电路，响应预定的时钟信号，控制所述每个第一开关元件、所述每个第二开关元件、所述每个第三开关元件、所述第四开关元件和所述第五开关元件，
其中，当所述第二电容器由充在所述各个第一电容器上的电压充电时，所述控制电路：响应所述时钟信号的信号电平改变，截止每个所述第一开关元件、每个所述第二开关元件、每个所述第三开关元件、所述第四开关元件和所述第五开关元件；在经过第一预定时间之后导通每个所述第二开关元件；在经过第二预定时间之后，导通每个所述第一开关元件；在经过第三预定时间之后截止每个所述第一开关元件和每个所述第二开关元件；在经过第四预定时间之后，导通所述第四开关元件和所述第五开关元件；并且在经过第五预定时间之后，导通每个所述第三开关元件。
2.根据权利要求1所述的电荷泵电路，其中：
所述每个第二开关元件包含一个MOS晶体管，该MOS晶体管在一个方向上将基底栅连接形成寄生二极管，在该方向上防止电流从所述第二电容器流到相应的一个所述第一电容器；和
所述第四开关元件包含一个MOS晶体管，该MOS晶体管在一个方向上将基底栅连接形成寄生二极管，在该方向上防止电流从所述第一电容器流到所述正电源输入端子。
3.根据权利要求1所述的电荷泵电路，其中：
每个所述第三开关元件包含一个MOS晶体管；
所述电荷泵电路还包含多个转换开关，每个转换开关用于将相应的一个所述MOS晶体管的基底栅连接到所述MOS晶体管的漏极或源极；和
所述控制电路响应所述预定的时钟信号，控制所述转换开关的转换。
4.根据权利要求1所述的电荷泵电路，其中，经过第四预定时间之后，所述控制电路控制每个所述转换开关转换基底栅的连接，以在一个方向上形成寄生二极管，在该方向上防止由施加到所述正电源输入端子的电压所产生的电流。
CN031368026A 2002-04-18 2003-04-18 电荷泵电路 Expired - Fee Related CN1452306B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP116403/2002 2002-04-18
JP116403/02 2002-04-18
JP2002116403A JP3911188B2 (ja) 2002-04-18 2002-04-18 チャージポンプ回路
JP140442/2002 2002-05-15
JP140442/02 2002-05-15
JP2002140442A JP2003333831A (ja) 2002-05-15 2002-05-15 電源供給回路
JP152846/02 2002-05-27
JP2002152846A JP3870122B2 (ja) 2002-05-27 2002-05-27 電源供給回路
JP152846/2002 2002-05-27

Publications (2)

Publication Number Publication Date
CN1452306A CN1452306A (zh) 2003-10-29
CN1452306B true CN1452306B (zh) 2010-05-05

Family

ID=29255098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN031368026A Expired - Fee Related CN1452306B (zh) 2002-04-18 2003-04-18 电荷泵电路

Country Status (2)

Country Link
US (4) US6853566B2 (zh)
CN (1) CN1452306B (zh)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853566B2 (en) * 2002-04-18 2005-02-08 Ricoh Company, Ltd. Charge pump circuit and power supply circuit
JP2004295465A (ja) * 2003-03-27 2004-10-21 Hitachi Ltd 計算機システム
JP3759134B2 (ja) * 2003-08-29 2006-03-22 ローム株式会社 電源装置
US7719343B2 (en) * 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
JP4150326B2 (ja) 2003-11-12 2008-09-17 株式会社リコー 定電圧回路
JP4362382B2 (ja) * 2004-01-23 2009-11-11 株式会社リコー 定電圧回路
US7034602B2 (en) * 2004-03-29 2006-04-25 Semiconductor Components Industries, L.L.C. Method of forming a floating charge pump and structure therefor
SE0401321D0 (sv) * 2004-05-25 2004-05-25 John Aakerlund Elektronisk stickpropp och adapterkabel, samt generellt elektroniskt brytelement i väggströmställare och elektroniska säkringar med överströmskydd för allström mm
KR101145059B1 (ko) * 2004-12-30 2012-05-11 인텔렉츄얼 벤처스 투 엘엘씨 Ｃｍｏｓ 이미지센서 및 그 구동방법
US8183824B2 (en) * 2005-06-10 2012-05-22 Integrated Memory Logic, Inc. Adaptive mode change for power unit
US7714515B2 (en) * 2005-06-10 2010-05-11 Integrated Memory Logic, Inc. LED driver system and method
KR100626394B1 (ko) * 2005-06-27 2006-09-20 삼성전자주식회사 플래시 메모리의 신뢰성 향상을 위한 스트링 선택 라인 및그라운드 선택 라인 바이어스 회로
CN100454736C (zh) * 2005-08-02 2009-01-21 蜜蜂工房半导体有限公司 电源装置
EP1758235A3 (en) * 2005-08-26 2013-07-10 TPO Displays Corp. Charge pump
CN100433515C (zh) * 2005-10-31 2008-11-12 中兴通讯股份有限公司 一种电荷泵装置
WO2007066587A1 (ja) * 2005-12-08 2007-06-14 Rohm Co., Ltd. チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器
KR101008509B1 (ko) * 2006-01-17 2011-01-17 브로드콤 코포레이션 파워 오버 이더넷 컨트롤러 집적 회로 아키텍처
US20070170834A1 (en) * 2006-01-25 2007-07-26 General Electric Company High output fluorescent lamp with improved phosphor layer
JP4688693B2 (ja) * 2006-02-22 2011-05-25 株式会社オートネットワーク技術研究所 電力供給制御装置
US8013663B2 (en) * 2006-03-01 2011-09-06 Integrated Memory Logic, Inc. Preventing reverse input current in a driver system
US8144125B2 (en) 2006-03-30 2012-03-27 Cypress Semiconductor Corporation Apparatus and method for reducing average scan rate to detect a conductive object on a sensing device
US8040142B1 (en) 2006-03-31 2011-10-18 Cypress Semiconductor Corporation Touch detection techniques for capacitive touch sense systems
JP4825584B2 (ja) * 2006-05-29 2011-11-30 パナソニック株式会社 チャージポンプ回路
JP4895694B2 (ja) * 2006-06-08 2012-03-14 ルネサスエレクトロニクス株式会社 電源回路
US7979168B2 (en) * 2006-07-25 2011-07-12 Silicon Laboratories Inc. Powered device including a multi-use detection resistor
EP1903653B1 (en) * 2006-08-31 2018-09-26 Avago Technologies General IP (Singapore) Pte. Ltd. Over-voltage protection for power and data applications
CN100463339C (zh) * 2006-08-31 2009-02-18 致新科技股份有限公司 在模式变换时改善输入噪声的多重模式电荷泵驱动电路
US7651239B2 (en) * 2006-09-19 2010-01-26 Eveready Battery Co., Inc. Intrinsically safe flashlight
US8547114B2 (en) 2006-11-14 2013-10-01 Cypress Semiconductor Corporation Capacitance to code converter with sigma-delta modulator
US8089288B1 (en) * 2006-11-16 2012-01-03 Cypress Semiconductor Corporation Charge accumulation capacitance sensor with linear transfer characteristic
JP5038706B2 (ja) * 2006-12-27 2012-10-03 ルネサスエレクトロニクス株式会社 昇圧回路
US7733160B2 (en) * 2007-01-29 2010-06-08 Seiko Epson Corporation Power supply circuit, display driver, electro-optical device, and electronic instrument
US7612605B2 (en) * 2007-02-12 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bootstrap voltage generating circuits
US8144126B2 (en) 2007-05-07 2012-03-27 Cypress Semiconductor Corporation Reducing sleep current in a capacitance sensing system
EP2147499B1 (en) * 2007-05-10 2016-08-17 Nxp B.V. Dc-to-dc converter comprising a reconfigurable capacitor unit
JP4359319B2 (ja) * 2007-05-23 2009-11-04 株式会社東芝 電源回路
US9500686B1 (en) 2007-06-29 2016-11-22 Cypress Semiconductor Corporation Capacitance measurement system and methods
US8169238B1 (en) 2007-07-03 2012-05-01 Cypress Semiconductor Corporation Capacitance to frequency converter
US8089289B1 (en) 2007-07-03 2012-01-03 Cypress Semiconductor Corporation Capacitive field sensor with sigma-delta modulator
US8570053B1 (en) 2007-07-03 2013-10-29 Cypress Semiconductor Corporation Capacitive field sensor with sigma-delta modulator
US20090066407A1 (en) * 2007-09-12 2009-03-12 Rochester Institute Of Technology Charge pump systems and methods thereof
JP5063299B2 (ja) * 2007-11-05 2012-10-31 株式会社リコー チャージポンプ回路の動作制御方法
KR100906644B1 (ko) * 2007-12-27 2009-07-07 주식회사 하이닉스반도체 반도체 메모리장치
US8525798B2 (en) 2008-01-28 2013-09-03 Cypress Semiconductor Corporation Touch sensing
US8319505B1 (en) 2008-10-24 2012-11-27 Cypress Semiconductor Corporation Methods and circuits for measuring mutual and self capacitance
US8358142B2 (en) 2008-02-27 2013-01-22 Cypress Semiconductor Corporation Methods and circuits for measuring mutual and self capacitance
US9104273B1 (en) 2008-02-29 2015-08-11 Cypress Semiconductor Corporation Multi-touch sensing method
US20090243705A1 (en) * 2008-03-28 2009-10-01 Taiwan Semiconductor Manufacturing Co., Ltd. High Voltage Tolerative Driver Circuit
US8068356B2 (en) * 2008-05-28 2011-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Low power one-shot boost circuit
EP2385616A2 (en) 2008-07-18 2011-11-09 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
JP5152761B2 (ja) * 2008-09-08 2013-02-27 トレックス・セミコンダクター株式会社 昇圧形スイッチング電源回路
US8321174B1 (en) 2008-09-26 2012-11-27 Cypress Semiconductor Corporation System and method to measure capacitance of capacitive sensor array
FR2945876B1 (fr) * 2009-05-19 2012-03-23 St Microelectronics Sa Dispositif de regulation d'un generateur a pompe de charges et procede de regulation correspondant
US8723827B2 (en) 2009-07-28 2014-05-13 Cypress Semiconductor Corporation Predictive touch surface scanning
CN101969265A (zh) * 2009-07-28 2011-02-09 联咏科技股份有限公司 电荷泵电路
EP2317519A1 (fr) * 2009-10-20 2011-05-04 STMicroelectronics Rousset SAS Circuit intégré comprenant une borne non dédié de réception d'une haute tension d'effacement programmation
JP5581907B2 (ja) 2010-09-01 2014-09-03 株式会社リコー 半導体集積回路及び半導体集積回路装置
JP5087670B2 (ja) 2010-11-01 2012-12-05 株式会社東芝 電圧発生回路
JP6103798B2 (ja) * 2010-12-22 2017-03-29 ミツミ電機株式会社 フライングキャパシタ式電圧検出回路及び電池保護用集積回路
US9413362B2 (en) 2011-01-18 2016-08-09 Peregrine Semiconductor Corporation Differential charge pump
US8686787B2 (en) 2011-05-11 2014-04-01 Peregrine Semiconductor Corporation High voltage ring pump with inverter stages and voltage boosting stages
JP5587253B2 (ja) * 2011-06-27 2014-09-10 ウィンボンド エレクトロニクス コーポレーション 昇圧回路
WO2013028956A1 (en) * 2011-08-25 2013-02-28 King Abdullah University Of Science And Technology High voltage charge pump
US8525581B2 (en) * 2011-11-14 2013-09-03 Robert Newton Rountree Power supply protection circuit and method
US9203299B2 (en) 2013-03-15 2015-12-01 Artic Sand Technologies, Inc. Controller-driven reconfiguration of switched-capacitor power converter
US8619445B1 (en) 2013-03-15 2013-12-31 Arctic Sand Technologies, Inc. Protection of switched capacitor power converter
US9246382B2 (en) * 2013-08-08 2016-01-26 Micron Technology, Inc. Charge pump including supply voltage-based control signal level
CN103592985A (zh) * 2013-11-11 2014-02-19 无锡普雅半导体有限公司 一种负电压调整电路
CN105553256B (zh) * 2016-02-25 2018-05-29 京东方科技集团股份有限公司 电荷泵电路和显示装置
CN109478843B (zh) 2016-07-15 2021-02-09 凌力尔特科技有限责任公司 用于驱动开关电容器转换器的系统和方法
JP6776724B2 (ja) * 2016-08-24 2020-10-28 セイコーエプソン株式会社 半導体装置、電源回路、及び、液晶表示装置
GB2558765B (en) * 2016-10-14 2022-05-11 Cirrus Logic Int Semiconductor Ltd Charge pump input current limiter
EP3319216A1 (en) * 2016-11-03 2018-05-09 GN Hearing A/S Switched capacitor dc-dc power converter
EP3477837A1 (en) * 2017-10-25 2019-05-01 ams AG Charge pump structure with regulated output voltage
CN107967021A (zh) * 2017-12-26 2018-04-27 华景传感科技（无锡）有限公司 一种mos管驱动电压的控制电路
CN109756107A (zh) * 2019-01-31 2019-05-14 深圳市爱协生科技有限公司 一种高效电荷泵电路结构
DE112021002811T5 (de) 2020-05-18 2023-03-02 Microchip Technology Incorporated Ladungspumpenzelle mit verbesserter latch-up-immuniität und ladungspumpen, die diese einschliessen, sowie verwandte systeme, verfahren und vorrichtungen

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461557A (en) * 1992-09-02 1995-10-24 Nec Corporation Voltage converting circuit and multiphase clock generating circuit used for driving the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807104A (en) * 1988-04-15 1989-02-21 Motorola, Inc. Voltage multiplying and inverting charge pump
JP2882366B2 (ja) 1996-06-26 1999-04-12 日本電気株式会社 突入電流制限型チャージポンプ昇圧回路
JP3475138B2 (ja) 1999-12-08 2003-12-08 三洋電機株式会社 チャージポンプ回路
US6438005B1 (en) * 2000-11-22 2002-08-20 Linear Technology Corporation High-efficiency, low noise, inductorless step-down DC/DC converter
KR100366636B1 (ko) * 2000-12-08 2003-01-09 삼성전자 주식회사 전하 펌프 전압 변환기
JP2003018822A (ja) * 2001-04-24 2003-01-17 Seiko Instruments Inc チャージポンプ用ラッシュカレント制限回路
US6853566B2 (en) * 2002-04-18 2005-02-08 Ricoh Company, Ltd. Charge pump circuit and power supply circuit
JP2004064937A (ja) * 2002-07-31 2004-02-26 Nec Corp チャージポンプ型昇圧回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461557A (en) * 1992-09-02 1995-10-24 Nec Corporation Voltage converting circuit and multiphase clock generating circuit used for driving the same

Also Published As

Publication number Publication date
US6853566B2 (en) 2005-02-08
US7233508B2 (en) 2007-06-19
US20050169021A1 (en) 2005-08-04
US7502239B2 (en) 2009-03-10
US20040004851A1 (en) 2004-01-08
US20060176718A1 (en) 2006-08-10
CN1452306A (zh) 2003-10-29
US7050315B2 (en) 2006-05-23
US20070297203A1 (en) 2007-12-27

Similar Documents

Publication Publication Date Title
CN1452306B (zh) 电荷泵电路
US7482796B2 (en) Switching regulator, power supply circuit and secondary cell charging circuit including the same
US6917240B2 (en) Reconfigurable topology for switching and charge pump negative polarity regulators
CN101098105A (zh) 升压电路
CN103023317B (zh) Dc/dc转换器
CN101860205B (zh) 调整器控制电路与操作其的方法以及切换调整器
US20050270086A1 (en) Charge pump power supply circuit
US20030179593A1 (en) Low ripple charge pump
US6734656B2 (en) Buck regulator with monolithic N- channel upper FET and pilot current sensing
JPH08275506A (ja) 電圧逓倍器および電圧ブースタ並びに電圧調整器
WO2006102930A1 (en) Electronic switch circuit, converter and method of operation
US20060132194A1 (en) Power MOSFET driver and method therefor
WO2009139430A1 (en) Step-down switching regulator
US6781890B2 (en) Nonvolatile memory and processing system
EP1568136B1 (en) Integrated floating power transfer device with logic level control and method
Pal et al. A 91.15% efficient 2.3–5-V input 10–35-V output hybrid boost converter for LED-driver applications
CN109716639B (zh) 电源电路
Palumbo et al. Improved behavioral and design model of an Nth-order charge pump
KR102634469B1 (ko) 벅-부스트 컨버터
JPH09154274A (ja) チャージポンプ回路
US7176748B2 (en) Charge pump circuit with a brief settling time and high output voltage regulation precision
CN1093336C (zh) 信号传输方法、信号传输电路及使用它的半导体集成电路
JP3726041B2 (ja) 昇圧回路およびその駆動方法
US7525369B2 (en) Semiconductor circuit apparatus with voltage boost
CN114024434A (zh) 一种用于电源管理芯片的软启动及漏电防护电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RICOH MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: RICOH CO. LTD.

Effective date: 20150331

TR01 Transfer of patent right

Effective date of registration: 20150331

Address after: Osaka

Patentee after: Ricoh Microelectronics Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Ricoh Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100505

Termination date: 20150418

EXPY Termination of patent right or utility model