JP2003333831A - 電源供給回路 - Google Patents

Abstract

(57)【要約】 【課題】 チャージポンプ回路に流れる突入電流を制限
し、保護回路が作動開始する出力電流値を正確に設定す
ることによって、電流変動の大きい負荷に対する電源供
給を行うことができると共に電源電圧の変動による影響
を受けないようにすることができ、負荷が接地電圧に短
絡された場合にシステムの安全性を保証することができ
る、チャージポンプ回路を使用した電源供給回路を得
る。 【解決手段】 チャージポンプ回路３の入力電源として
定電圧回路２を備え、該定電圧回路２に電流制限回路部
２２を備えると共に、チャージポンプ回路３の出力端Ｃ
ＰＯＵＴが接地電圧に短絡した場合に作動する短絡保護
回路部２３を、チャージポンプ回路３の入力電源である
定電圧回路２に備えるようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、チャージポンプ回
路を使用した電源供給回路に関し、特に、消費電流の変
動が大きい負荷に使用する際の信頼性を向上させること
ができると共に電源電圧の変動の影響を受けにくくする
ことができ、負荷が接地電圧に短絡された場合にシステ
ムの安全性を保証することができる、チャージポンプ回
路を使用した電源供給回路に関するものである。

【０００２】

【従来の技術】電源電圧より高い電圧を必要とする場合
は、電源供給回路として、主にインダクタンスを利用し
たＤＣ−ＤＣコンバータが使用されている。ＤＣ−ＤＣ
コンバータは、任意の電圧を発生させることができ、し
かも消費電流の大きい負荷に効率よく電力を供給できる
ため、多くの用途に使用されている。しかし、ＤＣ−Ｄ
Ｃコンバータは、トランスやコイル等の部品が必要なた
め、小型化を図ることが困難であり、ＤＣ−ＤＣコンバ
ータのすべてを半導体集積回路に集積することができな
かった。

【０００３】そのため、比較的消費電流の小さい負荷に
電源を供給する場合には、小型化が可能で高効率なチャ
ージポンプ回路が電源供給回路に使用されていた。しか
し、チャージポンプ回路は、直流電源からの電源電圧で
充電したコンデンサの電圧を加算して昇圧するため、チ
ャージポンプ回路の出力電圧は電源電圧に大きく依存す
る。また、直流電源に電池を使用した場合は、電池電圧
の低下に伴って、チャージポンプ回路の出力電圧は、電
池電圧の低下電圧に昇圧倍率を乗じた電圧分低下するた
め、急速に低下するという問題があった。

【０００４】また、前述したようにチャージポンプ回路
は、比較的消費電流の小さい負荷に使用されており、し
かも、コンデンサに充電した電荷を負荷に供給するた
め、負荷への過電流に対する保護回路は設けられていな
かった。更に、チャージポンプ回路には比較的大きな容
量のコンデンサで構成されているため、電源オン時に大
きな突入電流が発生するという問題があった。

【０００５】このような、突入電流を抑制する方法とし
ては、図９に示すように、直流電源１１０とチャージポ
ンプ回路１０２の入力端との間に抵抗１０１を挿入して
電源の出力インピーダンスを大きくし、大きな突入電流
が流れないようにする方法があった。しかし、このよう
な方法では、抵抗１０１に常時電流が流れるため、抵抗
１０１による電圧降下が発生し、チャージポンプ回路１
０２の出力電圧ＣＰＯＵＴが所定の電圧まで上昇せず、
更に、抵抗１０１によって電力変換効率の低下を招く等
の問題があった。

【０００６】このような問題を改善する方法が、特開平
１０−１４２１８号公報に開示されている。特開平１０
−１４２１８号公報では、図１０で示すように、コンデ
ンサの充電時にオンするスイッチ手段にＰチャネル形Ｍ
ＯＳトランジスタ１１１を使用し、該Ｐチャネル形ＭＯ
Ｓトランジスタ１１１のゲートに、チャージポンプ回路
の出力電圧を反転した電圧に応じた電圧を印加してい
る。このため、チャージポンプ回路の電圧が低い場合
は、Ｐチャネル形ＭＯＳトランジスタ１１１のインピー
ダンスが大きいため、大きな突入電流が流れることを防
止することができる。

【０００７】また、チャージポンプ回路の電圧が上昇す
るにしたがって、Ｐチャネル形ＭＯＳトランジスタ１１
１のインピーダンスが小さくなり、チャージポンプ回路
の出力電圧が所定値に達するまでに、Ｐチャネル形ＭＯ
Ｓトランジスタ１１１は完全にオンするようにしてい
る。このことから、図９のような抵抗１０１を挿入する
ことによる電力ロスも小さくすることができる。

【０００８】

【発明が解決しようとする課題】しかし、特開平１０−
１４２１８号公報では、チャージポンプ回路の出力電圧
が小さいときは、コンデンサへの充電電流が小さいた
め、チャージポンプ回路の立ち上がり時間が長くなると
いう問題が考えられる。また、出力端からの過電流や負
荷短絡等でチャージポンプ回路の出力電圧が低下した場
合は、Ｐチャネル形ＭＯＳトランジスタ１１１から流れ
る電流が小さくなるが、どの程度の負荷電流でＰチャネ
ル形ＭＯＳトランジスタ１１１の出力電流が減少し始め
るかが分からないため、電流変動の大きい負荷に使用し
難いという問題が考えられる。更に、チャージポンプ回
路の出力電圧が、電源電圧に大きく依存するという問題
は依然解決されていない。

【０００９】本発明は、上記のような問題を解決するた
めになされたものであり、チャージポンプ回路に流れる
突入電流を制限し、保護回路が作動開始する出力電流値
を正確に設定することによって、電流変動の大きい負荷
に対する電源供給を行うことができると共に電源電圧の
変動による影響を受けないようにすることができる、チ
ャージポンプ回路を使用した電源供給回路を得ることを
目的とする。

【００１０】

【課題を解決するための手段】この発明に係る電源供給
回路は、チャージポンプ回路で生成して出力される所定
の電圧を負荷に供給する電源供給回路において、直流電
源から供給される電源電圧Ｖｅから所定の定電圧Ｖａを
生成して前記チャージポンプ回路に出力する定電圧回路
を備え、該定電圧回路は、前記直流電源から供給される
電源電圧Ｖｅから所定の定電圧Ｖａを生成して前記チャ
ージポンプ回路に出力する定電圧回路部と、該定電圧回
路部から出力される電流が所定値ｉａを超えないように
該定電圧回路部に対して出力電流の制限を行う電流制限
回路部とを有するものである。

【００１１】また、前記定電圧回路は、定電圧回路部か
ら出力される電圧値が所定の定電圧Ｖａから低下するに
したがって同時に低下するように、定電圧回路部から出
力される電流を制限し、定電圧回路部の出力電圧が定電
圧Ｖａのときの該電流制限値が所定値ｉｃとなり、定電
圧回路部の出力電圧が接地電圧のときの該電流制限値が
所定値ｉｂとなるフの字特性を有する短絡保護回路部を
備えるようにしてもよい。

【００１２】一方、この発明に係る電源供給回路は、チ
ャージポンプ回路で生成して出力される所定の電圧を負
荷に供給する電源供給回路において、直流電源から供給
される電源電圧Ｖｅから所定の定電圧Ｖａを生成して前
記チャージポンプ回路に出力する定電圧回路を備え、該
定電圧回路は、前記直流電源から供給される電源電圧Ｖ
ｅから所定の定電圧Ｖａを生成して前記チャージポンプ
回路に出力する定電圧回路部と、該定電圧回路部から出
力される電圧値が所定の定電圧Ｖａから低下するにした
がって同時に低下するように、定電圧回路部から出力さ
れる電流を制限し、該定電圧回路部の出力電圧が定電圧
Ｖａのときの該電流制限値が所定値ｉｃとなり、定電圧
回路部の出力電圧が接地電圧のときの該電流制限値が所
定値ｉｂとなるフの字特性を有する短絡保護回路部とを
有するものである。

【００１３】また、前記チャージポンプ回路の出力電圧
が、該チャージポンプ回路の入力電圧となる前記定電圧
回路の出力電圧よりも低下すると、該定電圧回路の出力
端と該チャージポンプ回路の出力端を接続してチャージ
ポンプ回路をバイパスするスイッチング回路を備えるよ
うにした。

【００１４】具体的には、前記スイッチング回路は、定
電圧回路の出力端からチャージポンプ回路の出力端の方
向が順方向となるように接続されたダイオードからなる
ようにした。

【００１５】この場合、前記ダイオードは、ショットキ
バリアダイオードであってもよい。

【００１６】一方、前記スイッチング回路は、前記定電
圧回路の出力端と前記チャージポンプ回路の出力端との
間に接続されたトランジスタと、前記チャージポンプ回
路の出力電圧を検出して、チャージポンプ回路の出力電
圧が所定値以下になると前記トランジスタをオンさせ
る、該トランジスタのスイッチング制御を行う制御回路
部とを備えるようにしてもよい。

【００１７】また、前記スイッチング回路は、前記定電
圧回路の出力端と前記チャージポンプ回路の出力端との
間に接続されたトランジスタと、前記チャージポンプ回
路の出力端が接地電圧に短絡された際の前記定電圧回路
の出力電圧に該トランジスタのしきい値電圧を加えた値
よりも小さい所定の定電圧Ｖｒ２を生成して、該トラン
ジスタの制御信号入力端に出力する定電圧発生回路部と
を備えるようにしてもよい。

【００１８】

【発明の実施の形態】次に、図面に示す実施の形態に基
づいて、本発明を詳細に説明する。 第１の実施の形態．図１は、本発明の第１の実施の形態
における電源供給回路の例を示した概略のブロック図で
ある。図１における電源供給回路１は、電池等の直流電
源１０から入力端ＩＮに入力された電源電圧Ｖｅから所
定の定電圧Ｖａを生成して出力端ＯＵＴから出力電圧Ｖ
ｏとして出力する定電圧回路２と、該定電圧回路２から
入力端ＣＰＩＮに入力された出力電圧Ｖｏを昇圧して出
力端ＣＰＯＵＴから出力するチャージポンプ回路３とで
構成されている。チャージポンプ回路３の出力端ＣＰＯ
ＵＴには、負荷１１が接続されている。

【００１９】定電圧回路２は、入力端ＩＮに入力された
電源電圧Ｖｅから所定の定電圧Ｖａを生成して出力端Ｏ
ＵＴから出力電圧Ｖｏとして出力する定電圧回路部２１
と、出力端ＯＵＴから出力される電流ｉｏが所定値ｉａ
を超えないように定電圧回路部２１に対して出力電流ｉ
ｏの制限を行う電流制限回路部２２と、定電圧回路部２
１から出力される電圧値が所定の定電圧Ｖａから低下す
るにしたがって同時に低下するように、定電圧回路部２
１から出力される電流を制限し、定電圧回路部２１の出
力電圧が定電圧Ｖａのときの該電流制限値が所定値ｉｃ
となり、定電圧回路部２１の出力電圧が接地電圧のとき
の該電流制限値が所定値ｉｂとなるフの字特性を有する
短絡保護回路部２３とを備えている。

【００２０】定電圧回路部２１は、ゲート電圧に応じて
出力端ＯＵＴから出力される電流を制御するＰチャネル
形ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと
呼ぶ）からなる出力制御用トランジスタ３１と、該出力
制御用トランジスタ３１の動作制御を行う誤差増幅器３
２と、所定の基準電圧Ｖｒを生成して出力する基準電圧
発生回路３３と、出力電圧Ｖｏを分圧する抵抗３４及び
抵抗３５の直列回路と、コンデンサ３６とで構成されて
いる。誤差増幅器３２は、出力電圧Ｖｏが抵抗３４と抵
抗３５で分圧された電圧Ｖｄの基準電圧Ｖｒに対する誤
差を増幅し出力して出力制御用トランジスタ３１の動作
制御を行う。出力制御用トランジスタ３１のドレイン電
圧はコンデンサ３６で安定化され、出力端ＯＵＴから定
電圧Ｖａの出力電圧Ｖｏが出力される。

【００２１】電流制限回路部２２は、ＰＭＯＳトランジ
スタ４１〜４３と、Ｎチャネル形ＭＯＳトランジスタ
（以下、ＮＭＯＳトランジスタと呼ぶ）４４，４５と、
抵抗４６とで構成されている。電源電圧Ｖｅと接地電圧
との間には、ＰＭＯＳトランジスタ４１，４２及びＮＭ
ＯＳトランジスタ４４が直列に接続されており、ＮＭＯ
Ｓトランジスタ４４及び４５は、カレントミラー回路を
形成している。ＰＭＯＳトランジスタ４１のゲートは、
誤差増幅器３２の出力端に接続されており、ＰＭＯＳト
ランジスタ４２のゲートは、後述する短絡保護回路部２
３における演算増幅器５４の出力端に接続されている。
また、電源電圧Ｖｅと接地電圧との間には、抵抗４６と
ＮＭＯＳトランジスタ４５が直列に接続されており、該
接続部はＰＭＯＳトランジスタ４３のゲートに接続され
ている。ＰＭＯＳトランジスタ４３は、電源電圧Ｖｅと
出力制御用トランジスタ３１のゲートとの間に接続され
ている。

【００２２】一方、短絡保護回路部２３は、ＰＭＯＳト
ランジスタ５１，５２と、演算増幅器５３，５４と、抵
抗５５とで構成され、演算増幅器５３の非反転入力端に
は所定のオフセット電圧が設けられており、該オフセッ
ト電圧によって所定の電流値ｉｂが決まる。ＩＣ化した
場合における該オフセット電圧の実現方法としては、演
算増幅器５３において、差動入力に使用するトランジス
タのサイズが異なるようにしたり、該トランジスタのド
レイン抵抗の値を変えたりすることで、容易に実現する
ことができる。

【００２３】電源電圧Ｖｅと接地電圧との間には、ＰＭ
ＯＳトランジスタ５１，５２及び抵抗５５が直列に接続
されており、ＰＭＯＳトランジスタ５１のゲートは、誤
差増幅器３２の出力端に接続され、ＰＭＯＳトランジス
タ５２のゲートは、演算増幅器５４の出力端に接続され
ている。演算増幅器５３において、非反転入力端はＰＭ
ＯＳトランジスタ５２と抵抗５５との接続部に接続され
て抵抗５５の両端電圧Ｖ１が入力され、反転入力端には
分圧電圧Ｖｄが入力されている。演算増幅器５３の出力
端は、出力制御用トランジスタ３１のゲートに接続され
ている。

【００２４】また、演算増幅器５４において、非反転入
力端には出力電圧Ｖｏが入力され、反転入力端にはＰＭ
ＯＳトランジスタ５１のドレイン電圧が入力されてい
る。演算増幅器５４は、ＰＭＯＳトランジスタ５１のド
レイン電圧が出力電圧Ｖｏと同じになるように、ＰＭＯ
Ｓトランジスタ４２及び５２の動作制御を行う。ここ
で、ＰＭＯＳトランジスタ５２に対するＰＭＯＳトラン
ジスタ４２のゲートサイズの比が、ＰＭＯＳトランジス
タ５１に対するＰＭＯＳトランジスタ４１のゲートサイ
ズの比と同じになるように各ＰＭＯＳトランジスタを形
成する。このようにすることにより、演算増幅器５４
は、ＰＭＯＳトランジスタ４２の動作制御を行って、Ｐ
ＭＯＳトランジスタ４１のドレイン電圧を出力電圧Ｖｏ
と同じになるようにすることができる。

【００２５】このような構成において、電流制限回路部
２２及び短絡保護回路部２３の動作例について説明す
る。まず、電流制限回路部２２において、ＰＭＯＳトラ
ンジスタ４１のゲートは、出力制御用トランジスタ３１
のゲートと共通接続されている。このため、ＰＭＯＳト
ランジスタ４１は、出力制御用トランジスタ３１から出
力される電流に比例した電流をＰＭＯＳトランジスタ４
２を介してカレントミラー回路の入力側トランジスタを
なすＮＭＯＳトランジスタ４４に出力する。

【００２６】このことから、出力制御用トランジスタ３
１から出力される電流に応じた電流が抵抗４６に流れ、
電源電圧Ｖｅから該抵抗４６による電圧降下した電圧が
ＰＭＯＳトランジスタ４３のゲートに入力される。ＰＭ
ＯＳトランジスタ４３がオンすると、出力制御用トラン
ジスタ３１のゲート電圧が上昇し、定電圧回路部２１か
らの出力電流ｉｏが所定の電流値ｉａを超えないように
制限される。定電圧回路２が定電圧回路部２１と電流制
限回路部２２とで構成されている場合は、出力電圧Ｖｏ
と出力電流ｉｏとの関係は、図２で示すようになる。

【００２７】次に、短絡保護回路部２３において、ＰＭ
ＯＳトランジスタ５１のゲートは、出力制御用トランジ
スタ３１のゲートと共通接続されている。このため、Ｐ
ＭＯＳトランジスタ５１は、出力制御用トランジスタ３
１から出力される電流に比例した電流をＰＭＯＳトラン
ジスタ５２を介して抵抗５５に出力する。演算増幅器５
３は、電圧Ｖ１が分圧電圧Ｖｄ以上になる、すなわち出
力電流ｉｏが所定の電流値ｉｃ以上になると、出力制御
用トランジスタ３１のゲート電圧を上昇させて出力電流
ｉｏを低下させると共に出力電圧Ｖｏを低下させ、分圧
電圧Ｖｄが電圧Ｖ１と同じになるように出力制御用トラ
ンジスタ３１の動作制御を行う。定電圧回路２が定電圧
回路部２１と短絡保護回路部２３とで構成されている場
合は、出力電圧Ｖｏと出力電流ｉｏとの関係は、図３で
示すようなフの字特性になる。

【００２８】また、定電圧回路２が、図１で示すように
定電圧回路部２１、電流制限回路部２２及び短絡保護回
路部２３で構成されている場合は、短絡保護回路部２３
が作動を開始する電流値ｉｃを、電流制限回路部２２の
制限電流値ｉａよりもやや大きくなるように設定するこ
とにより、出力電圧Ｖｏと出力電流ｉｏとの関係は、図
４で示すような特性になる。図４から分かるように、最
初に電流制限回路部２２が作動し、定電圧回路部の出力
電圧Ｖｏが、短絡保護回路部２３のフの字特性のカーブ
と交わるところから、短絡保護回路部２３が作動するよ
うになる。出力電圧Ｖｏが０Ｖになっても、出力端ＯＵ
Ｔからは、演算増幅器５３の入力オフセット電圧で決ま
る電流ｉｂが出力電流ｉｏとして流れる。

【００２９】次に、図５は、図１のチャージポンプ回路
３の回路例を示した図である。図５において、チャージ
ポンプ回路３は、定電圧回路２から入力された電圧Ｖｏ
を１.５倍に昇圧して出力するチャージポンプ回路部６
１と、所定の周波数（１００ｋＨｚ〜１ＭＨｚ）のクロ
ック信号ＣＬＫを生成して出力するクロック信号発生回
路部６２と、該クロック信号発生回路部６２から入力さ
れたクロック信号ＣＬＫを基にしてチャージポンプ回路
部６１の昇圧動作の制御を行う制御回路部６３とを備え
ている。

【００３０】チャージポンプ回路部６１は、同じ容量の
２個のコンデンサ（以下、フライバックコンデンサと呼
ぶ）ＦＣ１，ＦＣ２と、チャージポンプ回路部６１の出
力電圧を安定化させるコンデンサ（以下、キャッチアッ
プコンデンサと呼ぶ）Ｃ１と、ＰＭＯＳトランジスタか
らなる第１スイッチ素子ＳＷＡ１，ＳＷＡ２、第２スイ
ッチ素子ＳＷＢ１，ＳＷＢ２、第３スイッチ素子ＳＷＣ
及び第４スイッチ素子ＳＷＤとを備えている。更に、チ
ャージポンプ回路部６１は、ＮＭＯＳトランジスタから
なる第５スイッチ素子ＳＷＥと、入力された制御信号Ｓ
６に応じて切り換わる切り換えスイッチＳＷＦとを備え
ている。

【００３１】第１スイッチ素子ＳＷＡ１，ＳＷＡ２の各
ゲートには、制御回路部６３からの制御信号Ｓ１がそれ
ぞれ入力され、第２スイッチ素子ＳＷＢ１，ＳＷＢ２の
各ゲートには、制御回路部６３からの制御信号Ｓ２がそ
れぞれ入力されている。また、第３スイッチ素子ＳＷＣ
のゲートには、制御回路部６３からの制御信号Ｓ３が入
力され、第４スイッチ素子ＳＷＤのゲートには、制御回
路部６３からの制御信号Ｓ４が入力され、切り換えスイ
ッチＳＷＦには、制御回路部６３からの制御信号Ｓ６が
入力されている。

【００３２】制御回路部６３は、クロック信号ＣＬＫが
ハイ（Ｈｉｇｈ）レベルである状態ａでは、制御信号Ｓ
１，Ｓ２，Ｓ５，Ｓ６をそれぞれハイレベルにし、制御
信号Ｓ３，Ｓ４をロー（Ｌｏｗ）レベルにしている。こ
のような状態では、第１スイッチ素子ＳＷＡ１，ＳＷＡ
２及び第２スイッチ素子ＳＷＢ１，ＳＷＢ２がそれぞれ
オフして遮断状態であり、第３スイッチ素子ＳＷＣ、第
４スイッチ素子ＳＷＤ及び第５スイッチ素子ＳＷＥがそ
れぞれオンして導通状態である。更に、切り換えスイッ
チＳＷＦは、第３スイッチ素子ＳＷＣにおいてサブスト
レートゲート（バックゲート）をソースに接続する。こ
のような状態ａでは、直列に接続された各フライバック
コンデンサＦＣ１，ＦＣ２が入力された電圧Ｖｏで充電
されるため、各フライバックコンデンサＦＣ１，ＦＣ２
は電圧Ｖｏの１／２の電圧にそれぞれ充電される。

【００３３】次に、制御回路部６３は、クロック信号Ｃ
ＬＫがローレベルに立ち下がると、直ちに、制御信号Ｓ
３及びＳ４をハイレベルに立ち上げると共に制御信号Ｓ
５及びＳ６をローレベルに立ち下げて、状態ｂに遷移さ
せる。状態ａから状態ｂに遷移すると、第３スイッチ素
子ＳＷＣ、第４スイッチ素子ＳＷＤ及び第５スイッチ素
子ＳＷＥがそれぞれオフして遮断状態になる。同時に、
切り換えスイッチＳＷＦは、第３スイッチ素子ＳＷＣの
サブストレートゲートをドレインに接続する。状態ｂで
は、すべてのスイッチ素子はオフして遮断状態になるこ
とから、フライバックコンデンサＦＣ１，ＦＣ２は、そ
れぞれ電圧Ｖｏの１／２の電圧に充電されたままであ
る。

【００３４】次に、制御回路部６３は、クロック信号Ｃ
ＬＫがローレベルに立ち下がってから、所定時間ｔ１後
に制御信号Ｓ２を立ち下げて、状態ｃに遷移させる。状
態ｂから状態ｃに遷移すると、第２スイッチ素子ＳＷＢ
１，ＳＷＢ２がそれぞれオンして導通状態になる。状態
ｃでは、第２スイッチ素子ＳＷＢ１，ＳＷＢ２がそれぞ
れオンし、他のスイッチ素子はそれぞれオフとなり、フ
ライバックコンデンサＦＣ１，ＦＣ２の各高電位側がそ
れぞれ出力端ＣＰＯＵＴに接続される。このとき、キャ
ッチアップコンデンサＣ１の電圧が電圧Ｖｏよりも大き
い場合、第４スイッチ素子ＳＷＤのドレイン電圧はソー
ス電圧よりも大きくなるが、第４スイッチ素子ＳＷＤの
サブストレートゲートはドレイン側に接続されているた
め、第４スイッチ素子ＳＷＤの寄生ダイオードを介して
電流が流れることはない。

【００３５】また、第３スイッチ素子ＳＷＣにおいて、
ドレイン電圧はキャッチアップコンデンサＣ１の電圧と
等しくなり、ソース電圧はキャッチアップコンデンサＣ
１の電圧よりもＶｏ／２低下した電圧になる。このた
め、第３スイッチ素子ＳＷＣにおいて、ドレイン電圧が
ソース電圧よりも大きくなるが、切り換えスイッチＳＷ
Ｆによって、第３スイッチ素子ＳＷＣのサブストレート
ゲートをドレイン側に接続しているため、第３スイッチ
素子ＳＷＣの寄生ダイオードを介して電流が流れること
はない。

【００３６】また、制御回路部６３は、状態ｃに遷移し
てから所定時間ｔ２後に制御信号Ｓ１を立ち下げて、状
態ｄに遷移させる。状態ｃから状態ｄに遷移すると、第
１スイッチ素子ＳＷＡ１，ＳＷＡ２がそれぞれオンして
導通状態になる。状態ｄでは、第１スイッチ素子ＳＷＡ
１，ＳＷＡ２及び第２スイッチ素子ＳＷＢ１，ＳＷＢ２
がそれぞれオンし、第３スイッチ素子ＳＷＣ、第４スイ
ッチ素子ＳＷＤ及び第５スイッチ素子ＳＷＥがそれぞれ
オフしている。

【００３７】このため、各フライバックコンデンサＦＣ
１，ＦＣ２の低電位側が入力端ＣＰＩＮに接続される。
このことから、各フライバックコンデンサＦＣ１，ＦＣ
２の高電位側の電圧は、それぞれ電圧Ｖｏの１.５倍の
電圧になる。該電圧でキャッチアップコンデンサＣ１は
充電され、キャッチアップコンデンサＣ１の電圧も電圧
Ｖｏの１.５倍の電圧まで上昇する。

【００３８】次に、制御回路部６３は、クロック信号Ｃ
ＬＫがハイレベルに立ち上がると、直ちに、制御信号Ｓ
１及びＳ２をハイレベルに立ち上げて、状態ｅに遷移さ
せる。状態ｄから状態ｅに遷移すると、第１スイッチ素
子ＳＷＡ１，ＳＷＡ２及び第２スイッチ素子ＳＷＢ１，
ＳＷＢ２がそれぞれオフして遮断状態になる。状態ｅで
は、すべてのスイッチ素子はオフし、フライバックコン
デンサＦＣ１，ＦＣ２は、キャッチアップコンデンサＣ
１に電荷を供給したため、充電電圧が電圧Ｖｏの１／２
の電圧よりも低下している。

【００３９】次に、制御回路部６３は、クロック信号Ｃ
ＬＫがハイレベルに立ち上がってから、所定時間ｔ３後
に制御信号Ｓ４を立ち下げると共に制御信号Ｓ５及びＳ
６をそれぞれ立ち上げて、状態ｆに遷移させる。状態ｅ
から状態ｆに遷移すると、第４スイッチ素子ＳＷＤ及び
第５スイッチ素子ＳＷＥがそれぞれオンして導通状態に
なる。また、切り換えスイッチＳＷＦは、第３スイッチ
素子ＳＷＣのサブストレートゲートをソースに接続す
る。

【００４０】状態ｆでは、第４スイッチ素子ＳＷＤ及び
第５スイッチ素子ＳＷＥがそれぞれオンすることで、フ
ライバックコンデンサＦＣ１の高電圧側は電圧Ｖｏと同
電圧になるため、逆にフライバックコンデンサＦＣ１の
低電圧側はＶｏ／２よりも少し高い電圧になる。また、
フライバックコンデンサＦＣ２は、低電圧側は接地電圧
になるため、逆に高電圧側はＶｏ／２よりも少し低い電
圧になる。このことから、第３スイッチ素子ＳＷＣのソ
ース電圧はドレイン電圧より高くなるため、第３スイッ
チ素子ＳＷＣのサブストレートゲートは、切り換えスイ
ッチＳＷＦによってドレイン側からソース側に切り換え
て接続され、第３スイッチ素子ＳＷＣの各寄生ダイオー
ドによる無効電流の発生を防止すると同時に、サブスト
レートゲートをベースとする寄生トランジスタを介して
流れる無効電流の発生を防止する。

【００４１】また、制御回路部６３は、状態ｆに遷移し
てから所定時間ｔ４後に制御信号Ｓ３を立ち下げて、状
態ａに遷移させる。状態ｆから状態ａに遷移すると、第
３スイッチ素子ＳＷＣがオンして導通状態になる。

【００４２】チャージポンプ回路部６１は、定電圧回路
２から入力される電圧Ｖｏで比較的容量の大きいコンデ
ンサを充電するため、電源投入時に大きな突入電流が発
生する。該突入電流は、チャージポンプ回路部６１の第
１スイッチ素子ＳＷＡ１，ＳＷＡ２、第２スイッチ素子
ＳＷＢ１，ＳＷＢ２、第３スイッチ素子ＳＷＣ、第４ス
イッチ素子ＳＷＤ及び第５スイッチ素子ＳＷＥ、定電圧
回路２の出力制御用トランジスタ３１、並びにコンデン
サを接続する端子のリードワイヤにも流れるため、これ
らの素子の電流許容量を大きくする必要があった。しか
し、電流許容量を大きくするには素子のサイズを大きく
する必要があり、ＩＣ化を図る場合にはチップ面積が大
きくなり、コストアップの要因となる。

【００４３】そこで、本第１の実施の形態１における電
源供給回路は、チャージポンプ回路３の入力電源として
定電圧回路２を備え、該定電圧回路２に電流制限回路部
２２を備えることにより、突入電流を低減させ、各素子
のサイズを大きくすることなく、ＩＣ化を図ることがで
きる。更に、チャージポンプ回路３の出力端ＣＰＯＵＴ
が接地電圧に短絡した場合においても、入力電源である
定電圧回路２に短絡保護回路部２３を備えることによ
り、第１スイッチ素子ＳＷＡ１，ＳＷＡ２、第２スイッ
チ素子ＳＷＢ１，ＳＷＢ２、第３スイッチ素子ＳＷＣ、
第４スイッチ素子ＳＷＤ、第５スイッチ素子ＳＷＥ及び
定電圧回路２の出力制御用トランジスタ３１等を大電流
から保護することができる。

【００４４】第２の実施の形態．前記第１の実施の形態
で示したチャージポンプ回路３の場合、チャージポンプ
回路部６１の各スイッチ素子はＭＯＳトランジスタで構
成されているため、寄生ダイオードが形成されている。
例えば、第２スイッチ素子ＳＷＢ１と第４スイッチ素子
ＳＷＤには、図５の点線で示すような寄生ダイオードＤ
１及びＤ２が対応して形成されている。このため、負荷
１１が短絡した場合等において、チャージポンプ回路３
の出力端ＣＰＯＵＴが接地電圧になったときでも、定電
圧回路２から出力電圧Ｖｏが入力されており寄生ダイオ
ードＤ１及びＤ２を介して電流が流れる。

【００４５】このことから、負荷短絡時における定電圧
回路２の出力電圧Ｖｏは、寄生ダイオードＤ１の順方向
電圧ＶＦ１と寄生ダイオードＤ２の順方向電圧ＶＦ２と
を加算した電圧に、短絡電流×(ＲＦ１＋ＲＦ２＋配線
抵抗)で算出される電圧を加えた電圧になり、２Ｖ程度
までしか下がらない。なお、ＲＦ１は寄生ダイオードＤ
１の直流抵抗成分であり、ＲＦ２は寄生ダイオードＤ２
の直流抵抗成分である。このように、負荷短絡時に定電
圧回路２の出力電圧Ｖｏがこのような電圧までしか低下
しないと、短絡保護回路部２３が十分に作用せず、定電
圧回路２から大きな電流が流れ続けるという問題が発生
する。そこで、短絡保護回路部２３を有効に働かせるた
めに、負荷短絡時に定電圧回路２の出力電圧Ｖｏを０Ｖ
近くまで低下させるようにしてもよく、このようにした
ものを本発明の第２の実施の形態とする。

【００４６】図６は、本発明の第２の実施の形態におけ
る電源供給回路の例を示した図である。なお、図６で
は、図１と同じものは同じ符号で示し、ここではその説
明を省略すると共に図１との相違点のみ説明する。図６
における図１との相違点は、定電圧回路２の出力端ＯＵ
Ｔとチャージポンプ回路３の出力端ＣＰＯＵＴとの接続
制御を行うスイッチング回路７０を設けたことにあり、
これに伴って、図１の電源供給回路１を電源供給回路１
ａにしたことにある。

【００４７】スイッチング回路７０は、チャージポンプ
回路３の入力端ＣＰＩＮから出力端ＣＰＯＵＴの方向が
順方向になるようにチャージポンプ回路３に並列に接続
されたダイオード７１からなる。なお、ダイオード７１
を、ゲートとソース、又はゲートとドレインが接続され
たＭＯＳトランジスタで形成するようにしてもよく、ダ
イオードの特性を有する回路で形成するようにしてもよ
い。

【００４８】チャージポンプ回路３の出力電圧が、該チ
ャージポンプ回路３の入力電圧である定電圧回路２の出
力電圧Ｖｏよりも低下した場合は、ダイオード７１を介
して電流が流れ、チャージポンプ回路３の入力電圧と出
力電圧との差が小さくなるようにする。このようにする
ことで、スイッチング回路７０は、出力端ＣＰＯＵＴが
０Ｖまで低下した場合に、定電圧回路２の出力電圧Ｖｏ
も０Ｖ近辺まで低下させることができる。このため、定
電圧回路２内の短絡保護回路部２３を有効に働かせるこ
とができる。

【００４９】すなわち、チャージポンプ回路３の出力電
圧が、該チャージポンプ回路３の入力電圧である定電圧
回路２の出力電圧Ｖｏよりもダイオード７１の順方向電
圧ＶＦ７１以上低下した場合は、ダイオード７１がオン
する。このため、チャージポンプ回路３の出力端ＣＰＯ
ＵＴが短絡されて０Ｖになった場合、定電圧回路２の出
力電圧Ｖｏはダイオード７１の順方向電圧ＶＦ７１だけ
になるため、短絡保護回路部２３が作動し定電圧回路２
から大きな電流が流れ続けることを防止する。なお、ダ
イオード７１には、より順方向電圧の小さいショットキ
バリアダイオードを使用することにより、更に短絡保護
回路部２３の働きが強くなり、出力端ＣＰＯＵＴが接地
電圧に短絡した際に、定電圧回路２から出力される電流
を小さくすることができる。

【００５０】図７は、本発明の第２の実施の形態におけ
る電源供給回路の他の例を示した図である。なお、図７
では、図６と同じものは同じ符号で示し、ここではその
説明を省略すると共に図６との相違点のみ説明する。図
７のスイッチング回路８０は、ＮＭＯＳトランジスタ８
１、コンパレータ８２、定電圧発生回路８３、及び抵抗
８４，８５で構成されており、ダイオード７１の代わり
にＮＭＯＳトランジスタ８１を使用し、チャージポンプ
回路３の出力電圧に対してＮＭＯＳトランジスタ８１が
オンする電圧を任意に設定できるようにした。

【００５１】スイッチング回路８０において、チャージ
ポンプ回路３の入力端ＣＰＩＮと出力端ＣＰＯＵＴの両
端にＮＭＯＳトランジスタ８１が接続され、ＮＭＯＳト
ランジスタ８１のゲートはコンパレータ８２の出力端に
接続されている。一方、出力端ＣＰＯＵＴと接地電圧と
の間には、抵抗８４と抵抗８５の直列回路が接続され、
チャージポンプ回路３の出力電圧を抵抗８４，８５で分
圧した電圧がコンパレータ８２の反転入力端に入力され
る。また、コンパレータ８２の非反転入力端には、定電
圧発生回路８３からの定電圧Ｖｒ１が入力され、定電圧
Ｖｒ１は、出力電圧Ｖｏよりも小さい電圧に設定されて
いる。

【００５２】このような構成において、出力端ＣＰＯＵ
Ｔの電圧が低下して、抵抗８４及び８５で分圧した電圧
が定電圧Ｖｒ１よりも小さくなると、コンパレータ８２
の出力端はローレベルからハイレベルに立ち上がり、Ｎ
ＭＯＳトランジスタ８１がオンする。このように、スイ
ッチング回路８０は、チャージポンプ回路３の出力端Ｃ
ＰＯＵＴが短絡したときに、定電圧回路２の出力電圧Ｖ
ｏを更に低下させることができ、しかも、ＮＭＯＳトラ
ンジスタ８１がオンするときのチャージポンプ回路３の
出力電圧を任意に設定することができる。

【００５３】ここで、図７のＮＭＯＳトランジスタ８１
のゲートに、所定の定電圧を入力するようにしてもよ
く、このようにした場合、図７のスイッチング回路８０
は、図８のようになる。なお、図８では、図７と同じも
のは同じ符号で示している。図８において、スイッチン
グ回路８０は、ＮＭＯＳトランジスタ８１と定電圧発生
回路８７とで構成されており、定電圧発生回路８７は所
定の定電圧Ｖｒ２を生成してＮＭＯＳトランジスタ８１
のゲートに出力する。定電圧Ｖｒ２は、定電圧回路２の
出力電圧ＶｏにＮＭＯＳトランジスタ８１のしきい値電
圧を加えた値よりも小さい電圧に設定されており、出力
端ＣＰＯＵＴの電圧が低下して定電圧Ｖｒ２よりも小さ
くなると、ＮＭＯＳトランジスタ８１はオンする。

【００５４】このように、本第２の実施の形態における
電源供給回路は、出力端ＣＰＯＵＴが接地電圧に短絡さ
れたときに、定電圧回路２の出力電圧Ｖｏを低下させる
スイッチング回路を設けるようにした。このことから、
負荷短絡時において、定電圧回路２の出力電圧Ｖｏを低
下させることができ、短絡保護回路部２３を作動させて
定電圧回路２から大きな電流が流れ続けないようにする
ことができる。

【００５５】なお、第２の実施の形態では、説明を分か
りやすくするため、スイッチング回路をチャージポンプ
回路３の外部に接続した例を用いて説明したが、これは
一例であり、本発明はこれに限定するものではなく、チ
ャージポンプ回路３内にスイッチング回路を設けるよう
にしてもよい。

【００５６】

【発明の効果】上記の説明から明らかなように、本発明
の電源供給回路によれば、直流電源とチャージポンプ回
路の間に、電流制限回路部及び／又はフの字特性を持っ
た短絡保護回路部を備えた定電圧回路を配置したことか
ら、チャージポンプ回路に大きな突入電流が流れること
を防止することができ、チップ面積の大きな制御素子
や、電流容量の大きいリードワイヤ等が不要となり、Ｉ
Ｃ化を容易に行うことができる。同時に、チャージポン
プ回路の出力端に接続された負荷が接地電圧に短絡した
ときのチャージポンプ回路に対する過電流保護を可能に
することができる。

【００５７】また、チャージポンプ回路の出力端に接続
された負荷が接地電圧に短絡したときに、チャージポン
プ回路をバイパスするスイッチング回路を設けるように
したことから、負荷短絡時に定電圧回路の短絡保護回路
部を有効に作動させることができ、チャージポンプ回路
の出力端に接続された負荷が接地電圧に短絡した際に、
該負荷を形成する素子等の破壊を防止することができ
る。

【００５８】具体的には、スイッチング回路をダイオー
ドからなるようにしたことから、簡単な回路で、負荷短
絡時に定電圧回路の短絡保護回路部を有効に作動させる
ことができる。

【００５９】また、スイッチング回路をなすダイオード
にショットキバリアダイオードを使用するようにしたこ
とから、チャージポンプ回路の出力端が接地電圧に短絡
したときに、定電圧回路の短絡保護回路部をより有効に
作動させることができる。

【００６０】一方、チャージポンプ回路の出力電圧を検
出して、チャージポンプ回路の出力電圧が所定値以下に
なるとチャージポンプ回路をバイパスするトランジスタ
をオンさせるようにした。このことから、チャージポン
プ回路の出力端が接地電圧に短絡したときに、定電圧回
路の出力電圧を更に低下させることができると共に、ト
ランジスタがオンするときのチャージポンプ回路の出力
電圧を任意に設定することができる。

【００６１】また、チャージポンプ回路の出力端が接地
電圧に短絡されたときの定電圧回路の出力電圧よりも小
さい所定の定電圧を、チャージポンプ回路をバイパスす
るトランジスタの制御信号入力端に出力するようにし
た。このことから、簡単な回路で、チャージポンプ回路
の出力端が接地電圧に短絡したときに、定電圧回路の出
力電圧を更に低下させることができる。

【図面の簡単な説明】

【図１】 本発明の第１の実施の形態における電源供給
回路の例を示した概略のブロック図である。

【図２】 図１の電流制限回路部２２の動作例を示した
図である。

【図３】 図１の短絡保護回路部２３の動作例を示した
図である。

【図４】 図１の電流制限回路部２２及び短絡保護回路
部２３が共に作動した場合の動作例を示した図である。

【図５】 図１のチャージポンプ回路３の回路例を示し
た図である。

【図６】 本発明の第２の実施の形態における電源供給
回路の例を示した概略のブロック図である。

【図７】 本発明の第２の実施の形態における電源供給
回路の他の例を示した概略のブロック図である。

【図８】 本発明の第２の実施の形態における電源供給
回路の他の例を示した概略のブロック図である。

【図９】 従来の電源供給回路の例を示した概略のブロ
ック図である。

【図１０】 従来の電源供給回路の他の例を示した回路
図である。

【符号の説明】

１，１ａ 電源供給回路 ２ 定電圧回路 ３ チャージポンプ回路 １０ 直流電源 １１ 負荷 ２１ 定電圧回路部 ２２ 電流制限回路部 ２３ 短絡保護回路部 ７０，８０ スイッチング回路

Claims (8)

【特許請求の範囲】
1. 【請求項１】 チャージポンプ回路で生成して出力され
   る所定の電圧を負荷に供給する電源供給回路において、 直流電源から供給される電源電圧Ｖｅから所定の定電圧
   Ｖａを生成して前記チャージポンプ回路に出力する定電
   圧回路を備え、 該定電圧回路は、 前記直流電源から供給される電源電圧Ｖｅから所定の定
   電圧Ｖａを生成して前記チャージポンプ回路に出力する
   定電圧回路部と、 該定電圧回路部から出力される電流が所定値ｉａを超え
   ないように該定電圧回路部に対して出力電流の制限を行
   う電流制限回路部と、を有することを特徴とする電源供
   給回路。
2. 【請求項２】 前記定電圧回路は、定電圧回路部から出
   力される電圧値が所定の定電圧Ｖａから低下するにした
   がって同時に低下するように、定電圧回路部から出力さ
   れる電流を制限し、定電圧回路部の出力電圧が定電圧Ｖ
   ａのときの該電流制限値が所定値ｉｃとなり、定電圧回
   路部の出力電圧が接地電圧のときの該電流制限値が所定
   値ｉｂとなるフの字特性を有する短絡保護回路部を備え
   ることを特徴とする請求項１記載の電源供給回路。
3. 【請求項３】 チャージポンプ回路で生成して出力され
   る所定の電圧を負荷に供給する電源供給回路において、 直流電源から供給される電源電圧Ｖｅから所定の定電圧
   Ｖａを生成して前記チャージポンプ回路に出力する定電
   圧回路を備え、 該定電圧回路は、 前記直流電源から供給される電源電圧Ｖｅから所定の定
   電圧Ｖａを生成して前記チャージポンプ回路に出力する
   定電圧回路部と、 該定電圧回路部から出力される電圧値が所定の定電圧Ｖ
   ａから低下するにしたがって同時に低下するように、定
   電圧回路部から出力される電流を制限し、該定電圧回路
   部の出力電圧が定電圧Ｖａのときの該電流制限値が所定
   値ｉｃとなり、 定電圧回路部の出力電圧が接地電圧のときの該電流制限
   値が所定値ｉｂとなるフの字特性を有する短絡保護回路
   部と、を有することを特徴とする電源供給回路。
4. 【請求項４】 前記チャージポンプ回路の出力電圧が、
   該チャージポンプ回路の入力電圧となる前記定電圧回路
   の出力電圧よりも低下すると、該定電圧回路の出力端と
   該チャージポンプ回路の出力端を接続してチャージポン
   プ回路をバイパスするスイッチング回路を備えることを
   特徴とする請求項１、２又は３記載の電源供給回路。
5. 【請求項５】 前記スイッチング回路は、定電圧回路の
   出力端からチャージポンプ回路の出力端の方向が順方向
   となるように接続されたダイオードからなることを特徴
   とする請求項４記載の電源供給回路。
6. 【請求項６】 前記ダイオードは、ショットキバリアダ
   イオードであることを特徴とする請求項５記載の電源供
   給回路。
7. 【請求項７】 前記スイッチング回路は、 前記定電圧回路の出力端と前記チャージポンプ回路の出
   力端との間に接続されたトランジスタと、 前記チャージポンプ回路の出力電圧を検出して、チャー
   ジポンプ回路の出力電圧が所定値以下になると前記トラ
   ンジスタをオンさせる、該トランジスタのスイッチング
   制御を行う制御回路部と、を備えることを特徴とする請
   求項４記載の電源供給回路。
8. 【請求項８】 前記スイッチング回路は、 前記定電圧回路の出力端と前記チャージポンプ回路の出
   力端との間に接続されたトランジスタと、 前記チャージポンプ回路の出力端が接地電圧に短絡され
   た際の前記定電圧回路の出力電圧に該トランジスタのし
   きい値電圧を加えた値よりも小さい所定の定電圧Ｖｒ２
   を生成して、該トランジスタの制御信号入力端に出力す
   る定電圧発生回路部と、を備えることを特徴とする請求
   項４記載の電源供給回路。